JP4902858B2 - 表示装置用アレイ基板作成用フォトマスク、アレイ基板およびアレイ基板の製造方法 - Google Patents
表示装置用アレイ基板作成用フォトマスク、アレイ基板およびアレイ基板の製造方法 Download PDFInfo
- Publication number
- JP4902858B2 JP4902858B2 JP2006341870A JP2006341870A JP4902858B2 JP 4902858 B2 JP4902858 B2 JP 4902858B2 JP 2006341870 A JP2006341870 A JP 2006341870A JP 2006341870 A JP2006341870 A JP 2006341870A JP 4902858 B2 JP4902858 B2 JP 4902858B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- array substrate
- mother glass
- glass substrate
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 215
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000011521 glass Substances 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 238000007689 inspection Methods 0.000 description 165
- 239000000523 sample Substances 0.000 description 10
- 230000002411 adverse Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70691—Handling of masks or workpieces
- G03F7/70791—Large workpieces, e.g. glass substrates for flat panel displays or solar panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
図1において、101はマザーガラス基板であり、102は検査用のパッドであり、121乃至123はそれぞれ、1枚のアレイ基板に対応する複数の検査パッドからなる検査パッドのセット(以下「検査パッドセット」ともいう)である。131乃至133もそれぞれ、1枚のアレイ基板を検査するための検査パッドセットである。
図7において、711乃至713はマザーガラス基板上の最上段に配置された17インチのアレイ基板であり、21乃至723はマザーガラス基板上の最上段から2番目の段に配置されたアレイ基板であり、731乃至733はマザーガラス基板上の最上段から3番目の段に配置されたアレイ基板であり、741乃至743はマザーガラス基板上の最上段から4番目の段に配置されたアレイ基板であり、751と752はそれぞれ1枚のフォトマスクによって露光される露光領域であり、121乃至123、791、792、および131乃至133は検査パッドセットであり、761は検査パッドセット121に含まれる検査パッドであり、762は検査パッドセット791に含まれる検査パッドであり、763は検査パッドセット792に含まれる検査パッドであり、764は検査パッドセット131に含まれる検査パッドであり、771はアレイ基板711の検査ポイントであり、772はアレイ基板731の検査ポイントであり、781は検査パッド761と、アレイ基板711の検査ポイント771と、検査パッド762と、を繋ぐ配線であり、782は検査パッド763と、アレイ基板731の検査ポイント772と、検査パッド764と、を繋ぐ配線である。
図2において、202乃至204は共通のフォトマスクによってそれぞれ露光される各露光領域であり、101はマザーガラス基板である。
図3において、361は図1の検査パッドセット121に含まれる1個の検査パッドであり、381は露光領域202への露光によって作成される配線であり、391も露光領域202への露光によって作成される配線であり、382は露光領域203への露光によって作成される配線であり、392も露光領域203への露光によって作成される配線であり、383は露光領域204への露光によって作成される配線であり、393も露光領域204への露光によって作成される配線である。また、333は露光領域202と露光領域203への露光が部分的に重なる二重露光領域であり、334は露光領域203と露光領域204への露光が部分的に重なる二重露光領域である。
二重露光領域の範囲は、露光する際に露光位置を変化させることによって簡単に調整できるので、二重露光領域333の範囲を調整することにより、配線391と配線382が重なるように二重露光することでき、二重露光領域の上側に位置する領域と下側に位置する領域の間を電気的に接続することが可能となる。
前記フォトマスクは、前記フォトマスクを用いて複数回の露光をすることにより、複数枚のアレイ基板を1枚のマザーガラス基板上に作成するものであり、
前記フォトマスクは、アレイ基板の上端部に上下方向の配線(以下「上部上下方向配線」ともいう)と、下端部に上下方向の配線(以下「下部上下方向配線」ともいう)と、を前記アレイ基板上の左右方向の同じ位置に形成するように構成され、
さらに、前記フォトマスクは、前記下部上下方向配線の左側、または右側に、前記下部上下方向配線の前記アレイ基板の中央部に向かう配線が一旦、前記アレイ基板の下端側のアレイ基板の境界に向かってUターンする部分(以下「境界向きUターン部」ともいう)と、さらに、もう一度前記アレイ基板の中央部に向かってUターンする部分(以下「中央向きUターン部」ともいう)と、を形成するように構成されていることを特徴とする。
前記複数枚のアレイ基板は請求項1に記載のフォトマスクを使用して作成されたものであることを特徴とする。
請求項1に記載のフォトマスクを用いて露光処理をすることを特徴とする。
請求項1に記載のフォトマスクを用いて作成されたことを特徴とする。
請求項1に記載のフォトマスクを用いて露光処理をすることを特徴とする。
図4において、101は381は本フォトマスクによって作成される上部上下方向配線であり、391は本フォトマスクによって作成される下部上下方向配線である。
図5において、391は露光領域202への露光によって形成される下部上下方向配線であり、501は境界向きUターン部であり、511は中央向きUターン部であり、382は露光領域203への露光によって形成される上部上下方向配線であり、333は露光領域202と露光領域203による露光が重なる二重露光領域である。
図6において、392は露光領域203への露光によって形成される下部上下方向配線であり、383は露光領域204への露光によって形成される上部上下方向配線であり、511は露光領域203への露光によって形成される中央向きUターン部である。
図6の場合においても、二重露光領域334への二重露光によって下部上下方向配線392と上部上下方向配線383とが重なり、配線は形成される。その結果、図5の場合と同様に、上部上下方向配線392と下部上下方向配線383とが接続される。
202 露光領域
203 露光領域
204 露光領域
221 アレイ基板
281 アレイ基板
291 アレイ基板
361 検査パッド
381 上部上下方向配線
382 上部上下方向配線
383 上部上下方向配線
391 下部上下方向配線
392 下部上下方向配線
393 下部上下方向配線
501 境界向きUターン部
511 中央向きUターン部
Claims (5)
- 複数枚の液晶表示装置用のTFTアレイ基板(以下単に「アレイ基板」ともいう)が多面取りされるマザーガラス基板を製造するために用いるフォトマスクであって、
前記フォトマスクは、前記フォトマスクを用いて複数回の露光をすることにより、複数枚のアレイ基板を1枚のマザーガラス基板上に作成するものであり、
前記フォトマスクは、アレイ基板の上端部に上下方向の配線(以下「上部上下方向配線」ともいう)と、下端部に上下方向の配線(以下「下部上下方向配線」ともいう)と、を前記アレイ基板上の左右方向の同じ位置に形成するように構成され、
さらに、前記フォトマスクは、前記下部上下方向配線の左側、または右側に、前記下部上下方向配線の前記アレイ基板の中央部に向かう配線が一旦、前記アレイ基板の下端側のアレイ基板の境界に向かってUターンする部分(以下「境界向きUターン部」ともいう)と、さらに、もう一度前記アレイ基板の中央部に向かってUターンする部分(以下「中央向きUターン部」ともいう)と、を形成するように構成されていることを特徴とするフォトマスク。 - 複数枚の液晶表示装置用のTFTアレイ基板が形成されたマザーガラス基板であって、
前記複数枚のアレイ基板は請求項1に記載のフォトマスクを使用して作成されたものであることを特徴とするマザーガラス基板。 - 複数枚の液晶表示装置用のTFTアレイ基板が多面取りされるマザーガラス基板の製造方法であって、
請求項1に記載のフォトマスクを用いて露光処理をすることを特徴とするマザーガラス基板の製造方法。 - 請求項1に記載のフォトマスクを用いて作成されたことを特徴とする液晶表示装置用のTFTアレイ基板。
- アレイ基板の製造方法であって、
請求項1に記載のフォトマスクを用いて露光処理をすることを特徴とする液晶表示装置用のTFTアレイ基板の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341870A JP4902858B2 (ja) | 2006-12-19 | 2006-12-19 | 表示装置用アレイ基板作成用フォトマスク、アレイ基板およびアレイ基板の製造方法 |
US12/002,704 US20080164524A1 (en) | 2006-12-19 | 2007-12-18 | Optical mask employed for manufacturing array substrate, array substrate and method for manufacturing the same |
CN2007103050337A CN101206393B (zh) | 2006-12-19 | 2007-12-19 | 阵列基板制造用的光掩模、阵列基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006341870A JP4902858B2 (ja) | 2006-12-19 | 2006-12-19 | 表示装置用アレイ基板作成用フォトマスク、アレイ基板およびアレイ基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008152144A JP2008152144A (ja) | 2008-07-03 |
JP4902858B2 true JP4902858B2 (ja) | 2012-03-21 |
Family
ID=39566697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006341870A Active JP4902858B2 (ja) | 2006-12-19 | 2006-12-19 | 表示装置用アレイ基板作成用フォトマスク、アレイ基板およびアレイ基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080164524A1 (ja) |
JP (1) | JP4902858B2 (ja) |
CN (1) | CN101206393B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106128343A (zh) * | 2016-06-29 | 2016-11-16 | 南京中电熊猫液晶显示科技有限公司 | 一种阵列电学检查装置、以及阵列检查端子群的制造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2788822B2 (ja) * | 1992-05-14 | 1998-08-20 | 鹿児島日本電気株式会社 | ホトマスク |
US6297080B1 (en) * | 1998-11-09 | 2001-10-02 | Lg. Philips Lcd Co. Ltd. | Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus |
JP3454743B2 (ja) * | 1999-03-02 | 2003-10-06 | シャープ株式会社 | フォトマスク、tft基板の製造方法および表示装置の製造方法。 |
TW451447B (en) * | 1999-12-31 | 2001-08-21 | Samsung Electronics Co Ltd | Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same |
JP4365594B2 (ja) * | 2003-01-27 | 2009-11-18 | シャープ株式会社 | パターン形成方法、薄膜トランジスタ基板の製造方法、液晶表示装置の製造方法、及び露光マスク |
-
2006
- 2006-12-19 JP JP2006341870A patent/JP4902858B2/ja active Active
-
2007
- 2007-12-18 US US12/002,704 patent/US20080164524A1/en not_active Abandoned
- 2007-12-19 CN CN2007103050337A patent/CN101206393B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008152144A (ja) | 2008-07-03 |
US20080164524A1 (en) | 2008-07-10 |
CN101206393A (zh) | 2008-06-25 |
CN101206393B (zh) | 2012-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6960500B2 (ja) | 電子部品 | |
JP6463065B2 (ja) | アレイ基板およびこれを備える液晶表示パネルならびにアレイ基板の検査方法 | |
KR20100105935A (ko) | 정전기 방지 패턴을 가지는 표시 패널 | |
WO2016173340A1 (zh) | 触控显示面板及其制备方法、触摸检测方法 | |
US20180158840A1 (en) | Pixel array substrate | |
JP5451747B2 (ja) | 半導体ウェハ及び半導体装置の製造方法 | |
CN104680957A (zh) | 显示设备及其制造和测试方法 | |
US8778779B2 (en) | Semiconductor device and a method for producing semiconductor device | |
CN103035567B (zh) | 用于显示装置的基板及其制造方法 | |
US9153154B2 (en) | Display panel and testing method thereof | |
JP2007219046A (ja) | 液晶表示パネル | |
JP4902858B2 (ja) | 表示装置用アレイ基板作成用フォトマスク、アレイ基板およびアレイ基板の製造方法 | |
KR20060095693A (ko) | 프린지 필드 스위칭 모드 액정표시장치에서의 어레이 기판테스트를 위한 배선 형성방법 | |
US20220077073A1 (en) | Semiconductor devices | |
WO2019041880A1 (en) | METHOD FOR MANUFACTURING NETWORK SUBSTRATE, INTERMEDIATE NETWORK SUBSTRATE PRODUCT, AND NETWORK SUBSTRATE | |
JPWO2006098023A1 (ja) | 半導体装置及びその製造方法 | |
JP4606497B2 (ja) | 表示装置 | |
TW201304095A (zh) | 測試電路,積體電路及測試電路佈局方法 | |
JP2005141214A (ja) | 有機電界発光表示装置 | |
JP2007101506A (ja) | プローブカードの製作方法 | |
JP2006202838A (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法および表示装置の製造方法 | |
KR20120048048A (ko) | 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법 | |
KR20050108886A (ko) | 표시 패널용 어레이 기판의 모기판 | |
KR100591132B1 (ko) | 반도체 공정 마진 확인용 패턴 | |
KR101265570B1 (ko) | 액정 패널 검사용 필름, 액정 패널 검사 장치 및 액정 패널 검사 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4902858 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |