JP4887180B2 - 短絡保護機能付き半導体装置 - Google Patents

Description

本発明は、半導体装置に係り、特に、出力段の短絡に対する回路の保護による信頼性の向上等を図ったものに関する。

従来、例えば、映像信号等の信号を増幅、出力する出力回路としては、例えば、図６に示されたような回路が良く知られている。
以下、同図を参照しつつ、この従来回路について説明すれば、この従来回路は、信号増幅等を行うための半導体装置であって、その出力段は、信号の緩衝増幅又は電力増幅等を行う増幅回路２Ａと、プッシュプル動作するよう構成されて、増幅回路２Ａからの信号を外部へ出力する出力トランジスタＱ１，Ｑ２とを具備して構成されたものとなっている。
なお、同様な半導体装置の出力回路としては、例えば、特許文献１等に開示されたものがある。
特開２０００−４９５８６号公報（第２−５頁、図１及び図２）

ところで、かかる従来回路においては、出力トランジスタＱ１とＱ２の相互の接続点である出力端が何らかの原因によりグランドなどのある電位に短絡された場合、出力トランジスタＱ１，Ｑ２に大電流が継続的に流れる虞がある。
しかしながら、上述の従来回路においては、そのような場合に対応できる短絡保護回路が備えられていないため、最悪時には、出力トランジスタＱ１，Ｑ２の破壊、さらには、半導体装置の破壊に至る可能性があった。

本発明は、上記実状に鑑みてなされたもので、出力端の短絡などにより出力トランジスタに大電流が流れても、かかる状態を速やかに解消し、回路保護を図ると共に、外部制御なく速やかに正常動作状態に復帰できる信頼性の高い半導体装置を提供するものである。

上記本発明の目的を達成するため、本発明に係る短絡保護機能付き半導体装置は、電源とグランドとの間に２つの出力トランジスタがプッシュプル動作するよう設けられて、当該２つの出力トランジスタを介して、電流源による電流供給を受けて動作する前段の回路からの信号が出力可能に構成されてなる半導体装置において、前記２つの出力トランジスタのそれぞれの制御端子における信号レベルが所定以上であることを検出するモニタ回路と、前記モニタ回路により前記制御端子における信号レベルが所定以上であることが検出されている間、発振動作を行う発振回路とを具備し、前記電流源は、前記発振回路の出力に応じてＯＮ／ＯＦＦ動作可能に構成されてなり、前記２つの出力トランジスタに所定以上の電流が流れた際に、前記電流源の電流供給動作を停止せしめて前記２つの出力トランジスタの動作停止を可能としてなるものである。
かかる構成において、前記２つの出力トランジスタは、バイポーラトランジスタであって、前記モニタ回路は、前記２つの出力トランジスタのそれぞれについて、ベース電流が所定値以上となったことを検出可能に構成されてなるものが好適である。
また、上記構成において、前記２つの出力トランジスタは、ＭＯＳトランジスタであって、前記モニタ回路は、前記２つの出力トランジスタのそれぞれについて、ゲート・ソース間電圧が所定値以上となったことを検出可能に構成されてなるものとしても好適である。

本発明によれば、出力トランジスタに大電流が流れた際に、前段の回路へ電流を供給する電流源の動作を停止できるようにしたので、短絡などによって出力トランジスタに大電流が流れ始めても、電流源の動作停止により出力トランジスタへ前段の回路からの信号の印加が断たれるために、出力トランジスタにおける大電流を速やかに解消し、回路の破損へ至ることが確実に回避されると共に、外部制御なく速やかに正常動作状態に復帰できる信頼性の高い半導体装置を提供することができるという効果を奏するものである。

以下、本発明の実施の形態について、図１乃至図５を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における短絡保護機能付き半導体装置の構成例について、図１を参照しつつ説明する。
本発明の実施の形態における短絡保護機能付き半導体装置１は、その出力段が、信号の緩衝増幅や電力増幅を行う増幅回路２と、プッシュプル動作するよう構成されて、増幅回路２の信号を外部へ出力する第１及び第２の出力トランジスタ（図１においては、それぞれ「Ｑ１」、「Ｑ２」と表記）１１，１２とを具備すると共に、さらに、後述するように短絡保護のための回路が構成されたものとなっている。

ここで、増幅回路２は、例えば、２つの差動出力信号が出力可能に構成された演算増幅器などを用いてなり、図示されない前段の回路からの信号（例えば、映像信号）が入力され、増幅出力されるようになっている。
また、本発明の実施の形態においては、第１の出力トランジスタ１１として、ｐｎｐ型トランジスタが、第２の出力トランジスタ１２として、ｎｐｎ型トランジスタが、それぞれ用いられている。そして、第１の出力トランジスタ１１のコレクタと第２の出力トランジスタ１２のコレクタが相互に接続されて出力端とされ、出力端子１３に接続されている。一方、第１の出力トランジスタ１１のエミッタには、電源電圧Ｖ＋が印加されるようになっている一方、第２の出力トランジスタ１２のエミッタは、グランドに接続されたものとなっている。

そして、本発明の実施の形態における短絡保護機能付き半導体装置１は、第１及び第２の出力トランジスタ１１，１２のそれぞれのベース電流の監視（モニタ）を行う電流モニタ回路（図１においては「Ｉ−ＭＯＮＩ」と表記）３と、この電流モニタ回路３の監視結果に応じて動作する発振回路（図１においては「ＯＳＣ」と表記）４と、この発振回路４の出力に応じて出力段、特に、増幅回路２への電流供給動作を行う電流源（図１においては「Ｉ−ＳＯＵＲＣＥ」と表記）５とが設けられたものとなっている。

次に、かかる構成における動作について、図２を参照しつつ説明する。
例えば、何らかの原因により、出力端子１３がグランドと短絡されて、第１及び第２の出力トランジスタ１１，１２に大電流が流れたとすると、それに伴いそれぞれのベース電流が増大する（図２（Ａ）及び図２（Ｂ）参照）。
電流モニタ回路３は、第１又は第２の出力トランジスタ１１、１２のいずれかのベース電流が所定の電流（リミット電流）値を越えると、その間、論理値Ｈｉｇｈに相当するレベルの電圧信号を出力するように構成されたものとなっている。したがって、上述のように増大したベース電流がリミット値を越えると電流モニタ回路３からは、論理値Ｈｉｇｈに相当する電圧信号が出力されることとなる（図２（Ｂ）及び図２（Ｃ）参照）。

さらに、電流モニタ回路３は、論理値Ｈｉｇｈの信号を出力すると、その信号を適宜な時間保持するよう構成されており、べース電流がリミット値を下回っても、電流モニタ回路３の出力は、直ちに論理値Ｌｏｗに変化せず、論理値Ｈｉｇｈの状態が維持される（図２（Ｃ）参照）。

発振回路４は、電流モニタ回路３の出力が論理値Ｈｉｇｈの間、所定の繰り返し周期で矩形波のパルス信号を出力するよう構成されてなるものである。すなわち、本発明の実施の形態における発振回路４は、その動作を外部からの信号によって動作状態、非動作状態に切り替えることのできるスイッチ素子（図示せず）を有しており、このスイッチ素子は、電流モニタ回路３の出力が論理値Ｈｉｇｈに相当するレベルとなると、発振回路４を動作状態にする一方、電流モニタ回路３の出力が論理値Ｌｏｗに相当するレベルとなると発振回路４を非動作状態とするよう作用するものとなっている。

また、電流源５も、発振回路４と同様に、その動作を外部からの信号によって動作状態、非動作状態に切り替えることのできるスイッチ素子（図示せず）を有したものであることを前提としている。そして、そのスイッチ素子は、発振回路４から論理値Ｈｉｇｈに相当するレベルの信号が印加されると電流源５を非動作状態にする一方、発振回路４から論理値Ｌｏｗに相当するレベルの信号が印加されると電流源５を動作状態とするよう作用するものとなっている。

したがって、第１又は第２の出力トランジスタ１１、１２のいずれかのベース電流がリミット値を越えると、電流モニタ回路３の出力が論理値Ｈｉｇｈとなり、発振回路４がパルス信号を出力し、それによって電流源５は電流供給動作が停止せしめられることとなる。その結果、第１及び第２の出力トランジスタ１１，１２に大電流は流れなくなると共に、ベース電流も流れなくなる（図２（Ｂ）乃至図２（Ｅ）参照）。
そして、発振回路４の出力が論理値Ｌｏｗとなると、電流源５による電流供給動作が再開されるため、第１及び第２の出力トランジスタ１１，１２は、大電流が流れ、ベース電流が再びリミット値を越えると、それまで徐々に低下していた電流モニタ回路３の出力が再び論理値Ｈｉｇｈとなるため、上述した動作が繰り返されることとなる（図２（Ｂ）乃至図２（Ｅ）参照）。

かかる動作は、出力端子１３の短絡状態が解消されるまで継続されることとなる。すなわち、出力端子１３の短絡状態が解消され、第１及び第２の出力トランジスタ１１，１２のベース電流が正常値となることで、電流モニタ回路３の出力は論理値Ｌｏｗとなるため、発振回路４の発振動作が停止され、電源源５による継続的な電流供給動作が行われ、半導体装置１は、正常な動作状態に復帰することとなる。

次に、電流モニタ回路３の第１の具体回路例について、図３を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素には、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、第１及び第２の出力トランジスタ１１，１２がバイポーラトランジスタである場合に適したもので、図３においては、図を簡潔にして理解を容易にする観点から、ｐｎｐ型の第１の出力トランジスタ１１のベース電流のモニタを行う部分を示しており、基本的に同様の構成を有する第２の出力トランジスタ１２のベース電流をモニタする回路部分については図示を省略したものとなっている。

図３に示された電流モニタ回路３は、第１の出力トランジスタ１１のベース（制御端子）に、エミッタが接続されたｐｎｐ型の第３のトランジスタ（図３においては「Ｑ３」と表記）１３と、２つのカレントミラー回路３１，３２と、第２のカレントミラー回路３２からの電流が流されるｎｐｎ型の第４のトランジスタ１４と、定電流源（図３においては「ＩＡ」と表記）３３を主たる構成要素として構成されたものとなっている。

まず、第３のトランジスタ１３は、エミッタに定電流源３３が接続されると共に、第１の出力トランジスタ１１のベースが接続されている一方、コレクタは、第１のカレントミラー回路３１を構成するｎｐｎ型の第６のトランジスタ６のコレクタに接続されている。なお、定電流源３３は、電源電圧Ｖ＋が印加されて、定電流Ｉ１を出力するようになっている。
また、第３のトランジスタ１３のベースには、入力信号を増幅する前段の回路（図示せず）からの信号を増幅するドライバ回路３４が接続されている。

第６のトランジスタ１６は、そのコレクタ及びベースが、ｎｐｎ型の第７のトランジスタ１７のベースと接続される一方、各々のエミッタがグランドに接続されて第１のカレントミラー回路３１を構成するものとなっている。
そして第７のトランジスタ１７のコレクタは、第２のカレントミラー回路３２を構成するｐｎｐ型の第８のトランジスタ１８のコレクタに接続されている。

第８のトランジスタ１８は、そのコレクタ及びベースが、ｐｎＰ型の第９のトランジスタ１９のベースと接続される一方、各々のエミッタには電源電圧Ｖ＋が印加されるようになっており、第２のカレントミラー回路３２を構成するものとなっている。
そして、第９のトランジスタ１９のコレクタは、第１の抵抗器（図３においては「Ｒ１」と表記）３５を介してｎｐｎ型の第４のトランジスタ１４のコレクタに接続されたものとなっている。

第４のトランジスタ１４は、エミッタがグランドに接続される一方、ベースは、ｎｐｎ型の第１０のトランジスタ２０のコレクタに接続されている。
また、先の第９のトランジスタ１９のコレクタと第１の抵抗器３５の接続点とグランドとの間には、第１のコンデンサ（図３においては「Ｃ１」と表記）３６が接続されている。

上記構成の電流モニタ回路３と発振回路４及び電流源５との間には、電流モニタ回路３の出力を発振回路４へ供給すると共に、発振回路４の出力に応じて電流源５による電源供給を遮断せしめるためのインターフェイス回路が、第５のトランジスタ（図３においては「Ｑ５」と表記）１５、第１０乃至第１３のトランジスタ（図３においては、それぞれ「Ｑ１０」、「Ｑ１１」、「Ｑ１２」、「Ｑ１３」と表記）２０〜２３を主たる構成要素として次述するように構成されている。

すなわち、第１０のトランジスタ２０のコレクタは、第２の抵抗器（図３においては「Ｒ２」と表記）４２を介して電源電圧Ｖ＋が印加されるようになっている一方、エミッタはグランドに接続されている。そして、第１０のトランジスタ２０のベースは、発振回路４の出力段に接続されると共に、電流源５に接続されている。ここで、発振回路４の出力段が接続される電流源５の接続箇所は、先に図１の動作で説明したように発振回路４の出力信号に応じて、電流供給動作を断続するに適した箇所（図示されないスイッチ素子）である。

一方、ｎｐｎ型の第５のトランジスタ１５は、そのベースに電流モニタ回路３の第９のトランジスタ１９と第１の抵抗器３５の接続点が接続されている一方、コレクタには、第３の抵抗器（図３においては「Ｒ３」と表記）４３を介して電源電圧Ｖ＋が印加されるようになっていると共に、ｎｐｎ型の第１１のトランジスタ２１のベースが接続されている。
第１１のトランジスタ２１は、そのエミッタがグランドに接続される一方、コレクタは、第４の抵抗器（図３においては「Ｒ４」と表記）４４を介して電源電圧Ｖ＋が印加されると共に、ｎｐｎ型の第１２のトランジスタ２２のベース及び発振回路４の動作を制御できる所定の箇所に接続されている。
なお、ここで、発振回路４の動作を制御できる所定の箇所とは、先に図１で説明したように、発振回路４の動作を外部からの信号に応じて制御可能に設けられた図示されないスイッチ素子である。

第１２のトランジスタ２２は、そのコレクタに第５の抵抗器（図３においては「Ｒ５」と表記）４５を介して電源電圧Ｖ＋が印加されるようになっていると共に、ｎｐｎ型の第１３のトランジスタ２３のベースに接続される一方、エミッタは、グランドに接続されたものとなっている。

第１３のトランジスタ２３は、そのコレクタに第６の抵抗器（図３においては「Ｒ６」と表記）４６を介して電源電圧Ｖ＋が印加されるようになっていると共に、電流源５に接続されている。なお、電流源５への接続箇所は、先に述べた発振回路４の出力端が接続される箇所と同一箇所である。そして、第１３のトランジスタ２３のエミッタは、グランドに接続されたものとなっている。

次に、上記構成における動作について説明する。
第１の出力トランジスタ１１のベース電流ｉｂ１は、電流モニタ回路３において、第３のトランジスタ１３のエミッタへ流れ込む。この第３のトランジスタ１３のコレクタには、定電流源３３が接続されているため、第３のトランジスタ１３のエミッタには、この定電流源３３から供給される定電流Ｉ１と、第１の出力トランジスタ１１のベース電流ｉｂ１の和（Ｉ１＋ｉｂ１）が流れ込み、ほぼ同一の電流が第３のトランジスタ１３のコレクタに流れることとなる。

そして、第３のトランジスタ１３のコレクタ電流（Ｉ１＋ｉｂ１）は、第１のカレントミラー回路３１により第２のカレントミラー回路３２へミラーされ、第４のトランジスタ１４のコレクタへ流れ込むこととなる。
その結果、第９のトランジスタ１９のコレクタと第１の抵抗器３５との接続点の電圧である電流モニタ回路３の出力電圧ＶＡは、ＶＡ＝Ｒ１×（Ｉ１＋ｉｂ１）＋Ｖce4となる。なお、ここで、Ｒ１は、第１の抵抗器３５の抵抗値であり、Ｖce4は、第４のトランジスタ１４のコレクタ・エミッタ間電圧である。

かかる出力電圧ＶＡは、第５のトランジスタ１５のベースに印加されるようになっているため、第１の出力トランジスタ１１のべース電流ｉｂ１が増加し、出力電圧ＶＡが第５のトランジスタ１５のベース・エミッタ間電圧Ｖbe5を越えると、その電圧は、第１のコンデンサ３６に保持され、それと共に第５のトランジスタ１５が導通することとなる。
第５のトランジスタ１５の導通に伴い、第１１のトランジスタ２１が非導通状態となり、先に説明した発振回路４の動作を制御する発振回路４内のスイッチ素子には、論理値Ｈｉｇｈに相当するレベルの電圧が印加されると共に、この電圧は、第１２のトランジスタ２２のベースに印加されることとなる。

そのため、発振回路４は、動作状態となる。
また、第１２のトランジスタ２２は、導通状態となり、それによって、第１３のトランジスタ２３は、非導通状態となり、そのコレクタ電位は、ほぼ電源電圧Ｖ＋となる。

その結果、電流源５には、発振回路４から先に述べたように所定の繰り返しパルス信号が印加されることとなる。
かかる状態において、電流源５は、発振回路４からパルス信号が出力されている間、動作を停止する一方、パルス信号の出力が停止し、発振回路４の出力が論理値Ｌｏｗに相当するレベルとなると電流供給動作を行うこととなる（図２（Ｃ）乃至図２（Ｅ）参照）。

そして、第１及び第２の出力トランジスタ１１，１２に大電流が流れなくなることで、各々のベース電流が正常となると、電流モニタ回路３の出力電圧ＶＡは、第５のトランジスタ１５のベース・エミッタ間電圧Ｖbe5を越えるレベルには至らなくなり、電流モニタ回路３の出力は論理値Ｌｏｗに相当する状態となる（図２（Ｃ）参照）。
そのため、第５のトランジスタ１５が非導通状態となる一方、第１１のトランジスタ２１が導通状態となり、発振回路４には、論理値Ｌｏｗに相当するレベルの電圧が印加されるため、発振回路４は、発振動作を停止することとなる。

また、第１１のトランジスタ２１の導通により、第１２のトランジスタ２２が非導通状態となり、それによって、第１３のトランジスタ２３は、導通状態となるため、先に述べた電流源５内に設けられた動作制御のためのスイッチ素子（図示せず）には、論理値Ｌｏｗに相当するレベルの電圧が印加されるため、電流源５は、通常の電流供給動作に復帰することとなる（図２（Ｃ）乃至図２（Ｅ））。

次に、ＭＯＳトランジスタを用いた場合の構成例について図４を参照しつつ説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
この構成例は、第１及び第２の出力トランジスタ（図４においては、それぞれ「Ｍ１」、「Ｍ２」と表記）１１Ａ，１２ＡがＭＯＳトランジスタであることに対応して、電流モニタ回路３に代えて電圧モニタ回路（図４においては「Ｖ−ＭＯＮＩ」と表記）６が設けられた点を除けば、図１に示された構成例と基本的に同一構成を有してなるものである。
本発明の実施の形態において、第１の出力トランジスタ１１Ａは、ＮチャンネルＭＯＳトランジスタであり、第２の出力トランジスタ１２Ａは、ＰチャンネルＭＯＳトランジスタである。

次に、ＭＯＳトランジスタを用いた第１及び第２の出力トランジスタ１１Ａ，１２Ａに適する電圧モニタ回路６の好適な具体回路例について、図５を参照しつつ説明する。なお、図３又は図４に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
また、図５においては、図を簡潔にして理解を容易にする観点から、第１の出力トランジスタ１１Ａのゲート・ソース間電圧のモニタを行う部分を示しており、基本的に同様の構成を有する第２の出力トランジスタ１２Ａのゲート電流をモニタする回路部分は図示を省略したものとなっている。

まず、第１の出力トランジスタ１１Ａは、そのソースに電源電圧Ｖ＋が印加されるようになっている一方、ドレインは、第２の出力トランジスタ１２Ａのドレインと接続されており、第２の出力ランジスタ１２Ａのソースは、グランドに接続されたものとなっている。
第１の出力トランジスタ１１Ａのゲート（制御端子）には、図示されない後段の回路から、この第１の出力トランジスタ１１Ａを介して外部へ出力する信号が印加されるようになっていると共に、次述するように電圧モニタ回路６との接続がなされている。

すなわち、図示されない電源とグランドとの間に、電源側から定電流源３３と、Ｎチャンネルの第３のＭＯＳトランジスタ（図５においては「Ｍ３」と表記）１３Ａと、第２の定電流源５１とが直列接続されて設けられており、定電流源３３と第３のＭＯＳトランジスタ１３Ａとの接続点に、第１の出力トランジスタ１１Ａのゲートが接続されている。
また、第３のＭＯＳトランジスタ１３Ａと第２の定電流源５１との接続点には、第２の出力トランジスタ１２Ａのゲート（制御端子）が接続されている。

そして、この第３のＭＯＳトランジスタ１３Ａには、Ｐチャンネルの第４のＭＯＳトランジスタ（図５においては「Ｍ４」と表記）２４と、Ｎチャンネルの第６のＭＯＳトランジスタ（図５においては「Ｍ６」と表記）２６が、それぞれ並列接続されている。

第４のＭＯＳトランジスタ２４のゲートは、後述する電圧モニタ回路６に設けられた第５のＭＯＳトランジスタ（図５においては「Ｍ５」と表記）２５のゲートに接続されたものとなっている。
また、第６のＭＯＳトランジスタ２６のゲートは、第３のＭＯＳトランジスタ１３Ａのゲートと接続されると共に、所定の基準電圧が印加されるようになっている。ここで、所定の基準電圧は、第１及び第２の出力トランジスタ１１，１２の無信号時におけるいわゆるアイドリング電流を所定の大きさとするために選定される電圧である。

一方、電圧モニタ回路６は、第８及び第９のトランジスタ１８，１９からなるカレントミラー回路３２Ａを中心に構成されたものとなっている。
すなわち、第８及び第９のトランジスタ１８，１９は、第８のトランジスタ１８のコレクタ及びベースには、Ｐチャンネルの第５のＭＯＳトランジスタ２５のドレインが接続され、この第５のＭＯＳトランジスタ２５のソースは、上述した第３のＭＯＳトランジスタ１３Ａと第２の定電流源５１との接続点に接続されている。
なお、第５のＭＯＳトランジスタ２５のゲートには、先の第６のＭＯＳトランジスタ２６と同様な所定の基準電圧が印加されるようになっている。

一方、第９のトランジスタ１９のコレクタ側には、先の図３で説明した電流モニタ回路３と同様に、第１の抵抗器３５、第４のトランジスタ１４及び第１のコンデンサ３６が設けられている。なお、その接続は、先に図３で説明したと同一であるので、ここでの再度の説明は省略する。

次に、かかる構成における動作について説明すれば、まず、例えば、出力端子１３が何らかの原因によりグランドに短絡されて、第１の出力トランジスタ１１Ａに大電流が流れると、そのゲート・ソース間電圧Ｖｔｈ１は大きくなる一方、第２の出力トランジスタ１２Ａのゲート・ソース間電圧Ｖｔｈ２は、小さくなる。
これに伴い、第３のＭＯＳトランジスタ１３Ａに流れる電流が減少しゆき、第３のＭＯＳトランジスタ１３Ａへ流れ込んでいた定電流源３３の電流Ｉ１は、第４のＭＯＳトランジスタ２４へ徐々に流れ込むこととなり、第４のＭＯＳトランジスタ２４の電流は、徐々に電流Ｉ１に漸近してゆく。

この第４のＭＯＳトランジスタ２４の電流は、電圧モニタ回路６の第５のＭＯＳトランジスタ２５にミラーされるようになっているため、第５のＭＯＳトランジスタ２５の電流ＩＢも同様に徐々に電流Ｉ１に漸近してゆくこととなる。
そして、第５のＭＯＳトランジスタ２５の電流ＩＢは、第９及び第８のトランジスタ１８，１９によって、第９のトランジスタ１９のコレクタにミラーされて流れることとなる。

それによって、図３の電流モニタ回路３で説明したと同様に、電圧モニタ回路６の出力電圧ＶＡが、第５のトランジスタ１５のベース・エミッタ間電圧Ｖbe5を越えることにより、第５のトランジスタ１５が導通することとなる。
その結果、先の図３の構成例で説明したように第５のトランジスタ１５の第１１乃至第１３のトランジスタ２１〜２３の動作により、発振回路４が動作し、発振回路４の出力に応じて電流源５の電流供給動作が制御されることとなる。なお、その動作の詳細は、先に図１乃至図３を参照しつつそれぞれ説明したものと基本的に同一であるので、ここでの再度の詳細な説明は省略することとする。

本発明の実施の形態における短絡保護機能付き半導体装置の第１の構成例を示す構成図である。 本発明の実施の形態における短絡保護機能付き半導体装置の動作を説明する主要部の波形図であって、図２（Ａ）は、半導体装置の出力の変化を示す波形図、図２（Ｂ）は、第１及び第２の出力トランジスタのベース電流の変化を示す波形図、図２（Ｃ）は、電流モニタ回路の出力の変化を示す波形図、図２（Ｄ）は、発振回路の出力の変化を示す波形図、図２（Ｅ）は、電流源の出力の変化を示す波形図である。 本発明の実施の形態における短絡保護機能付き半導体装置に設けられる電流モニタ回路の具体回路例を示す回路図である。 本発明の実施の形態における短絡保護機能付き半導体装置の第２の構成例を示す構成図である。 図５に示された第２の構成例における電圧モニタ回路の具体回路例を示す回路図である。 従来の半導体装置の出力段の回路例を示す回路図である。

符号の説明

１…半導体装置
２…増幅回路
３…電流モニタ回路
４…発振回路
５…電流源
６…電圧モニタ回路

Claims (3)

1. 電源とグランドとの間に２つの出力トランジスタがプッシュプル動作するよう設けられて、当該２つの出力トランジスタを介して、電流源による電流供給を受けて動作する前段の回路からの信号が出力可能に構成されてなる半導体装置において、
   前記２つの出力トランジスタのそれぞれの制御端子における信号レベルが所定以上であることを検出するモニタ回路と、
   前記モニタ回路により前記制御端子における信号レベルが所定以上であることが検出されている間、発振動作を行う発振回路とを具備し、
   前記電流源は、前記発振回路の出力に応じてＯＮ／ＯＦＦ動作可能に構成されてなり、
   前記２つの出力トランジスタに所定以上の電流が流れた際に、前記電流源の電流供給動作を停止せしめて前記２つの出力トランジスタの動作停止を可能としてなることを特徴とする短絡保護機能付き半導体装置。
2. 前記２つの出力トランジスタは、バイポーラトランジスタであって、
   前記モニタ回路は、前記２つの出力トランジスタのそれぞれについて、ベース電流が所定値以上となったことを検出可能に構成されてなることを特徴とする請求項１記載の短絡保護機能付き半導体装置。
3. 前記２つの出力トランジスタは、ＭＯＳトランジスタであって、
   前記モニタ回路は、前記２つの出力トランジスタのそれぞれについて、ゲート・ソース間電圧が所定値以上となったことを検出可能に構成されてなることを特徴とする請求項１記載の短絡保護機能付き半導体装置。

Images