JP4885930B2 - リソグラフィによるダブルパターンニング方法 - Google Patents
リソグラフィによるダブルパターンニング方法 Download PDFInfo
- Publication number
- JP4885930B2 JP4885930B2 JP2008276207A JP2008276207A JP4885930B2 JP 4885930 B2 JP4885930 B2 JP 4885930B2 JP 2008276207 A JP2008276207 A JP 2008276207A JP 2008276207 A JP2008276207 A JP 2008276207A JP 4885930 B2 JP4885930 B2 JP 4885930B2
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- forming
- resist pattern
- layer
- lithography
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 127
- 238000000059 patterning Methods 0.000 title claims description 47
- 239000000463 material Substances 0.000 claims description 209
- 238000001459 lithography Methods 0.000 claims description 69
- 230000008569 process Effects 0.000 claims description 51
- 239000000758 substrate Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 38
- 230000003667 anti-reflective effect Effects 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 238000001723 curing Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000004528 spin coating Methods 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000007943 implant Substances 0.000 claims description 6
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 238000013007 heat curing Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 154
- 229920002120 photoresistant polymer Polymers 0.000 description 138
- 239000004065 semiconductor Substances 0.000 description 22
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 238000007792 addition Methods 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- VZPPHXVFMVZRTE-UHFFFAOYSA-N [Kr]F Chemical compound [Kr]F VZPPHXVFMVZRTE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- HJUGFYREWKUQJT-UHFFFAOYSA-N tetrabromomethane Chemical compound BrC(Br)(Br)Br HJUGFYREWKUQJT-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
本発明はリソグラフィによるパターンニング（ｌｉｔｈｏｇｒａｐｈｙ ｐａｔｔｅｒｎｉｎｇ）方法に関し、特にリソグラフィによるダブルパターンニング（ｌｉｔｈｏｇｒａｐｈｙ ｄｏｕｂｌｅ ｐａｔｔｅｒｎｉｎｇ）方法に関する。
半導体技術は現在、絶えずより小型化の方向に進んでいる。近年来、サイズにおいて、すでに６５ｎｍ、４５ｎｍ、さらに小型化の製造工程が開発されている。微細な集積回路のレイアウトを製作するためのフォトレジスト層は、通常、高いアスペクト比を備えている。上記のような状況下で、如何に理想的なクリティカル・ディメンション（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ；ＣＤ）を維持するかということについては、数多くの要因の影響により難度の上昇をもたらしている。フォトレジスト層のクリティカル・ディメンションはこの中において挑戦が求められる局面にある項目となっている。例えば、リソグラフィによりパターンニング工程において、フォトレジスト層はパターン崩壊およびクリティカル・ディメンション低下の影響を受けやすく、製造工程における結果も思わしくなくなる。
したがって、新たなリソグラフィによるパターンニング方法を如何に設計し、上記不具合を克服するかということは、業界において解決が待たれる課題である。
よって、本発明の目的は、少なくとも一つの開口部を有する第１のフォトレジスト層を基板上に形成する工程と、第１のフォトレジスト層を硬化させる工程と、第２のフォトレジスト層を、すでに硬化した第１のフォトレジスト層および基板上に形成する工程と、マテリアル層（ｍａｔｅｒｉａｌ ｌａｙｅｒ）を基板上に形成する工程と、第１および第２のフォトレジスト層を除去して基板を露出させる工程と、を含む、リソグラフィによるパターンニング方法を提供するところにある。
本発明の他の目的は、第１のマテリアル層を基板上に形成する工程と、複数の開口部を有する第１のフォトレジスト層を第１のマテリアル層上に形成する工程と、第１のフォトレジスト層を硬化させた後、第２のフォトレジスト層を第１のマテリアル層上に形成する工程と、第２のマテリアル層を第１のマテリアル層上に形成する工程と、第１および第２のフォトレジスト層を除去して、第１のマテリアル層における第２のマテリアル層で被覆されていない部分を露出させる工程と、第２のマテリアル層をフォトマスクとして、第１のマテリアル層をエッチングする工程と、を含む、リソグラフィによるダブルパターンニング方法を提供するところにある。
本発明のさらに他の目的は、第１のリソグラフィ工程により、互いに間隔を持つ複数の第１のフォトレジスト材料を基板上に形成する工程と、第２のリソグラフィ工程により、各々が第１のフォトレジスト材料の一対の間に配置され互いに間隔を持つ複数の第２のフォトレジスト材料を形成する工程と、マテリアル層を基板上に形成する工程と、第１および第２のフォトレジスト材料を除去して、基板におけるマテリアル層で被覆されていない部分を露出させる工程と、マテリアル層をフォトマスクとして、基板をエッチングする工程と、を含む、リソグラフィによるダブルパターンニング方法を提供するところにある。
本発明の長所は、利用可能であり、しかも上記目的を容易に達成できるところである。
本発明の上記およびその他目的、特徴、長所および実施形態をより明確に理解できるよう、添付の図面の詳細な説明を下記のとおり行う。
図面および後述する実施の形態を参照した後には、当業者であれば本発明の目的、および本発明の技術的手段、ならびに実施態様を理解できるものである。
以下における説明では、異なる実施形態を開示し、そして特別な組合せの構成要素および配置を開示している。しかしこれら実施形態は単に実施形態の一部に過ぎないので、本発明の範囲を限定するものではない。例えば、第１の要素を第２の要素上に形成する記述においては、第１および第２の要素を直接接触させて形成する実施形態もありうるし、またその他要素を第１および第２の要素の間に形成する実施形態により、第１および第２の要素は直接接触しなくなることもありうる。これ以外にも、本実施形態の記述は、一部参考要素の符号を異なる実施形態中にて重複して使用することもありうる。これら重複する符号は簡素化および説明の明確化のためであり、異なる実施形態の間で関係性を持つものではない。
図１ないし図８は本発明の実施形態のうち、半導体装置１００の異なる製造工程における断面図である。図９は本発明の実施形態のうち、リソグラフィによるパターンニング方法２００のフローチャートである。図１ないし図９を参照することで、リソグラフィによるパターンニング方法２００および半導体装置１００が併せて解説される。
図１はシリコン基板１１０を備えた半導体装置１００を示している。基板１１０は、ゲルマニウム、シリコンゲルマニウムまたはガリウムヒ素を含む、半導体の製造工程に適したその他の材料とすることができる。より詳しくは、基板１１０は、例えばダイヤモンドといったその他適した元素半導体材料、または炭化シリコン、インジウムヒ素、インジウムリンといった適した複合半導体物質、またはシリコン炭化ゲルマニウム合金、ガリウムヒ素リン、インジウムヒ素リンといった適した合金半導体材料とすることができる。また、基板１１０は、ガラスといった非半導体材料で形成した薄膜トランジスタ表示装置、または溶融石英、試薬のフッ化カルシウムで形成したフォトマスクとすることができる。基板１１０は、異なるイオンインプラント領域、誘電性材料および多層回路の接続を有している。異なる実施形態において、基板１１０は、例えばＣＭＯＳ、イメージセンサ、メモリユニットまたはキャパシタ素子といった異なる電子素子に応じて、異なるインプラント材料を含む。基板１１０は異なる微細電子素子を接続または分断するために、異なる伝導性材料および誘電性材料の組合せも含んでも良い。基板１１０はさらにその上に形成されている一つ以上のマテリアル層を含んでも良い。
図１および図９を参照する。本発明のリソグラフィによるパターンニング方法における第１の工程は工程２０２であり、底部マテリアル（ｕｎｄｅｒｌｙｉｎｇ ｍａｔｅｒｉａｌ）層を基板１１０上に形成する。底部マテリアル層は、異なる応用において異なる機能を提供するように複数のフィルム層を備えている。
マテリアル層１１２が基板１１０上に形成されている。マテリアル層１１２はシリコン、ポリシリコン、誘電性材料、導電性材料またはその他配列の組合せにより形成することができる。一実施形態において、マテリアル層１１２は厚さが１００Åないし９０００Åである。また他の実施形態においては、マテリアル層１１２は厚さが１０００Åないし３５００Åである。マテリアル層１１２は一実施形態において、誘電性材料を含み、層間誘電層（ｉｎｔｅｒｌａｙｅｒ ｄｉｅｌｅｃｔｒｉｃ；ＩＬＤ）または金属層間誘電層（ｉｎｔｅｒ−ｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ；ＩＭＤ）を形成している。誘電層はシリコン酸化物および／または誘電率が４未満の低誘電率の誘電性材料を含む。例えば、低誘電率の材料はフッ素をドーピングしたシリケートガラス（ｆｌｕｏｒｉｎａｔｅｄ ｓｉｌｉｃａ ｇｌａｓｓ；ＦＳＧ）、炭素元素をインプラントしたシリコン酸化物、ブラックダイヤ、キセロゲル、エアロゲル、フッ素をドーピングしたアモルファスカーボンフィルム（ｆｌｕｏｒｉｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｆｉｌｍ）、パリレン、ビス・ベンゾシクロブテン（ｂｉｓ−ｂｅｎｚｏｃｙｃｌｏｂｕｔａｎｅ；ＢＣＢ）、ＳｉｌＫ誘電性樹脂、ポリイミドおよび／またはその他適当な多孔性高分子材料とすることができる。誘電層はスピンコーティング方式、または化学気相成長法またはその他適合する製造工程により形成される。
フォトマスク層１１４は引き続きマテリアル層１１２上に形成される。本実施形態においては、フォトマスク層１１４は、スピンコーティング方式で形成されうる炭素系被覆物質膜を含む。例えば、炭化シリコンを含んでいる炭素含有層である。フォトマスク層１１４は厚さが５０Åないし１０００Åであるとともに、この後のマテリアル層１１２および／または基板１１０のエッチング工程において、シールドとされる。
続いて、リソグラフィ露光工程における反射を低減するために、マテリアル層１１６をフォトマスク層１１４上に形成する。一実施形態においては、マテリアル層１１６は底部反射防止材料（ｂｏｔｔｏｍ ａｎｔｉ−ｒｅｆｌｅｃｔｉｖｅ ｃｏａｔｉｎｇ；ＢＡＲＣ）を含む。マテリアル層１１６は厚さが５０Åないし５００Åである。マテリアル層１１６はスピンコーティング方式で形成することができる。
引き続き図１および図９を参照する。リソグラフィによるパターンニング方法２００は工程２０４において、第１のフォトレジストパターン１１８を基板上に形成する。一実施形態において、フォトレジスト層は基板上に形成されるとともに、第１のリソグラフィ工程により、図１に示すような第１のフォトレジストパターン１１８が形成される。第１のフォトレジストパターン１１８は、複数の第１のフォトレジスト材料を含み、第１のフォトレジスト材料の間は、底部マテリアル層の一部を露出させるための複数の開口部を備えている。第１のフォトレジストパターン１１８の開口部は、所定のパターン形式により画成される。一実施形態においては、第１のフォトレジストパターンのパターン形式は、フォトマスクにより画成された集積回路のレイアウトにおける複数の配線が含まれる。第１のフォトレジスト材料の間の間隔は第１のフォトレジストパターンにおいて、一つのフォトレジスト物質から隣接するフォトレジスト材料の間の距離となっている。この間隔は５０ｎｍないし２００ｎｍの距離である。好ましい実施形態においては、この間隔は１００ｎｍである。第１のフォトレジストパターン１１８の厚さは１００Åないし５０００Åである。このうちの一実施形態においては、第１のフォトレジストパターン１１８の厚さは５００Åないし３０００Å、または１０００Åないし１５００Åである。第１のフォトレジストパターン１１８のフォトレジスト材料はポジ型またはネガ型のフォトレジスト材料とすることができる。極端紫外線（ｅｘｔｒｅｍｅ ｕｌｔｒａｖｉｏｌｅｔ；ＥＵＶ）の先進的な製造工程において、化学増幅型（ｃｈｅｍｉｃａｌ ａｍｐｌｉｆｉｃａｔｉｏｎ；ＣＡ）フォトレジストを第１のフォトレジストパターン１１８とすることができる。第１のフォトレジストパターン１１８は、有機酸（ａｃｉｄ ｍｏｌｅｃｕｌａｒ）または、光線がその上に照射されたときに酸を発生させるように光線に反応する酸発生剤（ｒａｄｉａｔｉｏｎ−ｓｅｎｓｉｔｉｖｅ ａｃｉｄ ｇｅｎｅｒａｔｏｒ）を含んでもよい。第１のフォトレジストパターン１１８を形成する第１のリソグラフィ工程は、フォトレジスト被覆、ソフトベーキング（ｓｏｆｔ ｂａｋｉｎｇ）、フォトマスク位置合せ（ｍａｓｋ ａｌｉｇｎｉｎｇ）、露光、露光後ベーキング（ｐｏｓｔ−ｅｘｐｏｓｕｒｅ ｂａｋｉｎｇ）、現像（ｄｅｖｅｌｏｐｉｎｇ）およびハードベーキング（ｈａｒｄ ｂａｋｉｎｇ）の工程で形成することができる。このうち露光工程は、所定のパターンを有するフォトマスクを光線が透過して、半導体装置１００に対して露光を行う。光線は例えば、２４８ｎｍの波長を有するフッ化クリプトンエキシマレーザまたは１９３ｎｍの波長を有するフッ化アルゴンエキシマレーザといった紫外線または極端紫外線とすることができる。リソグラフィによるパターンニング工程では、例えば正軸（ｏｎ−ａｘｉｓ）、偏軸（ｏｆｆ−ａｘｉｓ）、四重極（ｑｕａｄｒｉｐｏｌｅ）、双極子（ｄｉｐｏｌｅ）露光技術といったその他の露光形態または技術を用いることができる。リソグラフィによるパターンニング方法は、例えばフォトマスクレス・リソグラフィ（ｍａｓｋｌｅｓｓ ｌｉｔｈｏｇｒａｐｈｙ）、電子ビーム露光（ｅｌｅｃｔｒｏｎ−ｂｅａｍ ｗｒｉｔｉｎｇ）、イオン・ビーム露光（ｉｏｎ−ｂｅａｍ ｗｒｉｔｉｎｇ）および分子刻印（ｍｏｌｅｃｕｌａｒ ｉｍｐｒｉｎｔ）といったもので置換できる。
図２および図９を参照する。リソグラフィによるパターンニング方法２００は工程２０６において、第１のフォトレジストパターン１１８を硬化させる。硬化工程では、第１のフォトレジストパターン１１８をより堅固にすることで、第２のフォトレジスト層を形成する際のリソグラフィによるパターンニング工程により変形しないようにしている。硬化工程には、加熱硬化工程、または紫外線硬化、イオン・インプラント・ボンバード（ｉｏｎ−ｉｍｐｌａｎｔ ｂｏｍｂａｒｄ）、電子ビーム処理もしくはこれらの組合せが含まれる。その他の実施形態においては、第１のフォトレジスト材料を強化または保護するために、第２のリソグラフィ工程実施前に第１のフォトレジストパターン１１８上をマテリアル層で被覆する。このマテリアル層は、第１のフォトレジストパターン１１８上に形成して保護が得られるように、例えば厚さが５０Åないし５００Åである底部反射防止材料といった重合性物質とすることができる。
図３および図９を参照する。リソグラフィによるパターンニング方法２００は工程２０８において、図３に示すように、第２のリソグラフィ工程により第２のフォトレジストパターン１２０を基板上に形成する。第２のフォトレジスト層を底部マテリアル層および第１のフォトレジストパターン１１８上に形成するとともに、続いてパターンニングにより第２のフォトレジストパターン１２０を形成する。第１のフォトレジストパターン１１８と同じように、第２のフォトレジストパターン１２０は複数の第２のフォトレジスト材料を含み、第２のフォトレジスト材料の間は、第１および第２のフォトレジストパターンで被覆されていない底部マテリアル層の一部を露出させる開口部を備えている。第２のフォトレジスト材料は他の所定の集積回路構造パターンの第２のフォトマスクにより画成される。一実施形態においては、第２のフォトレジスト材料は隣接する二つの第１のフォトレジスト材料の間にそれぞれ形成される。したがって、隣接する二つの第２のフォトレジスト材料の間にも第１のフォトレジスト材料がある。
第２のフォトレジストパターン１２０の構造は第１のフォトレジストパターン１１８に関係し、ダブル成形の構造を形成している。一実施形態においては、第１および第２のフォトレジストパターンの開口部は、間隔を持った（ｐｉｔｃｈ ｓｐｌｉｔｔｉｎｇ）構造をなしている。例えば、第２のフォトレジスト材料の間は５０ｎｍないし２００ｎｍの間隔の距離を持っている。他の実施形態においては、第２のフォトレジスト材料の間は１００ｎｍの距離を持っている。一実施形態においては、第１のフォトレジストパターン１１８および第２のフォトレジストパターン１２０の第１のフォトレジスト材料および第２のフォトレジスト材料の間は、間隔を持って分割されており、この間隔は第１のフォトレジストパターンのフォトレジスト材料の間、または第２のフォトレジストパターンのフォトレジスト材料の間の距離の半分であるので、より小さな最小加工寸法（ｍｉｎｉｍｕｍ ｆｅａｔｕｒｅｓ ｓｉｚｅ）を実現することができる。他の実施形態においては、第１および第２のフォトレジストパターンで画成される開口部は、金属線のコンタクトホールまたは溝を形成するためのものである。例えば、第２のフォトレジストパターン１２０で形成される配線は第１のフォトレジストパターン１１８で形成される配線と交差する。第２のフォトレジストパターン１２０は第１のフォトレジストパターン１１８における形成方法、構造、厚さ、含まれるフォトレジスト材料に近似している。例えば、化学増幅型フォトレジストを第２のフォトレジストパターン１２０として用いることができる。第２のフォトレジストパターン１２０を形成する第２のリソグラフィによるパターンニング工程は、例えばフォトレジスト被覆、ソフトベーキング、フォトマスク位置合せ、露光、露光後ベーキング、現像およびハードベーキングを含むという具合に、実質的に第１のフォトレジストパターン１１８を形成する第１のリソグラフィによるパターンニング工程に近似している。
図４および図９を参照する。リソグラフィによるパターンニング方法２００は工程２１０において、上部マテリアル層１２２を基板上に形成する。上部マテリアル層１２２は図４に示すように、第１および第２のフォトレジスト材料により画成された開口部に充填される。上部マテリアル層１２２は第１および第２のフォトレジストパターン上に形成され、シリコン含量の多い物質を含むとともに、例えばスピンコーティングといった方式で形成されている。上部マテリアル層１２２は重量比が４０％以上であるシリコンを含む。一実施形態においては、上部マテリアル層１２２はシリコンを含有する有機高分子物質を含み、架橋の形式とすることができる。この架橋の形式は上部マテリアル層１２２を加熱ベーキングする方式で形成することができる。その他の実施形態においては、上部マテリアル層１２２は、例えばシリコーンといったシリコンを含む非有機の高分子物質を含むことができる。異なる実施形態においては、上部マテリアル層１２２は例えば酸化シリコン、窒化シリコンまたは窒化酸化シリコン、スピン・オン・グラス（ｓｐｉｎ−ｏｎ ｇｌａｓｓ；ＳＯＧ）、例えばポリシリコンといった純シリコン物質、または例えばチタン、窒化チタン、アルミニウム、タンタルなどの金属物質を含む有機高分子物質とすることができる。上部マテリアル層１２２は第１および第２のフォトレジストパターンよりも厚く、例えば５００Åないし２０００Åであり、開口部に充填されている。その他の実施形態においては、上部マテリアル層１２２は、例えば８００ないし９００Åという具合に第１および第２のフォトレジストパターンよりも厚くして、第１および第２のフォトレジストパターンの上部表面を露出させることができる。
図８および図９を参照する。リソグラフィによるパターンニング方法２００は工程２１２において、上部マテリアル層１２２をエッチングして、第１および第２のフォトレジストパターン１１８および１２０を露出させる。エッチング工程を上部マテリアル層１２２に行い、上部マテリアル層１２２の一部を除去するとともに、第１および第２のフォトレジストパターン１１８および１２０の上部表面を露出させる。エッチング工程ではＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ8、ＣＨＦ3およびＣＨ2Ｆ2のエッチング剤を用いてドライエッチングを行うか、緩衝フッ酸（ｂｕｆｆｅｒｅｄ ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ；ＢＨＦ）でウェットエッチングを行って、二酸化シリコンをエッチングする。その他の実施形態においては、もし上部マテリアル層１２２の形成時に第１および第２のフォトレジストパターンの上部表面がすでに露出されているのであれば、工程２１２は省略することができる。
図６および図９を参照する。リソグラフィによるパターンニング方法２００は工程２１４において、第１および第２のフォトレジストパターン１１８および１２０を除去する。上部マテリアル層１２２に被覆されていない底部反射防止材料は、第１および第２のフォトレジストパターン１１８および１２０の除去工程にて付随して除去することができる。第１および第２のフォトレジストパターン１１８および１２０を除去した後、図６に示すように、底部マテリアル層は上部マテリアル層１２２で画成されている開口部から露出する。パターンニング後の上部マテリアル層は第１および第２のフォトレジストパターンと反対のパターンとなる。上部マテリアル層のパターンはこれにより基板上に形成されたコンタクトホールまたは溝、または底部マテリアル層または基板上に画成された金属線に対応する。レジスト・アッシング工程で、フォトレジスト材料および被覆されていない底部反射防止材料を除去する。
図７および図９を参照する。リソグラフィによるパターンニング方法２００は工程２１６において、底部マテリアル層をエッチングする。一実施形態においては、フォトマスク層１１４は上部マテリアル層１２２が除去されることで露出しているので、フォトマスク層１１４は、上部マテリアル層１２２中に画成されている開口部に対応する部分もエッチングされることになる。フォトマスク層１１４は第１および第２のフォトレジストパターンと反対のパターンとなる。異なる実施形態においては、エッチング工程で、フォトマスク層１１４は高い確率で上部マテリアル層１２２をエッチングする。したがって、上部マテリアル層１２２の開口中におけるフォトマスク層１１４に対応する部分は、エッチング工程で除去される。一実施形態においては、エッチング工程は窒素プラズマまたは酸素、水素、フッ化炭素、臭化炭素および混合物により実現され、シリコンを含有する上部材料を窒化物または窒酸化物として高い耐エッチング能力を持たせることができる。本発明のリソグラフィによるパターンニング方法２００は多くの長所を備えており、例えば、上部マテリアル層１２２の各々の開口部が第１および第２のフォトレジストパターン１１８および１２０のフォトレジスト材料に対応することで、第１および第２のフォトレジストパターン１１８および１２０の間のオーバーレイ・エラー（ｏｖｅｒｌａｙ ｅｒｒｏｒ）により隣接する二つの開口部の位置が変ってしまう可能性がある。しかし、各々の開口のサイズはすでに限定されている。オーバーレイ・エラーにより各集積回路素子（例えばコンタクトホールまたは金属線）のサイズが変ってしまうことは、本発明のリソグラフィによるダブルパターンニング方法２００によって発生することはなくなる。他の実施形態においては、底部マテリアル層は一つのエッチング工程のみで完成されるので、従来のダブルパターンニングおよびダブルエッチングの工程と比べても、製造コスト、製造効率および製造品質のいずれでもこれによって改善される。他の実施形態においては、上部マテリアル層１２２は底部マテリアル層を除去するエッチング工程にてハードフォトマスク（ｈａｒｄ ｍａｓｋ）とされるので、第１および第２のフォトレジストパターンが上記したエッチング工程にてエッチングのレジストとして機能することはないので、よって第１および第２のフォトレジストパターンの厚さを薄くすることができる。したがって、底部マテリアル層に形成されるパターンのクリティカル・ディメンションがより良く制御されることになる。更には、フォトレジスト材料の耐エッチング性はかように重要ではなくなるので、フォトレジスト材料の選択において過度に厳格になる必要はなく、より多くの選択性が生まれる。
図８および図９を参照する。リソグラフィによるパターンニング方法２００は工程２１８において、上部マテリアル層により被覆されていない部分の底部マテリアル層をエッチングした後、上部マテリアル層１２２を除去する。工程２１８では湿式化学エッチング工程またはドライプラズマエッチング工程により上部マテリアル層１２２を除去することができる。例えば、エッチング工程ではＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ8、ＣＨＦ3およびＣＨ2Ｆ2を含有するものを用いてドライエッチングを行うか、緩衝フッ酸でウェットエッチングを行うことができる。これ以外にも、マテリアル層１１６は上記したものと同じまたはその他のエッチング工程で除去しても良い。
しかも、基板の一部または誘電性マテリアル層１１２を除去する工程は、パターンニングしたフォトマスク層１１４をハード・フォトマスクとして、フォトマスク層１１４で画成されている開口部を誘電性マテリアル層１１２に形成するものであって、例えば図１０に示すものは、半導体装置１００の側面断面図である。誘電性マテリアル層１１２はパターンニングされたフォトマスク層１１４の開口部の位置に対応し、ドライまたはウェットエッチング工程によりエッチング除去されて、複数の溝またはコンタクトホールを誘電性マテリアル層１１２上に形成している。フォトマスク層１１４はこの工程でハード・フォトマスクとされているので、誘電性マテリアル層１１２よりも高い耐エッチング性を備える。エッチング工程では、例えばＨＢｒ、Ｃｌ2、ＳＦ6、Ｏ2、ＡｒまたはＨｅといった適合するエッチングガスを使用することができる。フォトマスク層１１４はエッチング工程にて消耗してしまい、残りの部分は図１１に示すように除去される。
上記した図１ないし図１１のリソグラフィによるパターンニング方法はリソグラフィによるダブルパターンニング方法を提供している。このリソグラフィによるパターンニング方法は二回の露光および底部マテリアル層のエッチング工程により実現されるので、製造コストを削減し、クリティカル・ディメンションの変化の影響を低減する。その他の長所には、例えば、フォトマスク層１１４はハード・フォトマスクとして底部マテリアル層または基板のエッチングを行うため、高い耐エッチング性を備えたフォトマスク層１１４を選択した後には、本発明のリソグラフィによるパターンニング方法はより厚いマテリアル層のエッチングに用いることができるというものがある。
本発明リソグラフィによるパターンニング方法２００のその他の実施形態は上記したように、各種の変更および付加は、本発明の技術的思想および範囲を逸脱しないもとで、本発明の保護の範囲内に含まれるものである。一実施形態においては、複数のコンタクトホールは第１および第２のフォトレジストパターン１１８および１２０により画成されるとともに、誘電性マテリアル層１１２上に形成される。その他の実施形態においては、第１および第２のフォトレジストパターン１１８および１２０は、分割された間隔を持つ複数の線も画成するとともに、誘電性マテリアル層１１２上に形成される。一実施形態においては、上部マテリアル層１１２およびフォトマスク層１１４のエッチング速度が異なる。他の実施形態においては、底部マテリアル層はその他組合わせおよび構造的変化の実施方式を有することができ、例えば、底部マテリアル層が存在する必要はなく、第１および第２のフォトレジストパターンを基板１１０上に直に形成することができる。また一実施形態においては、工程２１２の上部マテリアル層１１２の一部を除去する工程では、ＣＦ4を用いたドライエッチングまたは緩衝フッ酸を用いてドライエッチングを行うことができる。その他適合するエッチング工程は、化学機械研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ；ＣＭＰ）法で上部マテリアル層の一部を除去しても良い。第１および第２のフォトレジストパターン１１８および１２０を除去する工程２１４は、例えばウェット除去法または酸素プラズマ除去法といった従来の工程を用いても良い。
他の実施形態においては、フォトマスク層１１４のパターンはその他のリソグラフィによるパターンニング技術と組合わせることができる。例えば、高い光学的コントラストを備えたクロムレス位相リソグラフィ（ｃｈｒｏｍｅｌｅｓｓ ｐｈａｓｅ ｌｉｔｈｏｇｒａｐｈｙ）をフォトマスク層１１４のパターンに組合わせるとともに、位相シフトフォトマスク（ＰＳＭ）またはバイナリ・フォトマスク（ｂｉｎａｒｙ ｍａｓｋ）よりも良いパターンを形成する。例えば、クロムレス・フォトマスクではポジ型フォトレジストにより島状パターンを形成し、反対にハード・フォトマスク・パターンでは、高い解析度で島状パターンをホール・パターン（ｈｏｌｅ ｐａｔｔｅｒｎ）に転換することができる。この方法はパターンを反転するだけでなく、耐エッチング性を更に高めることができる。リソグラフィによるパターンニング方法２００のフォトマスク・パターンは異なる箇所に応用することができ、例えば、もし線状のパターンにてフォトマスク・パターンにより優れた品質が得られるのであれば、線状のパターンは高い解析度を得ることができることになる。
したがって本発明ではリソグラフィによるパターンニング方法を提供している。リソグラフィによるパターンニング方法は、少なくとも一つの開口部を有する第１のフォトレジストパターンを基板上に形成し、第１のフォトレジストを硬化させ、第２のフォトレジストパターンを基板上に形成し、マテリアル層を基板上に形成し、そして第１および第２のフォトレジストパターンを除去して基板を露出させる、ことを含む。
本発明では第１のマテリアル層をフォトマスクとして基板をエッチングするエッチング方式を更に提供している。本方法においては、このうちの第２のフォトレジストパターンの各々の部分が前記第１のフォトレジストパターンの少なくとも一つの開口部中に堆積されている。第１のフォトレジストパターンを硬化させる工程は、加熱硬化工程、紫外線硬化工程、電子ビーム処理工程、イオン・インプラント処理工程（ｉｏｎ−ｉｍｐｌａｎｔ ｔｒｅａｔｍｅｎｔ）またはその組合わせの製造工程からなる。第１および第２のフォトレジストパターンは各々少なくとも一つのフォトレジスト材料を含み、各々のフォトレジスト材料は、厚さが６００Åないし８００Åの範囲、および幅が４００Åないし５００Åの範囲である。このうち、マテリアル層を形成する工程はシリコン含量の多いマテリアル層を形成することを含む。第１および第２のフォトレジストパターンを除去する工程の前に、マテリアル層をエッチングして、第１および第２のフォトレジストパターンを露出させる工程を更に含む。このうちマテリアル層をエッチングする工程はＣＦ4、Ｃ3Ｆ8、Ｃ4Ｆ8、ＣＨＦ3およびＣＨ2Ｆ2を含むエッチング剤の群から選ばれる。
本発明は他の実施形態において、リソグラフィによるダブルパターンニング方法を更に提供している。リソグラフィによるダブルパターンニング方法は、第１のマテリアル層を基板上に形成する工程と、複数の開口部を有する第１のフォトレジストパターンを第１のマテリアル層上に形成する工程と、第１のフォトレジストパターンを硬化させる工程と、第１のフォトレジストパターンが硬化した後、第２のフォトレジストパターンを第１のマテリアル層上に形成する工程と、第２のマテリアル層を第１のマテリアル層上に形成する工程と、第１および第２のフォトレジストパターンを除去して第１のマテリアル層における第２のマテリアル層で被覆されていない部分を露出させる工程と、第２のマテリアル層をフォトマスクとして、第１のマテリアル層をエッチングする工程と、を含む。
本方法では、第１のマテリアル層を形成する工程が、誘電性マテリアル層を基板上に形成し、炭素を含有するマテリアル層をスピンコーティング方式で形成する、ことを更に含む。第２のマテリアル層を形成する工程が、シリコン含量の多い誘電性マテリアル層をスピンコーティング方式で形成する、ことを更に含む。このうち、シリコン含量の多いマテリアル層は重量比が４０％以上のシリコンを含む。第１のフォトレジストパターンを形成する工程の前に、底部反射防止材料を前記第１のマテリアル層上に形成する工程を更に含む。第１のマテリアル層をエッチングした後、第２のマテリアル層を除去する工程を更に含む。第２のフォトレジストパターンを形成する工程は、第２のマテリアル層を開口部中に形成する工程を更に含む。
本発明は他の実施形態において、リソグラフィによるダブルパターンニング方法を更に提供している。リソグラフィによるダブルパターンニング方法は、第１のリソグラフィ工程により、互いに間隔を持つ複数の第１のフォトレジスト材料を基板上に形成する工程と、第２のリソグラフィ工程により、各々が第１のフォトレジスト材料のうちの一対の間に配置され互いに間隔を持つ複数の第２のフォトレジスト材料を形成する工程と、マテリアル層を基板上に形成する工程と、第１および第２のフォトレジスト材料を除去して、基板におけるマテリアル層で被覆されていない部分を露出させる工程と、マテリアル層をフォトマスクとして、基板をエッチングする工程と、を含む。
本方法では、第１および第２のフォトレジスト材料を除去する工程の前に、マテリアル層にエッチバック（ｅｔｃｈ ｂａｃｋ）を行う工程を更に含む。このうち各々の第１のマテリアル層と、隣接する第２のフォトレジスト材料との間隔は５０ｎｍ未満である。第２のフォトレジスト材料を形成する工程の前に、第１のフォトレジスト材料を硬化させる工程を更に含む。第２のフォトレジスト材料を形成する工程の前に、重合性（ｐｏｌｙｍｅｒｉｃ）物質で第１のフォトレジスト材料を被覆する工程を更に含む。
確かに本発明では好ましい実施形態を上記のように開示したが、これは本発明を限定するためのものではなく、当業者であれば、本発明の技術的思想および範囲を逸脱することなく、各種の変更および付加を行うことができるので、本発明の保護範囲は別紙の特許請求の範囲による限定を基準と見なす。
１００ 半導体装置
１１０ 基板
１１２ マテリアル層
１１４ フォトマスク層
１１６ マテリアル層
１１８ 第１のフォトレジストパターン
１２０ 第２のフォトレジストパターン
１２２ 上部マテリアル層
１１０ 基板
１１２ マテリアル層
１１４ フォトマスク層
１１６ マテリアル層
１１８ 第１のフォトレジストパターン
１２０ 第２のフォトレジストパターン
１２２ 上部マテリアル層
Claims (9)
- リソグラフィによるパターニング方法であって、
基板を準備し、
第１のマテリアル層を前記基板上に形成する工程と、
前記第１のマテリアル層の上に、炭化シリコンを含むマスク層をスピンコーティング方式で形成する工程と、
前記マスク層の上に底部反射防止材料を含むマテリアル層を形成する工程と、
前記底部反射防止材料を含むマテリアル層の上に、前記底部反射防止材料を含むマテリアル層を露出させる開口部を有する第１のレジストパターンを形成する工程と、
硬化手段を用いて前記第１のレジストパターンを硬化させる工程と、
第２のレジストパターンを形成するためのリソグラフィー工程中に第１のレジストパターンが変形しないように、かつ、第１と第２のレジストパターンは前記底部反射防止材料を含むマテリアル層を露出させる間隔を持った構造を形成するように、前記開口部の底部反射防止材料を含むマテリアル層の上に第２のレジストパターンを形成する工程と、
前記間隔を持った構造における前記底部反射防止材料を含むマテリアル層の上に、シリコン含量の多い上部マテリアル層を形成する工程と、
前記第１および第２のレジストパターンを除去する工程と、
前記底部反射防止材料を含むマテリアル層と前記マスク層をエッチングする工程と、を含み、前記マスク層のエッチングを窒素プラズマで行うことを特徴とするリソグラフィによるパターンニング方法。 - 前記上部マテリアル層をマスクとして用いて、前記底部反射防止材料を含むマテリアル層と前記マスク層をエッチングする工程を更に含むことを特徴とする請求項１に記載のリソグラフィによるパターンニング方法。
- 前記第１のマテリアル層は、シリコン、ポリシリコン、誘電性材料及び／又は導電性材料を含むことを特徴とする請求項１に記載のリソグラフィによるパターンニング方法。
- 前記第１のレジストパターンを硬化させる工程が、加熱硬化工程、紫外線硬化工程、電子ビーム処理工程、イオン・インプラント処理工程またはその配列組合わせの製造工程からなることを特徴とする請求項１に記載のリソグラフィによるパターンニング方法。
- 前記第１および第２のレジストパターンを除去する工程の前に、前記上部マテリアル層をエッチングして、前記第１および第２のレジストパターンを露出させる工程を更に含むことを特徴とする請求項１に記載のリソグラフィによるパターンニング方法。
- リソグラフィによるダブルパターンニング方法であって、
第１のマテリアル層を基板上に形成する工程と、
前記第１のマテリアル層の上に底部反射防止材料を含むマテリアル層を形成する工程と、
複数の開口部を有する第１のレジストパターンを、前記底部反射防止材料を含むマテリアル層上に形成する工程と、
熱硬化手段を用いて前記第１のレジストパターンを硬化させる工程と、
前記第１のレジストパターンが硬化した後、第２のレジストパターンを形成するためのリソグラフィ手段によって前記第１のレジストパターンが変形しないように、第２のレジストパターンを前記底部反射防止材料を含むマテリアル層上に形成する工程と、
シリコン含量の多い第２のマテリアル層を前記底部反射防止材料を含むマテリアル層上に形成する工程と、
前記第１および第２のレジストパターンを除去して前記底部反射防止材料を含むマテリアル層における前記第２のマテリアル層で被覆されていない部分を露出させる工程と、
前記第２のマテリアル層をマスクとして、前記底部反射防止材料を含むマテリアル層及び前記第１のマテリアル層をエッチングして、それによってコンタクトホール及び／又は溝を形成する工程と、を含み、
前記第１のマテリアル層を形成する工程が、
誘電性マテリアル層を前記基板上に形成し、
炭化シリコンを含有するマテリアル層をスピンコーティング方式で形成し、
前記炭化シリコンを含有するマテリアル層のエッチングは、窒素プラズマで行うことを特徴とするリソグラフィによるダブルパターンニング方法。 - 前記第２のマテリアル層を形成する工程が、シリコン含量の多い誘電性マテリアル層をスピンコーティング方式で形成する、ことを更に含むことを特徴とする請求項６に記載のリソグラフィによるダブルパターンニング方法。
- 前記第１のマテリアル層をエッチングした後、前記第２のマテリアル層を除去する工程を更に含むことを特徴とする請求項６に記載のリソグラフィによるダブルパターンニング方法。
- 前記第２のレジストパターンを形成する工程が、前記第２のレジストパターンを前記複数の開口部中に形成する工程を更に含むことを特徴とする請求項６に記載のリソグラフィによるダブルパターンニング方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/948,444 US7935477B2 (en) | 2007-11-30 | 2007-11-30 | Double patterning strategy for contact hole and trench |
| US11/948,444 | 2007-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135462A JP2009135462A (ja) | 2009-06-18 |
| JP4885930B2 true JP4885930B2 (ja) | 2012-02-29 |
Family
ID=40676086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008276207A Active JP4885930B2 (ja) | 2007-11-30 | 2008-10-28 | リソグラフィによるダブルパターンニング方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7935477B2 (ja) |
| JP (1) | JP4885930B2 (ja) |
| KR (1) | KR101208461B1 (ja) |
| CN (1) | CN101446760B (ja) |
| TW (1) | TWI424469B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8048616B2 (en) | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| US8741552B2 (en) | 2009-02-11 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| TWI452419B (zh) * | 2008-01-28 | 2014-09-11 | Az Electronic Mat Ip Japan Kk | 細微圖案光罩及其製造方法、及使用其之細微圖案形成方法 |
| US20090253080A1 (en) * | 2008-04-02 | 2009-10-08 | Dammel Ralph R | Photoresist Image-Forming Process Using Double Patterning |
| US20090253081A1 (en) * | 2008-04-02 | 2009-10-08 | David Abdallah | Process for Shrinking Dimensions Between Photoresist Pattern Comprising a Pattern Hardening Step |
| JP5101541B2 (ja) * | 2008-05-15 | 2012-12-19 | 信越化学工業株式会社 | パターン形成方法 |
| US20100040838A1 (en) * | 2008-08-15 | 2010-02-18 | Abdallah David J | Hardmask Process for Forming a Reverse Tone Image |
| US20100183851A1 (en) * | 2009-01-21 | 2010-07-22 | Yi Cao | Photoresist Image-forming Process Using Double Patterning |
| US8084186B2 (en) * | 2009-02-10 | 2011-12-27 | Az Electronic Materials Usa Corp. | Hardmask process for forming a reverse tone image using polysilazane |
| US8822347B2 (en) * | 2009-04-27 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wet soluble lithography |
| US8303831B2 (en) * | 2009-07-20 | 2012-11-06 | GlobalFoundries, Inc. | Methods for fabricating semiconductor devices |
| US8026178B2 (en) * | 2010-01-12 | 2011-09-27 | Sandisk 3D Llc | Patterning method for high density pillar structures |
| JP5427104B2 (ja) * | 2010-05-11 | 2014-02-26 | パナソニック株式会社 | パターン形成方法 |
| US8211807B2 (en) * | 2010-10-19 | 2012-07-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning technology using single-patterning-spacer-technique |
| CN102468188B (zh) * | 2010-11-19 | 2015-03-18 | 旺宏电子股份有限公司 | 一种半导体蚀刻方法 |
| CN102759861A (zh) * | 2011-04-28 | 2012-10-31 | 中芯国际集成电路制造(上海)有限公司 | 一种用于集成电路制造中改进光刻的方法 |
| TWI492298B (zh) * | 2011-08-26 | 2015-07-11 | Applied Materials Inc | 雙重圖案化蝕刻製程 |
| CN103390551B (zh) * | 2012-05-10 | 2017-03-01 | 联华电子股份有限公司 | 半导体装置图案化结构的制作方法 |
| CN102969235B (zh) * | 2012-12-03 | 2017-07-25 | 上海集成电路研发中心有限公司 | 一种小尺寸线端间距的形成方法 |
| CN103441066B (zh) * | 2013-08-16 | 2016-01-27 | 上海华力微电子有限公司 | 基于darc掩膜结构的栅极lele双重图形成型方法 |
| CN103439862B (zh) | 2013-08-16 | 2016-04-27 | 上海华力微电子有限公司 | 栅极lele双重图形成型方法 |
| US9524902B2 (en) * | 2013-12-12 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming integrated circuit with conductive line having line-ends |
| CN105720002B (zh) * | 2014-12-03 | 2019-04-23 | 北京北方华创微电子装备有限公司 | 斜孔刻蚀方法 |
| JP2016206449A (ja) * | 2015-04-23 | 2016-12-08 | 株式会社東芝 | パターン形成方法 |
| US9589964B1 (en) | 2015-06-24 | 2017-03-07 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices |
| US10515847B2 (en) * | 2017-09-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming vias and method for forming contacts in vias |
| CN110828460B (zh) * | 2018-08-14 | 2022-07-19 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其形成方法 |
| CN111092013B (zh) * | 2018-10-23 | 2022-07-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| US11329089B1 (en) | 2019-06-07 | 2022-05-10 | Gigajot Technology, Inc. | Image sensor with multi-patterned isolation well |
| US11830744B1 (en) * | 2022-05-31 | 2023-11-28 | Nanya Technology Corporation | Method of preparing active areas |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62166520A (ja) | 1986-01-20 | 1987-07-23 | Nec Corp | 微細パタ−ンのパタ−ニング法 |
| JPH0253060A (ja) | 1988-08-18 | 1990-02-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH02125620A (ja) | 1988-11-05 | 1990-05-14 | Mitsubishi Electric Corp | パターン形成方法 |
| JPH03270227A (ja) | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
| US5328810A (en) | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| JP2919004B2 (ja) | 1990-07-12 | 1999-07-12 | 沖電気工業株式会社 | パターン形成方法 |
| JPH05136033A (ja) | 1991-11-13 | 1993-06-01 | Hitachi Ltd | パターン形成方法及びその装置 |
| US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
| JPH10150027A (ja) | 1996-11-19 | 1998-06-02 | Nittetsu Semiconductor Kk | 半導体装置の微細レジストパターンの形成方法 |
| US6221562B1 (en) * | 1998-11-13 | 2001-04-24 | International Business Machines Corporation | Resist image reversal by means of spun-on-glass |
| KR20000045425A (ko) | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 미세패턴 형성방법 |
| JP3974295B2 (ja) | 1999-09-24 | 2007-09-12 | 株式会社東芝 | パターン形成方法 |
| JP2001251038A (ja) | 2000-03-03 | 2001-09-14 | Nippon Mektron Ltd | 回路基板のレジストパタ−ン形成法 |
| US7399709B1 (en) * | 2002-09-27 | 2008-07-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary replacement of material |
| JP3884415B2 (ja) | 2003-07-22 | 2007-02-21 | 株式会社東芝 | パターン形成方法及び半導体装置の製造方法 |
| JP2004335873A (ja) * | 2003-05-09 | 2004-11-25 | Toshiba Corp | パターン形成方法 |
| JP2005173353A (ja) * | 2003-12-12 | 2005-06-30 | Elpida Memory Inc | レジストパターン形成方法 |
| KR100811431B1 (ko) * | 2005-12-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| US7959818B2 (en) | 2006-09-12 | 2011-06-14 | Hynix Semiconductor Inc. | Method for forming a fine pattern of a semiconductor device |
| JP2009053547A (ja) | 2007-08-28 | 2009-03-12 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
| WO2009054413A1 (ja) | 2007-10-25 | 2009-04-30 | Nissan Chemical Industries, Ltd. | 半導体装置の作製方法 |
| KR101384814B1 (ko) | 2007-12-14 | 2014-04-14 | 제이에스알 가부시끼가이샤 | 패턴 형성 방법 |
| JP2009194248A (ja) | 2008-02-15 | 2009-08-27 | Tokyo Electron Ltd | パターン形成方法、半導体製造装置及び記憶媒体 |
-
2007
- 2007-11-30 US US11/948,444 patent/US7935477B2/en not_active Expired - Fee Related
-
2008
- 2008-10-07 TW TW097138588A patent/TWI424469B/zh not_active IP Right Cessation
- 2008-10-16 CN CN2008101679391A patent/CN101446760B/zh active Active
- 2008-10-17 KR KR1020080101996A patent/KR101208461B1/ko active IP Right Grant
- 2008-10-28 JP JP2008276207A patent/JP4885930B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009135462A (ja) | 2009-06-18 |
| CN101446760A (zh) | 2009-06-03 |
| TW200924024A (en) | 2009-06-01 |
| US7935477B2 (en) | 2011-05-03 |
| KR20090056814A (ko) | 2009-06-03 |
| CN101446760B (zh) | 2012-01-18 |
| TWI424469B (zh) | 2014-01-21 |
| US20090142701A1 (en) | 2009-06-04 |
| KR101208461B1 (ko) | 2012-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4885930B2 (ja) | リソグラフィによるダブルパターンニング方法 | |
| JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| US8222151B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US9323155B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| JP5690882B2 (ja) | 炭素質ハードマスクによる二重露光パターニング | |
| JP2007521645A (ja) | インプリント・リソグラフィによる単一デュアルダマシン製法 | |
| US7316872B2 (en) | Etching bias reduction | |
| US6465360B2 (en) | Method for fabricating an ultra small opening | |
| US20070048988A1 (en) | Method for manufacturing semiconductor device using polymer | |
| KR100816210B1 (ko) | 반도체 장치 형성 방법 | |
| US7906272B2 (en) | Method of forming a pattern of a semiconductor device | |
| US20080280216A1 (en) | Method of forming a hard mask pattern in a semiconductor device | |
| KR100989481B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100912958B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| KR20050066895A (ko) | 미세 콘택홀 형성 방법 | |
| KR100510616B1 (ko) | 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법 | |
| KR100623613B1 (ko) | 단차를 갖는 포토마스크 제작방법 | |
| US20090269935A1 (en) | Method of Forming Pattern of Semiconductor Device | |
| CN113496874A (zh) | 半导体结构及半导体结构的形成方法 | |
| KR20090103145A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4885930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |