CN103439862B - 栅极lele双重图形成型方法 - Google Patents

栅极lele双重图形成型方法 Download PDF

Info

Publication number
CN103439862B
CN103439862B CN201310360404.7A CN201310360404A CN103439862B CN 103439862 B CN103439862 B CN 103439862B CN 201310360404 A CN201310360404 A CN 201310360404A CN 103439862 B CN103439862 B CN 103439862B
Authority
CN
China
Prior art keywords
layer
grid
hard mask
forming method
pattern forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310360404.7A
Other languages
English (en)
Other versions
CN103439862A (zh
Inventor
黄君
毛智彪
李全波
甘志锋
李润领
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310360404.7A priority Critical patent/CN103439862B/zh
Priority to US14/085,380 priority patent/US9171731B2/en
Publication of CN103439862A publication Critical patent/CN103439862A/zh
Application granted granted Critical
Publication of CN103439862B publication Critical patent/CN103439862B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及微电子技术领域，尤其涉及一种栅极LELE双重图形成型方法，通过引入一种基于先进图膜之上，利用两次曝光形成的氧化物-氮化硅-氧化物硬质掩膜结构，并在最终的多晶硅蚀刻工艺中使用上述的APF作为掩膜来完成，即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到22/20nm及其以下的技术节点上，进而提高了22/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度。

Description

栅极LELE双重图形成型方法
技术领域
本发明涉及微电子技术领域，尤其涉及一种栅极LELE双重图形成型方法。
背景技术
目前，在32nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示，双重图形化技术(DoublePatterningTechnology，简称DPT)、极紫外线技术(EUV)、电子术直写(EBL)等技术方案都被业界寄予了厚望。
其中，双重图形化技术(DPT)是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后分别制作光刻版，并逐次完成相应曝光和刻蚀工艺，最终合并形成最初需求的高密度图形。
随着光刻机软硬件技术不断进步，基于浸没式光刻机的双重图形化技术，能够将193nm浸没式光学光刻平台的极限分辨率和技术寿命进一步的延伸，从而可以填补浸没式光刻机和EUV之间甚至是更小技术节点的光刻技术的空白。
根据技术调研结果，微影-刻蚀-微影-刻蚀(Litho-Etch-Litho-Etch，简称LELE)技术是目前几种双重图形化主流技术方案之一，即通过分别的两次的光刻和刻蚀行成目标图形，且该目标图形包括线形(line)和沟槽(trench)两种。
图1a是传统的双重图形化工艺中第一次光刻工艺形成的结构示意图，图1b是传统的双重图形化工艺中第二次光刻工艺形成的结构示意图，图1c是传统的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；如图1a-1c所示，如在193nm浸没式机台(如NXT-1950i等)上具有38nm半节距(HalfPitch，简称HP)的分辨率，为了满足22/20nm技术节点有源层和栅层的设计需求，先进行第一光刻工艺形成如图1a所示的结构，再进行第二次光刻工艺形成如图1b所示的结构，然后再将图1a所示的结构(Exposure1)和图1b所示的结构(Exposure2)通过栅极线尾切割工艺形成如图1c所示的结构(Finalcontour)，即先形成重复的、单一方向的线/隔离(Line/Space)图形，然后进行栅极线尾切割(Line-End-Cut)工艺。
传统的，在进行22/20纳米技术节点栅极工艺中，主要是通过在经过第一次光刻和蚀刻至多晶硅层后，利用基于旋涂(spin-on)的底层结构ODL(OrganicUnderLayer)来填充底层图形，并继续采用中间层结构SHB(SiO-basedHardMask)来作为第二次蚀刻的硬质掩膜，最后制备BARC(BottomAnti-ReflectiveCoating)和PR(PhotoResist)来完成二次光刻前的结构，即在多晶硅蚀刻工艺时是采用氧化硅来作为硬质掩膜的。
由于，ODL和SHB是新材料，其工艺成本较高，且在40纳米及其以上技术节点的工艺中并不常用；所以，在28纳米及其以下技术节点的工艺中引进上述的这些新材料需要花费大量的时间和精力去评估和应用。
中国专利(CN101303525A)记载了一种双重图形曝光工艺，主要通过使用一种可溶于显影液的填充材料，采用多次涂布和烘烤来实现沟槽的填充，并且依靠多次显影工艺移除表面多余的填充材料；即利用可显影填充材料的双重图形曝光工艺，提高了光刻胶涂布后硅片的平坦度，减轻了沟槽填充步骤对后续光刻工艺中套刻精度和焦深等带来的不良影响。
中国专利(CN101446760A)记载了一种微影双重图形成形方法，包括：在形成一第一光阻层于一基板上，第一光阻层包含至少一开口；固化第一光阻层；形成一第二光阻层于基板上；形成一物质层于基板上；以及移除第一及第二光阻层以暴露基板；以使得第一光阻图形即第二光阻图形间之分离间隔达成一更小的最小特征尺寸。
发明内容
针对上述技术问题，本申请一种栅极LELE(Litho-Etch-Litho-Etch，微影-刻蚀-微影-刻蚀)双重图形成型方法，引入了一种基于先进图膜(AdvancedPatterningFilm，简称APF)之上，利用两次曝光形成氧化物-氮化硅-氧化物(Oxide-SiN-Oxide，简称ONO)硬质掩膜结构，并在最终的多晶硅蚀刻工艺中使用上述的APF作为掩膜来完成。
本发明记载了一种栅极LELE双重图形成型方法(AMethodofLELEdoublepatterningforpolygate)，其中，包括以下步骤：
于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和硬质掩膜层；
采用刻蚀工艺刻蚀所述硬质掩膜层，形成硬质掩膜结构；
以所述硬质掩膜结构为掩膜，刻蚀所述先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；
以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构。
上述的栅极LELE双重图形成型方法，其中，所述栅极结构包括栅氧层、多晶硅层和第一氮化硅层；
所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述第一氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述第一氮化硅层的表面。
上述的栅极LELE双重图形成型方法，其中，所述多晶硅层的厚度为
上述的栅极LELE双重图形成型方法，其中，所述第一氮化硅层的厚度为
上述的栅极LELE双重图形成型方法，其中，所述硬质掩膜层包括第一介质抗反射层、第二氮化硅层和第二介质抗反射层；
所述第一介质抗反射层覆盖所述先进图膜层的表面，所述第二氮化硅层覆盖所述第一介质抗反射层的表面，所述第二介质抗反射层覆盖所述第二氮化硅层的表面。
上述的栅极LELE双重图形成型方法，其中，所述第一介质抗反射层的厚度为
上述的栅极LELE双重图形成型方法，其中，所述第二氮化硅层的厚度为
上述的栅极LELE双重图形成型方法，其中，所述第二介质抗反射层的厚度为
上述的栅极LELE双重图形成型方法，其中，所述刻蚀工艺依次包括第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺，所述硬质掩膜结构包括第一硬质掩膜结构和第二硬质掩膜结构；
于所述第二介质抗反射层的表面制备第一底部抗反射层后，采用所述第一光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，依次刻蚀所述第一底部抗反射层、所述第一介质抗反射层、所述第二氮化硅层至所述第二介质抗反射层中，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的硬质掩膜层中形成所述第一硬质掩膜结构；
制备第二底部抗反射层覆盖所述剩余的硬质掩膜层，采用所述第二光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二刻蚀工艺部分去除所述第二底部抗反射层和剩余的硬质掩膜层，去除所述第二光阻和剩余的第二底部抗反射层后，形成所述第二硬质掩膜结构。
上述的栅极LELE双重图形成型方法，其中，所述先进图膜层的厚度为
综上所述，由于采用了上述技术方案，本发明一种栅极LELE双重图形成型方法，通过引入一种基于先进图膜(AdvancedPatterningFilm，简称APF)之上，利用两次曝光形成的氧化物-氮化硅-氧化物(Oxide-SiN-Oxide，简称ONO)硬质掩膜结构，并在最终的多晶硅蚀刻工艺中使用上述的APF作为掩膜来完成，即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂(spin-on)的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到22/20nm及其以下的技术节点上，进而提高了22/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度。
附图说明
图1a是传统的双重图形化工艺中第一次光刻工艺形成的结构示意图；
图1b是传统的双重图形化工艺中第二次光刻工艺形成的结构示意图；
图1c是传统的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；
图2-8是本发明栅极LELE双重图形成型方法中一实施例的流程结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
本申请一种栅极LELE双重图形成型方法，主要包括以下步骤：
首先，在一具有栅极层结构的半导体衬底(优先的为硅衬底)上依次沉积先进图膜层和硬质掩膜层；其中，该栅极结构包括栅氧层、第一多晶硅层和氮化硅层，硬质掩膜层包括第一介质抗反射层、第二氮化硅层和第二介质抗反射层，且上述栅氧层覆盖半导体衬底的表面，多晶硅层覆盖栅氧层的表面，第一氮化硅层覆盖多晶硅层的表面，先进图膜层覆盖第一氮化硅层的表面，第一介质抗反射层覆盖先进图膜层的表面，第二氮化硅层覆盖第一介质抗反射层的表面，第二介质抗反射层覆盖第二氮化硅层的表面。
其次，采用刻蚀工艺刻蚀部分硬质掩膜层至先进图膜层的表面，形成硬质掩膜结构；具体的，刻蚀工艺依次包括第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺，且硬质掩膜结构包括第一硬质掩膜结构和第二硬质掩膜结构；在第二介质抗反射层的表面制备第一底部抗反射层后，采用第一光刻工艺于第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，依次刻蚀第一底部抗反射层、第一介质抗反射层、第二氮化硅层至第二介质抗反射层中，去除第一光阻和剩余的第一底部抗反射层后，于剩余的硬质掩膜层中形成第一硬质掩膜结构；制备第二底部抗反射层覆盖剩余的硬质掩膜层，采用第二光刻工艺于第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二刻蚀工艺部分去除第二底部抗反射层和剩余的硬质掩膜层，去除第二光阻和剩余的第二底部抗反射层后，形成第二硬质掩膜结构。
之后，以上述的硬质掩膜结构为掩膜，刻蚀部分先进图膜层至栅极层结构的表面，形成先进图膜掩膜
最后，再以先进图膜掩膜为掩膜刻蚀栅极层结构至半导体衬底的表面，形成栅极结构。
实施例一
图2-8是本发明栅极LELE双重图形成型方法中一实施例的流程结构示意图；如图2-8所示，一种栅极LELE双重图形成型方法，优先的应用于在193nm浸没式光学光刻平台上进行的22/20纳米及其以下技术节点的栅极工艺，上述的方法包括：
首先，在一硅衬底(Silicon)1上依次沉积栅氧层2、多晶硅层(poly)3、第一氮化硅层(SiN)4、先进图膜层(APF)5、第一介质抗反射层(DielectricAnti_ReflectivityCoating，简称DARC)6、第二氮化硅层(SiN)7和第二介质抗反射层(Dielectricantireflectivitycoating，简称DARC)8，以形成如图2所示的结构；其中，栅氧层2、多晶硅层(poly)3和第一氮化硅层(SiN)4共同构成一栅极层结构，以用于后续栅极结构的制备，而第一介质抗反射层6、第二氮化硅层7和第二介质抗反射层8共同构成一硬质掩膜层，以用于后续刻蚀工艺的掩膜。
优选的，多晶硅层3的厚度为(如或等)，第一氮化硅层4的厚度为(如 或等)，先进图膜层5的厚度为(如 或等)，第一介质抗反射层6的厚度为(如 或等)，第二氮化硅层7的厚度为(如 或等)，第二介质抗反射层8的厚度为(如或等)。
优选的，上述的硬质掩膜层(即ONO结构)的厚度为(如 或等)。
进一步的，设置多晶硅层3的厚度为时，选择第一氮化硅层4的厚度为先进图膜层5的厚度为第一介质抗反射层6的厚度为第二氮化硅层7的厚度为第二介质抗反射层8的厚度为
其次，于第二介质抗反射层8上涂覆抗反射材料，固化后形成覆盖在第二介质抗反射层8表面的第一底部抗反射层(BottomAnti_ReflectivityCoating，简称BARC)9，并继续后续的刻蚀工艺。
具体的，上述的刻蚀工艺包括依次进行的第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺；如在上述的第一底部抗反射层9的表面旋涂光刻胶，曝光、显影工艺后，去除多余的光刻胶，形成具有第一硬质掩膜结构图案的第一光阻10，即形成如图3所示的结构；继续以该第一光阻10为掩膜依次刻蚀第一底部抗反射层9、第二介质抗反射层8、第二氮化硅层7至第一介质抗反射层6底部，去除上述的第一光阻10和剩余的第一底部抗反射层后，于剩余的硬质掩膜层(即由剩余的第二介质抗反射层81、剩余的第二氮化硅层71和剩余的第一介质抗反射层61共同构成的结构)中形成第一硬质掩膜结构11，以用于后续的线尾切割刻蚀工艺中作为打开先进图膜层5的掩膜，即如图4所示的结构。
参见图5所示，再次涂覆抗反射材料，固化后形成充满(前面刻蚀工艺中形成的沟槽结构)并覆盖上述剩余的硬质掩膜层的第二底部抗反射层91，在上述的第二底部抗反射层91的表面旋涂光刻胶，曝光、显影工艺后，去除多余的光刻胶，形成具有第二硬质掩膜结构图案的第二光阻101，即形成如图5所示的结构；继续以第二光阻101掩膜依次刻蚀(该处刻蚀的区域不能与形成第一硬质掩膜结构11的刻蚀工艺中的刻蚀区域重合，即上述的第一次刻蚀工艺的刻蚀区域与第二刻蚀工艺的刻蚀区域没有重叠区域)第二底部抗反射层91、剩余的第二介质抗反射层81、剩余的第二氮化硅层71和剩余的第一介质抗反射层61，去除上述的第二光阻101和剩余的第二底部抗反射层后，形成第二硬质掩膜结构12，即如图6所示的结构；优选的，可以选择再次刻蚀后剩余的第一介质抗发射场62仍然覆盖先进图膜层5的表面，即仅使得其位于硬质掩膜结构意外的区域的厚度有所减薄，以避免上述的第一刻蚀工艺和第二刻蚀工艺对先进图膜层5造成损伤，这是因为上述的第一、二刻蚀工艺均停止在第二氮化硅层与第一介质抗反射层的交界面，由于过刻蚀作用，会对第一介质抗反射层有一定的减薄，即该第一介质抗反射层能够在上述的第一、二刻蚀工艺中对先进图膜层有一定的保护作用，而上述的第二介质抗反射层则作为上述第一、二光刻工艺的抗反射层来降低光刻的反射率。
例如，在进行上述的第一刻蚀工艺和第二刻蚀工艺中，均先以CF4为主刻蚀气体完成对第二介质抗反射层的刻蚀后，再以CH3F为主刻蚀气体来完成氮化硅对氧化物(OXIDE)高选择比的刻蚀工艺，进而完成第二氮化硅层7的蚀刻，并利用抓端点(endpoint)的方式停留在第一介质抗反射层上，且保证过蚀刻的深度不超过5纳米，即上述的第一刻蚀工艺和第二刻蚀工艺的均匀度控制在5％以内，以保证先进图膜层5不在刻蚀工艺中受到损伤。
之后，以硬质掩膜结构(由上述的第一硬质掩膜结构11和第二硬质掩膜结构12共同构成)为掩膜，刻蚀(若再次刻蚀后剩余的第一介质抗发射场62覆盖在先进图膜层5的表面上，则要先对该再次刻蚀后剩余的第一介质抗发射场62进行刻蚀)先进图膜层5至第一氮化硅层4的表面，并将上述的硬质掩膜结构(即第一硬质掩膜结构11和第二硬质掩膜结构12)去除后，形成如图7所示的位于第一氮化硅层4表面上的先进图膜掩膜51，进而完成了LELE双重图形刻蚀工艺。
最后，以上述的先进图膜掩膜51为掩膜，刻蚀第一氮化硅层4、多晶硅层(poly)3和栅氧层2至硅衬底1的表面，并去除上述的先进图膜掩膜51，形成由剩余的第一氮化硅层41、剩余的多晶硅层(poly)31和剩余的栅氧层21共同构成的栅极结构13。
优选的，上述的第一底部抗反射层9和第二底部抗反射层91的厚度均在(如或等)。
进一步的，上述的第一光刻工艺和第二光刻工艺中，采用波长为193纳米的ArF光刻胶进行光阻的制备，且其厚度控制在(如或等)。
进一步的，本实施例一种栅极LELE双重图形成型方法，于Logic、Memory、RF、HV或Flash等技术平台上，可应用于22/20nm及其以下的技术节点的工艺上。
其中，双重图形化工艺(Doublepatterningpolyprocess)用于22nm及其以下技术节点的工艺中，即通过采用两次曝光工艺来解决光刻分辨率不足的问题；line-end-cut工艺则是用于28nm及其以下技术节点的工艺中，即用来切割已经形成的polyline；而在本申请中，考虑到line-end-cut工艺中两次刻蚀有重叠的部分，所以制备的DARC或ONO结构的厚度要大于传统结构的厚度。
综上，由于采用了上述技术方案，本发明提出一种栅极LELE双重图形成型方法，通过引入一种基于先进图膜之上，利用两次曝光形成的氧化物-氮化硅-氧化物硬质掩膜结构，并在最终的多晶硅蚀刻工艺中使用上述的APF作为掩膜来完成，即采用ONO结构代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到22/20nm及其以下的技术节点上，进而提高了22/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度，以对栅极LELE双重图形成型工艺进行工艺窗口的优化，提高产品的性能和良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种栅极LELE双重图形成型方法，其特征在于，包括以下步骤：
于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和硬质掩膜层；
采用刻蚀工艺刻蚀所述硬质掩膜层，形成硬质掩膜结构；
以所述硬质掩膜结构为掩膜，刻蚀所述先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；
以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构。
2.根据权利要求1所述的栅极LELE双重图形成型方法，其特征在于，所述栅极结构包括栅氧层、多晶硅层和第一氮化硅层；
所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述第一氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述第一氮化硅层的表面。
3.根据权利要求2所述的栅极LELE双重图形成型方法，其特征在于，所述多晶硅层的厚度为
4.根据权利要求2所述的栅极LELE双重图形成型方法，其特征在于，所述第一氮化硅层的厚度为
5.根据权利要求2所述的栅极LELE双重图形成型方法，其特征在于，所述硬质掩膜层包括第一介质抗反射层、第二氮化硅层和第二介质抗反射层；
所述第一介质抗反射层覆盖所述先进图膜层的表面，所述第二氮化硅层覆盖所述第一介质抗反射层的表面，所述第二介质抗反射层覆盖所述第二氮化硅层的表面。
6.根据权利要求5所述的栅极LELE双重图形成型方法，其特征在于，所述第一介质抗反射层的厚度为
7.根据权利要求5所述的栅极LELE双重图形成型方法，其特征在于，所述第二氮化硅层的厚度为
8.根据权利要求5所述的栅极LELE双重图形成型方法，其特征在于，所述第二介质抗反射层的厚度为
9.根据权利要求5所述的栅极LELE双重图形成型方法，其特征在于，所述刻蚀工艺依次包括第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺，所述硬质掩膜结构包括第一硬质掩膜结构和第二硬质掩膜结构；
于所述第二介质抗反射层的表面制备第一底部抗反射层后，采用所述第一光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，依次刻蚀所述第一底部抗反射层、所述第一介质抗反射层、所述第二氮化硅层至所述第二介质抗反射层中，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的硬质掩膜层中形成所述第一硬质掩膜结构；
制备第二底部抗反射层覆盖所述剩余的硬质掩膜层，采用所述第二光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二刻蚀工艺部分去除所述第二底部抗反射层和剩余的硬质掩膜层，去除所述第二光阻和剩余的第二底部抗反射层后，形成所述第二硬质掩膜结构。
10.根据权利要求1所述的栅极LELE双重图形成型方法，其特征在于，所述先进图膜层的厚度为
CN201310360404.7A 2013-08-16 2013-08-16 栅极lele双重图形成型方法 Active CN103439862B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310360404.7A CN103439862B (zh) 2013-08-16 2013-08-16 栅极lele双重图形成型方法
US14/085,380 US9171731B2 (en) 2013-08-16 2013-11-20 Method of forming the gate with the LELE double pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310360404.7A CN103439862B (zh) 2013-08-16 2013-08-16 栅极lele双重图形成型方法

Publications (2)

Publication Number Publication Date
CN103439862A CN103439862A (zh) 2013-12-11
CN103439862B true CN103439862B (zh) 2016-04-27

Family

ID=49693561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310360404.7A Active CN103439862B (zh) 2013-08-16 2013-08-16 栅极lele双重图形成型方法

Country Status (2)

Country Link
US (1) US9171731B2 (zh)
CN (1) CN103439862B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928304B (zh) * 2014-04-22 2016-08-17 上海华力微电子有限公司 一种多晶硅上小尺寸图形结构的制备方法
US10242876B2 (en) * 2015-03-26 2019-03-26 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN109904062A (zh) * 2019-02-03 2019-06-18 中国科学院微电子研究所 纳米结构的制备方法
CN113035699B (zh) * 2021-03-03 2023-02-10 广州粤芯半导体技术有限公司 半导体器件的制造方法
CN114695360B (zh) * 2022-05-31 2022-08-26 合肥晶合集成电路股份有限公司 Sram及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471234A (zh) * 2007-12-28 2009-07-01 海力士半导体有限公司 形成半导体器件图案的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268281B1 (en) * 1999-11-15 2001-07-31 Taiwan Semiconductor Manufacturing Company Method to form self-aligned contacts with polysilicon plugs
US7935477B2 (en) 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
CN101303525B (zh) 2008-06-23 2012-12-05 上海集成电路研发中心有限公司 一种双重图形曝光工艺
KR101073075B1 (ko) * 2009-03-31 2011-10-12 주식회사 하이닉스반도체 이중 패터닝 공정을 이용한 반도체장치 제조 방법
CN102024744B (zh) * 2009-09-16 2013-02-06 中国科学院微电子研究所 半导体器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471234A (zh) * 2007-12-28 2009-07-01 海力士半导体有限公司 形成半导体器件图案的方法

Also Published As

Publication number Publication date
US9171731B2 (en) 2015-10-27
CN103439862A (zh) 2013-12-11
US20150050801A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
US11348788B2 (en) Methods for device fabrication using pitch reduction
JP5239854B2 (ja) 小さく、スペースの狭い構成物の配列を形成する方法
TWI476814B (zh) 用於選擇性修改介於間距倍增結構之間的間隔之方法
JP4945802B2 (ja) ピッチ増倍を使用して製造された集積回路、及びその製造方法
US9412591B2 (en) Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
TWI356446B (en) Methods to reduce the critical dimension of semico
US8034544B2 (en) Method for forming fine contact hole pattern of semiconductor device
CN103439862B (zh) 栅极lele双重图形成型方法
US20110183269A1 (en) Methods Of Forming Patterns, And Methods For Trimming Photoresist Features
US8476002B2 (en) Methods of forming patterned masks
US20110129991A1 (en) Methods Of Patterning Materials, And Methods Of Forming Memory Cells
CN104124137B (zh) 半导体器件的形成方法
TW200937573A (en) Methods for isolating portions of a loop of pitch-multiplied material and related structures
US20100099046A1 (en) Method for manufacturing semiconductor device
US10734284B2 (en) Method of self-aligned double patterning
CN103928304B (zh) 一种多晶硅上小尺寸图形结构的制备方法
CN103441066B (zh) 基于darc掩膜结构的栅极lele双重图形成型方法
CN103441067B (zh) 应用于栅极线尾切割的双重图形成型方法
CN103227143B (zh) 浅沟槽隔离工艺
CN103441068B (zh) 基于darc掩膜结构的双重图形成型方法
CN115332061B (zh) 栅极结构的制作方法
KR100739917B1 (ko) 플래시 메모리 소자의 제조방법
CN116206970A (zh) 半导体结构制作方法及半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant