JP4884498B2 - 角度検出装置 - Google Patents

Description

この発明は、モータなどの回転機の回転角を検出する角度検出装置に関し、特に信号処理部の新規な改良技術に関するものである。

一般に、モータなどの回転を制御するためには、ロータの回転角を検出する角度検出装置が必要となる。また、この種の角度検出装置の回転センサとしては、レゾルバが用いられている。
図１１は一般的なレゾルバ２９の基本構成を示す回路図であり、図１２は図１１内の各回路要素Ｌｉ、Ｌｏｓ、Ｌｏｃにおける動作信号を示す波形図である。

図１１において、レゾルバ２９のロータ２８には、楕円形状の磁性体２８ａが一体的かつ同心円状に設けられている。
ロータ２８の外周部には、ステータが近接設置されており、ステータには、ロータ２８の回転方向に対して９０°の位相差を有するように励磁巻線Ｌｉが設けられている。

また、励磁巻線Ｌｉには、出力用巻線Ｌｏｓ、Ｌｏｃが近接設置されており、出力用巻線Ｌｏｓ、Ｌｏｃからは、ロータ２８の回転角θに応じて、９０°の位相差を有する正弦波（ｓｉｎ）信号および余弦（ｃｏｓ）信号が出力される。

図１２には、ロータθに対する励磁巻線Ｌｉの入力信号と、出力用巻線Ｌｏｓ、Ｌｏｃの出力信号との各波形が示されている。
図１１、図１２において、ロータ２８が回転すると、回転角θに応じて、ロータ２８側に設置された磁性体２８ａと、ステータ側に設置された出力用巻線Ｌｏｓ、Ｌｏｃとの間の空隙が相補的に変化する。

したがって、磁性体２８ａと出力用巻線Ｌｏｓ、Ｌｏｃとの間の空隙変化に応じて、各出力用巻線Ｌｏｓ、Ｌｏｃの出力信号は、励磁巻線Ｌｉの入力波形に同期した励磁信号に重畳した波形で、信号振幅がｓｉｎ信号、ｃｏｓ信号として出力される。

図１３は従来の角度検出装置を示すブロック図であり、レゾルバ信号波形を角度信号に処理するためのトラッキング方式の信号処理部の回路構成を概略的に示している。
図１３において、レゾルバ２９に接続された信号処理部は、励磁信号発生器３０と、乗算器３１、３２と、減算器３３と、同期検波器３４と、補償器３５と、カウンタ３６とを備えている。

励磁信号発生器３０は、レゾルバ２９内の励磁巻線Ｌｉに対する励磁信号を発生する。
乗算器３１、３２は、レゾルバ２９の出力信号（Ｌｏｓ信号、Ｌｏｃ信号）の包絡線信号ｓｉｎθ、ｃｏｓθと、カウンタ３６からの角度信号φに基づく信号ｓｉｎφ、ｃｏｓφと、を個別に乗算する。

減算器３３は、乗算器３１の出力信号ｓｉｎθ×ｃｏｓφから、乗算器３２の出力信号ｃｏｓθ×ｓｉｎφを減算し、以下の式（１）からなる減算信号を求める。

ｓｉｎθ×ｃｏｓφ−ｃｏｓθ×ｓｉｎφ ・・・（１）

式（１）は、三角関数の加法定理により、以下の式（２）のように変形することができる。

ｓｉｎθ×ｃｏｓφ−ｃｏｓθ×ｓｉｎφ＝ｓｉｎ（θ−φ） ・・・（２）

式（２）からなる減算信号は、同期検波器３４および補償器３５を介してカウンタ３６に入力される。
最後に、カウンタ３６は、式（２）の値が「０」（θ−φ＝０）となる角度φ（＝θ）を算出し、これを最終的な角度検出値Φとして出力する。

従来の角度検出装置においては、上記のように、励磁巻線Ｌｉで励磁された出力用巻線Ｌｏｓ、Ｌｏｃからの各出力信号に基づいて、ｓｉｎ波形およびｃｏｓ波形を取得している（たとえば、特許文献１参照）。
また、他の例として、パルス信号で励磁された出力用巻線Ｌｏｓ、Ｌｏｃの各出力電流をＡ／Ｄ変換した信号値に基づいて、ｓｉｎ波形およびｃｏｓ波形を取得している（たとえば、特許文献２参照）。

特開２００６−１７６５９号公報 特許第３４１４８９３号公報

しかしながら、従来の角度検出装置においては、特許文献１または特許文献２に記載のいずれの技術の場合も、励磁巻線Ｌｉおよび励磁信号発生器３０が必要であり、また、乗算器３１、３２（または、割算回路など）を使用しているので、回路規模が大きくなり、コストアップや信頼性低下を招くという課題があった。
特に、特許文献２の場合には、デジタル処理するためのＡ／Ｄ変換器が必要となり、回路規模がさらに拡大するという課題があった。

また、高回転中のロータ角度を検出する場合には、高い応答性が要求されるが、従来の信号処理部によれば、演算時間を必要とすることから、高周波クロックで高速演算を行う必要があるので、高周波クロックによって演算処理部内のＩＣまたはマイコンで発熱量が増大し、さらに信頼性低下の原因となるという課題があった。

この発明は、上記のような課題を解決するためになされたものであり、比較的簡単な信号処理を実現することにより、安価で高信頼性の回転角検出信号を取得可能な角度検出装置を得ることを目的とする。

この発明に係る角度検出装置は、ロータの回転に応じて、互いに所定位相差を有してインダクタンスが周期的に変化するように配置された複数の巻線を有する角度検出装置において、複数の巻線の各々と個別の抵抗とが直列接続されて発振信号を生成する複数の辺回路と、複数の辺回路を個別に発振駆動する駆動回路と、複数の辺回路からの各発振信号に基づいて複数の巻線のインダクタンス比を検出するための信号処理回路とを備え、駆動回路は、複数の辺回路のうちの１つの辺回路の巻線および抵抗の分圧電圧が所定値に達した時点で、隣接する他の辺回路を発振駆動するものである。

この発明によれば、発振信号出力用の巻線を自励駆動発振させることにより、励磁巻線および励磁用回路が不要となるうえ、複雑な演算が不要となるので、回路規模を縮小することができ、安価で高信頼性の角度検出装置を実現することができる。

この発明の実施の形態１に係る角度検出装置を示すブロック図である。 図１内の各部における動作信号をブロック図内に示す波形図である。 この発明の実施の形態１による初段信号を検出するための発振回路を概念的に示す回路図である。 図３内のスイッチがオンされた後の分圧電圧およびスイッチの挙動を示す波形図である。 図１内の発振回路の具体的な構成例を示す回路図である。 図５の発振回路からのパルス信号およびＬＰＦ処理後の信号を示す波形図である。 この発明の実施の形態２による発振回路の具体的な構成例を示す回路図である。 図７の発振回路からのパルス信号を示す波形図である。 この発明の実施の形態３に係る角度検出装置を示すブロック図である。 この発明の実施の形態４に係る角度検出装置を示すブロック図である。 一般的なレゾルバの基本構成を示す回路図である。 図１１内の各回路要素における動作信号を示す波形図である。 従来の角度検出装置を示すブロック図である。

実施の形態１．
以下、図１および図２を参照しながら、この発明の実施の形態１について説明する。
図１はこの発明の実施の形態１に係る角度検出装置を示すブロック図であり、主に信号処理回路の構成を示している。
また、図２は図１内の各部における動作信号をブロック図内に示す波形図である。

図１において、角度検出装置は、アナログ回路で構成された信号処理部からなり、信号処理部は、ロータ（図示せず）に位相差を有して近接配置された発振回路１〜４と、発振回路１〜４に個別に接続されたＬＰＦ（ローパスフィルタ）５〜８と、ＬＰＦ５、６を通過した第１および第３信号Ｖ１、Ｖ３を差動増幅する差動増幅器９と、ＬＰＦ７、８を通過した第２および第４信号Ｖ２、Ｖ４を差動増幅する差動増幅器１２とを備えている。

また、信号処理部は、差動増幅器９からのｃｏｓ信号Ｖ５の正負を検出する正負判定器１０と、差動増幅器１２からのｓｉｎ信号Ｖ６の正負を検出する正負判定器１１と、ｃｏｓ信号Ｖ５と正負判定器１１の正負検出信号とに応動するゲイン変更器１３と、ｓｉｎ信号Ｖ６と正負判定器１０の正負検出信号とに応動するゲイン変更器１４と、ゲイン変更器１３、１４の各出力信号Ｖ７、Ｖ８を差動増幅する差動増幅器１５と、回路素子のバラツキを吸収して差動増幅器１５の出力信号Ｖ９を補償する補償器１６とを備えている。

発振回路１〜４は、それぞれ、ロータに近接配置された信号検出用の巻線Ｌ１、Ｌ３、Ｌ２、Ｌ４を含み、パルス信号Ｐ１、Ｐ３、Ｐ２、Ｐ４を出力する。
発振回路１は、巻線Ｌ１を含み、発振回路２は、巻線Ｌ１に対して１８０°の位相差（図２の波形図参照）を有するように巻回された巻線Ｌ３を含む。

同様に、発振回路３は、ロータに近接配置された巻線Ｌ２を含み、発振回路４は、巻線Ｌ２に対して１８０°の位相差を有するように巻回された巻線Ｌ４を含む。
また、巻線Ｌ４は、巻線Ｌ１に対して９０°の位相差を有し、巻線Ｌ２は、巻線Ｌ３に対して９０°の位相差を有する。

ＬＰＦ５〜８は、発振回路１〜４からのパルス信号Ｐ１、Ｐ３、Ｐ２、Ｐ４を包絡して第１信号Ｖ１、第３信号Ｖ３、第２信号Ｖ２、第４信号Ｖ４にする。
発振回路１内の巻線Ｌ１により検出されてＬＰＦ５を介した第１信号Ｖ１は、差動増幅器９の一方の入力端子に入力され、発振回路２内の巻線Ｌ３により検出されてＬＰＦ６を介した第３信号Ｖ３は、差動増幅器９の他方の入力端子に入力される。

同様に、発振回路３内の巻線Ｌ２により検出されてＬＰＦ７を介した第２信号Ｖ２は、差動増幅器１２の一方の入力端子に入力され、発振回路４内の巻線Ｌ４により検出されてＬＰＦ８を介した第４信号Ｖ４は、差動増幅器１２の他方の入力端子に入力される。

第１信号Ｖ１と第３信号Ｖ２とを差動増幅したｃｏｓ信号Ｖ５（＝Ｖ３−Ｖ１）は、正負判定器１０およびゲイン変更器１３に入力される。
同様に、第２信号Ｖ２と第４信号Ｖ４とを差動増幅したｓｉｎ信号Ｖ６（＝Ｖ４−Ｖ２）は、正負判定器１１およびゲイン変更器１４に入力される。

正負判定器１０は、ｃｏｓ信号Ｖ５の正負（第１信号Ｖ１と第３信号Ｖ３との大小関係）を検出し、正負判定器１１は、ｓｉｎ信号Ｖ６の正負（第２信号Ｖ２と第４信号Ｖ４との大小関係）を検出する。
正負判定器１０の正負検出信号はゲイン変更器１４に入力され、正負判定器１１の正負検出信号はゲイン変更器１３に入力される。

ゲイン変更器１３は、正負判定器１１からの正負検出信号に基づき、ｃｏｓ信号Ｖ５を＋１倍または−１倍にした信号Ｖ７（図２の波形図参照）を生成して差動増幅器１５の一方の入力端子に入力する。
同様に、ゲイン変更器１４は、正負判定器１０からの正負検出信号に基づき、ｓｉｎ信号Ｖ６を＋１倍または−１倍にした信号Ｖ８を生成して差動増幅器１５の他方の入力端子に入力する。

差動増幅器１５は、ゲイン変更器１３、１４からの出力信号Ｖ７、Ｖ８を差動増幅した信号Ｖ９（＝Ｖ８−Ｖ７）を、補償器１６によりバラツキ補償したうえで、ロータ角に対応した最終的な角度検出信号として出力する。

角度検出信号Ｖ９は、図２に示すように、ｓｉｎ関数の−４５°〜＋４５°の区間を切り取った波形の連続（のこぎり波形に近似した波形）となる。
これにより、角度検出信号Ｖ９の出力電圧とロータ角度との関係は、ほぼ線形性を示すことになる。

次に、図１内の発振回路１〜４の具体的な回路構成および動作について説明する。
図３は初段信号を検出するための発振回路を概念的に示す回路図であり、巻線Ｌ、抵抗Ｒ、比較器Ｍ、スイッチＳＷ、インバータＮ、パルス信号（出力信号）Ｐを、それぞれ総称的に示している。

図３において、巻線Ｌおよび抵抗Ｒは、スイッチＳＷのオン／オフにより動作するパルス発振回路を構成している。
巻線Ｌは、インダクタンスｚおよび内部抵抗ｒを有する等価回路で表すことができ、抵抗ＲおよびスイッチＳＷとともに、電源Ｅとグランドとの間に直列接続されている。

比較器Ｍは、巻線Ｌと抵抗Ｒとの分圧電圧Ｖｉを閾値Ｖｔｈと比較し、分圧電圧Ｖｉが閾値Ｖｔｈに達すると、インバータＮを介してスイッチＳＷをオフする。また、これと同時に、同一回路内で隣接する次の発振回路（後述する「辺回路」）のスイッチＳＷ'がオンされるようになっている。
なお、比較器Ｍの出力信号は、発振回路の出力信号（パルス信号）Ｐとなる。

図４は分圧電圧ＶｉおよびスイッチＳＷ、ＳＷ'の挙動を示す波形図であり、スイッチＳＷがオンされた後の分圧電圧Ｖｉの波形と、スイッチＳＷおよび次の辺回路のスイッチＳＷ'との関係を示している。
スイッチＳＷがオンしてからｔ秒経過後の分圧電圧Ｖｉ（ｔ）は、抵抗Ｒの抵抗値をＲとすると、以下の式（３）のように表される。

ただし、式（３）において、Ｖｉ（∞）は、時間ｔが十分に経過した時点での電圧値であり、τは巻線Ｌおよび抵抗Ｒにより決定される時定数である。
ここで、Ｖｉ（０）＝０［Ｖ］、Ｖｉ（∞）＝Ｅ×Ｒ／（Ｒ＋ｒ）とすると、式（３）は、電源電圧Ｅ、巻線Ｌの内部抵抗ｒを用いて、以下の式（４）のように変形することができる。

また、分圧電圧Ｖｉが閾値Ｖｔｈに達するまでの時間Ｔは、巻線Ｌのインダクタンスｚを用いて、以下の式（５）のように表される。

図４に示すように、分圧電圧Ｖｉが閾値Ｖｔｈに達した時点で、当該辺回路のスイッチＳＷがオフされると同時に、次の辺回路のスイッチＳＷ'がオンされる。
なお、スイッチＳＷがオフされたときの巻線電流は、スイッチＳＷのオン時間よりも十分に早く収束するものとする。

図５は発振回路１〜４の具体的な構成例を示す回路図であり、図６はパルス信号Ｐ１、Ｐ３、第１信号Ｖ１および第３信号Ｖ３を示す波形図である。
図５において、発振回路１〜４は、それぞれ図３に示した回路と同一の構成を有し、発振回路１、２は同一回路内に構成され、発振回路３、４は同一回路内に構成されている。

発振回路１は、巻線Ｌ１、抵抗Ｒ１、比較器Ｍ１、インバータＮ１およびスイッチＳＷ１により構成され、巻線Ｌ１は、インダクタンスｚ１および内部抵抗ｒ１を有し、抵抗Ｒ１は抵抗値Ｒ１を有する。また、巻線Ｌ１および抵抗Ｒ１の接続点からは分圧電圧Ｖｉ１が生成される。

同様に、発振回路２は、巻線Ｌ３、抵抗Ｒ３、比較器Ｍ３、インバータＮ３およびスイッチＳＷ３により構成され、巻線Ｌ３は、インダクタンスｚ３および内部抵抗ｒ３を有し、抵抗Ｒ３は抵抗値Ｒ３を有する。また、巻線Ｌ３および抵抗Ｒ３の接続点からは分圧電圧Ｖｉ３が生成される。

さらに、各発振回路１、２内の巻線、抵抗およびスイッチからなる直列辺回路において、各スイッチのオフ時の巻線電流は、各スイッチのオン時間よりも十分に早く収束するものとする。
発振回路１、２の上記構成および関係は、発振回路３、４についても同様である。

このとき、スイッチＳＷ１のオン時間Ｔ１は、分圧電圧Ｖｉ１が閾値Ｖｔｈに達するまでの時間であり、以下の式（６）のように表される。

同様に、スイッチＳＷ３のオン時間Ｔ３は、分圧電圧Ｖｉ３が閾値Ｖｔｈに達するまでの時間であり、以下の式（７）のように表される。

なお、スイッチＳＷ１とスイッチＳＷ３とは、互いに逆位相の関係となる。
いま、発振回路１、２において、巻線Ｌ１と巻線Ｌ３との信号位相差を１８０°とし、以下の関係が成立しているものとする。

ｚ１＝Ｌ−△Ｌｃ、
ｚ３＝Ｌ＋△Ｌｃ、
ｒ＝ｒ１＝ｒ３、
Ｒ＝Ｒ１＝Ｒ３、

また、電源電圧Ｅおよび閾値Ｖｔｈは、巻線Ｌ１を含む辺回路と巻線Ｌ３を含む辺回路とで共通とすると、スイッチＳＷ１のデューティＤ１は、以下の式（８）のように表される。

スイッチＳＷ３のデューティＤ３は、以下の式（９）のように表される。

ただし、式（８）、式（９）において、インダクタンスの変化代△Ｌｃは、巻線Ｌ１、Ｌ３のインピーダンス成分の比に波高値ＶＨを乗算した値となる。

ＬＰＦ５、６は、図６に示すように、パルス信号Ｐ１、Ｐ３に対して、スイッチＳＷ１およびスイッチＳＷ３のタイミングで波高値ＶＨの波形整形を行い、平滑化処理を施す。このとき、ＬＰＦ５、６のカットオフ周波数は、要求される応答性よりも十分高い周波数であり、発振周波数よりも十分に低い値となるよう設定される。

差動増幅器９は、ＬＰＦ５、６で平滑化された第１信号Ｖ１と第３信号Ｖ３との差分をｃｏｓ信号Ｖ５（＝Ｖ３−Ｖ１）として求める。差分から求まるｃｏｓ信号Ｖ５は、以下の式（１０）のように表される。

同様に、発振回路３、４において、巻線Ｌ２と巻線Ｌ４との信号位相差を１８０°とし、以下の関係が成立しているものとする。

ｚ２＝Ｌ−△Ｌｓ、
ｚ４＝Ｌ＋△Ｌｓ、
ｒ＝ｒ２＝ｒ４、
Ｒ＝Ｒ２＝Ｒ４、

また、電源電圧Ｅおよび閾値Ｖｔｈは、巻線Ｌ２を含む辺回路と巻線Ｌ４を含む辺回路とで共通とすると、式（１０）と同様に、差分から求まるｓｉｎ信号Ｖ６は、以下の式（１１）のように表される。

ここで、発振回路１、２内の巻線Ｌ１および巻線Ｌ３と、発振回路３、４内の巻線Ｌ２および巻線Ｌ４との位相差が９０°になるよう巻線Ｌ１〜Ｌ４を構成すれば、ｃｏｓ信号Ｖ５とｓｉｎ信号Ｖ６とが得られる。

以上のように、この発明の実施の形態１（図１〜図６）に係る角度検出装置は、ロータの回転に応じて、互いに所定位相差を有してインダクタンスが周期的に変化するように配置された複数の巻線Ｌ１〜Ｌ４を有する角度検出装置において、複数の巻線Ｌ１〜Ｌ４の各々と個別の抵抗（固定抵抗）Ｒ１〜Ｒ４とが直列接続されてパルス信号（発振信号）Ｐ１〜Ｐ４を生成する複数の発振回路（辺回路）１、３、２、４と、複数の発振回路（辺回路）を個別に発振駆動する駆動回路（比較器Ｍ、インバータＮ）と、複数の発振回路（辺回路）からの各パルス信号（発振信号）Ｐ１、Ｐ３、Ｐ２、Ｐ４に基づいて複数の巻線Ｌ１〜Ｌ４のインダクタンス比を検出するための信号処理回路とを備えている。

駆動回路（比較器Ｍ、インバータＮ）は、複数の辺回路のうちの１つの辺回路（発振回路）の巻線Ｌおよび抵抗Ｒの分圧電圧Ｖｉが閾値（所定値）Ｖｔｈに達した時点で、隣接する他の辺回路を発振駆動する。

信号処理回路は、複数の発振回路（辺回路）からの各発振信号（パルス信号）を平滑化処理する複数のＬＰＦ５〜８と、複数のＬＰＦからの各平滑信号に基づく２つの信号（ｃｏｓ信号Ｖ５、ｓｉｎ信号Ｖ６）を差動増幅して複数の巻線のインダクタンス比を検出する差動増幅器１５とを備えている。

信号処理回路は、複数のＬＰＦの一方（ＬＰＦ５、６）と協働してｃｏｓ信号Ｖ５を生成するｃｏｓ信号生成回路（差動増幅器９）と、複数のＬＰＦの他方（ＬＰＦ７、８）と協働してｓｉｎ信号Ｖ６を生成するｓｉｎ信号生成回路（差動増幅器１２）と、ｃｏｓ信号Ｖ５およびｓｉｎ信号Ｖ６の正負を検出する正負判定器１０、１１と、ｓｉｎ信号Ｖ６の正負に応じてｃｏｓ信号Ｖ５のゲインを＋１倍または−１倍して変形ｃｏｓ信号Ｖ７を生成するゲイン変更器１３と、ｃｏｓ信号Ｖ５の正負に応じてｓｉｎ信号Ｖ６のゲインを＋１倍または−１倍して変形ｓｉｎ信号Ｖ８を生成するゲイン変更器１４とを備えている。
差動増幅器１５は、変形ｃｏｓ信号Ｖ７と変形ｓｉｎ信号Ｖ８とを減算または加算することによりロータの回転角θに応じた角度検出信号Ｖ９を得る。

この発明の実施の形態１によれば、発振回路内の各巻線Ｌ１〜Ｌ４を自励駆動発振させるので、従来（図１１、図１２）の励磁巻線Ｌｉおよび励磁用回路（励磁信号発生器３０）が不要となり、また、複雑な演算が不要となるので、回路規模を縮小することができ、安価で高信頼性の角度検出装置を実現することができる。

最終的な出力信号（角度検出信号Ｖ９）が、巻線Ｌ１〜Ｌ４のインダクタンス成分の比として得られるので、巻線の内部抵抗ｒおよび外部構成部品の影響をキャンセルするとともに、同相で変化するインダクタンス成分の変化もキャンセルすることができ、さらに高信頼性の角度検出装置を実現することができる。

また、差動増幅器１５を用いて信号処理回路を構成することにより、ほぼ同相のノイズが重畳してもキャンセルすることができるので、ノイズ耐量に優位な角度検出装置を実現することができる。

また、信号処理回路は、アナログ回路で構成することができるので、ＩＣ化する際に、回路規模が増大することなく、簡単で安価に構成することができる。
また、マイコンなどによる演算処理が不要であることから、高回転における角度検出の場合でも、演算時間を必要とせず、クロックの高周期化にともなう回路の発熱も低減することができる。

特に、アナログ構成とした場合、デジタル処理用のクロックが不要となり、アナログ処理の回路構成が簡略化するので、高回転時の回路発熱も発生せず、信頼性を向上させることができる。
なお、デジタル構成を併用する場合には、Ａ／Ｄ変換器が不要なので、比較的簡単にデジタル信号の取得が可能であり、デジタル処理での補正も簡単に実現することができる。
また、必要に応じて、出力信号をＡ／Ｄ変換して、マップ設定にて角度変換することにより、従来の信号出力との互換性を持たせることができる。

実施の形態２．
なお、上記実施の形態１（図５）では、巻線Ｌ１、Ｌ３（抵抗Ｒ１、Ｒ３）を含む発振回路１、２を一方の同一回路内に構成し、巻線Ｌ２、Ｌ４（抵抗Ｒ２、Ｒ４）を含む発振回路３、４を他方の同一回路内に構成したが、図７のように、すべての発振回路１〜４を同一回路内に構成し、４箇所の巻線Ｌ１、Ｌ３、Ｌ２、Ｌ４を同一発振手段で駆動してもよい。

図７はこの発明の実施の形態２に係る発振回路の具体的な構成例を示す回路図であり、前述（図５参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
また、図８は図７内の各パルス信号Ｐ１、Ｐ３、Ｐ２、Ｐ４の動作タイミングを示す波形図である。

図７において、発振回路１〜４の各巻線Ｌ１、Ｌ３、Ｌ２、Ｌ４の一端は、共通の電源Ｅに接続されている。なお、信号処理回路については、図１に示した構成と同様である。
まず、発振回路１のスイッチＳＷ１がオンされると、分圧電圧Ｖｉ１が閾値Ｖｔｈに達した時点で、比較器Ｍ１の出力信号をトリガとして、インバータＮ１を介してスイッチＳＷ１がオフされる。また、比較器Ｍ１の出力信号をトリガとして、発振回路１に隣接した発振回路２のスイッチＳＷ３がオンされる。

続いて、発振回路２の分圧電圧Ｖｉ３が閾値Ｖｔｈに達すると、比較器Ｍ３の出力信号をトリガとして、発振回路２のスイッチＳＷ３がオフされ、発振回路２に隣接した発振回路３のスイッチＳＷ２がオンされる。

また、発振回路３の分圧電圧Ｖｉ２が閾値Ｖｔｈに達すると、比較器Ｍ２の出力信号をトリガとして、発振回路３のスイッチＳＷ２がオフされ、発振回路３に隣接した発振回路４のスイッチＳＷ４がオンされる。

さらに、発振回路４の分圧電圧Ｖｉ４が閾値Ｖｔｈに達した時点で、比較器Ｍ４の出力信号をトリガとしてスイッチＳＷ４がオフされると、発振回路１のスイッチＳＷ１が再びオンされる。以下、発振回路１〜４の上記オン／オフ動作が、順次に繰り返される。
これにより、図８に示すタイミング波形のパルス信号Ｐ１、Ｐ３、Ｐ２、Ｐ４が、各発振回路１〜４から得られる。

なお、発振回路１〜４内の各スイッチＳＷ１、ＳＷ３、ＳＷ２、ＳＷ４は、同時に他の巻線が励磁されないように、トリガ発生と同時にオフとなる。
このとき、発振停止を防止するために、仮に発振停止した場合には、図７のように、電源電圧Ｅにリセット信号Ｒｅｓｅｔを与えてリセット機能を施すようにしてもよい。

以上のように、この発明の実施の形態２（図７、図８）によれば、１つの回路内に発振回路１〜４を構成することができる。
また、発振回路１〜４内の各巻線Ｌ１、Ｌ３、Ｌ２、Ｌ４は、隣接した辺回路からのトリガ（比較器Ｍの出力信号）に応じて順次に励磁され、同時に他の巻線が励磁されることがないので、他の巻線駆動によるノイズの影響を排除することができる。

実施の形態３．
なお、上記実施の形態１、２（図１）では、パルス信号Ｐ１、Ｐ３、Ｐ２、Ｐ４を処理する信号処理回路を、ＬＰＦ５〜８を含むアナログ回路で構成したが、図９のように、タイマ（カウンタ）１８〜２１および加算器２６を含むデジタル回路で構成してもよい。

図９はこの発明の実施の形態３に係る角度検出装置を示すブロック図であり、前述（図１参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図９内の信号処理回路は、前述（図１）のＬＰＦ５〜８に代えて、タイマ１８〜２１および加算器２６を備えている。

ただし、信号処理回路内の他の回路要素（割算器２２〜２５、差動増幅器９〜１２、ゲイン変更器１３、１４、差動増幅器１５）は、タイマ１８〜２１の各カウンタ値Ｃ１、Ｃ３、Ｃ２、Ｃ４に基づくデジタル処理を実行し、デジタル値Ｆ１〜Ｆ９を生成する。

すなわち、割算器の各出力信号Ｆ１〜Ｆ４は、前述のＬＰＦ５〜８からの第１〜第４信号Ｖ１〜Ｖ４に対応する。
また、差動増幅器９、１２の出力信号Ｆ５、Ｆ６は、前述のｃｏｓ信号Ｖ５、ｓｉｎ信号Ｖ６に対応し、ゲイン変更器１３、１４の出力信号Ｆ７、Ｆ８は、前述の変形ｃｏｓ信号Ｖ７、変形ｓｉｎ信号Ｖ８に対応する。
さらに、差動増幅器１５の出力信号Ｆ９は、前述の角度検出信号Ｖ９に対応する。

なお、図９においては、複数のパルス信号ごとに複数のタイマ１８〜２１および割算器２２〜２５を設けているが、１つのタイマおよび１つの割算器により、複数のデジタル情報を取得してもよい。

図９において、タイマ１８〜２１は、発振回路１〜４から入力されるパルス信号Ｐ１、Ｐ３、Ｐ２、Ｐ４のＨ（ハイ）レベル期間またはＬ（ロー）レベル期間を読み込み、デジタルデータからなるカウンタ値Ｃ１、Ｃ３、Ｃ２、Ｃ４を生成する。
加算器２６は、カウンタ値Ｃ１、Ｃ３、Ｃ２、Ｃ４を加算して、周期Ｃ（＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４）を生成する。

割算器２２〜２５は、周期Ｃに対する各カウンタ値Ｃ１、Ｃ３、Ｃ２、Ｃ４を演算し、周期比Ｆ１（＝Ｃ１／Ｃ）、Ｆ３（＝Ｃ３／Ｃ）、Ｆ２（＝Ｃ２／Ｃ）、Ｆ４（＝Ｃ４／Ｃ）を算出する。
以下、前述と同様に、差動増幅器９〜１２、正負判定器１０、１１、ゲイン変更器１３、１４および補償器１６を介して、最終的に、差動増幅器１５から回転角を示す角度検出信号Ｆ９が得られる。

以上のように、この発明の実施の形態３（図９）に係る信号処理回路は、デジタル回路により構成され、複数の発振回路（辺回路）１〜４からの各パルス信号（発振信号）Ｐ１、Ｐ３、Ｐ２、Ｐ４のＨレベル期間またはＬレベル期間を検出するタイマ１８〜２１を備えている。

タイマ１８〜２１は、パルス信号（発振信号）のＨレベル期間（または、Ｌレベル期間）を示すカウンタ値Ｃ１、Ｃ３、Ｃ２、Ｃ４を、デジタル情報として信号処理回路に提供する。
また、信号処理回路は、タイマ１８〜２１に対応した割算器２２〜２５を備え、タイマ１８〜２１および割算器２２〜２５を介して複数の周期比（デジタル情報）Ｆ１、Ｆ３、Ｆ２、Ｆ４を取得する。

このように、信号処理回路をデジタル回路で構成しても、前述の実施の形態１、２と同等の作用効果を奏することができる。
また、タイマ１８〜２１を用いることにより、Ａ／Ｄ変換器を不要としてデジタル信号を得ることができ、デジタル補正処理を容易にすることができるので。

実施の形態４．
なお、上記実施の形態３（図９）では、信号処理回路内に割算器２２〜２５を設け、加算器２６からの周期Ｃを用いて、各パルス信号Ｐ１〜Ｐ４のＨ（Ｌ）レベル期間を正規化演算したが、図１０のように、割算器２２〜２５を除去して、加算器２６からの周期Ｃに基づいて発振回路１〜４内の閾値Ｖｔｈを制御してもよい。

図１０はこの発明の実施の形態４に係る角度検出装置を示すブロック図であり、前述（図９参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図１０において、信号処理回路は、割算器２２〜２５に代えて、Ｄ／Ａ変換器２７を備えている。

Ｄ／Ａ変換器２７は、加算器２６からの周期Ｃに応じた閾値Ｖｔｈを生成し、各発振回路１〜４内の比較器Ｍ１、Ｍ３、Ｍ２、Ｍ４（図５、図７参照）に入力する。
このように、周期Ｃに応じて閾値Ｖｔｈを制御することにより、各パルス信号Ｐ１〜Ｐ４の周波数を固定することができる。
以下、パルス信号Ｐ１〜Ｐ４の周波数を固定した後、前述の実施の形態３と同様に、デジタルデータを取得し、差動増幅器１５から回転角を示す角度検出信号Ｆ９を生成する。

以上のように、この発明の実施の形態４（図１０）によれば、複数の辺回路からの各発振信号の周波数を固定する周波数固定手段として、Ｄ／Ａ変換器２７を備えているので、割算器２２〜２５を不要とした回路構成においても、前述の実施の形態３（図９）と同様に、Ａ／Ｄ変換器が不要のままデジタル信号を取得することができるので、デジタル補正処理を容易にすることができる。

また、この発明の実施の形態４によれば、周期Ｃによる割算が不要となるので、回路規模を削減することができる。
さらに、発振回路１〜４が、前述の実施の形態２（図８）のように、複数の巻線が同時に励磁されない構成であれば、複数のタイマ１８〜２１を用いずに、１つのタイマで複数の信号をデジタル情報として取得することができる。

１〜４ 発振回路、５〜８ ＬＰＦ（ローパスフィルタ）、９、１２、１５ 差動増幅器、１６ 補償器、１０、１１ 正負判定器、１３、１４ ゲイン変更器、Ｍ、Ｍ１〜Ｍ４ 比較器、Ｌ、Ｌ１〜Ｌ４ 巻線、Ｒ、Ｒ１〜Ｒ４ 抵抗、ＳＷ、ＳＷ１〜ＳＷ４ スイッチ、１８〜２１ タイマ、２２〜２５ 割算器、２６ 加算器、２７ Ｄ／Ａ変換器、Ｐ、Ｐ１〜Ｐ４ パルス信号（発振信号）、Ｖｉ、Ｖｉ１〜Ｖｉ４ 分圧電圧、Ｖｔｈ 閾値（所定値）、Ｖ５、Ｆ５ ｃｏｓ信号、Ｖ６、Ｆ６ ｓｉｎ信号、Ｖ７、Ｆ７ 変形ｃｏｓ信号、Ｖ８、Ｆ８ 変形ｓｉｎ信号、Ｖ９、Ｆ９ 角度検出信号。

Claims (8)

1. ロータの回転に応じて、互いに所定位相差を有してインダクタンスが周期的に変化するように配置された複数の巻線を有する角度検出装置において、
   前記複数の巻線の各々と個別の抵抗とが直列接続されて発振信号を生成する複数の辺回路と、
   前記複数の辺回路を個別に発振駆動する駆動回路と、
   前記複数の辺回路からの各発振信号に基づいて前記複数の巻線のインダクタンス比を検出するための信号処理回路とを備え、
   前記駆動回路は、前記複数の辺回路のうちの１つの辺回路の巻線および抵抗の分圧電圧が所定値に達した時点で、隣接する他の辺回路を発振駆動することを特徴とする角度検出装置。
2. 前記信号処理回路は、
   前記複数の辺回路からの各発振信号を平滑化処理する複数のＬＰＦと、
   前記複数のＬＰＦからの各平滑信号に基づく２つの信号を差動増幅して前記複数の巻線のインダクタンス比を検出する差動増幅器と
   を含むことを特徴とする請求項１に記載の角度検出装置。
3. 前記信号処理回路は、
   前記複数のＬＰＦの一方と協働してｃｏｓ信号を生成するｃｏｓ信号生成回路と、
   前記複数のＬＰＦの他方と協働してｓｉｎ信号を生成するｓｉｎ信号生成回路と、
   前記ｃｏｓ信号および前記ｓｉｎ信号の正負を検出する正負判定器と、
   前記ｓｉｎ信号の正負に応じて前記ｃｏｓ信号のゲインを＋１倍または−１倍して変形ｃｏｓ信号を生成するゲイン変更器とを含み、
   前記ｃｏｓ信号の正負に応じて前記ｓｉｎ信号のゲインを＋１倍または−１倍して変形ｓｉｎ信号を生成するゲイン変更器と、
   前記差動増幅器は、前記変形ｃｏｓ信号と前記変形ｓｉｎ信号とを減算または加算することにより前記ロータの回転角に応じた角度検出信号を得ることを特徴とする請求項２に記載の角度検出装置。
4. 前記信号処理回路は、アナログ回路により構成されたことを特徴とする請求項１から請求項３までのいずれか１項に記載の角度検出装置。
5. 前記信号処理回路は、デジタル回路により構成され、前記複数の辺回路からの各発振信号のＨレベル期間またはＬレベル期間を検出するタイマを含むことを特徴とする請求項１から請求項３までのいずれか１項に記載の角度検出装置。
6. 前記信号処理回路は、前記タイマに対応した割算器を含み、前記タイマおよび前記割算器を介して複数のデジタル情報を取得することを特徴とする請求項５に記載の角度検出装置。
7. 前記複数の辺回路からの各発振信号の周波数を固定する周波数固定手段を備えたことを特徴とする請求項５に記載の角度検出装置。
8. 前記信号処理回路は、単一のタイマにより複数のデジタル情報を取得することを特徴とする請求項７に記載の角度検出装置。

Images