JP4881475B2 - アクティブマトリクス基板及び液晶表示装置 - Google Patents
アクティブマトリクス基板及び液晶表示装置 Download PDFInfo
- Publication number
- JP4881475B2 JP4881475B2 JP2010507127A JP2010507127A JP4881475B2 JP 4881475 B2 JP4881475 B2 JP 4881475B2 JP 2010507127 A JP2010507127 A JP 2010507127A JP 2010507127 A JP2010507127 A JP 2010507127A JP 4881475 B2 JP4881475 B2 JP 4881475B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- line
- auxiliary capacitance
- gate electrode
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
ところで、近年、テレビ等の表示画面を大型化することが要請されていることから、アクティブマトリクス基板が大型化している。アクティブマトリクス基板を作製するには、一般に、フォトリソグラフィーによって各配線や各電極等をパターン形成する。大型のアクティブマトリクス基板を作製する際のフォトリソグラフィーでは、ガラス基板上に塗布されたレジストをフォトマスクを介して露光する露光処理として、当該ガラス基板よりも小さいフォトマスクをガラス基板上に配置し、ガラス基板を段階的に移動させて、必要に応じてフォトマスクを交換しながら複数のショットに分割して露光するステップ分割露光方式の露光処理が行われる。
(11) 画素
(11r) 赤色の画素
(11g) 緑色の画素
(11b) 青色の画素
(12) 画素群
(14) 液晶層
(15) シール材
(17) ソースドライバICチップ
(18) ゲートドライバICチップ
(20) アクティブマトリクス基板
(22) 画素領域
(23) 画素領域群
(24) ソース線
(25) ゲート線
(26) 補助容量線
(26a) 容量幹線
(26b) 容量支線
(27) TFT(薄膜トランジスタ)
(28) ゲート電極
(30) 半導体層
(31) ソース電極
(32) ドレイン電極
(33) 補助容量電極
(36) 画素電極
(36a) スリット(配向規制部)
(37) 配向膜(垂直配向膜)
(40) 対向基板
(44) 共通電極
(44a) スリット(配向規制部)
(45) 配向膜(垂直配向膜)
(46) 突出部(配向規制部)
図1〜図8は、参考例1を示している。図1は、液晶表示装置Sを概略的に示す平面図である。図2は、図1のII−II線に沿って液晶表示装置Sを概略的に示す断面図である。図3は、液晶表示装置Sの一部を拡大して概略的に示す平面図である。図4は、液晶表示装置Sを構成する一方の基板20の一部を拡大して概略的に示す平面図である。図5は、図3のV−V線に沿って液晶表示装置Sを概略的に示す断面図である。尚、図4では、積層絶縁膜35及び各画素電極36を透過して図示している。
次に、上記液晶表示装置Sの製造方法について説明する。
したがって、この参考例1によると、各画素領域22において、補助容量電極33は、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の外側から内側に入る方向の一方側の側端が補助容量線26の内側に配置されていると共に、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の内側から外側に出る方向の他方側の側端が補助容量線26の外側に配置されている。そのことにより、ゲート電極28とドレイン電極32との重なり面積の変動に伴いその変動に合わせてドレイン電極32に一体に形成された補助容量電極33と補助容量線26との重なり面積を変動させることができる。すなわち、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の外側から内側に入る方向側(図4中下側)にドレイン電極32がずれてドレイン電極32とゲート電極28との重なり面積が増加した場合には、補助容量電極33もドレイン電極32と同一方向側にずれて補助容量電極33と補助容量線26との重なり面積をドレイン電極32がずれた分増加させることができる。また、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の内側から外側に出る方向側(図4中上側)にドレイン電極32がずれてドレイン電極32とゲート電極28との重なり面積が減少した場合には、補助容量電極33もドレイン電極32と同一方向側にずれて補助容量電極33と補助容量線26との重なり面積をドレイン電極32がずれた分減少させることができる。したがって、ゲート電極28とドレイン電極32との間の寄生容量の増減に合わせて補助容量電極33と補助容量線26との間の補助容量を増減させることができるため、それら寄生容量と補助容量とのフィードスルー電圧に及ぼす影響が互いに打ち消し合うこととなる。その結果、ステップ分割露光方式の露光処理を含むフォトリソグラフィーによって各配線24,25,26及び各電極28,31,32,33を形成したとしても、各ショットで露光されるガラス基板21上の領域毎に規定された複数のブロック間において、ゲート電極28とドレイン電極32との間の寄生容量によって生じるフィードスルー電圧のばらつきを抑制できる。これによって、表示画面に各ブロック間で輝度分かれが視認され難くすることができる。
図9〜図11は、参考例2を示している。尚、以降の各参考例及び実施形態では、図1〜図8と同じ部分については同じ符号を付して、その詳細な説明を省略する。図9は、本参考例の液晶表示装置Sの1つの画素群12を概略的に示す平面図である。図10は、本参考例のアクティブマトリクス基板20の1つの画素領域群23を概略的に示す平面図である。図11は、図9のXI−XI線に沿って液晶表示装置Sを概略的に示す断面図である。
したがって、この参考例2によっても、各画素領域22において、補助容量電極33は、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の外側から内側に入る方向の一方側の側端が補助容量線26の内側に配置されていると共に、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の内側から外側に出る方向の他方側の側端が補助容量線26の外側に配置されているので、上記参考例1と同様の効果を得ることができる。
図12は、発明の実施形態を示している。図12は、本実施形態のアクティブマトリクス基板20の1つの画素領域群23を概略的に示す平面図である。
したがって、この実施形態によっても、各画素領域22において、補助容量電極33は、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の外側から内側に入る方向の一方側の側端が補助容量線26の内側に配置されていると共に、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の内側から外側に出る方向の他方側の側端が補助容量線26の外側に配置されているので、上記参考例1と同様の効果を得ることができる。
図13は、参考例3を示している。図13は、本参考例のアクティブマトリクス基板20の1つの画素領域22を概略的に示す平面図である。
したがって、この参考例3によっても、アクティブマトリクス基板20が上記参考例2と同様に構成されているので、上記参考例1と同様の効果を得ることができる。
図14及び図15は、参考例4を示している。図14は、本参考例における液晶表示装置Sの1つの画素群12を概略的に示す平面図である。図15は、本参考例におけるアクティブマトリクス基板20の1つの画素領域群23を概略的に示す平面図である。
したがって、この参考例4によっても、各画素領域22において、補助容量電極33は、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の外側から内側に入る方向の一方側の側端が補助容量線26の内側に配置されていると共に、ドレイン電極32がゲート電極28端を跨いでそのゲート電極28の内側から外側に出る方向の他方側の側端が補助容量線26の外側に配置されているので、上記参考例1と同様の効果を得ることができる。
上記各参考例及び実施形態では、各画素領域22における補助容量電極33を、一体に形成されたドレイン電極32の形成位置の列方向のずれに起因して生じるゲート電極28とドレイン電極32との間の寄生容量の増減に合わせて補助容量線26とその補助容量電極33との間の補助容量が増減するように配置しているが、本発明はこれに限られず、図16に示すように、各画素領域22における補助容量電極33は、一体に形成されたドレイン電極32の形成位置の行方向(図中横方向)のずれに起因して生じるゲート電極28とドレイン電極32との間の寄生容量の増減に合わせて補助容量線26とその補助容量電極33との間の補助容量が増減するように配置されていてもよい。
Claims (2)
- マトリクス状に規定された複数の画素領域と、
上記各画素領域の間に互いに平行に延びるように設けられた複数のソース線と、
上記各画素領域の間に上記各ソース線と交差する方向に互いに平行に延びるように設けられた複数のゲート線と、
上記各ゲート線の間にそれぞれ延びるように設けられた複数の補助容量線と、
上記各画素領域毎に設けられ、各々、対応する上記ゲート線に電気的に接続されたゲート電極、該ゲート電極に重なるように設けられた半導体層、上記ゲート電極及び上記半導体層に重なるように設けられて対応する上記ソース線に電気的に接続されたソース電極、上記ゲート電極端を跨いで該ゲート電極及び上記半導体層に重なるように設けられたドレイン電極、及び上記ゲート電極を覆い該ゲート電極と上記ドレイン電極との間に設けられた絶縁膜を有する複数の薄膜トランジスタと、
上記各薄膜トランジスタのドレイン電極と同一の層において、上記各補助容量線に沿って延びると共に該各補助容量線に重なるように上記各画素領域にそれぞれ設けられた補助容量電極とを備えるアクティブマトリクス基板であって、
上記各補助容量線は、上記絶縁膜によって覆われ、上記ゲート線に沿って延びるように設けられた容量幹線と、上記各画素領域毎に上記容量幹線から両側方に突出するように一組だけ設けられた一対の容量支線とを有し、
上記一対の容量支線は、各々、上記ソース線及びゲート線に対して斜め方向に延び、一端側が上記容量幹線に接続されると共に、他端側に向かうに連れて上記容量幹線から離間するように且つ同一のソース線側に接近するように形成され、
上記各画素領域の補助容量電極は、上記容量幹線及び各容量支線に沿って延びると共に該容量幹線及び各容量支線に上記絶縁膜を介して重なるように設けられており、
上記一対の容量支線に沿う各補助容量電極部分において、上記ドレイン電極が上記ゲート電極端を跨いで該ゲート電極の外側から内側に入る方向の一方側の側端は上記容量支線の内側に配置されていると共に、上記ドレイン電極が上記ゲート電極端を跨いで該ゲート電極の内側から外側に出る方向の他方側の側端は上記容量支線の外側に配置されている
ことを特徴とするアクティブマトリクス基板。 - 請求項1に記載のアクティブマトリクス基板と、
上記アクティブマトリクス基板に対向して配置された対向基板と、
上記アクティブマトリクス基板と上記対向基板との間に設けられた液晶層とを備える
ことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010507127A JP4881475B2 (ja) | 2008-04-11 | 2009-02-04 | アクティブマトリクス基板及び液晶表示装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008103531 | 2008-04-11 | ||
JP2008103531 | 2008-04-11 | ||
JP2010507127A JP4881475B2 (ja) | 2008-04-11 | 2009-02-04 | アクティブマトリクス基板及び液晶表示装置 |
PCT/JP2009/000430 WO2009125532A1 (ja) | 2008-04-11 | 2009-02-04 | アクティブマトリクス基板及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009125532A1 JPWO2009125532A1 (ja) | 2011-07-28 |
JP4881475B2 true JP4881475B2 (ja) | 2012-02-22 |
Family
ID=41161670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010507127A Expired - Fee Related JP4881475B2 (ja) | 2008-04-11 | 2009-02-04 | アクティブマトリクス基板及び液晶表示装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8264630B2 (ja) |
EP (1) | EP2261880A4 (ja) |
JP (1) | JP4881475B2 (ja) |
CN (1) | CN101911160B (ja) |
BR (1) | BRPI0906409A2 (ja) |
RU (1) | RU2434308C1 (ja) |
WO (1) | WO2009125532A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5443619B2 (ja) * | 2010-12-08 | 2014-03-19 | シャープ株式会社 | アクティブマトリクス基板および表示装置 |
WO2013099155A1 (ja) * | 2011-12-26 | 2013-07-04 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル |
KR20130128168A (ko) * | 2012-05-16 | 2013-11-26 | 삼성전자주식회사 | 전원공급장치 및 이를 구비한 화상형성장치 |
JP6124668B2 (ja) | 2013-04-26 | 2017-05-10 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
US10330994B2 (en) * | 2015-06-05 | 2019-06-25 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate |
CN109791745A (zh) * | 2016-09-27 | 2019-05-21 | 夏普株式会社 | 显示面板 |
US10895791B2 (en) * | 2018-03-29 | 2021-01-19 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06235938A (ja) * | 1993-02-10 | 1994-08-23 | Toshiba Corp | 液晶表示装置 |
RU2069417C1 (ru) | 1994-06-08 | 1996-11-20 | Акционерное общество открытого типа "Научно-исследовательский институт молекулярной электроники и завод "Микрон" | Способ изготовления тонкопленочных транзисторов матриц жидкокристаллических экранов |
JPH09304790A (ja) * | 1996-05-14 | 1997-11-28 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
JP2000002889A (ja) * | 1998-06-16 | 2000-01-07 | Mitsubishi Electric Corp | 液晶表示装置 |
JP3881160B2 (ja) | 2000-06-27 | 2007-02-14 | 株式会社アドバンスト・ディスプレイ | Tftアレイ基板およびこれを用いた液晶表示装置 |
JP2003022057A (ja) * | 2001-07-09 | 2003-01-24 | Alps Electric Co Ltd | 画像信号駆動回路および画像信号駆動回路を備えた表示装置 |
KR100469342B1 (ko) * | 2001-07-11 | 2005-02-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
JP2005128190A (ja) * | 2003-10-23 | 2005-05-19 | Nippon Hoso Kyokai <Nhk> | 表示用デバイスおよび画像表示装置 |
KR100995020B1 (ko) | 2003-12-27 | 2010-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
JP2006154080A (ja) * | 2004-11-26 | 2006-06-15 | Sharp Corp | 液晶表示装置 |
TWI311337B (en) | 2006-10-02 | 2009-06-21 | Au Optronics Corporatio | Multi-domain vertical alignment pixel structure and fabrication method thereof |
-
2009
- 2009-02-04 EP EP09730252A patent/EP2261880A4/en not_active Withdrawn
- 2009-02-04 JP JP2010507127A patent/JP4881475B2/ja not_active Expired - Fee Related
- 2009-02-04 CN CN2009801015641A patent/CN101911160B/zh not_active Expired - Fee Related
- 2009-02-04 BR BRPI0906409A patent/BRPI0906409A2/pt not_active IP Right Cessation
- 2009-02-04 US US12/810,792 patent/US8264630B2/en active Active
- 2009-02-04 WO PCT/JP2009/000430 patent/WO2009125532A1/ja active Application Filing
- 2009-02-04 RU RU2010126072/12A patent/RU2434308C1/ru not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN101911160A (zh) | 2010-12-08 |
WO2009125532A1 (ja) | 2009-10-15 |
US8264630B2 (en) | 2012-09-11 |
RU2434308C1 (ru) | 2011-11-20 |
JPWO2009125532A1 (ja) | 2011-07-28 |
EP2261880A1 (en) | 2010-12-15 |
CN101911160B (zh) | 2012-09-26 |
EP2261880A4 (en) | 2011-11-23 |
BRPI0906409A2 (pt) | 2015-10-06 |
US20100277661A1 (en) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5371063B2 (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
JP4738000B2 (ja) | 液晶表示装置 | |
US8908116B2 (en) | Liquid crystal display device | |
JP5149910B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
JP4881475B2 (ja) | アクティブマトリクス基板及び液晶表示装置 | |
JP5269355B2 (ja) | アレイ基板及びそれを有する表示パネル | |
KR20100022762A (ko) | 액정 표시 장치 | |
US9235091B2 (en) | Liquid crystal display device and manufacturing method thereof | |
JP2007052264A (ja) | 液晶表示パネル | |
WO2010103676A1 (ja) | アクティブマトリクス基板、表示パネル、表示装置、並びに電子機器 | |
JP4837942B2 (ja) | 液晶表示装置 | |
US20090279036A1 (en) | Display substrate, a method of manufacturing the same and a display apparatus having the same | |
JP2011013450A (ja) | 液晶表示装置及びその製造方法 | |
TWI406072B (zh) | 畫素結構、主動元件陣列基板、顯示面板以及顯示裝置 | |
KR102244836B1 (ko) | 컬러필터를 포함하는 어레이 기판 | |
JP6978243B2 (ja) | アレイ基板と当該アレイ基板を有する液晶表示装置 | |
JP2007305641A (ja) | アクティブマトリクス基板および液晶表示パネル | |
US10330994B2 (en) | Active matrix substrate, liquid crystal panel, and method for manufacturing active matrix substrate | |
US20230367166A1 (en) | Method of manufacturing active matrix substrate and liquid crystal display device | |
JP2012047840A (ja) | 表示装置 | |
JP5154592B2 (ja) | 液晶表示装置 | |
WO2019153299A1 (zh) | 一种显示屏及终端设备 | |
JP5653669B2 (ja) | 表示装置 | |
JP5525705B2 (ja) | 液晶表示装置 | |
JP4355556B2 (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4881475 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |