JP4879163B2 - モデリング方法及び装置、プログラム及び記憶媒体 - Google Patents

モデリング方法及び装置、プログラム及び記憶媒体 Download PDF

Info

Publication number
JP4879163B2
JP4879163B2 JP2007509110A JP2007509110A JP4879163B2 JP 4879163 B2 JP4879163 B2 JP 4879163B2 JP 2007509110 A JP2007509110 A JP 2007509110A JP 2007509110 A JP2007509110 A JP 2007509110A JP 4879163 B2 JP4879163 B2 JP 4879163B2
Authority
JP
Japan
Prior art keywords
extraction target
analysis
extraction
wiring
dimensional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007509110A
Other languages
English (en)
Other versions
JPWO2006100757A1 (ja
Inventor
誠 須和田
明朗 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006100757A1 publication Critical patent/JPWO2006100757A1/ja
Application granted granted Critical
Publication of JP4879163B2 publication Critical patent/JP4879163B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Description

本発明は、モデリング方法及び装置、プログラム及び記憶媒体に係り、特にアートワークデータから高周波伝送解析用パラメータを抽出するための三次元解析モデルを作成するモデリング方法及び装置、コンピュータにそのような三次元解析モデルを作成させるプログラム、及びそのようなプログラムを格納するコンピュータ読み取り可能な記憶媒体に関する。
プリント回路基板等の配線や素子のレイアウト等を含むアートワーク(Art Work)データに基づいて超GHzクラスの高周波の高精度シミュレーションを行う場合、ビアやパッドの周波数依存パラメータが必要となる。周波数依存パラメータとしては、周波数毎の振幅(dB)と位相(又は実部と虚部)が記述されたSパラメータ等を使用する。ビアやパッドのSパラメータは、プリント回路基板のアートワークデータにおけるビアやパッド部の三次元(3D)形状から電磁界解析ソルバを用いて抽出するが、このアートワークデータにおけるビアやパッドから引き出される配線は殆どが曲がり配線であるため、この曲がり配線をそのままモデリングすると非常に複雑な配線形状モデルとなってしまう。
電気回路装置等の金属筐体を、モーメント法の電流計算に適する四角形形状のメッシュに分割して、電磁界強度を算出する方法は、例えば特許文献1に記載されている。
特開2002−288241号公報
電磁界解析を行う際には、空間をメッシュに分割するが、上記の如く、アートワークデータにおけるビアやパッドから引き出される配線は殆どが曲がり配線であり、非常に複雑な配線形状であるため、解析時間を大幅に増加させる原因となる微小メッシュが多く発生してしまい、Sパラメータ等の高周波伝送解析用パラメータの抽出には膨大な時間がかかってしまうという問題があった。
又、高周波伝送解析用パラメータを抽出するためには、解析空間、配線形状や配線長の最適化を行う必要もあり、解析モデル作成ノウハウの取得や解析モデルの作成作業にも膨大な時間がかかってしまうという問題もあった。
そこで、本発明の概括的目的は、新規、且つ、有用なモデリング方法及び装置、プログラム及び記憶媒体を提供することを目的とする。
本発明のより具体的な目的は、高周波伝送解析用パラメータを高精度に抽出可能で、且つ、抽出のための解析時間を大幅に短縮することができるモデリング方法及び装置、プログラム及び記憶媒体を提供することにある。
上記の課題は、高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成するモデリング方法であって、該対象物のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる抽出対象領域を選択する選択ステップと、該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除する削除ステップと、該抽出対象要素のうち曲がり配線を直線化する直線化ステップと、直線化された配線を含む該抽出対象領域の配線長と、該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成する最適化ステップとを含むことを特徴とするモデリング方法によって達成できる。
上記の課題は、高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成するモデリング装置であって、該対象物のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる抽出対象領域を選択する選択手段と、該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除する削除手段と、該抽出対象要素のうち曲がり配線を直線化する直線化手段と、直線化された配線を含む該抽出対象領域の配線長と、該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成する最適化手段とを備えたことを特徴とするモデリング装置によっても達成できる。
上記の課題は、コンピュータに、高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成させるプログラムであって、該コンピュータに、該対象物のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる抽出対象領域を選択させて格納手段に格納させる選択手順と、該コンピュータに、該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除させ、該抽出対象外要素を削除後の抽出対象領域を該格納手段に格納させる削除手順と、該コンピュータに、該抽出対象要素のうち曲がり配線を直線化して該抽出対照領域を該格納手段に格納させる直線化手順と、該コンピュータに、直線化された配線を含む該抽出対象領域の配線長と、該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成させる最適化手順とを含むことを特徴とするプログラムによっても達成できる。
上記の課題は、上記の如きプログラムが格納されたコンピュータ読み取り可能な記憶媒体によっても達成できる。
本発明によれば、高周波伝送解析用パラメータを高精度に抽出可能で、且つ、抽出のための解析時間を大幅に短縮することができるモデリング方法及び装置、プログラム及び記憶媒体を実現することができる。
本発明になるモデリング装置の一実施例において本発明が適用されるコンピュータシステムを示す斜視図である。 コンピュータシステムの本体部内の要部の構成を説明するブロック図である。 例えばプリント回路基板の設計、製造及び出荷までの一連の処理の概略を説明するフローチャートである。 図3に示す処理の要部を説明するフローチャートである。 抽出対象領域を示す斜視図である。 抽出対象要素以外を削除後の抽出対象領域を示す斜視図である。 アートワークデータから切り出した高周波伝送解析用パラメータ抽出用解析モデルを示す図である。 図7に示す解析空間のみを最適化した周波伝送解析用パラメータ抽出用解析モデルを示す図である。 全てが最適化された周波伝送解析用パラメータ抽出用解析モデルを示す図である。 抽出された振幅特性を示す図である。 抽出された位相特性を示す図である。 抽出されたSパラメータを使用した高周波伝送シミュレーション波形を示す図である。
符号の説明
11 ビア
12,13 配線
21〜24 絶縁層
41〜43 電源およびグランド層
51 配線
100 コンピュータシステム
101 本体部
102a 表示画面
201 CPU
202 メモリ部
本発明になるモデリング方法及び装置、プログラム及び記憶媒体の各実施例を、以下に図面と共に説明する。
本発明になるモデリング装置の一実施例は、本発明になるモデリング方法の一実施例、本発明になるプログラムの一実施例及び本発明になる記憶媒体の一実施例を用いる。本実施例では、本発明がコンピュータシステムに適用されている。図1は、本実施例において本発明が適用されるコンピュータシステムを示す斜視図である。
図1に示すコンピュータシステム100は、CPUやディスクドライブ等を内蔵した本体部101、本体部101からの指示により表示画面102a上に画像を表示するディスプレイ102、コンピュータシステム100に種々の情報を入力するためのキーボード103、ディスプレイ102の表示画面102a上の任意の位置を指定するマウス104及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム105を有する。
ディスク110等の可搬型記録媒体に格納されるか、モデム105等の通信装置を使って他のコンピュータシステムの記録媒体106からダウンロードされる、コンピュータシステム100にモデリング機能を持たせるプログラム(モデリングソフトウェア)は、コンピュータシステム100に入力されてコンパイルされる。本発明になる記憶媒体は、本発明になるプログラムを格納した、例えばディスク110等のコンピュータ読み取り可能な記録媒体からなる。本発明になる記録媒体は、ディスク110、ICカードメモリ、フロッピー(登録商標)ディスク、光磁気ディスク、CD−ROM等の可搬型記録媒体に限定されるものではなく、モデム105やLAN等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
図2は、コンピュータシステム100の本体部101内の要部の構成を説明するブロック図である。同図中、本体部101は、バス200により接続されたCPU201、RAMやROM等からなるメモリ部202、ディスク110用のディスクドライブ203及びハードディスクドライブ204からなる。本実施例では、ディスプレイ102、キーボード103及びマウス104も、バス200を介してCPU201に接続されているが、これらは直接CPU201に接続されていても良い。又、ディスプレイ102は、入出力画像データの処理を行う周知のグラフィックインタフェース(図示せず)を介してCPU201に接続されていても良い。
尚、コンピュータシステム100の構成は図1及び図2に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。
図3は、例えばプリント回路基板の設計、製造及び出荷までの一連の処理の概略を説明するフローチャートである。ステップS1〜S7の処理は、対象物であるプリント回路基板についてCPU201により行われる。
図3において、ステップS1は、製造するべきプリント回路基板の設計データを作成して例えばメモリ部202に格納し、ステップS2は、CPU201により設計データに基づいて配線や素子のレイアウト等を含むアートワークデータの概略設計を行い、概略アートワークデータをメモリ部202に格納する。ステップS3は、ステップS2で設計又は後述する如く修正された概略アートワークデータに基づいて、CPU201により概略シミュレーションモデルを作成してメモリ部202に格納する。ステップS4は、ステップS3で作成された概略シミュレーションモデルに基づいてCPU201により概略アートワーク伝送シミュレーションを行い、概略シミュレーション結果が正常であるか否かを判定する。ステップS4の判定結果がNOであると、処理はステップS2へ戻り、正常な概略シミュレーション結果が得られるように、例えばオペレータの入力に応じて概略アートワークデータを修正する。
他方、ステップS4の判定結果がYESであると、ステップS5は、ステップS2で得られた概略アートワークデータに基づいてCPU201によりアートワークデータの詳細設計を行い、詳細アートワークデータをメモリ部202に格納する。ステップS6は、ステップS5で設計又は後述する如く修正された詳細アートワークデータに基づいて、CPU201により詳細シミュレーションモデルを作成してメモリ部202に格納する。ステップS7は、ステップS5で作成された詳細シミュレーションモデルに基づいてCPU201により詳細アートワーク伝送シミュレーションを行い、詳細シミュレーション結果が正常であるか否かを判定する。ステップS7の判定結果がNOであると、処理はステップS5へ戻り、正常な詳細シミュレーション結果が得られるように、例えばオペレータの入力に応じて詳細アートワーデータを修正する。
ステップS7の判定結果がYESであると、ステップS8は、正常と判定された詳細シミュレーションモデルに基づいて製造装置(図示せず)によりプリント回路基板を製造する。ステップS9は、製造されたプリント回路基板を用いて任意の装置を組み立て装置(図示せず)等を用いて組み立て、ステップS10は、組み立てられた装置を試験装置(図示せず)等を用いて周知の方法で評価する。装置が正常であると評価されると、ステップS11は、装置を出荷し、処理は終了する。
本発明は、特にステップS3及びステップS6の処理に特徴がある。図4は、図3に示す処理の要部、即ち、ステップS3又はステップS6の処理を説明するフローチャートである。
図4において、ステップS31は、アートワークデータから、高周波伝送解析用パラメータ(Sパラメータ)を抽出する対象となる図5に示す如き抽出対象領域を選択してメモリ部202に格納する。抽出対象領域の選択は、オペレータの入力に基づいて行っても、CPU201により順次自動的に行うようにしても良い。図5は、抽出対象領域を示す斜視図である。図5に示す抽出対象領域は、破線で囲んで示す抽出対象要素であるビア11と配線12,13、絶縁層21,22,23,24、電源又はグランド層41,42,43及び抽出対象外要素である配線51を有する。絶縁層21〜24のうちのいずれかが、基板であっても良い。ステップS32は、選択された抽出対象領域内に、ビアや配線等の高周波伝送解析用パラメータ(Sパラメータ)を抽出する抽出対象要素以外の、配線やパッド等の抽出対象外要素が存在するか否かを判定する。
ステップS32の判定結果がYESであると、ステップS33は、選択された抽出対象領域内の抽出対象要素以外を、図6に示す如く自動的に削除し、削除後の抽出対象領域をメモリ部202に格納する。図6は、抽出対象要素以外を削除後の抽出対象領域を示す斜視図である。本実施例では、電磁界解析に影響を及ぼす配線、パッドやビア等を抽出対象要素と言う。他方、抽出対象要素と電源又はグランド層で分離されており、且つ、電磁界解析に影響を及ぼさない配線、パッドやビア等を、抽出対象外要素として削除する。これにより、図5に示す抽出対象外要素である配線51は、図6に示すように削除される。
ステップS33の後、或いは、ステップS32の判定結果がNOであると、ステップS34は、選択された抽出対象領域内に曲がり配線が存在するか否かを判定する。ステップS34の判定結果がYESであると、ステップS35は、配線を直線化して抽出対象領域をメモリ部202に格納する。配線の直線化については、図7以降と共に後述する。
ステップS35の後、或いは、ステップS34の判定結果がNOであると、ステップS36は、抽出対象領域、即ち、抽出対象要素モデルのうち、配線モデルの配線長の最適値と解析空間寸法の最適値を、事前評価等に基づいて例えばメモリ部202に格納することで、高周波伝送解析用パラメータ抽出用三次元(3D)解析モデル自動作成プログラム内に設定する。尚、ステップS36は、図4に示すタイミングで行う必要はなく、例えば任意の時点で予め行っておき、配線モデルの配線長の最適値と解析空間寸法の最適値を、予め高周波伝送解析用パラメータ抽出用3D解析モデル自動作成プログラム内に設定しておくようにしても良い。
ステップS37は、配線が直線化されて配線長が最適化されている最適化された抽出対象要素モデルと最適化された解析空間寸法に基づいて、上記3D解析モデル自動作成プログラムにより高周波伝送解析用パラメータ抽出用3D解析モデルを自動的に作成してメモリ部202に格納する。ステップS38は、高周波伝送解析用パラメータ抽出用3D解析モデルの解析により、高周波伝送解析用パラメータを抽出してメモリ部202に格納する。又、ステップS39は、抽出した高周波伝送解析用パラメータを超GHzクラスの高周波伝送シミュレーション等に適用し、図4に示す処理がステップS3の場合であれば処理は図3に示すステップS4へ戻り、図4に示す処理がステップS6の場合であれば処理は図3に示すステップS7へ戻る。
図7は、上記の如くアートワークデータから切り出した高周波伝送解析用パラメータ抽出用3D解析モデルを示す図である。図7は、アートワークデータから2つのビア11−1,11−2を含むビア部111を任意の範囲で切り出した3D解析モデルであるが、配線部の形状が非常に複雑であるため、配線12,13の曲がり部のメッシュがC1,C2で示すように曲がり角毎に分割されてしまい、非常に微小なメッシュが発生してしまう。又、解析空間も適切でないため、高精度な高周波伝送解析用パラメータの抽出は難しい。図7において、配線12は表面層に設けられ、配線13は内層に設けられている。又、配線51は配線13とは別の内層に設けられ、配線12,13の電磁界解析に影響を及ぼさない抽出対象外要素である。
このようにメッシュの分割が細かい程、解析時間がかかってしまうため、図8のように解析空間の最適化のみを行っても、M1で示すように微小なメッシュはそのままであるため、膨大な解析時間がかかってしまう。図8は、図7に示す解析空間のみを最適化した高周波伝送解析用パラメータ抽出用3D解析モデルを示す図である。尚、図8及び図9は、プリント回路基板の厚さ方向の解析空間も最適化された3Dモデルである。
そこで、解析精度を維持し、且つ、解析時間の大幅短縮化を図るため、本実施例では、図9に示す如き配線モデルの配線12,13を直線化し、配線長を最適化し、解析空間寸法を最適化することにより、図8の場合と同様の高周波伝送解析用パラメータの抽出精度を維持し、且つ、抽出のための解析時間を大幅に短縮することを可能としている。図9は、配線モデルの配線の直線化と配線長及び解析空間寸法の全てが最適化された高周波伝送解析用パラメータ抽出用3D解析モデルを示す図である。図9において、LWは直線化された配線12の最適化された配線長を示し、SDは最適化された解析空間寸法を示す。図9にM2で示すように、微小メッシュは無くなり、解析精度を低下させることなく解析時間の大幅な短縮が可能となる。尚、ここで使用する配線12,13は、電磁界解析に必要な電極接続用であり、これらの配線12,13からなる配線部の最適化も、高周波伝送解析用パラメータの抽出に必須なものである。
解析空間だけを最適化した図8に示す高周波伝送解析用パラメータ抽出用3D解析モデルと、解析空間に加えて配線モデルも最適化(配線の直線化及び配線長の最適化)を行った図9に示す高周波伝送解析用パラメータ抽出用3D解析モデルとを比較すると、両方とも同様な特性を持つ高精度な高周波伝送解析用パラメータを抽出することが可能である。しかし、高周波伝送解析用パラメータ抽出のための解析時間は、図8の高周波伝送解析用パラメータ抽出用3D解析モデルの場合は例えば約264時間(約11日)であるに対し、図9の高周波伝送解析用パラメータ抽出用3D解析モデルの場合は約18時間(約0.75日)と解析時間が図8の場合と比較すると約1/15に短縮されて解析の高速化が可能となることが確認された。この抽出された高周波伝送解析用パラメータ(Sパラメータ)を図10及び図11に示し、この高周波伝送解析用パラメータを適用した高周波伝送シミュレーション波形を図12に示す。
図10は、抽出された振幅特性を示す図であり、図11は、抽出された位相特性を示す図である。図10及び図11において、P11は高周波伝送解析用パラメータ抽出用3D解析モデルの第1のポートの反射特性、P12はこの3D解析モデルの第1のポートから第2のポートへの透過特性、P13は第1のポートから第3のポートへのクロストーク特性、P14は第1のポートから第4のポートへのクロストーク特性を示す。
又、図12は、抽出されたSパラメータを使用した高周波伝送シミュレーション波形を示す図である。図12に示す波形は、高周波伝送解析用パラメータ抽出用3D解析モデルから抽出したSパラメータを用いてトランジエント(Transient)解析を行ったシミュレーション結果であり、縦軸は信号振幅、横軸は時間を示す。
又、ビアではなくパッドの場合も上記と同様であり、図8及び図9におけるビア部をパッド部に置き換えた場合、上記と同様の結果が得られることも確認できた。
本発明により、実施例のようにSパラメータ等の高周波伝送解析用パラメータを抽出するための要素モデルと解析空間を自動的に最適化することで、高周波伝送解析用パラメータの抽出精度を維持し、且つ、大幅な解析時間の短縮を図ることが可能となり、装置の高周波化に伴い、装置への適用が拡大している超GHz伝送シミュレーションへ大きく貢献することが可能となる。
本発明は、プリント回路基板等のアートワークデータに基づいて超GHzクラスの高周波の高精度シミュレーションを行う場合等に適用可能である。

Claims (6)

  1. 高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成するコンピュータによるモデリング方法であって、
    該対象物の三次元のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる三次元の抽出対象領域を前記コンピュータにより選択して格納手段に格納する選択ステップと、
    前記格納手段に格納された該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を前記コンピュータにより削除して該抽出対象外要素を削除後の抽出対象領域を前記格納手段に格納する削除ステップと、
    前記格納手段に格納された該抽出対象外要素を削除後の抽出対象領域の該抽出対象要素のうち曲がり配線を前記コンピュータにより直線化して抽出対照領域を前記格納手段に格納する直線化ステップと、
    前記格納手段に格納された直線化された配線を含む該抽出対象領域の配線長と、当該抽出対象領域の解析空間寸法とを前記コンピュータにより最適化して該三次元解析モデルを作成する最適化ステップとを含むことを特徴とする、モデリング方法。
  2. 該選択ステップ、該削除ステップ、該直線化ステップ及び該最適化ステップは、前記コンピュータにより概略アートワーク伝送シミュレーションに用いる概略シミュレーションモデルの作成時に行われることを特徴とする、請求項1記載のモデリング方法。
  3. 該選択ステップ、該削除ステップ、該直線化ステップ及び該最適化ステップは、前記コンピュータにより詳細アートワーク伝送シミュレーションに用いる詳細シミュレーションモデルの作成時に行われることを特徴とする、請求項1又は2記載のモデリング方法。
  4. 高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成するモデリング装置であって、
    該対象物の三次元のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる三次元の抽出対象領域を選択する選択手段と、
    該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除する削除手段と、
    該抽出対象外要素を削除後の抽出対象領域の該抽出対象要素のうち曲がり配線を直線化する直線化手段と、
    直線化された配線を含む抽出対象領域の配線長と、当該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成する最適化手段とを備えたことを特徴とする、モデリング装置。
  5. コンピュータに、高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成させるプログラムであって、
    該対象物の三次元のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる三次元の抽出対象領域を選択して格納手段に格納する選択手順と、
    該格納手段に格納された該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除し、該抽出対象外要素を削除後の抽出対象領域を該格納手段に格納する削除手順と、
    該格納手段に格納された該抽出対象外要素を削除後の抽出対象領域の抽出対象要素のうち曲がり配線を直線化して抽出対象領域を該格納手段に格納する直線化手順と、
    前記格納手段に格納された直線化された配線を含む該抽出対象領域の配線長と、当該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成する最適化手順と
    を該コンピュータに実行させることを特徴とする、プログラム。
  6. 前記対象物はプリント回路基板であり、
    前記アートワークデータは前記プリント回路基板の配線及び素子のレイアウトを含み、
    前記抽出対象要素は前記電磁界解析に影響を及ぼす配線、パッド、ビアからなるグループから選択されたの少なくとも1つを含み、
    前記抽出対象外要素は前記抽出対象要素と電源又はグランドで分離された配線、パッド、ビアからなるグループから選択されたの少なくとも1つを含み、
    前記最適化手順は前記三次元解析モデルを前記格納手段に格納し、
    前記格納手段に格納された前記三次元解析モデルを解析して前記高周波伝送解析用パラメータを抽出する抽出手順を該コンピュータに更に実行させることを特徴とする、請求項5記載のプログラム。
JP2007509110A 2005-03-22 2005-03-22 モデリング方法及び装置、プログラム及び記憶媒体 Expired - Fee Related JP4879163B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/005153 WO2006100757A1 (ja) 2005-03-22 2005-03-22 モデリング方法及び装置、プログラム及び記憶媒体

Publications (2)

Publication Number Publication Date
JPWO2006100757A1 JPWO2006100757A1 (ja) 2008-08-28
JP4879163B2 true JP4879163B2 (ja) 2012-02-22

Family

ID=37023454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007509110A Expired - Fee Related JP4879163B2 (ja) 2005-03-22 2005-03-22 モデリング方法及び装置、プログラム及び記憶媒体

Country Status (3)

Country Link
US (1) US8095351B2 (ja)
JP (1) JP4879163B2 (ja)
WO (1) WO2006100757A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635610B1 (ko) * 2015-05-15 2016-07-05 주식회사 휴윈 인쇄회로기판 전자장 및 회로 분석 시스템 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10776552B2 (en) * 2016-12-05 2020-09-15 Synopsys, Inc. Nano-wire resistance model
US10685163B2 (en) 2017-03-01 2020-06-16 Synopsys, Inc. Computationally efficient nano-scale conductor resistance model

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302258A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 電磁界強度算出装置
JPH10124567A (ja) * 1996-09-02 1998-05-15 Toshiba Corp 半導体デバイス設計支援装置
JP2002090403A (ja) * 2000-07-06 2002-03-27 Fujitsu Ltd 電磁波解析処理装置、コンピュータ読み取り可能な記憶媒体、および電磁波解析処理プログラム
JP2004004054A (ja) * 2002-04-24 2004-01-08 Ffc:Kk Fdtd法を用いた電磁界解析方法、電磁界解析における媒質表現方法、シミュレーション装置、及びプログラム

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374205B1 (en) * 1998-02-13 2002-04-16 Kabushiki Kaisha Toshiba Method of reducing circuit data, method of simulating circuit, and medium for storing circuit data reduction program
US6711511B2 (en) * 2000-07-06 2004-03-23 Fujitsu Limited Electromagnetic wave analyzing apparatus and computer readable storage medium
JP2002032426A (ja) * 2000-07-17 2002-01-31 Mitsubishi Electric Corp 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを記録した記録媒体
JP3853602B2 (ja) 2001-03-27 2006-12-06 富士通株式会社 電磁界強度算出装置への入力データ作成方法および作成装置
US6772076B2 (en) 2002-04-24 2004-08-03 Ffc Limited Electromagnetic field analysis method based on FDTD method, medium representation method in electromagnetic field analysis, simulation device, and storage medium
US7289945B2 (en) * 2002-10-28 2007-10-30 Intel Corporation Analyzing interconnect structures
US7206731B2 (en) * 2003-06-02 2007-04-17 Agilent Technologies, Inc. Electromagnetic/circuit co-simulation and co-optimization with parametric layout components

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07302258A (ja) * 1994-05-10 1995-11-14 Fujitsu Ltd 電磁界強度算出装置
JPH10124567A (ja) * 1996-09-02 1998-05-15 Toshiba Corp 半導体デバイス設計支援装置
JP2002090403A (ja) * 2000-07-06 2002-03-27 Fujitsu Ltd 電磁波解析処理装置、コンピュータ読み取り可能な記憶媒体、および電磁波解析処理プログラム
JP2004004054A (ja) * 2002-04-24 2004-01-08 Ffc:Kk Fdtd法を用いた電磁界解析方法、電磁界解析における媒質表現方法、シミュレーション装置、及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101635610B1 (ko) * 2015-05-15 2016-07-05 주식회사 휴윈 인쇄회로기판 전자장 및 회로 분석 시스템 및 방법

Also Published As

Publication number Publication date
US20080133185A1 (en) 2008-06-05
US8095351B2 (en) 2012-01-10
WO2006100757A1 (ja) 2006-09-28
JPWO2006100757A1 (ja) 2008-08-28

Similar Documents

Publication Publication Date Title
JP4450751B2 (ja) メッシュモデル作成方法、シミュレーション装置及びプログラム
JP4719657B2 (ja) 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP4401135B2 (ja) 解析モデル作成装置
JP5644606B2 (ja) メッシュ数予測方法、解析装置及びプログラム
JP4879163B2 (ja) モデリング方法及び装置、プログラム及び記憶媒体
JP6544407B2 (ja) 情報処理装置、その制御方法、及びプログラム
JP5141050B2 (ja) 設計方法及びプログラム
CN102177518A (zh) 实现有限元模型的方法和设备
US8185864B2 (en) Circuit board analyzer and analysis method
US20120022833A1 (en) Library for electric circuit simulation, recording medium storing it, and library generation system
JP5056079B2 (ja) 設計方法及びプログラム
JP5570190B2 (ja) 形状簡略化装置、形状簡略化方法及びプログラム
US20040225487A1 (en) Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program
JP4614094B2 (ja) 共振周波数算出装置および共振周波数算出方法
JP4701145B2 (ja) 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP3960760B2 (ja) 電磁波解析処理装置、電磁波解析方法、および電磁波解析処理プログラム
JP4489468B2 (ja) プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体
JP5668394B2 (ja) 設計チェックプログラム、設計チェック装置及び設計チェック方法
WO2023153072A1 (ja) 設計支援デバイス、これを備える設計支援装置、及び設計支援方法
JP2004192618A (ja) レイアウトチェックシステム
US20060036421A1 (en) Electromagnetic field simulator, medium for storing electromagnetic field simulation program, and electromagnetic field simulation method
JP4868412B2 (ja) 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体
JP6554874B2 (ja) 解析方法、解析プログラム、および解析装置
JP6164096B2 (ja) 解析支援装置、および解析支援方法
JP2007304952A (ja) 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees