JP4879163B2 - モデリング方法及び装置、プログラム及び記憶媒体 - Google Patents
モデリング方法及び装置、プログラム及び記憶媒体 Download PDFInfo
- Publication number
- JP4879163B2 JP4879163B2 JP2007509110A JP2007509110A JP4879163B2 JP 4879163 B2 JP4879163 B2 JP 4879163B2 JP 2007509110 A JP2007509110 A JP 2007509110A JP 2007509110 A JP2007509110 A JP 2007509110A JP 4879163 B2 JP4879163 B2 JP 4879163B2
- Authority
- JP
- Japan
- Prior art keywords
- extraction target
- analysis
- extraction
- wiring
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Description
12,13 配線
21〜24 絶縁層
41〜43 電源およびグランド層
51 配線
100 コンピュータシステム
101 本体部
102a 表示画面
201 CPU
202 メモリ部
Claims (6)
- 高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成するコンピュータによるモデリング方法であって、
該対象物の三次元のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる三次元の抽出対象領域を前記コンピュータにより選択して格納手段に格納する選択ステップと、
前記格納手段に格納された該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を前記コンピュータにより削除して該抽出対象外要素を削除後の抽出対象領域を前記格納手段に格納する削除ステップと、
前記格納手段に格納された該抽出対象外要素を削除後の抽出対象領域の該抽出対象要素のうち曲がり配線を前記コンピュータにより直線化して抽出対照領域を前記格納手段に格納する直線化ステップと、
前記格納手段に格納された直線化された配線を含む該抽出対象領域の配線長と、当該抽出対象領域の解析空間寸法とを前記コンピュータにより最適化して該三次元解析モデルを作成する最適化ステップとを含むことを特徴とする、モデリング方法。 - 該選択ステップ、該削除ステップ、該直線化ステップ及び該最適化ステップは、前記コンピュータにより概略アートワーク伝送シミュレーションに用いる概略シミュレーションモデルの作成時に行われることを特徴とする、請求項1記載のモデリング方法。
- 該選択ステップ、該削除ステップ、該直線化ステップ及び該最適化ステップは、前記コンピュータにより詳細アートワーク伝送シミュレーションに用いる詳細シミュレーションモデルの作成時に行われることを特徴とする、請求項1又は2記載のモデリング方法。
- 高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成するモデリング装置であって、
該対象物の三次元のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる三次元の抽出対象領域を選択する選択手段と、
該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除する削除手段と、
該抽出対象外要素を削除後の抽出対象領域の該抽出対象要素のうち曲がり配線を直線化する直線化手段と、
直線化された配線を含む抽出対象領域の配線長と、当該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成する最適化手段とを備えたことを特徴とする、モデリング装置。 - コンピュータに、高周波伝送解析用パラメータを抽出するための対象物の三次元解析モデルを作成させるプログラムであって、
該対象物の三次元のアートワークデータから、高周波伝送解析用パラメータを抽出する対象となる三次元の抽出対象領域を選択して格納手段に格納する選択手順と、
該格納手段に格納された該抽出対象領域のうち、電磁界解析に影響を及ぼす抽出対象要素以外の、電磁界解析に影響を及ぼさない抽出対象外要素を削除し、該抽出対象外要素を削除後の抽出対象領域を該格納手段に格納する削除手順と、
該格納手段に格納された該抽出対象外要素を削除後の抽出対象領域の抽出対象要素のうち曲がり配線を直線化して抽出対象領域を該格納手段に格納する直線化手順と、
前記格納手段に格納された直線化された配線を含む該抽出対象領域の配線長と、当該抽出対象領域の解析空間寸法とを最適化して該三次元解析モデルを作成する最適化手順と
を該コンピュータに実行させることを特徴とする、プログラム。 - 前記対象物はプリント回路基板であり、
前記アートワークデータは前記プリント回路基板の配線及び素子のレイアウトを含み、
前記抽出対象要素は前記電磁界解析に影響を及ぼす配線、パッド、ビアからなるグループから選択されたの少なくとも1つを含み、
前記抽出対象外要素は前記抽出対象要素と電源又はグランドで分離された配線、パッド、ビアからなるグループから選択されたの少なくとも1つを含み、
前記最適化手順は前記三次元解析モデルを前記格納手段に格納し、
前記格納手段に格納された前記三次元解析モデルを解析して前記高周波伝送解析用パラメータを抽出する抽出手順を該コンピュータに更に実行させることを特徴とする、請求項5記載のプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2005/005153 WO2006100757A1 (ja) | 2005-03-22 | 2005-03-22 | モデリング方法及び装置、プログラム及び記憶媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2006100757A1 JPWO2006100757A1 (ja) | 2008-08-28 |
JP4879163B2 true JP4879163B2 (ja) | 2012-02-22 |
Family
ID=37023454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007509110A Expired - Fee Related JP4879163B2 (ja) | 2005-03-22 | 2005-03-22 | モデリング方法及び装置、プログラム及び記憶媒体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8095351B2 (ja) |
JP (1) | JP4879163B2 (ja) |
WO (1) | WO2006100757A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101635610B1 (ko) * | 2015-05-15 | 2016-07-05 | 주식회사 휴윈 | 인쇄회로기판 전자장 및 회로 분석 시스템 및 방법 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10776552B2 (en) * | 2016-12-05 | 2020-09-15 | Synopsys, Inc. | Nano-wire resistance model |
US10685163B2 (en) | 2017-03-01 | 2020-06-16 | Synopsys, Inc. | Computationally efficient nano-scale conductor resistance model |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302258A (ja) * | 1994-05-10 | 1995-11-14 | Fujitsu Ltd | 電磁界強度算出装置 |
JPH10124567A (ja) * | 1996-09-02 | 1998-05-15 | Toshiba Corp | 半導体デバイス設計支援装置 |
JP2002090403A (ja) * | 2000-07-06 | 2002-03-27 | Fujitsu Ltd | 電磁波解析処理装置、コンピュータ読み取り可能な記憶媒体、および電磁波解析処理プログラム |
JP2004004054A (ja) * | 2002-04-24 | 2004-01-08 | Ffc:Kk | Fdtd法を用いた電磁界解析方法、電磁界解析における媒質表現方法、シミュレーション装置、及びプログラム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6374205B1 (en) * | 1998-02-13 | 2002-04-16 | Kabushiki Kaisha Toshiba | Method of reducing circuit data, method of simulating circuit, and medium for storing circuit data reduction program |
US6711511B2 (en) * | 2000-07-06 | 2004-03-23 | Fujitsu Limited | Electromagnetic wave analyzing apparatus and computer readable storage medium |
JP2002032426A (ja) * | 2000-07-17 | 2002-01-31 | Mitsubishi Electric Corp | 回路シミュレーション装置、回路シミュレーション方法および回路シミュレーションプログラムを記録した記録媒体 |
JP3853602B2 (ja) | 2001-03-27 | 2006-12-06 | 富士通株式会社 | 電磁界強度算出装置への入力データ作成方法および作成装置 |
US6772076B2 (en) | 2002-04-24 | 2004-08-03 | Ffc Limited | Electromagnetic field analysis method based on FDTD method, medium representation method in electromagnetic field analysis, simulation device, and storage medium |
US7289945B2 (en) * | 2002-10-28 | 2007-10-30 | Intel Corporation | Analyzing interconnect structures |
US7206731B2 (en) * | 2003-06-02 | 2007-04-17 | Agilent Technologies, Inc. | Electromagnetic/circuit co-simulation and co-optimization with parametric layout components |
-
2005
- 2005-03-22 JP JP2007509110A patent/JP4879163B2/ja not_active Expired - Fee Related
- 2005-03-22 WO PCT/JP2005/005153 patent/WO2006100757A1/ja not_active Application Discontinuation
-
2007
- 2007-09-04 US US11/896,639 patent/US8095351B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07302258A (ja) * | 1994-05-10 | 1995-11-14 | Fujitsu Ltd | 電磁界強度算出装置 |
JPH10124567A (ja) * | 1996-09-02 | 1998-05-15 | Toshiba Corp | 半導体デバイス設計支援装置 |
JP2002090403A (ja) * | 2000-07-06 | 2002-03-27 | Fujitsu Ltd | 電磁波解析処理装置、コンピュータ読み取り可能な記憶媒体、および電磁波解析処理プログラム |
JP2004004054A (ja) * | 2002-04-24 | 2004-01-08 | Ffc:Kk | Fdtd法を用いた電磁界解析方法、電磁界解析における媒質表現方法、シミュレーション装置、及びプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101635610B1 (ko) * | 2015-05-15 | 2016-07-05 | 주식회사 휴윈 | 인쇄회로기판 전자장 및 회로 분석 시스템 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20080133185A1 (en) | 2008-06-05 |
US8095351B2 (en) | 2012-01-10 |
WO2006100757A1 (ja) | 2006-09-28 |
JPWO2006100757A1 (ja) | 2008-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4450751B2 (ja) | メッシュモデル作成方法、シミュレーション装置及びプログラム | |
JP4719657B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
JP4401135B2 (ja) | 解析モデル作成装置 | |
JP5644606B2 (ja) | メッシュ数予測方法、解析装置及びプログラム | |
JP4879163B2 (ja) | モデリング方法及び装置、プログラム及び記憶媒体 | |
JP6544407B2 (ja) | 情報処理装置、その制御方法、及びプログラム | |
JP5141050B2 (ja) | 設計方法及びプログラム | |
CN102177518A (zh) | 实现有限元模型的方法和设备 | |
US8185864B2 (en) | Circuit board analyzer and analysis method | |
US20120022833A1 (en) | Library for electric circuit simulation, recording medium storing it, and library generation system | |
JP5056079B2 (ja) | 設計方法及びプログラム | |
JP5570190B2 (ja) | 形状簡略化装置、形状簡略化方法及びプログラム | |
US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
JP4614094B2 (ja) | 共振周波数算出装置および共振周波数算出方法 | |
JP4701145B2 (ja) | 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム | |
JP3960760B2 (ja) | 電磁波解析処理装置、電磁波解析方法、および電磁波解析処理プログラム | |
JP4489468B2 (ja) | プリント基板の設計装置におけるクリアランス距離測定方法、プリント基板の設計装置におけるクリアランス距離測定装置、プログラムおよびコンピューター読み取り可能な記録媒体 | |
JP5668394B2 (ja) | 設計チェックプログラム、設計チェック装置及び設計チェック方法 | |
WO2023153072A1 (ja) | 設計支援デバイス、これを備える設計支援装置、及び設計支援方法 | |
JP2004192618A (ja) | レイアウトチェックシステム | |
US20060036421A1 (en) | Electromagnetic field simulator, medium for storing electromagnetic field simulation program, and electromagnetic field simulation method | |
JP4868412B2 (ja) | 解析装置、解析方法、解析プログラムおよび解析プログラムが格納された記録媒体 | |
JP6554874B2 (ja) | 解析方法、解析プログラム、および解析装置 | |
JP6164096B2 (ja) | 解析支援装置、および解析支援方法 | |
JP2007304952A (ja) | 解析モデル作成プログラム、解析プログラム、解析結果抽出プログラム、解析モデル作成装置、解析装置、解析結果抽出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |