JP2004192618A - レイアウトチェックシステム - Google Patents
レイアウトチェックシステム Download PDFInfo
- Publication number
- JP2004192618A JP2004192618A JP2003389928A JP2003389928A JP2004192618A JP 2004192618 A JP2004192618 A JP 2004192618A JP 2003389928 A JP2003389928 A JP 2003389928A JP 2003389928 A JP2003389928 A JP 2003389928A JP 2004192618 A JP2004192618 A JP 2004192618A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layout
- value
- bypass capacitor
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 レイアウトチェックシステム1は、電源ピンと電源間のインピーダンスに相当する値であるZ1及び当該電源ピンとバイパスコンデンサ間のインピーダンスに相当する値であるZ2を算出するための基礎となる諸情報を記憶部13に記憶されているレイアウトデータから抽出するデータ抽出部121と、抽出された前記諸情報に基づいて、Z1及びZ2を算出する算出部122と、算出されたZ1とZ2の大きさを比較して、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっているかどうかを判定する判定部123と、判定部123により否定的な判定がなされた場合、エラー情報を出力するエラー情報出力部124を備える。
【選択図】 図1
Description
高速ICは、高速にスイッチング動作を行うことにより、電源電圧に高周波変動を生じさせ、不要輻射ノイズを放出する。そのため、高速ICを搭載するPCBには、高速ICの電源ピンの近傍にバイパスコンデンサを配置するのが一般的である。
PCBに搭載する各種部品の配置や配線パターン等のレイアウトは、一般的に、レイアウト設計者がCADシステムを用いて作成するレイアウトデータによって定義される。そのレイアウトデータの作成において、バイパスコンデンサが有効に機能しないレイアウトミスが発生することがある。
本チェックシステムは、プリント基板上に仮設計された配線の配線構造が、予め用意されているいくつかのエラー条件、すなわち、バイパスコンデンサが有効に機能しない条件のうちのいずれかに合致した場合、エラーであるとして、当該エラーに対する対策指示(以下、エラー対策指示と呼ぶ。)を表示することを特徴としている。
例えば、バイパスコンデンサと高速ICの電源ピンの配線経路間以外の、当該電源ピンが接続された配線上に電源ビアが存在する場合、バイパスコンデンサが有効に機能しなくなることがある。
また、上述のチェックシステムでは、バイパスコンデンサと高速ICの電源ピンとが接続されている電源パターンの経路間にビアが存在する場合に、エラー対策指示を表示していたが、必ずしもエラーとは言えない場合がある。
また、前記電源ピンと前記バイパスコンデンサが接続されている配線上に、電源ビアが設けられている場合、前記算出手段は、前記レイアウトデータに基づいて、前記電源ピンと前記電源ビア間の最短配線距離である第1の値と、当該電源ピンと前記バイパスコンデンサ間の最短配線距離である第2の値を算出するとしてもよい。
また、前記レイアウトデータには、配線が線であるか面であるかを識別する配線種別情報、面の配線については、面積サイズを示すサイズ情報が含まれ、前記記憶手段は規定値を記憶しており、前記レイアウトチェックシステムは更に、前記配線種別情報に基づいて、前記電源ピンと前記コンデンサ間を接続する配線が、面の配線であるかどうかを解析する解析手段と、前記解析の結果、前記電源ピンと前記コンデンサ間を接続する配線が面の配線であることが判明した場合、前記サイズ情報を参照して、当該面の配線の面積サイズが、記憶されている規定値以下であるかどうかを判定し、規定値以下の場合、当該面の配線を特定電源プレーンであると判定する電源プレーン判定手段とを備え、前記電源プレーン判定手段により、前記電源ピンと前記コンデンサ間を接続する面の配線が特定電源プレーンであると判定された場合に、前記解析手段は、更に、前期レイアウトデータに基づいて、前記特定電源プレーンと電源とが前記バイパスコンデンサを介することなく接続されているかどうかを解析し、その結果、当該特定電源プレーンと電源とが前記バイパスコンデンサを介することなく接続されていることが判明した場合、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっていないと判定するとしてもよい。
<実施の形態1>
<概要>
実施の形態1のレイアウトチェックシステムは、PCBのレイアウト設計に用いられるCADシステムであり、レイアウト設計者は、本システムを用いてレイアウトデータを作成する。
図1は、実施の形態1のレイアウトチェックシステムの機能構成を表す図である。
レイアウトチェックシステム1は、データ入力部9、コマンド入力部10、レイアウトデータ作成部11、レイアウトチェック部12、記憶部13、表示部14等の機能部から構成される。なお、本発明の特徴を説明する上で必要としない機能については説明を省略する。
データ入力部9は、回路図設計CAD装置等を用いて作成された回路図データの入力を受け付ける。受け付けた回路図データは、記憶部13に記憶される。
PCB情報は、PCBの層の構成、寸法、及びPCBを構成する材質の電気特性等の情報である。
部品情報は、PCBに搭載される各部品を識別する部品番号、部品の形状を識別する部品形状、部品の種類を識別する部品種別、部品の配置位置を示す部品基準座標、部品が配置される面を識別する部品配置面、及び部品の電気特性等の情報である。
ネット情報は、各部品の各端子間の接続関係を識別するネット名、接続端子番号等を含む情報である。
配線情報は、配線が面であるか線であるかを識別する情報、ビアの座標、配線の幅、配線の厚み、配線が線である場合は、配線の始点/終点座標、配線層等の情報を含み、配線が面である場合は、構成点数、構成点座標、塗りつぶし属性等の情報である。
レイアウトチェック部12は、CADアプリケーションプログラムの実行中にレイアウトチェックコマンドをコマンド入力部10が受け付けることにより機能し、レイアウトデータ作成部11において作成されたレイアウトデータによって定義されるPCBのレイアウトが、当該PCB上に配置されるバイパスコンデンサを有効に機能させるレイアウトになっているかどうかをチェックするレイアウトチェック処理を行う。
データ抽出部121は、記憶部13に記憶されているレイアウトデータのうち、上述のチェックを行うのに必要な諸情報を抽出し、同じ電源パターンに接続されている電源ピンとバイパスコンデンサの組合わせを特定する。諸情報の詳細については後述する。
インピーダンスに相当する値については後述する。
判定部123は、算出されたZ1とZ2の大小を比較し、Z1の方がZ2より小さければ、エラーであると判定する。
表示部14は、ディスプレイ装置であって、各種情報を表示する。例えば、作成されたPCBのレイアウト図や、エラー情報出力部124から出力されたエラー情報等を表示する。
図2は、レイアウトチェック処理のレイアウトチェック対象となるPCBレイアウトの一例を表した図である。
同図のPCBレイアウトには、表層に高速IC201、バイパスコンデンサ202、バイパスコンデンサ203、バイパスコンデンサ204、バイパスコンデンサ205が配置されており、図示していないが、下層に電源プレーン、グランドプレーンが配置されている。
高速IC201は、電源ピン2001、電源ピン2002、電源ピン2003、グランドピン2004の他、各種端子を有する。
電源パターン302に設けられた電源ビア3002、電源パターン303に設けられた電源ビア3003、電源パターン305に設けられた電源ビア3004は、他層に設けられた電源プレーンと接続している。
図3は、図2で表したPCBレイアウトのPCBを電源パターン302で分断した場合の断面を模式的に表した図である。同図は、グランドビア3005がグランドプレーン4001に接続されていることと、電源ビア3002が電源プレーン4002に接続されていることを表している。
Z1及びZ2は、電源パターンの単位長あたりのキャパシタンスc[F/m]及びインダクタンスl[H/m]、電源ピンと電源間の距離、電源ピンとバイパスコンデンサ間の距離から求めることができる。
マイクロストリップライン構造の場合、電源パターンの幅(w)、誘電体の厚み(h)、誘電体の比誘電率(εr)等の情報と下記の数式を用いることで、電源パターンの単位長あたりのキャパシタンスc[F/m]及びインダクタンスl[H/m]、電源パターンの特性インピーダンスZ[Ω]を求めることができる。
また、ストリップライン構造の場合、電源パターンの幅(w)、電源パターンの厚み(t)、誘電体の厚み(H)、誘電体の比誘電率(εr)等の情報と下記の数式を用いることで、電源パターンの単位長あたりのキャパシタンスc[F/m]及びインダクタンスl[H/m]、そして、電源パターンの特性インピーダンスZ[Ω]を求めることができる。
まず、ステップS1において、データ抽出部121は、チェック対象の電源ピンについてピン番号、端子座標、接続配線のネット名から成る電源ピンリスト情報と、チェック対象のバイパスコンデンサについて部品番号、部品座標、接続配線のネット名から成るバイパスコンデンサリスト情報と、配線を識別するネット名、配線が線の配線か面の配線かを識別する配線種別情報、配線に設けられたビアの位置を示すビア座標、配線の幅を示す配線幅情報、配線の始点を示す始点座標、配線の終点を示す終点座標、配線が設けられている基板層を示す配線階層番号等から成る配線情報を記憶部13から抽出する。
次に、抽出した電源ピンのリスト情報の中の1個の電源ピンと(ステップS2)、抽出したバイパスコンデンサのリスト情報の中の1個のバイパスコンデンサに注目し(ステップS3)、注目した電源ピンとバイパスコンデンサが同じ電源パターンに接続されているかどうかを判定する(ステップS4)。係る判定はネット名が同じかどうかを見て判定している。
ステップS5において、算出部122は、電源ピンと電源間のインピーダンスに相当する値Z1を算出し、続いて、ステップS6において、電源ピンとバイパスコンデンサ間のインピーダンスに相当する値Z2を算出する。なお、電源プレーン上のインピーダンスは非常に小さいので、電源ピンと電源間に電源プレーンが介在する場合、電源ピンから電源プレーンまでを繋ぐ電源パターン間のインピーダンスに相当する値をZ1として算出する。
Z1の方がZ2より大きければ(ステップS7:NO)、ステップS9に進む。
注目した電源ピンと、抽出されたバイパスコンデンサのリスト情報にある全てのバイパスコンデンサとの接続関係が全てチェックされた場合(ステップS9:YES)、ステップS10に進み、そうでない場合(ステップS9:NO)、ステップS3に戻り、別のバイパスコンデンサに注目する。
ステップS8において、一つでもエラー判定がなされている場合、チェックしたレイアウトは、バイパスコンデンサを有効に機能させるレイアウトとなっていない旨を示すエラー情報を出力し(ステップS11)、レイアウトチェック処理を終了する。
ここで、具体的なレイアウトチェック処理の一例として、図2に示したPCBレイアウトのレイアウトチェック処理について説明する。
既に述べたように、図2に示したPCBレイアウト上のすべての電源パターンの幅及び厚みは同じであるため、電源パターン上の2点間のインピーダンスは距離に比例する値となる。
まず、データ抽出部121によって抽出される諸情報について説明する。
図8は、データ抽出部121によって抽出された電源ピンのリスト情報の一例を示す図である。
図9は、データ抽出部121によって抽出されたバイパスコンデンサのリスト情報の一例を示す図である。
図9に示すリスト情報900には、抽出された各バイパスコンデンサの部品番号、 バイパスコンデンサの配置座標、バイパスコンデンサが接続している配線を識別するネット名が記されている。
同図の配線情報1000には、配線を識別する配線識別名、ネットを識別するネット名、配線が線の配線か面の配線かを識別する配線種別情報、配線に設けられたビアの位置を示すビア座標、配線の幅を示す配線幅情報、配線の始点を示す始点座標、配線の終点を示す終点座標、配線が設けられている基板層を示す配線層番号等の情報が記されている。
以下に、同じネット名の電源パターンに接続されている電源ピンとバイパスコンデンサの組み合わせ((1)〜(4)の組み合わせ)に対して行われるZ1、Z2の算出及び、算出されたZ1、Z2の大小の比較による判定例について説明する。
(1)電源パターン301に接続されている電源ピン2001とバイパスコンデンサ202の場合
算出部122は、電源ピン2001と電源間の最短配線距離L1及び電源ピン2001とバイパスコンデンサ202間の最短配線距離L2を、座標情報に基づいて算出する。
lの値は、電源ピン2001の端子座標(99,99)と電源ビア3001のビア座標(101,99)から、l=101−99=2である。
よって、L1=l+m=2+8=10である。
また、L2の値は、電源ピン2001の端子座標(99,99)とバイパスコンデンサの部品座標(105,99)から、L2=105−99=6である。
(2)電源パターン302に接続されている電源ピン2002とバイパスコンデンサ203の場合
算出部122は、電源ピン2002と電源ビア3002間の最短配線距離L3及び電源ピン2002とバイパスコンデンサ203間の最短配線距離L4を、座標情報に基づいて算出する。
L4の値は、電源ピン2002の端子座標(99,93)とバイパスコンデンサ203の部品座標(105,93)から、L4=105−99=6である。
判定部123は、L3=Z1=3、L4=Z2=6としてZ1とZ2の大小を比較し、Z1の方がZ2より小さいので、エラーと判定する。
(3)電源パターン303及び電源パターン304に接続されている電源ピン2003とバイパスコンデンサ204の場合
算出部122は、電源ピン2003と電源ビア3003間の最短配線距離L5及び電源ピン2003とバイパスコンデンサ204間の最短配線距離L6を、座標情報に基づいて算出する。
hの値は、電源パターン304の始点座標(97,87)と終点座標(97,81)からh=87−81=6である。
また、iの値は、電源パターン303の始点座標(97,81)と電源ビア3003のビア座標(100,81)から、i=100−97=3である。
L6の値は、電源ピン2003の端子座標(97,87)とバイパスコンデンサ204の部品座標(97,80)から、L6=87−80=7である。
判定部123は、L5=Z1=9、L6=Z2=7としてZ1とZ2の大小を比較し、Z1の方がZ2より大きいので、エラーと判定しない。
(4)電源パターン303及び電源パターン304に接続されている電源ピン2003とバイパスコンデンサ205の場合
算出部122は、電源ピン2003と電源ビア3003間の最短配線距離L5及び電源ピン2003とバイパスコンデンサ205間の最短配線距離L7を、座標情報に基づいて算出する。
L7の値は、電源パターン304の始点から終点までの配線距離hと、電源パターン303の始点から終点までの配線距離jを足した長さである。
hは先ほど算出したとおりで、h=6である。
jの値は、電源パターン303の始点座標(97,81)と終点座標(103,81)からj=103−97=6である。
判定部123は、L5=Z1=9、L7=Z2=12としてZ1とZ2の大小を比較し、Z1の方がZ2より小さいので、エラーと判定する。
<変形例>
上述したレイアウトチェックシステム1の判定部123は、電源ピンと電源間のインピーダンスに相当する値Z1と、電源ピンとバイパスコンデンサ間のインピーダンスに相当する値Z2の値の大小を比較していたが、Z1のZ2に対する比の値すなわち、Z1/Z2と、閾値とを比較してレイアウトの判定を行ってもよい。
電源パターン及びバイパスコンデンサのインピーダンスは、周波数に応じて変化する。同図に示すように、Z1及びZ2は、13MHz付近で大小関係が逆転し、32MHz以上では、Z1はZ2の10分の1以下の大きさになっている。
Z1/Z2の値が0.1以下となる場合、エラーであると判定するように仕様で規定した場合、判定部123は、周波数が32MHz以上であれば、Z1/Z2の値が0.1以下となるのでエラーと判定する。
また、判定は基本周波数のn次高調波(nは正の整数)までを考慮して決定するようにしてもよい。この場合、少なくとも5次高調波まで考慮すべきであり、基本周波数が10MHzの回路の場合、5次高調波は50MHzとなり、50MHzにおいて、Z1/Z2<0.1であるので、判定部123は、チェックしたレイアウトは、エラーであると判定する。
<実施の形態2>
<概要>
実施の形態2のレイアウトチェックシステムは、実施の形態1で説明したレイアウトチェックシステム1のレイアウトチェック部12に、新たな機能を追加したものであり、追加した機能以外は、実施の形態1と同様である。
従来のチェックシステムでは、「電源島」を有するPCBのレイアウトが、「電源島」と接続される高速ICから生じる不要輻射ノイズを抑えるべく、「電源島」の周囲に配置されるバイパスコンデンサを有効に機能させるレイアウトになっているかどうかについてチェックしていなかった。
1、高速ICの電源ピンが接続されている電源パターンが主要電源プレーンである場合、エラーであると判定する。
2、高速ICの電源ピンが接続されている電源パターンが「電源島」である場合、「電源島」と主要電源プレーンをバイパスコンデンサを介さずに接続する配線が存在するかどうかを解析し、そのような配線が存在すれば、エラーであると判定する。
上述したように実施の形態2のレイアウトチェックシステムは、レイアウトチェック部のみが実施の形態1のレイアウトチェックシステム1と異なるので、異なる点であるレイアウトチェック部についてのみ説明する。
図13は、実施の形態2のレイアウトチェック部の機能構成を示した図である。
接続情報解析部126は、データ抽出部121において注目した電源ピンが接続されている電源パターンが、面の配線であるかどうかを解析する。係る解析を行うために、接続情報解析部126は、配線情報を参照する。
電源島判定部125は、接続情報解析部126において、注目した電源ピンが接続されている電源パターンが面の配線、すなわち、電源プレーンであることが判明した場合に、当該電源プレーンの面のサイズが閾値以下であるかどうかを配線情報から確認する。
<PCBレイアウトの一例>
図14は、レイアウトチェック処理のレイアウトチェック対象となる、「電源島」を有するPCBレイアウトの一例を表した図である。
同図に描かれている太線は電源パターンを、白丸は他層に存在する電源プレーンと接続する電源ビアを、斜線の丸は他層のグランドプレーンと接続するグランドビアを表している。
なお、制御信号用の配線パターンについては表示を省略している。
<動作>
次に、レイアウトチェック部12Aが行うレイアウトチェック処理について説明する。
実施の形態1で説明したレイアウトチェック処理のステップS2までは同じであり、ステップS2から図15に示すステップS12に進む。
「電源島」と主要電源プレーンをバイパスコンデンサを介さずに接続する配線が存在する場合(ステップS16:YES)、エラーであると判定し(ステップS17)、そのような配線が存在しない場合(ステップS16:NO)、ステップS5に進む。
図11に示すPCBレイアウトをレイアウトチェック処理した場合、ステップS16において、接続情報解析部126が行う解析により、「電源島」1102と主要電源パターン1101をバイパスコンデンサを介さずに直接接続する電源パターン351が検出されるので、エラーと判定される。
<補足>
なお、本発明は上記実施の形態及び変形例に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
(1)実施の形態1で説明したレイアウトチェック処理は、ある電源ピン(第1電源ピンとする。)とあるバイパスコンデンサ(第1バイパスコンデンサとする。)の接続関係においてエラー判定があった場合でも、別の電源ピンと第1バイパスコンデンサの接続関係をチェックしているが、第1電源ピンと第1バイパスコンデンサの接続関係のチェックにおいてエラーと判定されれば、それ以降、第1バイパスコンデンサをチェック対象から外して、レイアウトチェック処理を高速化するようにしても良い。
(2)実施の形態1では、チェックの対象となる部品の電源ピンを、高速ICの電源ピンとして説明したが、コネクタや使用者の指定した部品の電源ピンをチェック対象としても良い。
(3)チェック対象のバイパスコンデンサは、コンデンサのインピーダンス特性を考慮して、高周波用バイパスコンデンサと低周波用バイパスコンデンサに分けてチェック対象を選別して抽出するようにしても良い。
(4)実施の形態1では、エラー情報を表示部14に出力するとしたが、出力先は記憶部13であってもよいし、レイアウトチェックシステム1がネットワークに接続されていれば、出力先をネットワークに接続されている他の外部機器としても良い。
(5)実施の形態1では、電源ピンと電源ビア間の配線経路距離をZ1として、また電源ピンとバイパスコンデンサ間の配線距離をZ2として比較し、Z1<Z2であれば、エラーと判定していたが、Z1+α<Z2となる場合に、エラーであると判定してもよい。この場合の特定値αは使用者が入力した値を用いても良いし、システムの規定値でも良い。
(6)本発明は、上述したレイアウトチェック処理の各手順(図5、図6、図7及び図15に示した手順等)を含むレイアウトチェック方法であるとしてもよいし、レイアウトチェック処理をコンピュータに行わせるプログラムであるとしてもよい。また、前記プログラムからなるデジタル信号であるとしてもよい。
(7)本発明は、前記プログラム又は前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、CD―ROM、MO、DVD、DVD−ROM、DVD−RAM、BD(Blu−ray Disc)、半導体メモリ等に記録したものとしてもよい。
(8)本発明は、前記プログラム又は前記デジタル信号を、電気通信回線、無線又は有線通信回線、インターネット等のネットワークを経由して伝送するものとしてもよい。
(9)本発明は、前記プログラム又は前記デジタル信号を前記記録媒体に記録して移送することにより、又は前記制御プログラム又は前記デジタル信号を前記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにおいて実施するものとしてもよい。
9 データ入力部
10 コマンド入力部
11 レイアウトデータ作成部
12、12A レイアウトチェック部
13 記憶部
14 表示部
121 データ抽出部
122 算出部
123 判定部
124 エラー情報出力部
125 電源島判定部
126 接続情報解析部
Claims (7)
- プリント配線基板上の電源、電源ピンを備えた部品及びバイパスコンデンサのレイアウトを定義するレイアウトデータをチェックするレイアウトチェックシステムであって、
前記電源ピンと前記電源間のインピーダンスに相当する値である第1の値及び当該電源ピンと前記バイパスコンデンサ間のインピーダンスに相当する値である第2の値を算出するための基礎となる情報を含む前記レイアウトデータを記憶する記憶手段と、
記憶されている前記レイアウトデータに基づいて、前記第1の値及び前記第2の値を算出する算出手段と、
算出された前記第1の値と前記第2の値の大きさを比較して、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっているかどうかを判定する判定手段と、
前記判定手段により否定的な判定がなされた場合、エラー情報を出力する出力手段とを備える
ことを特徴とするレイアウトチェックシステム。 - 前記算出手段は、前記レイアウトデータに基づいて、前記電源ピンと前記電源間の最短配線距離である第1の値と、当該電源ピンと前記バイパスコンデンサ間の最短配線距離である第2の値を算出し、
前記判定手段は、前記第1の値が前記第2の値より小さければ、前記レイアウトは、前記バイパスコンデンサを有効に機能させるレイアウトとなっていないと判定する
ことを特徴とする請求項1記載のレイアウトチェックシステム。 - 前記電源ピンと前記バイパスコンデンサが接続されている配線上に、電源ビアが設けられている場合、
前記算出手段は、前記レイアウトデータに基づいて、前記電源ピンと前記電源ビア間の最短配線距離である第1の値と、当該電源ピンと前記バイパスコンデンサ間の最短配線距離である第2の値を算出する
ことを特徴とする請求項2記載のレイアウトチェックシステム。 - 前記記憶手段は閾値を記憶しており、
前記判定手段は、記憶されている閾値と、前記第1の値に対する前記第2の値の比の値との大きさを比較して、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっているかどうかを判定する
ことを特徴とする請求項1記載のレイアウトチェックシステム。 - 前記レイアウトデータには、配線が線であるか面であるかを識別する配線種別情報、面の配線については、面積サイズを示すサイズ情報が含まれ、
前記記憶手段は規定値を記憶しており、
前記レイアウトチェックシステムは更に、
前記配線種別情報に基づいて、前記電源ピンと前記コンデンサ間を接続する配線が、面の配線であるかどうかを解析する解析手段と、
前記解析の結果、前記電源ピンと前記コンデンサ間を接続する配線が面の配線であることが判明した場合、前記サイズ情報を参照して、当該面の配線の面積サイズが、記憶されている規定値以下であるかどうかを判定し、規定値以下の場合、当該面の配線を特定電源プレーンであると判定する電源プレーン判定手段とを備え、
前記電源プレーン判定手段により、前記電源ピンと前記コンデンサ間を接続する面の配線が特定電源プレーンであると判定された場合に、前記解析手段は、更に、前期レイアウトデータに基づいて、前記特定電源プレーンと電源とが前記バイパスコンデンサを介することなく接続されているかどうかを解析し、その結果、当該特定電源プレーンと電源とが前記バイパスコンデンサを介することなく接続されていることが判明した場合、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっていないと判定する
ことを特徴とする請求項1記載のレイアウトチェックシステム。 - プリント配線基板上の電源、電源ピンを備えた部品及びバイパスコンデンサのレイアウトを定義するレイアウトデータをチェックするためのレイアウトチェック方法であって、
前記電源ピンと前記電源間のインピーダンスに相当する値である第1の値及び当該電源ピンと前記バイパスコンデンサ間のインピーダンスに相当する値である第2の値を算出するための基礎となる情報を含むレイアウトデータを取得する取得ステップと、
前記レイアウトデータに基づいて、前記第1の値及び前記第2の値を算出する算出ステップと、
算出された前記第1の値と前記第2の値の大きさを比較して、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっているかどうかを判定する判定ステップと、
前記判定ステップにおいて否定的な判定がなされた場合、エラー情報を出力する出力ステップとを含む
ことを特徴とするレイアウトチェック方法。 - プリント配線基板上の電源、電源ピンを備えた部品及びバイパスコンデンサのレイアウトを定義するレイアウトデータをチェックするレイアウトチェック処理を、コンピュータに行わせるプログラムであって、
前記レイアウトチェック処理は、
前記電源ピンと前記電源間のインピーダンスに相当する値である第1の値及び当該電源ピンと前記バイパスコンデンサ間のインピーダンスに相当する値である第2の値を算出するための基礎となる情報を含むレイアウトデータを取得する取得ステップと、
前記レイアウトデータに基づいて、前記第1の値及び前記第2の値を算出する算出ステップと、
算出された前記第1の値と前記第2の値の大きさを比較して、前記レイアウトが前記バイパスコンデンサを有効に機能させるレイアウトとなっているかどうかを判定する判定ステップと、
前記判定ステップにおいて否定的な判定がなされた場合、エラー情報を出力する出力ステップとを含む
ことを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003389928A JP4283647B2 (ja) | 2002-11-26 | 2003-11-19 | レイアウトチェックシステム |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002342009 | 2002-11-26 | ||
JP2003389928A JP4283647B2 (ja) | 2002-11-26 | 2003-11-19 | レイアウトチェックシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004192618A true JP2004192618A (ja) | 2004-07-08 |
JP4283647B2 JP4283647B2 (ja) | 2009-06-24 |
Family
ID=32774769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003389928A Expired - Fee Related JP4283647B2 (ja) | 2002-11-26 | 2003-11-19 | レイアウトチェックシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4283647B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234853A (ja) * | 2006-03-01 | 2007-09-13 | Matsushita Electric Ind Co Ltd | バイパスコンデンサのチェック方法 |
JP2007299268A (ja) * | 2006-05-01 | 2007-11-15 | Sharp Corp | 基板レイアウトチェックシステムおよび方法 |
JP2012073972A (ja) * | 2010-09-30 | 2012-04-12 | Fujitsu Ltd | 設計チェックプログラム、設計チェック装置及び設計チェック方法 |
US8271925B2 (en) | 2008-12-01 | 2012-09-18 | Nec Corporation | Printed board design system and method including decoupling capacitor arrangement examination unit |
CN117233516A (zh) * | 2023-11-13 | 2023-12-15 | 朗思传感科技(深圳)有限公司 | 一种引脚检测方法和引脚检测装置 |
-
2003
- 2003-11-19 JP JP2003389928A patent/JP4283647B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234853A (ja) * | 2006-03-01 | 2007-09-13 | Matsushita Electric Ind Co Ltd | バイパスコンデンサのチェック方法 |
JP4682873B2 (ja) * | 2006-03-01 | 2011-05-11 | パナソニック株式会社 | バイパスコンデンサのチェック方法およびそのチェック装置 |
JP2007299268A (ja) * | 2006-05-01 | 2007-11-15 | Sharp Corp | 基板レイアウトチェックシステムおよび方法 |
JP4575326B2 (ja) * | 2006-05-01 | 2010-11-04 | シャープ株式会社 | 基板レイアウトチェックシステムおよび方法 |
US8271925B2 (en) | 2008-12-01 | 2012-09-18 | Nec Corporation | Printed board design system and method including decoupling capacitor arrangement examination unit |
JP2012073972A (ja) * | 2010-09-30 | 2012-04-12 | Fujitsu Ltd | 設計チェックプログラム、設計チェック装置及び設計チェック方法 |
CN117233516A (zh) * | 2023-11-13 | 2023-12-15 | 朗思传感科技(深圳)有限公司 | 一种引脚检测方法和引脚检测装置 |
CN117233516B (zh) * | 2023-11-13 | 2024-03-01 | 朗思传感科技(深圳)有限公司 | 一种引脚检测方法和引脚检测装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4283647B2 (ja) | 2009-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2531282B2 (ja) | クロスト―ク検証装置 | |
JP5407632B2 (ja) | プリント基板試験支援装置、プリント基板試験支援方法、及びプリント基板試験支援プログラム | |
US7962320B2 (en) | Method, apparatus and program for creating a power pin model of a semiconductor integrated circuit | |
US8832637B2 (en) | Support apparatus and information processing method thereof | |
US20110023005A1 (en) | Wiring design assisting apparatus, wiring design assisting method, and computer-readable information recording medium | |
US20080109773A1 (en) | Analyzing Impedance Discontinuities In A Printed Circuit Board | |
US7117459B2 (en) | Layout check system | |
JP2010262338A (ja) | 電磁流分布処理装置、電磁流分布処理方法、及び電磁流分布処理プログラム | |
JP4283647B2 (ja) | レイアウトチェックシステム | |
JP4651284B2 (ja) | プリント基板のリターン経路チェック方法およびプリント基板のパターン設計cad装置 | |
US7975253B2 (en) | Power supply noise analysis model generating method and power supply noise analysis model generating apparatus | |
JP2008152711A (ja) | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム | |
US20040225487A1 (en) | Power supply noise analysis model generator, power supply noise analysis model generation method, and power supply noise analysis model generation program | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JPH1097560A (ja) | コンピュータ支援設計システム | |
JP2002064279A (ja) | 多層回路基板の検証方法、設計方法、それらの装置および記録媒体 | |
JP2001092874A (ja) | プリント基板設計装置 | |
JP2007299268A (ja) | 基板レイアウトチェックシステムおよび方法 | |
JP5253244B2 (ja) | プリント基板設計支援プログラム、方法及び装置 | |
JP2003216680A (ja) | プリント基板cadにおけるクリアランスチェック方法及びコンピュータプログラム | |
JP2008276612A (ja) | 回路設計装置及び方法並びにプログラム | |
JP2001067390A (ja) | プリント基板設計装置 | |
JP2008242724A (ja) | シミュレーション装置、シミュレーションプログラム、シミュレーションプログラムが格納された記録媒体およびシミュレーション方法 | |
US8204722B2 (en) | Simulation apparatus, simulation method, and simulation program | |
JP2011128817A (ja) | プリント基板設計支援プログラムおよび支援方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |