KR100445058B1 - 반도체장치의게이트산화막형성방법 - Google Patents

반도체장치의게이트산화막형성방법 Download PDF

Info

Publication number
KR100445058B1
KR100445058B1 KR1019970029050A KR19970029050A KR100445058B1 KR 100445058 B1 KR100445058 B1 KR 100445058B1 KR 1019970029050 A KR1019970029050 A KR 1019970029050A KR 19970029050 A KR19970029050 A KR 19970029050A KR 100445058 B1 KR100445058 B1 KR 100445058B1
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
gas
oxide layer
semiconductor device
Prior art date
Application number
KR1019970029050A
Other languages
English (en)
Other versions
KR19990004890A (ko
Inventor
최병대
박동수
홍병섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970029050A priority Critical patent/KR100445058B1/ko
Publication of KR19990004890A publication Critical patent/KR19990004890A/ko
Application granted granted Critical
Publication of KR100445058B1 publication Critical patent/KR100445058B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 장치의 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
게이트 산화막을 구비하는 반도체 장치에 있어서, 반도체 기판과 게이트 산화막과의 상호 접촉 특성을 향상시키고자 함.
3. 발명의 해결 방법의 요지
반도체 기판 상에 열 산화막을 형성하고, 그 상부에 화학 기상 증착 방법으로 게이트 산화막을 형성하여, 게이트 산화막과 반도체 기판과의 상호 접촉 특성을 향상시킨다.
4. 발명의 중요한 용도
반도체 장치 제조 공정에 이용됨.

Description

반도체 장치의 게이트 산화막 형성방법{METHOD FOR FORMING GATE OXIDE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 장치 제조 공정 중 게이트 산화막 형성 기술에 관한 것이다.
일반적으로 게이트 산화막 형성 공정은 열산화(고온의 산소 분위기에서 실리콘을 산화시키는 방식) 공정을 통해 실리콘 기판 표면에 실리콘 산화막(SiO2)을 형성한다. 열산화 공정은 막의 두께 조절이 용이하여 고집적 소자에서 적용하고 있는 기본적인 산화 방식이다. 모스 트랜지스터의 게이트 산화막은 통상 100Å 내지 500Å의 두께를 갖는다.
일반적인 모스 트랜지스터의 형성 방법을 간략히 보면, 실리콘 기판 위에 게이트 산화막을 성장시키고, 그 상부에 게이트 전극용 폴리실리콘층을 증착한다. 이후 게이트 전극용 마스크를 사용한 사진 식각 공정을 실시하여 게이트 전극을 패터닝하고, 소스 및 드레인 영역에 불순물 이온주입을 실시하는 과정을 수행한다.
한편, 반도체 장치의 고집적화에 따른 디자일 룰의 축소와 고속 동작 요구에 부응하기 위하여 보다 얇은 두께의 게이트 산화막이 요구되고 있다.
종래의 게이트 산화막 형성 공정은, 우선 확산로(furnace) 내에 실리콘 웨이퍼를 로딩하기 전에 확산로 내의 대기를 퍼지하기 위하여 질소(N2) 가스를 흘려준다.
그리고, 웨이퍼를 확산로 내에 로딩할 때에도 역시 질소 가스를 흘려준다.
이후, O2가스 또는 N2O 가스 등의 산화 가스를 확산로 내에 공급하여 열산화를 수행한다.
상기와 같이 종래의 게이트 산화 공정에서는 열산화 단계 이전에 퍼지 가스로 질소(N2) 가스를 사용하고 있는데, 자연 산화막에 대한 억제력이 떨어져 소자 특성을 열화시키는 문제점이 있었다.
또한, 상기와 같은 열산화 방식에 따라 형성된 게이트 산화막은 기판으로부터의 불순물 확산에 대한 배리어 특성이 떨어져 소자 특성이 열화되는 문제점이 있었다.
전술한 바와 같은 문제점을 해결하기 위하여 제안된 본 발명은, 소자 특성을 개선할 수 있는 반도체 장치의 게이트 산화막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 모스 트랜지스터 제조 공정을 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 열산화막
13 : 화학기상증착 산화막 14 : 폴리실리콘막
상기와 같은 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 실리콘 기판 표면에 열산화 방식으로 제1 게이트 산화막을 성장시키는 단계; N2O 가스 및 SiH4가스를 사용하여 상기 제1 게이트 산화막 상에 화학기상증착 방식으로 제2 게이트 산화막을 증착하는 단계; 및 아르곤 가스 및 N2O 가스 분위기에서 상기 제2 게이트 산화막에 대해 열처리를 수행하는 단계를 포함하는 반도체 소자의 게이트 산화막 형성방법이 제공된다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
먼저, 도 1a 내지 도 1c는 본 발명의 일실시예에 따른 모스 트랜지스터의 제조 공정을 나타낸 단면도이다.
먼저, 도1a에 도시된 바와 같이, 실리콘 기판(11) 표면에 열산화막(12)을 성장시킨다. 이때, 자연 산화막의 성장을 억제하고자 확산로 내로의 대기 유입을 차단하기 위해 퍼지박스(purge box)를 이용하여 이 박스 내로 아르곤 가스를 흘려주는 공정을 실시하며, 또한 실리콘 기판을 확산로 내로 로딩하는 동안에도 아르곤 가스를 흘려주어 자연 산화막 형성을 막을 수 있다. 한편, 열산화막(12)은 O2혹은 N2O 가스를 산화 가스로 사용하여 성장시키며, 그 두께가 20Å를 넘지 않도록 한다.
다음으로, 도1b에 도시된 바와 같이, 열산화막(12) 상에 화학기상증착 산화막(13)을 증착한다. 여기서 화학기상증착 산화막(13)은 SiH4가스 및 N2O 가스를 사용한 화학기상증착법으로 증착하고, 이후 아르곤 가스 분위기의 900℃ 이상으로 램프 업한 후 N2O 가스 및 아르곤 가스 분위기에서 어닐링(Annealing)을 수행한다.
마지막으로, 도 1c에 도시된 바와 같이, 화학기상증착 산화막(13) 상에 게이트 전극용 폴리실리콘막(14)을 증착한다.
이후, 폴리실리콘막(14)을 패터닝하여 게이트 전극을 형성하고, 소스/드레인 이온주입을 실시하면, 모스 트랜지스터 제조가 완료된다.
SiH4가스 및 N2O 가스를 사용하여 증착된 화학기상증착 산화막(13)은 열산화막(12)에 비해 밀도가 조금 낮다. 그러나, 상기와 같은 열처리를 거치면서 막의 밀도가 증가하고 질화작용에 의해 캐패시턴스가 증가하여 얇은 두께를 가지면서도 불순물에 대한 배리어 특성은 오히려 증가하게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 열산화막의 두께를 최소화하면서 불순물 확산에 대한 배리어 특성이 우수한 화학기상증착 산화막을 제공함으로써 종래의 기술에 비해 상대적으로 얇은 두께의 게이트 산화막으로도 소자 특성을 확보할 수 있다.

Claims (5)

  1. 실리콘 기판 표면에 열산화 방식으로 제1 게이트 산화막을 성장시키는 단계;
    N2O 가스 및 SiH4가스를 사용하여 상기 제1 게이트 산화막 상에 화학기상증착 방식으로 제2 게이트 산화막을 증착하는 단계; 및
    아르곤 가스 및 N2O 가스 분위기에서 상기 제2 게이트 산화막에 대해 열처리를 수행하는 단계
    를 포함하는 반도체 소자의 게이트 산화막 형성방법.
  2. 제1항에 있어서,
    상기 제1 게이트 산화막의 성장이 이루어지는 퍼니스 내로 상기 실리콘 기판의 로딩이 완료되기 전에 아르곤 가스 퍼지를 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 게이트 산화막 형성방법.
  3. 제1항에 있어서,
    상기 제1 게이트 산화막의 두께는 20Å을 넘지 않도록 성장시키는 것을 특징으로 하는 반도체 장치의 게이트 산화막 형성방법.
  4. 제3항에 있어서,
    상기 제1 게이트 산화막은 O2또는 N2O 가스를 산화 가스로 사용하여 성장시키는 것을 특징으로 하는 반도체 장치의 게이트 산화막 형성방법.
  5. 제1항에 있어서,
    상기 열처리를 수행하는 단계는,
    아르곤 가스 분위기에서 900℃ 이상의 온도로 램프 업하는 단계와,
    N2O 가스 및 아르곤 가스 분위기에서 어닐하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 게이트 산화막 형성방법.
KR1019970029050A 1997-06-30 1997-06-30 반도체장치의게이트산화막형성방법 KR100445058B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029050A KR100445058B1 (ko) 1997-06-30 1997-06-30 반도체장치의게이트산화막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029050A KR100445058B1 (ko) 1997-06-30 1997-06-30 반도체장치의게이트산화막형성방법

Publications (2)

Publication Number Publication Date
KR19990004890A KR19990004890A (ko) 1999-01-25
KR100445058B1 true KR100445058B1 (ko) 2004-11-16

Family

ID=37362287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029050A KR100445058B1 (ko) 1997-06-30 1997-06-30 반도체장치의게이트산화막형성방법

Country Status (1)

Country Link
KR (1) KR100445058B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220451A (ja) * 1985-03-27 1986-09-30 Toshiba Corp 半導体装置の製造方法
JPS62190766A (ja) * 1986-02-18 1987-08-20 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
KR920018980A (ko) * 1991-03-15 1992-10-22 문정환 P형 채널 mosfet 제조방법
KR960002819A (ko) * 1994-06-30 1996-01-26 김주용 반도체소자의 트랜지스터 형성방법
KR960011462A (ko) * 1994-09-08 1996-04-20 프랭크 에이. 오울플링 광 컨넥터 및 그 단면 연마방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220451A (ja) * 1985-03-27 1986-09-30 Toshiba Corp 半導体装置の製造方法
JPS62190766A (ja) * 1986-02-18 1987-08-20 Oki Electric Ind Co Ltd Ｍｏｓ型半導体装置の製造方法
KR920018980A (ko) * 1991-03-15 1992-10-22 문정환 P형 채널 mosfet 제조방법
KR960002819A (ko) * 1994-06-30 1996-01-26 김주용 반도체소자의 트랜지스터 형성방법
KR960011462A (ko) * 1994-09-08 1996-04-20 프랭크 에이. 오울플링 광 컨넥터 및 그 단면 연마방법

Also Published As

Publication number Publication date
KR19990004890A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
US6246095B1 (en) System and method for forming a uniform thin gate oxide layer
US6140187A (en) Process for forming metal oxide semiconductors including an in situ furnace gate stack with varying silicon nitride deposition rate
US5637528A (en) Semiconductor device manufacturing method including dry oxidation
KR100455737B1 (ko) 반도체소자의게이트산화막형성방법
US7160818B2 (en) Semiconductor device and method for fabricating same
US6235654B1 (en) Process for forming PECVD nitride with a very low deposition rate
KR100445058B1 (ko) 반도체장치의게이트산화막형성방법
US7358198B2 (en) Semiconductor device and method for fabricating same
KR100294697B1 (ko) 반도체 소자의 전도성 라인 형성 방법
US20040241948A1 (en) Method of fabricating stacked gate dielectric layer
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR100329745B1 (ko) 알루미나를 사용한 게이트 절연막 형성방법
KR100379533B1 (ko) 반도체소자의 게이트절연막 제조방법
KR101116349B1 (ko) 반도체 소자 및 그의 제조방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100451768B1 (ko) 반도체 소자의 게이트 절연막 형성 방법
KR100343452B1 (ko) 반도체 장치의 유전막 제조방법
KR100390909B1 (ko) 반도체소자의 게더링 방법
JPH07221092A (ja) 半導体装置の製造方法
KR100613098B1 (ko) 반도체 소자의 게이트 산화막 제조 방법
KR0167239B1 (ko) 반도체 소자의 격리막 제조방법
KR100246471B1 (ko) 반도체 장치의 절연막 형성방법
KR20060008039A (ko) 반도체 소자의 게이트 형성방법
JPS61203682A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee