JP4872212B2 - セラミック素子の製造方法 - Google Patents

セラミック素子の製造方法 Download PDF

Info

Publication number
JP4872212B2
JP4872212B2 JP2004363517A JP2004363517A JP4872212B2 JP 4872212 B2 JP4872212 B2 JP 4872212B2 JP 2004363517 A JP2004363517 A JP 2004363517A JP 2004363517 A JP2004363517 A JP 2004363517A JP 4872212 B2 JP4872212 B2 JP 4872212B2
Authority
JP
Japan
Prior art keywords
ceramic
sheet
hole
ceramic sheet
slit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004363517A
Other languages
English (en)
Other versions
JP2006173347A (ja
Inventor
誠志 佐々木
一夫 望月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004363517A priority Critical patent/JP4872212B2/ja
Publication of JP2006173347A publication Critical patent/JP2006173347A/ja
Application granted granted Critical
Publication of JP4872212B2 publication Critical patent/JP4872212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)

Description

本発明は、例えば圧電素子等といったセラミック素子の製造方法に関するものである。
セラミック素子の一つである積層型圧電素子の中には、例えば各々独立に変位可能な複数の個別変位部(活性部)を有すると共に、各個別変位部間に例えば変位を増やすためのスリットを設けたものがある。このような積層型圧電素子を製造する方法としては、例えば特許文献1,2に開示されているものが知られている。
特許文献1に記載の方法は、圧電層と電極層とを交互に積層圧着させて一体化し、これに焼結を施して積層体を形成した後、超音波砥粒加工により積層体にスリット状の孔部を形成するというものである。特許文献2に記載の方法は、電極膜が形成された複数枚の圧電材料グリーンシートを用意し、パンチ及びダイを用いて各グリーンシートに複数のスリットを形成することにより、各グリーンシートに櫛歯を形成すると共に、ストリッパを用いて各グリーンシートを積層して複数の圧電層を形成し、その後で焼成を行うというものである。
特開平8−279631号公報 特再公表2002−70265号公報
しかしながら、上記従来技術においては、以下の問題点が存在する。即ち、特許文献1に記載の方法で採用されている超音波砥粒加工は、研磨剤を使って被加工物を衝撃破砕させる機械的加工である。このため、積層体の焼成後に、超音波砥粒加工により積層体(圧電素子)にスリット状の孔部を形成するときに、圧電素子にマイクロクラックが発生したり、圧電素子中の粒子が脱落することがあり、圧電素子における加工面の強度が低下してしまう。また、特許文献2に記載の方法では、パンチング加工を採用するため、グリーンシートに細長いスリットを形成するのが困難である。また、ダイとグリーンシートとの接触によりグリーンシートに亀裂が入りやすくなるため、圧電素子の強度低下につながる。従って、上記の特許文献1,2に記載の方法では、近年要求されているセラミック素子の小型化及び高集積化に対処することができない。
本発明の目的は、セラミック素子の強度を確保しつつ、セラミック素子における各個別電極間に対応する部位に貫通孔を容易に且つ精度良く形成することができるセラミック素子の製造方法を提供することである。
本発明は、複数の個別電極とコモン電極とを圧電体層を介して交互に積層してなり、圧電体層における個別電極とコモン電極とに挟まれる部分が、電圧を印加したときに変位する活性部として構成され、圧電体層における隣り合う各個別電極間に対応する部位に、積層方向に対して貫通すると共に個別電極の長手方向に沿って延在し、圧電体層の変位を促進させるためのスリット状の貫通孔を有するセラミック素子の製造方法であって、圧電体層を構成すると共に鉛を含有するセラミック材料で形成された第1セラミックシート及び第2セラミックシートを用意する工程と、第1セラミックシートに複数の個別電極を形成すると共に、第2セラミックシートにコモン電極を形成する工程と、第1セラミックシート及び第2セラミックシートにYAGレーザの第2次高調波または第3次高調波のレーザ光を照射することで、貫通孔の一部を構成するためのスリット孔を第1セラミックシート及び第2セラミックシートに形成する工程と、個別電極及びスリット孔が形成された第1セラミックシートとコモン電極及びスリット孔が形成された第2セラミックシートとを各スリット孔同士の位置が合うように積層して、貫通孔を有するセラミック積層体を形成する工程と、貫通孔を有するセラミック積層体を形成した後に、セラミック積層体を焼成する工程とを含むことを特徴とするものである。
このように本発明においては、焼成前の第1セラミックシート及び第2セラミックシートにレーザ光を照射して、セラミック素子の貫通孔の一部を構成するためのスリット孔を形成することにより、例えば焼成後のセラミック積層体に対して超音波砥粒加工を施して貫通孔を形成する場合と異なり、セラミックシートにクラックが発生したり、セラミックシート中の粒子の脱落が生じることは殆ど無い。また、パンチング加工等を用いてセラミックシートにスリット孔を形成する場合と異なり、所望形状のスリット孔の形成が簡単に行える。これにより、例えば多数の個別電極を有する小型のセラミック素子を製造する場合であっても、セラミック素子の機械的強度が確保されると共に、セラミック素子における各個別電極間に対応する部位に所望の貫通孔を容易に且つ精度良く形成することができる。
また、セラミック素子を圧電素子として使用する場合には、圧電層を形成するセラミックシートを、例えばPZT(チタン酸ジルコン酸鉛)等といった鉛を含有するセラミック材料で形成するのが好適とされている。このような鉛を含有するセラミック材料からなるセラミックシートに対して、YAGレーザの第2次高調波または第3次高調波のレーザ光を照射することにより、微細な所望形状のスリット孔を確実に形成することができる。
このとき、YAGレーザの第2次高調波または第3次高調波のレーザ光をQスイッチングにより繰り返し発振させて照射することが好ましい。このようにレーザ光をQスイッチングにより繰り返し発振させることにより、レーザ光の大きな尖頭出力が得られるようになる。このため、セラミックシートの孔部周辺に切削屑が堆積しにくくなると共に、スリット孔のテーパー状の広がりが抑えられるため、微細な所望形状のスリット孔をより精度良く形成することができる。
本発明によれば、セラミック素子の強度を確保しつつ、セラミック素子における各個別電極間に対応する部位に貫通孔を容易に且つ精度良く形成することができる。これにより、近年要求されているセラミック素子の小型化及び高集積化に十分対処することが可能となる。このとき、例えばセラミック素子を圧電素子として使用する場合には、セラミック素子に形成された貫通孔によって、セラミック素子における各個別電極に対応する各活性部の変位量を増大させつつ、各活性部毎の変位量のばらつきを抑えることができる。
以下、本発明に係わるセラミック素子の製造方法の好適な実施形態について、図面を参照して詳細に説明する。
図1は、本発明に係わるセラミック素子の製造方法の一実施形態によって製造されたセラミック素子を示す側断面図である。同図において、本実施形態に係わるセラミック素子は、積層型圧電素子1である。
積層型圧電素子1の内部には、複数の内部個別電極2と、各内部個別電極2に対応する部分(後述する電極パターン部22a,27aに相当)を含む内部コモン電極3とが設けられている。複数の内部個別電極2と内部コモン電極3とは、圧電体層4を介して交互に積層されている。積層型圧電素子1の上面には、複数の内部個別電極2と電気的に接続された複数の外部個別電極5と、内部コモン電極3と電気的に接続された外部コモン電極6とが設けられている。また、積層型圧電素子1において、各内部個別電極2間に対応する圧電体層4の部分には、高さ方向に貫通するスリット状の貫通孔7が形成されている。この貫通孔7は、圧電体層4の変位を促進させる為のものである。
積層型圧電素子1は、図2に示すように、各種電極パターンが設けられた長方形状のセラミックシート8〜12を積層して形成されている。セラミックシート8〜12の寸法は、例えば縦10mm×横30mm×厚さ30μm程度である。
セラミックシート8の上面には、図3に示すように、複数の個別電極パターン13とコモン電極中継パターン14とが形成されている。個別電極パターン13は、マトリクス状(例えば75行4列)に配列されている。コモン電極中継パターン14は、セラミックシート8の一端部に形成されている。また、セラミックシート8には、各個別電極パターン13と電気的に接続された複数のスルーホール15と、コモン電極中継パターン14と電気的に接続されたスルーホール16とが形成されている。さらに、セラミックシート8において、列方向(セラミックシート8の横方向)に隣り合う各個別電極パターン13間には、上記貫通孔7の一部を構成するためのスリット孔17がマトリクス状に形成されている。このスリット孔17は、個別電極パターン13の長手方向に沿って延在している。
セラミックシート9の上面には、図4に示すように、複数の個別電極パターン18とコモン電極中継パターン19とが形成されている。個別電極パターン18は、セラミックシート8上の個別電極パターン13と対応するようにマトリクス状に配列されている。コモン電極中継パターン19は、セラミックシート8上のコモン電極中継パターン14と対応する位置に形成されている。また、セラミックシート9には、コモン電極中継パターン19と電気的に接続されたスルーホール20が形成されている。さらに、セラミックシート9において、列方向に隣り合う各個別電極パターン18間には、スリット孔17と同じ形状を有し上記貫通孔7の一部を構成するためのスリット孔21が形成されている。
セラミックシート10の上面には、図5に示すように、コモン電極パターン22と複数の個別電極中継パターン23とが形成されている。コモン電極パターン22は、セラミックシート8上の各個別電極パターン13に対応する位置に形成された複数の電極パターン部22aと、セラミックシート8上のコモン電極パターン14に対応する位置に形成された電極パターン部22bとを含んでいる。個別電極中継パターン23は、個別電極パターン13に対応する位置において、行方向(セラミックシート10の縦方向)に対して電極パターン部22aに隣接するように形成されている。また、セラミックシート10には、各個別電極中継パターン23と電気的に接続された複数のスルーホール24と、コモン電極パターン22と電気的に接続されたスルーホール25とが形成されている。スルーホール25は、セラミックシート8のスルーホール16に対応して電極パターン部22bの領域内に設けられている。さらに、セラミックシート10において、列方向に対して隣り合う各電極パターン部22a間には、スリット孔17と同じ形状を有し上記貫通孔7の一部を構成するためのスリット孔26が形成されている。
セラミックシート11の上面には、図6に示すように、コモン電極パターン27が形成されている。コモン電極パターン27は、セラミックシート10上の各電極パターン部22aに対応する複数の電極パターン部27aと、電極パターン部22bに対応する電極パターン部27bとを含んでいる。また、セラミックシート11において、列方向に隣り合う各電極パターン部27a間には、スリット孔17と同じ形状を有し上記貫通孔7の一部を構成するためのスリット孔28が形成されている。
セラミックシート12の上面には、図7に示すように、複数の個別端子電極パターン30とコモン端子電極パターン31とが形成されている。個別端子電極パターン30は、セラミックシート10上の個別電極中継パターン23に対応する位置に形成されている。コモン端子電極パターン31は、セラミックシート8上のコモン電極中継パターン14に対応する位置に形成されている。また、セラミックシート12には、各個別端子電極パターン30と電気的に接続された複数のスルーホール32と、コモン端子電極パターン31と電気的に接続されたスルーホール33とが形成されている。さらに、セラミックシート12には、スリット孔17と同じ形状を有し上記貫通孔7の一部を構成するための複数のスリット孔34が形成されている。
セラミックシート8〜12自体は、上記の圧電体層4を構成するものであり、例えばPZT(チタン酸ジルコン酸鉛)を主成分とした圧電セラミック材料で形成されている。個別電極パターン13,18は、上記の内部個別電極2を構成し、コモン電極パターン22,27は、上記の内部コモン電極3を構成するものである。個別端子電極パターン30は、上記の外部個別電極5を構成し、コモン端子電極パターン31は、上記の外部コモン電極6を構成するものである。個別電極パターン13,18、コモン電極パターン22,27、個別電極中継パターン23及びコモン電極中継パターン14,19は、例えばAg/Pd等で形成されている。個別端子電極パターン30及びコモン端子電極パターン31は、例えばAg、Au、Cu等で形成されている。
なお、セラミックシート10の上面に形成されるコモン電極パターン22としては、複数の電極パターン部22aに分けずに、例えばセラミックシート10の横方向に延びる長方形のベタ状であっても良い。この場合には、セラミックシート10におけるコモン電極パターン22のベタ状部分の領域内にスリット孔26を形成する。セラミックシート11の上面に形成されるコモン電極パターン27についても同様である。
積層型圧電素子1は、図2に示すように、上からシート12、シート10、シート8、シート10、シート8、シート10、シート8、シート10、シート9及びシート11を重ねた構造をなしている。そして、最上層のセラミックシート12上に設けられた個別端子電極パターン30は、スルーホール32、個別電極中継パターン23、スルーホール24、個別電極パターン13及びスルーホール15を介して、下から2層目のセラミックシート9上に設けられた個別電極パターン18と電気的に接続されている。また、最上層のセラミックシート12上に設けられたコモン端子電極パターン31は、スルーホール33、コモン電極パターン22、スルーホール25、コモン電極中継パターン14、スルーホール16、コモン電極中継パターン19及びスルーホール20を介して、最下層のセラミックシート11上に設けられたコモン電極パターン27と電気的に接続されている。
また、図1に示すように、積層型圧電素子1の圧電体層4における各内部個別電極2及び各外部個別電極5と内部コモン電極3とに挟まれる部分は、電圧を印加したときに変位する活性部4aを構成している。この活性部4aの寸法は、例えば長さ1.8mm、幅150μm程度である。また、各セラミックシート8〜12のスリット孔17,21,26,28,34によって、セラミックシート8〜12の積層方向に貫通するスリット状の貫通孔7が形成されている。この貫通孔7の寸法は、例えば長さ1.8mm、幅50μm程度である。
このような積層型圧電素子1において、任意の外部個別電極5と外部コモン電極6との間に電圧を印加すると、選択された外部個別電極5の直下に位置する内部個別電極2と内部コモン電極3との間にも電圧が印加されることになる。これにより、該当する外部個別電極5及び内部個別電極2と内部コモン電極3とに挟まれる活性部4aに電界が生じ、この活性部4aが変位するようになる。このとき、圧電体層4における各内部個別電極2間に対応する部位にはスリット状の貫通孔7が形成されているので、活性部4aの変位量が大きくなると共に、隣り合う活性部4a同士の変位による機械的干渉や電界強度等の電気的干渉を防止することができる。
次に、上述した積層型圧電素子1を製造する方法について、図8に示すフローチャートより説明する。
まず、セラミックグリーンシートを作る(工程101)。具体的には、例えばPZTを主成分とした圧電セラミックを用意し、これに有機バインダ・有機溶剤等を混合したペーストを作製する。そして、図9に示すように、そのペーストをタンク36内に貯留した後、キャリアフィルム37を一方のリール38から他方のリール38へと巻き取る間に、ドクターブレード法によって上記ペーストをキャリアフィルム37上に塗布することで、キャリアフィルム37の上面にセラミックグリーンシート39を形成する。なお、キャリアフィルム37としては、例えばPETフィルムを用いる。また、セラミックグリーンシート39は、上記のセラミックシート8〜12に相当するものである。
続いて、図10に示すように、セラミックグリーンシート39が形成されたキャリアフィルム37を一方のリール38から他方のリール38へと巻き取りつつ、Nd:YAGレーザ40を用いてグリーンシート39に多数のスリット孔(上記のスリット孔17,21,26,28,34に相当)を形成する(工程102)。具体的には、グリーンシート39の所定位置にNd:YAGレーザ40の第3次高調波(波長355nm)のレーザ光Lを照射して、スリット孔を形成する。このとき、Nd:YAGレーザ40の第3次高調波をQスイッチングにより繰り返し発振(ON/OFF)させたレーザ光Lを照射するのが好ましい。この時のレーザ照射条件としては、例えば繰り返し周波数が30kHz、パルス幅が210nsec、出力が5Wである。
このようにグリーンシート39に対してレーザ光Lを照射することにより、幅狭のスリット孔を容易に且つ精度良く形成することができる。また、打ち抜き加工(パンチング加工)によってスリット孔を形成する場合には、グリーンシート39と一緒にキャリアフィルム37を打ち抜いてしまったり、その時にキャリアフィルム37から出る屑がグリーンシート39に付着・堆積したり、打ち抜き金型とグリーンシート39との接触によりグリーンシート39に亀裂が入りやすいといった問題があるが、レーザ光Lを用いてスリット孔を形成することで、そのような不具合が生じることは無い。
また、第3次高調波のレーザ光LをQスイッチングにより繰り返し発振させて照射することにより、レーザ光Lのパワーピークが高くなり、大きな尖頭出力が得られるようになる。このため、加工によりグリーンシート39から発生する切削屑がスリット孔の周辺に付着・堆積することが抑制される。また、テーパー状の広がりが極めて小さいスリット孔が得られる。
なお、Nd:YAGレーザ40のレーザ光Lとしては、第3次高調波のレーザ光の代わりに、第2次高調波(波長532nm)のレーザ光を用いても良い。この場合にも、上記と同様の作用効果を得ることができる。
このようなグリーンシート39へのスリット孔の形成が終了した後、同じNd:YAGレーザ40を用いて、グリーンシート39に複数のスルーホール(上記のスルーホール15,16,20,24,25,33,34に相当)を形成する(工程103)。このとき、Nd:YAGレーザ40によるレーザ光Lの照射条件は、上記の工程102と同様である。これにより、穴径の小さなスルーホールを簡単且つ確実に形成することが可能となる。そして、例えばAg:Pd=7:3の比率で構成された導電材料と有機バインダ・有機溶剤等とを混合したペーストを作製し、例えばスクリーン印刷法によりスルーホール内に導電ペーストを充填する(工程104)。
続いて、グリーンシート39の上面に電極パターン(上記の電極パターン13,14,18,19,22,23,27に相当)を形成する(工程105)。具体的には、スルーホールの充填材と同じく、例えばAg:Pd=7:3の比率で構成された金属材料と有機バインダ・有機溶剤等とを混合したペーストを作製し、例えばスクリーン印刷法により電極パターンを形成する。
続いて、ピックアップ装置(図示せず)を用いて、電極パターンが印刷された後のグリーンシート39をキャリアフィルム37から剥離させた後、グリーンシート39を所定の枚数だけ所定の順序で積層する(工程106)。このとき、例えば各グリーンシート39の所定の複数箇所にアライメントマークを形成しておき、各グリーンシート39のアライメントマーク同士を合わせながら積層を行うことにより、各グリーンシート39に形成された個別電極パターン同士及びスリット孔同士の積層方向に対する位置合わせが容易に行える。そして、そのセラミック積層体に対し、例えば60℃程度の熱を加えながら100MPa程度の圧力でプレス加工を行い、各層のグリーンシート39を圧着させる。その後、セラミック積層体を所定の寸法に切断する(工程107)。
続いて、セラミック積層体をセッター(支持体)に載せ、セラミック積層体の脱脂(脱バインダ)を例えば400℃前後の温度で10時間程度行う(工程108)。その後、セラミック積層体が載置されたセッターをこう鉢内に入れ、セラミック積層体の焼成を例えば1100℃程度の温度で2時間程度行い、焼結体を得る(工程109)。
続いて、焼成後のセラミック積層体の上面に、例えばAgからなる端子電極パターン(上記の端子電極パターン30,31に相当)を形成する(工程110)。この端子電極パターンの形成手法としては、焼付け、スパッタリング、無電解メッキ法などが用いられる。そして、例えば温度120℃の環境下で、圧電体層の厚みに対する電界強度が3kV/mmとなるように所定の電圧を例えば3分間印加することにより、分極処理を行う(工程111)。これにより、積層型圧電素子1が完成する。
なお、積層型圧電素子1の製造手順としては、特に上記の手順には限られない。例えばスリット孔の形成工程(工程102)については、グリーンシートの形成工程(工程101)を実施した後、グリーンシートの積層工程(工程106)を実施する前であれば、どのタイミングで実施しても構わない。ただし、積層型圧電素子1の製造をより効率良く行うためには、スリット孔の形成工程とスルーホールの形成工程とをまとめて実施するのが望ましい。
以上のような積層型圧電素子1の製造方法においては、セラミックグリーンシート39に対してYAGレーザ40の第2次高調波または第3次高調波のレーザ光Lを照射することで、セラミックグリーンシート39にスリット孔を形成するので、上述したように微細なスリット孔を精度良く加工することができる。これにより、最終的に積層型圧電素子1に形成される各スリット状の貫通孔7の寸法精度が高くなる。従って、各内部個別電極2に対応する各活性部4a毎の変位量のばらつきが低減されるため、多チャネル型圧電素子(圧電アクチュエータ)としての品質を向上させることができる。
また、セラミック積層体を焼成する前のセラミックグリーンシート39の状態で、レーザ光Lによりスリット孔を形成するので、微細なスリット孔の加工が簡単に且つ短時間で行える。また、セラミックグリーンシート39にマイクロクラックが発生したり、セラミックグリーンシート39中の粒子が脱落することは殆ど無く、セラミックグリーンシート39の加工部分の強度低下が抑えられるため、積層型圧電素子1の所望な機械的強度を確保することができる。
以上により、多数の個別電極2と多数のスリット状の貫通孔7とを有する積層型圧電素子1の小型化及び高集積化を実現することが可能となる。
さらに、例えばスリット孔と同じ機能をもった櫛歯部を有するセラミックグリーンシートを用いて、上記と同様の方法により積層型圧電素子を作る場合には、グリーンシートをキャリアフィルム37から剥離させるときに、グリーンシートの櫛歯部が脱落したり変形することがある。本実施形態では、厚さ方向のみ開放されているスリット孔を有するセラミックグリーンシート39を用いて積層型圧電素子1を製造するので、グリーンシート39をキャリアフィルム37から剥離させるときに、グリーンシート39の一部脱落や変形が発生することは無い。
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、セラミックシートにYAGレーザの第2次高調波または第3次高調波のレーザ光を照射してスリット孔を形成するようにしたが、使用するレーザ光の種類としては、特にそれに限られず、セラミックシートの材料等に応じて適宜決めれば良い。
また、上記実施形態では、各層の個別電極同士及びコモン電極同士がスルーホールを介して電気的に接続される構成としたが、スルーホールの代わりに、例えば各層の個別電極同士を接続する外部電極と各層のコモン電極同士を接続する外部電極とを積層型圧電素子の側面に設けても良い。
さらに、上記実施形態に係わるセラミック素子の製造方法は、積層型圧電素子の製造方法であるが、本発明は、圧電素子の製造に限られず、例えば圧電センサ等の製造についても適用可能である。この場合、セラミック素子の用途・機能等に応じて、セラミック素子に設ける貫通孔の形状(スリット、円形、矩形、櫛歯状等)やサイズ等を適宜決めれば良い。
本発明に係わるセラミック素子の製造方法の一実施形態によって製造されたセラミック素子として積層型圧電素子を示す側断面図である。 図1に示した積層型圧電素子の分解斜視図である。 図2に示した電極パターン付きセラミックシートの一つを示す平面図である。 図2に示した電極パターン付きセラミックシートの他の一つを示す平面図である。 図2に示した電極パターン付きセラミックシートの更に他の一つを示す平面図である。 図2に示した電極パターン付きセラミックシートの更に他の一つを示す平面図である。 図2に示した電極パターン付きセラミックシートの更に他の一つを示す平面図である。 図1に示した積層型圧電素子を製造する方法を示すフローチャートである。 図8に示したシート成形工程を行う様子を示す概念図である。 図8に示したスリット加工工程を行う様子を示す概念図である。
符号の説明
1…積層型圧電素子(セラミック素子)、2…内部個別電極、3…内部コモン電極、4…圧電体層、5…外部個別電極、6…外部コモン電極、7…貫通孔、8,9…セラミックシート(第1セラミックシート)、10,11…セラミックシート(第2セラミックシート)、12…セラミックシート(第1セラミックシート、第2セラミックシート)、13…個別電極パターン、17…スリット孔(孔部)、18…個別電極パターン、21…スリット孔(孔部)、22…コモン電極パターン、26…スリット孔(孔部)、27…コモン電極パターン、28…スリット孔(孔部)、30…個別端子電極パターン、31…コモン端子電極パターン、34…スリット孔(孔部)、39…セラミックグリーンシート(第1セラミックシート、第2セラミックシート)、L…レーザ光。

Claims (2)

  1. 複数の個別電極とコモン電極とを圧電体層を介して交互に積層してなり、前記圧電体層における前記個別電極と前記コモン電極とに挟まれる部分が、電圧を印加したときに変位する活性部として構成され、前記圧電体層における隣り合う前記各個別電極間に対応する部位に、積層方向に対して貫通すると共に前記個別電極の長手方向に沿って延在し、前記圧電体層の変位を促進させるためのスリット状の貫通孔を有するセラミック素子の製造方法であって、
    前記圧電体層を構成すると共に鉛を含有するセラミック材料で形成された第1セラミックシート及び第2セラミックシートを用意する工程と、
    前記第1セラミックシートに前記複数の個別電極を形成すると共に、前記第2セラミックシートに前記コモン電極を形成する工程と、
    前記第1セラミックシート及び前記第2セラミックシートにYAGレーザの第2次高調波または第3次高調波のレーザ光を照射することで、前記貫通孔の一部を構成するためのスリット孔を前記第1セラミックシート及び前記第2セラミックシートに形成する工程と、
    前記個別電極及び前記スリット孔が形成された前記第1セラミックシートと前記コモン電極及び前記スリット孔が形成された前記第2セラミックシートとを前記各スリット孔同士の位置が合うように積層して、前記貫通孔を有するセラミック積層体を形成する工程と、
    前記貫通孔を有する前記セラミック積層体を形成した後に、前記セラミック積層体を焼成する工程とを含むことを特徴とするセラミック素子の製造方法。
  2. 前記YAGレーザの第2次高調波または第3次高調波のレーザ光をQスイッチングにより繰り返し発振させて照射することを特徴とする請求項記載のセラミック素子の製造方法。
JP2004363517A 2004-12-15 2004-12-15 セラミック素子の製造方法 Active JP4872212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004363517A JP4872212B2 (ja) 2004-12-15 2004-12-15 セラミック素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363517A JP4872212B2 (ja) 2004-12-15 2004-12-15 セラミック素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006173347A JP2006173347A (ja) 2006-06-29
JP4872212B2 true JP4872212B2 (ja) 2012-02-08

Family

ID=36673764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363517A Active JP4872212B2 (ja) 2004-12-15 2004-12-15 セラミック素子の製造方法

Country Status (1)

Country Link
JP (1) JP4872212B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3282085B2 (ja) * 1993-12-28 2002-05-13 日本碍子株式会社 圧電/電歪膜型素子の製造方法
JP4362688B2 (ja) * 2003-02-07 2009-11-11 ブラザー工業株式会社 圧電アクチュエータの製造方法
JP4091558B2 (ja) * 2003-03-24 2008-05-28 Tdk株式会社 セラミック素子の製造方法

Also Published As

Publication number Publication date
JP2006173347A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4967239B2 (ja) 積層型圧電素子
JP4358220B2 (ja) 積層型圧電素子
JP4843948B2 (ja) 積層型圧電素子
CN111261770B (zh) 压电元件
JP4872212B2 (ja) セラミック素子の製造方法
JP5318600B2 (ja) 積層セラミック電子部品の製造方法
JP4497850B2 (ja) 圧電アクチュエータおよびこれを備えたインクジェット記録ヘッド
JP5200331B2 (ja) 積層型圧電素子
JP4806929B2 (ja) 積層型圧電素子の製造方法
JP5068936B2 (ja) 積層型圧電素子の製造方法
JP4670260B2 (ja) 積層型電子部品
JP4091558B2 (ja) セラミック素子の製造方法
JP4581744B2 (ja) セラミック素子
JP5512065B2 (ja) 圧電セラミック素子
JP4358087B2 (ja) 積層型セラミック素子
JP4057520B2 (ja) 電子部品
JP2006344796A (ja) 圧電素子
JP4373942B2 (ja) 電子部品の製造方法
JP5151006B2 (ja) 圧電素子
JP5205689B2 (ja) 積層型圧電素子
JP4373896B2 (ja) 積層型セラミック素子
JP5066785B2 (ja) 圧電素子
JP2005216997A (ja) 積層型電子部品の製法
JP4283751B2 (ja) 電子部品の製造方法及び電子部品
JP5821303B2 (ja) 圧電素子及び圧電素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4872212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150