JP4869839B2

JP4869839B2 - ボルテージレギュレータ

Info

Publication number: JP4869839B2
Application number: JP2006235881A
Authority: JP
Inventors: 義器高木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-08-31
Filing date: 2006-08-31
Publication date: 2012-02-08
Anticipated expiration: 2026-08-31
Also published as: CN101356483B; JP2008059313A; KR20080053944A; US7847530B2; CN101356483A; US20090278518A1; WO2008026420A1; KR100961920B1

Description

本発明は、ボルテージレギュレータに関し、特に高速動作モードと低消費電流動作モードとの切換機能を備えたボルテージレギュレータに関する。

従来、ボルテージレギュレータは、リップル除去率（ＰＳＲＲ）や負荷過渡応答性を向上させるために、消費電流の大きい回路構成を有するものと、高速応答性を必要としないことから消費電流を抑制した回路構成を有するものとがあった。携帯電話等のように、通常の消費電流で動作する動作状態と、スリープモード等のように低消費電流となる待機状態とを有する機種では、高速応答性を有するボルテージレギュレータを使用すると、高速応答性を必要としない待機状態ではボルテージレギュレータによる消費電流の無駄が大きかった。

図４は、従来のボルテージレギュレータの回路例を示した図である（例えば、特許文献１参照。）。
図４において、消費電流は大きいが高速な動作を行う第１誤差増幅回路１０１と消費電流を抑制した第２誤差増幅回路１０２にはそれぞれ、制御装置１０４からの制御信号が入力されており、第１誤差増幅回路１０１及び第２誤差増幅回路１０２は、該制御信号に応じて排他的に作動又は停止する。なお、第１誤差増幅回路１０１及び第２誤差増幅回路１０２は、動作を停止した場合は消費電流を低減させる。

出力端子１０５から出力される電流が大きい重負荷動作モードの場合は、第１誤差増幅回路１０１を作動させると共に、第２誤差増幅回路１０２の動作を停止させる。この結果、出力トランジスタＭ１０１は、第１誤差増幅回路１０１によって制御されることから、ボルテージレギュレータとしては、消費電流は大きいが高速な動作を行うことができる。
一方、出力端子１０５から出力される電流が小さい軽負荷動作モードの場合は、第１誤差増幅回路１０１の動作を停止させると共に、第２誤差増幅回路１０２を作動させる。この結果、出力トランジスタＭ１０１は、第２誤差増幅回路１０２によって制御されることから、ボルテージレギュレータとしては、消費電流を抑制することができる。

しかし、図４では、出力トランジスタが１つであることから、出力トランジスタＭ１０１の素子サイズは、重負荷動作モード時の最大電流を許容できるようにするため大きくなっていた。このため、サイズの大きいトランジスタを使用する分だけ出力トランジスタＭ１０１のゲート容量が大きく、このような出力トランジスタＭ１０１を消費電流の小さい第２誤差増幅回路１０２で制御すると、出力電圧の変動に対する過渡応答性が低下するため、軽負荷動作モード時においても過渡応答性が要求される場合は問題となっていた。

そこで、このような問題を解決するために、図５のようなボルテージレギュレータがあった（例えば、特許文献２参照。）。
図５では、消費電流は大きいが高速な動作を行う第１誤差増幅回路１１１と、消費電流を抑制した第２誤差増幅回路１１２とを備え、第１誤差増幅回路１１１は、第１出力トランジスタＭ１１１の動作制御を行い、第２誤差増幅回路１１２は、第１出力トランジスタＭ１１１よりも格段に素子サイズの小さい第２出力トランジスタＭ１１２の動作制御を行うようにした。第１誤差増幅回路１１１と第２誤差増幅回路１１２は、制御信号入力端に入力される制御信号に応じて排他的に作動又は停止する。

図５では、負荷電流が大きい重負荷動作モード時は、第１誤差増幅回路１１１を作動させると共に第２誤差増幅回路１１２の動作を停止させ、負荷電流が小さい軽負荷動作モード時は、第１誤差増幅回路１１１の動作を停止させると共に第２誤差増幅回路１１２を作動させる。すなわち、軽負荷動作モードでは、出力トランジスタとして素子サイズの小さい第２出力トランジスタＭ１１２を使用するようにした。このことから、出力トランジスタのゲート容量が小さくなるため、誤差増幅回路の消費電流を抑制しても高速応答が可能になった。
特開２００２−３１２０４３号公報特許第３７１０４６８号公報

しかし、図５の場合、常に片方の出力トランジスタは作動しないため、効率が悪く、負荷電流の少ないときに動作する出力トランジスタＭ１１２といえども、通常のトランジスタよりも格段に大きなスペースを占有することから、チップサイズを大きくする要因になっていた。また、図５の場合、負荷電流を検出するためのトランジスタが、ＰＭＯＳトランジスタＭ１１３とＭ１１４の２つ必要になる等、回路規模が増大するという問題があった。

本発明は、このような問題を解決するためになされたものであり、簡単な回路で、消費電流を低減させることができると共にチップ面積を低減させることができ、軽負荷動作モード時においても出力電圧に対する過渡応答性に優れたボルテージレギュレータを得ることを目的とする。

この発明に係るボルテージレギュレータは、入力端子に入力された入力電圧を所定の定電圧に変換し出力電圧として所定の出力端子から出力するボルテージレギュレータにおいて、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第１出力トランジスタと、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第２出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する第１誤差増幅回路、及び前記比例電圧と前記基準電圧との電圧差を増幅して出力する、該第１誤差増幅回路よりも消費電流が小さい第２誤差増幅回路を有し、前記比例電圧が前記基準電圧になるように前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うと共に、外部から入力された外部制御信号に応じて、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うか、又は前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行って、前記出力端子の電圧を制御する制御回路部と、
を備え、
前記制御回路部は、前記外部制御信号に応じて、前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続するスイッチを備え、前記第１誤差増幅回路は、出力端が前記第１出力トランジスタの制御電極に接続され、前記外部制御信号に応じて作動し、前記第２誤差増幅回路は、出力端が前記第２出力トランジスタの制御電極に接続されるものである。

この場合、前記第１誤差増幅回路は、前記スイッチが前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続するように前記外部制御信号が入力されると作動し、前記スイッチが前記第１出力トランジスタと前記第２出力トランジスタの各制御電極の接続を遮断するように前記外部制御信号が入力されると動作を停止するようにした。

また、この発明に係るボルテージレギュレータは、入力端子に入力された入力電圧を所定の定電圧に変換し出力電圧として所定の出力端子から出力するボルテージレギュレータにおいて、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第１出力トランジスタと、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第２出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する第１誤差増幅回路、及び前記比例電圧と前記基準電圧との電圧差を増幅して出力する、該第１誤差増幅回路よりも消費電流が小さい第２誤差増幅回路を有し、前記比例電圧が前記基準電圧になるように前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うと共に、前記第２出力トランジスタの制御電極の電圧から前記出力端子より出力される電流が大きいか否かの判定を行い、該判定結果に応じて、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うか、又は前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行って、前記出力端子の電圧を制御する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から出力される電流が大きいと判定すると、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行い、前記出力端子から出力される電流が小さいと判定すると、前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行い、前記出力端子の電圧を制御するものである。

具体的には、前記制御回路部は、
入力された制御信号に応じて、前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続するスイッチと、
前記第２出力トランジスタの制御電極の電圧に応じて、前記第１誤差増幅回路及び該スイッチの動作制御を行う自動切換回路と、
を備え
前記第１誤差増幅回路は、出力端が前記第１出力トランジスタの制御電極に接続され前記自動切換回路からの制御信号に応じて作動し、前記第２誤差増幅回路は、出力端が前記第２出力トランジスタの制御電極に接続されるようにした。

この場合、前記自動切換回路は、第２出力トランジスタの制御電極の電圧から前記出力端子から出力される電流が大きいと判定すると、前記第１誤差増幅回路を作動させると共に前記スイッチに対して前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続させるようにした。

また、前記自動切換回路は、第２出力トランジスタの制御電極の電圧から前記出力端子から出力される電流が小さいと判定すると、前記第１誤差増幅回路の動作を停止させて消費電流を低減させると共に前記スイッチに対して前記第１出力トランジスタと前記第２出力トランジスタの各制御電極の接続を遮断させるようにした。

また、前記第２出力トランジスタは、前記第１出力トランジスタよりもトランジスタサイズが小さく電流駆動能力が小さいものであってもよい。

また、前記第１出力トランジスタ、第２出力トランジスタ及び制御回路部は、１つのＩＣに集積されるようにしてもよい。

本発明のボルテージレギュレータによれば、外部から入力された外部制御信号に応じて、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うか、又は前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行い、前記出力端子の電圧を制御するようにした。このことから、出力端子から出力される電流が大きい場合は、消費電流が大きいが応答速度の速い第１誤差増幅回路を使用して第１出力トランジスタと第２出力トランジスタの両方を用いて出力電圧の制御を行い、出力端子から出力される電流が小さい場合は、消費電流の小さい第２誤差増幅回路を使用して第２出力トランジスタを用いて出力電圧の制御を行うことができるため、簡単な回路で、消費電流を低減させることができると共にチップ面積を低減させることができ、第２出力トランジスタのサイズを第１出力トランジスタよりも小さくすることによって、出力端子から出力される電流が小さい軽負荷動作モード時においても出力電圧に対する優れた過渡応答性を得ることができる。

また、本発明のボルテージレギュレータによれば、前記第２出力トランジスタの制御電極の電圧から前記出力端子より出力される電流が大きいか否かの判定を行い、該判定結果に応じて、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うか、又は前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行って、前記出力端子の電圧を制御するようにした。このことから、前記と同様の効果を得ることができると共に、第２出力トランジスタのみを使用する軽負荷動作モードと第１出力トランジスタと第２出力トランジスタを使用する重負荷動作モードの切り換えを自動的に行うことができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるボルテージレギュレータの例を示した回路図である。
図１において、ボルテージレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。

ボルテージレギュレータ１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、消費電流は大きいが高速な動作を行う第１誤差増幅回路３と、消費電流を抑制した第２誤差増幅回路４と、電流駆動能力が大きく素子サイズの大きいＰＭＯＳトランジスタからなる第１出力トランジスタＭ１と、第１出力トランジスタＭ１よりも格段に電流駆動能力が小さく素子サイズの小さいＰＭＯＳトランジスタからなる第２出力トランジスタＭ２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、スイッチＳＷとを備えている。なお、基準電圧発生回路２、第１誤差増幅回路３、第２誤差増幅回路４、抵抗Ｒ１，Ｒ２及びスイッチＳＷは制御回路部をなす。また、ボルテージレギュレータ１は、１つのＩＣに集積されるようにしてもよい。

入力電圧Ｖｉｎと出力端子ＯＵＴとの間には第１出力トランジスタＭ１及び第２出力トランジスタＭ２が並列に接続され、第１出力トランジスタＭ１のゲートは第１誤差増幅回路３の出力端に接続されている。また、第２出力トランジスタＭ２のゲートは第２誤差増幅回路４の出力端に接続され、第１出力トランジスタＭ１のゲートと第２出力トランジスタＭ２のゲートとの間にスイッチＳＷが接続されている。第１誤差増幅回路３及びスイッチＳＷの各制御信号入力端には外部からの外部制御信号Ｓｃがそれぞれ入力され、第１誤差増幅回路３及びスイッチＳＷは、外部制御信号Ｓｃによって動作制御される。出力端子ＯＵＴと接地電圧との間には抵抗Ｒ１及びＲ２が直列に接続され、抵抗Ｒ１とＲ２との接続部からは、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｆｂが第１誤差増幅回路３及び第２誤差増幅回路４の各非反転入力端にそれぞれ出力される。第１誤差増幅回路３及び第２誤差増幅回路４の各反転入力端には、基準電圧Ｖｒｅｆがそれぞれ入力されている。

このような構成において、第２誤差増幅回路４は、外部制御信号Ｓｃに関係なく常に作動している。スリープモード等のような出力端子ＯＵＴから出力される電流が小さい軽負荷動作モードの場合、外部制御信号Ｓｃが例えばハイレベルになり、スイッチＳＷがオフして遮断状態になると共に第１誤差増幅回路３は動作を停止し、第１誤差増幅回路３で消費される電流がカットされる。第２誤差増幅回路４は、基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂの電圧差を増幅して第２出力トランジスタＭ２のゲートに出力し、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように第２出力トランジスタＭ２の動作制御を行う。すなわち、軽負荷動作モード時には、第２誤差増幅回路４と第２出力トランジスタＭ２で出力電圧制御を行うため、ボルテージレギュレータ１は低消費電流動作になる。前記のように、第２出力トランジスタＭ２は、素子サイズが第１出力トランジスタＭ１よりも小さく、その分ゲート容量も小さいことから、軽負荷動作モード時における過渡応答性の低下を抑制することができる。

次に、出力端子ＯＵＴから出力される電流が大きい重負荷動作モードの場合、外部制御信号Ｓｃが例えばローレベルになり、スイッチＳＷがオンして導通状態になると共に第１誤差増幅回路３は作動し、第１出力トランジスタＭ１と第２出力トランジスタＭ２の各ゲートはスイッチＳＷによって接続される。このため、第１誤差増幅回路３は、第１出力トランジスタＭ１と第２出力トランジスタＭ２の両方を同時に制御する。第１誤差増幅回路３は、基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂの電圧差を増幅して第１出力トランジスタＭ１及び第２出力トランジスタＭ２の各ゲートに出力し、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように第１出力トランジスタＭ１及び第２出力トランジスタＭ２の動作制御を行う。このとき、第２誤差増幅回路４の動作を停止させるようにしてもよいが、第１誤差増幅回路３が支配的に出力電圧を制御するため、第２誤差増幅回路４が動作状態のままでも問題はない。むしろ重負荷動作モードから軽負荷動作モードへの切り換わりは、第２誤差増幅回路２を常に動作させている方がスムーズに行われる。

ここで、重負荷動作モードで必要とする出力トランジスタの電流駆動能力を１０とすると、従来、例えば図５では、第１出力トランジスタＭ１１１に１０の電流駆動能力を必要としたが、本第１の実施の形態では、第２出力トランジスタＭ２の電流駆動能力を２とすると、第１出力トランジスタＭ１の電流駆動能力が８でよいことになる。このため、第１出力トランジスタＭ１のサイズを小さくすることができチップ面積を小さくすることができる。
このように、本第１の実施の形態におけるボルテージレギュレータは、重負荷動作モードでは、消費電流が大きいが高速な動作を行う第１誤差増幅回路３が第１出力トランジスタＭ１と第２出力トランジスタＭ２の両方を同時に制御し、軽負荷動作モードでは、第１誤差増幅回路３の動作を停止させて消費電流を低減させると共に消費電流の小さい第２誤差増幅回路４を用いてトランジスタサイズの小さい第２出力トランジスタＭ２のみを制御するようにした。このため、簡単な回路で、消費電流を低減させることができると共にチップ面積を低減させることができ、軽負荷動作モード時においても出力電圧に対する優れた過渡応答性を得ることができる。

第２の実施の形態．
前記第１の実施の形態では、外部制御信号Ｓｃに応じて第１誤差増幅回路３及びスイッチＳＷの動作制御を行うようにしたが、第２出力トランジスタＭ２のゲート電圧に応じて第１誤差増幅回路３及びスイッチＳＷの動作制御を行う自動切換回路を設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図２は、本発明の第２の実施の形態におけるボルテージレギュレータの例を示した回路図である。なお、図２では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。

図２における図１との相違点は、第１誤差増幅回路３及びスイッチＳＷの動作制御を行うための制御信号を生成する自動切換回路５を設けたことにあり、これに伴って、図１のボルテージレギュレータ１をボルテージレギュレータ１０にした。
図２において、ボルテージレギュレータ１０は、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。
ボルテージレギュレータ１０は、基準電圧発生回路２と、第１誤差増幅回路３と、第２誤差増幅回路４と、第１出力トランジスタＭ１と、第２出力トランジスタＭ２と、抵抗Ｒ１，Ｒ２と、スイッチＳＷと、第２出力トランジスタＭ２のゲート電圧Ｖｇ２に応じて第１誤差増幅回路３及びスイッチＳＷの動作制御を行う自動切換回路５とを備えている。なお、基準電圧発生回路２、第１誤差増幅回路３、第２誤差増幅回路４、抵抗Ｒ１，Ｒ２、スイッチＳＷ及び自動切換回路５は制御回路部をなす。また、ボルテージレギュレータ１０は、１つのＩＣに集積されるようにしてもよい。

自動切換回路５には、第２出力トランジスタＭ２のゲート電圧Ｖｇ２が入力されており、該ゲート電圧Ｖｇ２に応じて生成した制御信号Ｓｃ１を第１誤差増幅回路３及びスイッチＳＷの各制御信号入力端にそれぞれ出力し、第１誤差増幅回路３及びスイッチＳＷは、制御信号Ｓｃ１によって動作制御される。
図３は、自動切換回路５の回路例を示した図である。
図３において、自動切換回路５は、出力端子ＯＵＴから出力される出力電流に比例した電流を出力するためのＰＭＯＳトランジスタＭ１１、ＰＭＯＳトランジスタＭ１１の出力電流を電圧に変換する抵抗Ｒ１１、及び抵抗Ｒ１１で変換された電圧を２値の信号に変換するバッファ１１で構成されている。入力電圧Ｖｉｎと接地電圧との間に、ＰＭＯＳトランジスタＭ１１及び抵抗Ｒ１１が直列に接続され、ＰＭＯＳトランジスタＭ１１のゲートにはゲート電圧Ｖｇ２が入力されている。ＰＭＯＳトランジスタＭ１１と抵抗Ｒ１１との接続部がバッファ１１の出力端に接続され、バッファ１１の出力端から制御信号Ｓｃ１が出力される。

このような構成において、自動切換回路５は、ゲート電圧Ｖｇ２が所定の電圧Ｖ１を超えている場合は、制御信号Ｓｃ１を例えばハイレベルにし、スイッチＳＷをオフさせて遮断状態にすると共に第１誤差増幅回路３の動作を停止させて、軽負荷動作モードにする。このため、第１誤差増幅回路３で消費される電流はカットされる。
次に、自動切換回路５は、ゲート電圧Ｖｇ２が所定の電圧Ｖ１以下に低下すると、軽負荷動作モードから重負荷動作モードに切り換えるために、制御信号Ｓｃ１を例えばローレベルにする。このため、スイッチＳＷがオンして導通状態になると共に第１誤差増幅回路３は作動し、第１出力トランジスタＭ１と第２出力トランジスタＭ２の各ゲートはスイッチＳＷによって接続されることから、第１誤差増幅回路３は、第１出力トランジスタＭ１と第２出力トランジスタＭ２の両方を同時に制御する。

なお、自動切換回路５において、軽負荷動作モードから重負荷動作モードへ切り換えるときのゲート電圧Ｖｇ２の電圧値と、重負荷動作モードから軽負荷動作モードへ切り換えるときのゲート電圧Ｖｇ２の電圧値にヒステリシスを設けるようにしてもよい。この場合、図３のバッファ１１の代わりにヒステリシスコンパレータを使用するようにすればよい。

このように、本第２の実施の形態におけるボルテージレギュレータは、前記第１の実施の形態と同様の効果を得ることができると共に、軽負荷動作モードと重負荷動作モードの切り換えを自動的に行うことができる。更に、従来の図５では、第１誤差増幅回路１１１と第２誤差増幅回路１１２との切り換えを行う回路が２つのＰＭＯＳトランジスタＭ１１３，Ｍ１１４、２つの抵抗Ｒ１１３，Ｒ１１４及び１つの比較回路１１３を必要とするのに対して、第１誤差増幅回路３及びスイッチＳＷの動作制御を、ＰＭＯＳトランジスタＭ１１、抵抗Ｒ１１及びバッファ１１からなる自動切換回路５で行うことができるため、回路の簡素化を図ることができチップ面積を更に低減させることができる。

なお、前記第１及び第２の各実施の形態では、第２出力トランジスタＭ２が第１出力トランジスタＭ１よりもトランジスタサイズが小さい場合を例にして説明したが、本発明はこれに限定するものではなく、第１出力トランジスタＭ１が第２出力トランジスタＭ２と同じものでもよく、又は第１出力トランジスタＭ１が第２出力トランジスタＭ２よりもトランジスタサイズが小さくてもよい。これらの場合においても、前記第１及び第２の各実施の形態で記載した効果と同様の効果を得ることができる。

本発明の第１の実施の形態におけるボルテージレギュレータの例を示した回路図である。本発明の第２の実施の形態におけるボルテージレギュレータの例を示した回路図である。図２の自動切換回路５の回路例を示した図である。従来のボルテージレギュレータの例を示した回路図である。従来のボルテージレギュレータの他の例を示した回路図である。

符号の説明

１，１０ボルテージレギュレータ
２基準電圧発生回路
３第１誤差増幅回路
４第２誤差増幅回路
５自動切換回路
Ｍ１第１出力トランジスタ
Ｍ２第２出力トランジスタ
Ｒ１，Ｒ２抵抗
ＳＷスイッチ

Claims

入力端子に入力された入力電圧を所定の定電圧に変換し出力電圧として所定の出力端子から出力するボルテージレギュレータにおいて、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第１出力トランジスタと、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第２出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する第１誤差増幅回路、及び前記比例電圧と前記基準電圧との電圧差を増幅して出力する、該第１誤差増幅回路よりも消費電流が小さい第２誤差増幅回路を有し、前記比例電圧が前記基準電圧になるように前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うと共に、外部から入力された外部制御信号に応じて、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うか、又は前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行って、前記出力端子の電圧を制御する制御回路部と、
を備え、
前記制御回路部は、前記外部制御信号に応じて、前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続するスイッチを備え、前記第１誤差増幅回路は、出力端が前記第１出力トランジスタの制御電極に接続され、前記外部制御信号に応じて作動し、前記第２誤差増幅回路は、出力端が前記第２出力トランジスタの制御電極に接続されることを特徴とするボルテージレギュレータ。
前記第１誤差増幅回路は、前記スイッチが前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続するように前記外部制御信号が入力されると作動し、前記スイッチが前記第１出力トランジスタと前記第２出力トランジスタの各制御電極の接続を遮断するように前記外部制御信号が入力されると動作を停止することを特徴とする請求項１記載のボルテージレギュレータ。
入力端子に入力された入力電圧を所定の定電圧に変換し出力電圧として所定の出力端子から出力するボルテージレギュレータにおいて、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第１出力トランジスタと、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する第２出力トランジスタと、
前記出力端子から出力される出力電圧に比例した比例電圧と所定の基準電圧との電圧差を増幅して出力する第１誤差増幅回路、及び前記比例電圧と前記基準電圧との電圧差を増幅して出力する、該第１誤差増幅回路よりも消費電流が小さい第２誤差増幅回路を有し、前記比例電圧が前記基準電圧になるように前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うと共に、前記第２出力トランジスタの制御電極の電圧から前記出力端子より出力される電流が大きいか否かの判定を行い、該判定結果に応じて、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行うか、又は前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行って、前記出力端子の電圧を制御する制御回路部と、
を備え、
前記制御回路部は、前記出力端子から出力される電流が大きいと判定すると、前記第１誤差増幅回路を使用して前記第１出力トランジスタ及び第２出力トランジスタの動作制御を行い、前記出力端子から出力される電流が小さいと判定すると、前記第２誤差増幅回路を使用して前記第２出力トランジスタの動作制御を行い、前記出力端子の電圧を制御することを特徴とするボルテージレギュレータ。
前記制御回路部は、
入力された制御信号に応じて、前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続するスイッチと、
前記第２出力トランジスタの制御電極の電圧に応じて、前記第１誤差増幅回路及び該スイッチの動作制御を行う自動切換回路と、
を備え
前記第１誤差増幅回路は、出力端が前記第１出力トランジスタの制御電極に接続され前記自動切換回路からの制御信号に応じて作動し、前記第２誤差増幅回路は、出力端が前記第２出力トランジスタの制御電極に接続されることを特徴とする請求項３記載のボルテージレギュレータ。
前記自動切換回路は、第２出力トランジスタの制御電極の電圧から前記出力端子から出力される電流が大きいと判定すると、前記第１誤差増幅回路を作動させると共に前記スイッチに対して前記第１出力トランジスタと前記第２出力トランジスタの各制御電極を接続させることを特徴とする請求項４記載のボルテージレギュレータ。
前記自動切換回路は、第２出力トランジスタの制御電極の電圧から前記出力端子から出力される電流が小さいと判定すると、前記第１誤差増幅回路の動作を停止させて消費電流を低減させると共に前記スイッチに対して前記第１出力トランジスタと前記第２出力トランジスタの各制御電極の接続を遮断させることを特徴とする請求項４又は５記載のボルテージレギュレータ。
前記第２出力トランジスタは、前記第１出力トランジスタよりもトランジスタサイズが小さく電流駆動能力が小さいことを特徴とする請求項１、２、３、４、５又は６記載のボルテージレギュレータ。
前記第１出力トランジスタ、第２出力トランジスタ及び制御回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６又は７記載のボルテージレギュレータ。