JP4867206B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4867206B2 JP4867206B2 JP2005173635A JP2005173635A JP4867206B2 JP 4867206 B2 JP4867206 B2 JP 4867206B2 JP 2005173635 A JP2005173635 A JP 2005173635A JP 2005173635 A JP2005173635 A JP 2005173635A JP 4867206 B2 JP4867206 B2 JP 4867206B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- semiconductor device
- wiring
- insulating layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
このように、電子機器の小型化が進む中で、半導体装置の中に高性能なコンデンサ及びインダクタを集積化することが求められている。半導体基板上に形成されるインダクタの多くはスパイラル形状をなしている。
本発明の半導体装置は、半導体基板と、該半導体基板上に積層された複数の絶縁層と、前記半導体基板上及び前記各絶縁層上に設けられたスパイラル状の複数の配線層とを備え、1層の前記絶縁層を介して配置された少なくとも1組の前記配線層が電気的に接続され、前記複数の配線層のうち最も前記半導体基板側の前記配線層の巻き数が、他の前記配線層より少ないことを特徴とする。
本発明に係る半導体装置では、最も半導体基板側の絶縁層の厚みを他の絶縁層より厚く形成することにより、絶縁層上に設けられた配線層と半導体基板との距離を遠ざけることができるので、他の絶縁層に形成されたスパイラル状の配線層の磁界によって、半導体基板に形成されている回路等に及ぼす影響(カップリング)を抑えることが可能となる。したがって、Q値の低下を防止することができる。
本発明に係る半導体装置では、最も半導体基板側の配線層の巻き数を他の配線層より少なく形成する。このように、半導体基板に近い側の配線層の巻き数を少なくすることにより、この配線層によって生じる磁界が小さくなるため、この磁界によって半導体基板に形成されている回路等に及ぼす影響を抑えることが可能となる。このため、電磁気的なカップリングによるクロストークの発生を抑えることができる。
本発明に係る半導体装置では、複数の配線層に流れる電流の回転方向がすべて同一方向であるため、配線層により生じた磁界が他の配線層に及ぼす影響を抑えることができるため、より大きなインダクタンス値を得る事が可能となるとともに、Q値の向上が望める。
本発明に係る半導体装置では、絶縁層を介して配置された配線層を電気的に接続させる導電部を備えることにより、さらにインダクタンス値(L値)を向上させることができる。また、最上層に配された配線層と電気的に接続された引き出し配線を形成することにより、半導体装置に再配置配線が形成されたものとなり、小型化,薄型化、さらには、配線層の設計の自由度を向上することができる。
次に、本発明の半導体装置1の第1実施形態について、図1から図7を参照して説明する。
本実施形態に係る半導体装置1は、図1及び図2に示すように、シリコン基板(半導体基板)10と、このシリコン基板10上に設けられた配線部30と、シリコン基板10の周辺部に形成された電極40を備えている。
配線部30は、シリコン基板10の一方の面10a上に積層された複数の第1,第2,第3絶縁層11,12,13と、シリコン基板10上及び各絶縁層11,12,13上に形成された四角形のスパイラル状の複数の第1,第2,第3,第4インダクタ(配線層)21,22,23,24とを備えている。
なお、本実施形態では、複数の絶縁層11,12,13は、シリコン基板10上に3層積層されており、厚みは3層とも同等である。また、絶縁層11,12,13を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)等やシリコン酸化物の無機材料等、絶縁性がある材料であれば良い。
図3はシリコン基板10上に第1インダクタ21が形成された平面図であり、図4は第1絶縁層11に第2インダクタ22が形成された平面図であり、図5は第1インダクタ21と第2インダクタ22との接続部分を示す断面図であり、図6は第2絶縁層12に第3インダクタ23が形成された平面図であり、図7は、第2インダクタ22と第3インダクタ23との接続部分を示す断面図である。
次に、第1絶縁層11は、図5に示すように、第1インダクタ21の他端21bに対応した位置に凹部11aが設けられている。この凹部11aにより、第1インダクタ21の他端21bが露出されている。
そして、第2インダクタ22は、図5に示すように、一端22aが凹部11a内の第1インダクタ21の他端21bと電気的に接続され、第1絶縁層11上に形成されている。この第2インダクタ22は、図4に示すように、シリコン基板10の中心0から周辺部に向かって、右回りのスパイラル状のパターンとなっており、他端22bがシリコン基板10の周辺部側に位置している。
そして、第3インダクタ23は、一端23aが凹部12a内の第2インダクタ22の他端22bと電気的に接続され、第2絶縁層12上に形成されている。この第3インダクタ23は、図6に示すように、シリコン基板10の周辺部から中心Oに向かって、右回りのスパイラル状のパターンとなっており、他端23bが中心Oに位置している。
そして、最上層に配された第4インダクタ24は、一端24aが凹部13a内の第3インダクタ23の他端23bと電気的に接続され、第3絶縁層13上に形成されている。この第4インダクタ24は、図2に示すように、シリコン基板10の中心Oから周辺部に向かって、右回りのスパイラル状のパターンとなっており、他端24bがシリコン基板10の周辺部側に位置している。
また、第4インダクタ24には、引き出し配線25が一体形成されている。この引き出し配線25には、外部機器等と接続可能な外部電極26が設けられ、この外部電極26上には、例えば鉛フリーハンダからなるバンプ27が形成されている。そして、半導体装置1はこのバンプ27を介してプリント配線板(図示略)に電気的に接続されている。
さらに、第1,第2,第3,第4インダクタ21,22,23,24は、すべて右回りのスパイラル状のパターンとなっているため、これらインダクタ21,22,23,24に流れる電流の方向はすべて同一の回転方向となっている。
次に、本発明に係る第2実施形態について、図8を参照して説明する。なお、以下に説明する各実施形態において、上述した第1実施形態に係る半導体装置1と構成を共通とする箇所には同一符号を付けて、説明を省略することにする。
本実施形態に係る半導体装置50において、第1実施形態では、第1,第2,第3絶縁層11,12,13の厚みを同等としたが、第2実施形態では、第1絶縁層51の厚みが異なっている。
スパイラル状の配線部30に電流が供給されると、磁界がシリコン基板10の厚み方向に発生する。このとき、第1絶縁層51の厚みLが、第2,第3絶縁層52,53の厚みM,Nより厚く形成されているため、第2,第3,第4インダクタ22,23,24により発生する磁界が、シリコン基板10に形成されている回路等に与える影響は少なくなる。
次に、本発明に係る第3実施形態について、図9を参照して説明する。
本実施形態に係る半導体装置60において、第3実施形態では、配線部30のスパイラル状の各インダクタ61,62,63,64の巻き数において、第1実施形態と異なっている。
半導体装置60は、図9に示すように、シリコン基板10上に形成された第1インダクタ61の巻き数が1となっている。そして、第1絶縁層11上に形成された第2インダクタ(他の配線層)62の巻き数が2、第2絶縁層12及び第3絶縁層13上にそれぞれ形成された第3インダクタ63(他の配線層)及び第4インダクタ(他の配線層)64の巻き数は3となっている。すなわち、最もシリコン基板10側の第1インダクタの巻き数が、第2,第3,第4インダクタ62,63,64の巻き数より少なく形成されている。
なお、第1,第2,第3,第4インダクタ61,62,63,64は上記第1実施形態と同様に各絶縁層11,12,13を介して電気的に接続されている。
スパイラル状の配線部30に電流が供給されると、磁界がシリコン基板10の厚み方向に発生する。このとき、第1インダクタ61の巻き数が、第2,第3,第4インダクタ62,63,64より少なく形成されているため、第1インダクタ61により発生する磁界が、シリコン基板10に形成されている回路等に与える影響は少なくなる。
なお、本実施形態において、第2実施形態と同様にシリコン基板10上に形成された絶縁層11の厚みを最も厚くすることにより、さらに、電磁気的なカップリングによるクロストークの発生を抑えることが可能となる。
次に、本発明に係る第4実施形態について、図10を参照して説明する。
本実施形態に係る半導体装置70において、上記各実施形態において、すべてのインダクタは、電気的に接続されている構成であったが、本実施形態では、独立したスパイラル状のインダクタ73,74を備えている。
半導体装置70は、シリコン基板10上に形成されたスパイラル状の第1インダクタ71と、第1絶縁層11上に形成されたスパイラル状の第2インダクタ72とが、第1絶縁層11を介して電気的に接続されている。
第3インダクタ73は、第2絶縁層12上に形成され、第4インダクタ74は、第3絶縁層13上に形成されており、第3,第4インダクタ73,74のそれぞれが、シリコン基板10の別々の回路に接続されている。
スパイラル状の第1,第2インダクタ71,72に電流が供給されると、磁界がシリコン基板10の厚み方向に発生する。この磁界により、第3,第4インダクタ73,74に誘導電流が誘起され、それぞれに接続されているシリコン基板10の回路を駆動する。
本実施形態に係る半導体装置70によれば、第1,第2インダクタ71,72が、電気的に接続されているため、少ない占有面積でインダクタンス値(L値)を向上させることができる。さらには、第1,第2インダクタ71,72により生じた磁界によって、独立した第3,第4インダクタ73,74に電流を流すこともできるため、小型化及び高機能化を実現することが可能な半導体装置70を得ることが可能となる。
また、第1,第2インダクタ71,72が、電気的に接続されている構成としたが、これに限ることなく、1層の絶縁層を介して配置された少なくとも1組のインダクタが電気的に接続されていれば良い。例えば、第3,第4インダクタ73,74が電気的に接続され、いずれかの一端が電極40に接続されている構成であっても良い。
例えば、上記第1,第2,第3実施形態において、すべての層が導電部により接続され1つのインダクタを形成する構成としたが、1層の絶縁層を介して配置された少なくとも1組のインダクタが電気的に接続されていれば良い。
また、第2インダクタ22の一端22a,第3インダクタ23の一端23a,第4インダクタ24の一端24aを導電部としたが、電気化学プレーティング(ECP)法を用いて、凹部11a,12a,13aの内部にめっき処理が施されていても良いし、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでも良い。
Claims (4)
- 半導体基板と、
該半導体基板上に積層された複数の絶縁層と、
前記半導体基板上及び前記各絶縁層上に設けられたスパイラル状の複数の配線層とを備え、
1層の前記絶縁層を介して配置された少なくとも1組の前記配線層が電気的に接続され、前記複数の配線層のうち最も前記半導体基板側の前記配線層の巻き数が、他の前記配線層より少ないことを特徴とする半導体装置。 - 前記複数の絶縁層のうち最も前記半導体基板側の前記絶縁層の厚みが、他の前記絶縁層より厚いことを特徴とする請求項1に記載の半導体装置。
- 前記複数の配線層に流れる電流の方向がすべて同一の回転方向となることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記絶縁層を介して配置された前記配線層を電気的に接続させた導電部と、
最上層に配された前記配線層と電気的に接続された引き出し配線とを備えることを特徴とする請求項1から請求項3のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173635A JP4867206B2 (ja) | 2005-06-14 | 2005-06-14 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173635A JP4867206B2 (ja) | 2005-06-14 | 2005-06-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006351687A JP2006351687A (ja) | 2006-12-28 |
JP4867206B2 true JP4867206B2 (ja) | 2012-02-01 |
Family
ID=37647235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005173635A Expired - Fee Related JP4867206B2 (ja) | 2005-06-14 | 2005-06-14 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4867206B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080186123A1 (en) * | 2007-02-07 | 2008-08-07 | Industrial Technology Research Institute | Inductor devices |
WO2011021411A1 (ja) * | 2009-08-21 | 2011-02-24 | 株式会社村田製作所 | Esd保護デバイス |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61265857A (ja) * | 1985-05-20 | 1986-11-25 | Matsushita Electronics Corp | 半導体装置 |
JPH0319358A (ja) * | 1989-06-16 | 1991-01-28 | Matsushita Electron Corp | 半導体集積回路 |
JP2976926B2 (ja) * | 1997-05-09 | 1999-11-10 | 日本電気株式会社 | 半導体装置 |
JP3164025B2 (ja) * | 1997-08-04 | 2001-05-08 | 日本電気株式会社 | 半導体集積回路装置及びその製造方法 |
JP2000269418A (ja) * | 1999-03-17 | 2000-09-29 | Sony Corp | 配線構造、インダクタ及びそれらの形成方法 |
JP2003078017A (ja) * | 2001-08-31 | 2003-03-14 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2005
- 2005-06-14 JP JP2005173635A patent/JP4867206B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006351687A (ja) | 2006-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058960B2 (en) | Chip scale power converter package having an inductor substrate | |
US7573119B2 (en) | Semiconductor device | |
JP4572759B2 (ja) | 半導体装置及び電子機器 | |
CN1885532B (zh) | 线路组件结构制造方法及其结构 | |
US7981792B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
JP5387407B2 (ja) | 半導体装置 | |
US20070126109A1 (en) | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device | |
JP3745316B2 (ja) | 半導体集積回路及びその製造方法 | |
JP2018186241A (ja) | 電子部品およびその製造方法 | |
JP3918842B2 (ja) | 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ | |
JP4867206B2 (ja) | 半導体装置 | |
JP4367070B2 (ja) | 半導体装置及びその製造方法 | |
KR102658611B1 (ko) | 코일 전자 부품 | |
JP2010109075A (ja) | 半導体パッケージ | |
JP2009266964A (ja) | 半導体装置 | |
US20070035022A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2010192500A (ja) | 半導体装置 | |
JP4329524B2 (ja) | 半導体装置およびその製造方法 | |
JP5407307B2 (ja) | 半導体装置 | |
JP2010093076A (ja) | 半導体パッケージ及び半導体装置 | |
JP3915670B2 (ja) | 半導体装置およびその製造方法 | |
KR100916695B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP2009038203A (ja) | 半導体装置 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2009081354A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080530 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20080602 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |