JP4860370B2

JP4860370B2 - 液晶モジュール及び液晶モジュールの駆動方法

Info

Publication number: JP4860370B2
Application number: JP2006178318A
Authority: JP
Inventors: 良一横山; みちる千田; 勉上本
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2006-06-26
Filing date: 2006-06-28
Publication date: 2012-01-25
Anticipated expiration: 2026-06-28
Also published as: US20080013007A1; KR20070122317A; US7839371B2; JP2008009058A

Description

本発明は、液晶モジュール、液晶モジュールの駆動方法及び液晶表示装置に関する。

一般に、液晶表示装置は、低電圧駆動、低消費電力、軽量、薄型等優れた特性を有しており、パーソナルコンピュータにおけるモニター装置、テレビ受像機等のディスプレイ装置として多く用いられている。

透過型の液晶表示装置は、バックライトと、このバックライトの前面に配置される液晶モジュールとで構成されている。バックライトはディスプレイパネルに光を供給する。液晶モジュールはバックライトから供給された光を変調し、画像として表示する。バックライトは、反射板、光源及び光学シートを有し、光源に電流を印加することでディスプレイユニットに光を供給する。

一方、反射型の液晶表示装置においては、液晶モジュールの画素電極は金属で構成されている。液晶モジュールに入射する外部からの光は、液晶層によって変調され、画素電極によって反射され、外部へ出射される。反射型の液晶表示装置は、補助的な光の供給のために、液晶モジュールの側面から光を供給するサイドライトを備えているものもある。

近年、液晶表示装置の表示品質を向上させるため、１画素に複数のＴＦＴを備えた液晶表示装置の開発がなされている（下記特許文献１乃至４参照）。
特開２００５−１４０９３７号公報特開２００５−３２６６２４号公報特開２００２−２９６６１７号公報特開２００３−２２２９０２号公報

液晶モジュールにおいては、その画像表示領域にある画素ＴＦＴを通して、画素ＴＦＴのソース電極と共通電極とその間の絶縁体とで構成される蓄積容量と、画素電極と対向電極とその間の液晶とで構成される容量とに電荷を充電し、液晶の配向状態を変化させ、所望の表示を行う。液晶モジュールにおいては、１画面の間（１フィールド期間）、画素電極の電位を保持し、液晶の配向状態を保持する必要がある。しかしながら、画素ＴＦＴの電流リーク等により、１画面の間、画素電極の電位を一定に保持することは困難である。画素電極の電位が１画面の間保持できないと、液晶の配向状態が変化してしまい、１画面中、所望の表示を保持することができなくなる。

そこで、本発明は、１画面の間、即ち次のフィールドになるまで画素電極の電位を保持することによって、目的の表示を保持することのできる液晶モジュール、液晶モジュールの駆動回路及び液晶表示装置を提供することを課題とする。

本発明の一実施形態によると、
ソース又はドレインの一方がソース線に接続され、他方が第２の薄膜トランジスタのソース又はドレインに接続され、ゲートが第１のゲート信号線に接続された第１の薄膜トランジスタと、
ソース又はドレインの他方が画素電極に接続され、ゲートが第２のゲート信号線に接続された前記第２の薄膜トランジスタと、
共通線と、
前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの接続部と前記共通線とそれらに挟持された第１の絶縁体でなる第１の容量Ｃ１と、
前記第２の薄膜トランジスタのソース又はドレインのうち、前記画素電極に接続されている接続部と前記共通線とそれらに挟持された第２の絶縁体でなる第２の容量Ｃ２と、
前記画素電極と対向電極とそれらに挟持された液晶とでなる第３の容量Ｃｌｃと、
を有する画素がマトリクス状に配置された液晶モジュールであって、
前記ソース線には、下記式を満たすオーバードライブ電圧Ｖoverが表示信号Ｖsigに加えて印加されることを特徴とする液晶モジュールが提供される。

また、本発明の一実施態様によると、
ソース又はドレインの一方がソース線に接続され、他方が第２の薄膜トランジスタのソース又はドレインに接続され、ゲートが第１のゲート信号線に接続された第１の薄膜トランジスタと、
ソース又はドレインの他方が画素電極に接続され、ゲートが第２のゲート信号線に接続された前記第２の薄膜トランジスタと、
共通線と、
前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの接続部と前記共通線とそれらに挟持された第１の絶縁体でなる第１の容量Ｃ１と、
前記第２の薄膜トランジスタのソース又はドレインのうち、前記画素電極に接続されている接続部と前記共通線とそれらに挟持された第２の絶縁体でなる第２の容量Ｃ２と、
前記画素電極と対向電極とそれらに挟持された液晶とでなる第３の容量Ｃｌｃと、
を有する画素がマトリクス状に配置された液晶モジュールの駆動方法であって、
前記ソース線には、下記式を満たすオーバードライブ電圧Ｖoverが表示信号Ｖsigに加えて印加されることを特徴とする液晶モジュールの駆動方法が提供される。

本発明の液晶モジュール、液晶モジュールの駆動方法及び液晶表示装置によると、１画面の間、即ち次のフィールドになるまで画素電極の電位を保持することができ、目的の表示を保持することができる。よって、本発明の液晶モジュール、液晶モジュールの駆動方法及び液晶表示装置によると、高画質の画像が提供できる。

本発明の液晶モジュール、液晶モジュールの駆動方法及び液晶表示装置の実施形態について、以下、図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に示す実施形態の記載内容に限定して解釈されるものではない。なお、以下の実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施形態１）
本発明の一実施形態に係る液晶表示装置の概略構成図を図１に示す。本発明の一実施形態に係る液晶表示装置１００は、本発明の一実施形態に係る液晶モジュール１１０、バックライトユニット１２０、これらを収納する収納容器１３０、トップシャーシ１４０を有している。

液晶モジュール１１０は、薄膜トランジスタ（以下「ＴＦＴ」という。）基板１１１と、ＴＦＴ基板１１１に対向して配置される対向基板１１２と、これら基板の間に配置される液晶とを有している。

ＴＦＴ基板１１１は、ＴＦＴ及び電極を形成することができる限りにおいて特段限定されるわけではないが、例えば透明なガラス基板を用いることができる。本実施形態のＴＦＴ基板１１１は、画素のスイッチングＴＦＴや駆動回路を構成するＴＦＴを有している。本実施形態においては、これらのＴＦＴは、ポリシリコンを用いて形成されている。なお、ＴＦＴ基板１１１には、石英ガラスを用いても良い。また、本発明の液晶モジュール１１０を反射型とする場合は、上述のようなＴＦＴ基板を用いてもよいが、一方、単結晶シリコン基板を用い、単結晶シリコン基板上に形成されたトランジスタを画素のスイッチングトランジスタ及び駆動回路のトランジスタとして用いるようにしてもよい。

対向基板１１２においても、ＴＦＴ基板１１２と同様、特段限定されるわけではないが、例えば透明なガラス基板を用いることができる。対向基板１１２上にカラーフィルタ（以下「ＣＦ」という。）が形成される場合は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）いずれかの色を透過させる色素を含む有機層をＴＦＴ基板１１１の各画素電極に対応して配置させることで実現できる。なお、ＴＦＴ基板１１１上にＣＦが形成されるようにしてもよい。なお、本実施形態に係る液晶表示装置を透過型の液晶表示装置として用いる場合には、液晶表示装置１００は、バックライトユニット１２０を背面に設置し、液晶モジュール１１０による光学変化を用いてバックライト装置１２０からの光を調節し画像として表示する。よって、ＴＦＴ基板１１１、対向基板１１２の双方が透明な基板であることが望しい。また、本発明の液晶モジュール１１０を反射型とする場合は、適宜、サイドライトを設けるようにしてもよい。

収納容器１３０は、底面１３１と、この底面１３１の端辺に設けられる側壁１３２を有して構成されており、液晶モジュール１１０、バックライト装置１２０等を収納する。なお収納容器１３０は、トップシャーシ１４０と嵌合させることにより、内部に収納された液晶モジュール１１０等を固定し、また、外部衝撃による破損を防止する。

次に、図２を参照する。本発明の一実施形態に係る液晶モジュール１１０の機能ブロック図を図２に示す。本発明の一実施形態に係る液晶モジュールは、マトリクス状に配置された複数の画素を有する画素部１１０ａと、画素部１１０のデータ線（ソース線）を駆動するデータ線駆動回路１１０ｂ、画素部１１０のゲート線を駆動するゲート線駆動回路１１０ｃ、データ線に供給する各種電圧を供給するＶｃｏｍ発生部１１０ｄ、γ電圧発生部１１０ｅ、並びに、ゲート線駆動回路１１０ｃ、Ｖｃｏｍ発生部１１０ｄ及びγ電圧発生部１１０ｅに直流電源を供給するＤＣ／ＤＣコンバータ１１０ｆを有している。なお、画素部１１０ａ、データ線駆動回路１１０ｂ、ゲート線駆動回路１１０ｃ、Ｖｃｏｍ発生部１１０ｄ、γ電圧発生部１１０ｅ及びＤＣ／ＤＣコンバータ１１０ｆの全てをＴＦＴによって構成するようにしてもよい。また、画素部１１０ａ、データ線駆動回路１１０ｂ及びゲート線駆動回路１１０ｃをＴＦＴによって構成し、Ｖｃｏｍ発生部１１０ｄ、γ電圧発生部１１０ｅ及びＤＣ／ＤＣコンバータ１１０ｆをＩＣチップによる集積回路によって構成するようにしてもよい。

本実施形態の画素部１１０ａの構成を図３示す。本実施形態の液晶モジュールの画素部１１０ａは、マトリクス状に配置された複数の画素２００を有している。本実施形態においては、画素部１１０ａには、ｍ×ｎ個の画素２００が配置されている（ｍ、ｎは自然数）。なお、ｋ行・ｉ列目の画素を（ｋ，ｉ）と表記する場合がある。（ｋ，ｉ）番目の画素２００には、ソース線Ｓi、第１ゲート線Ｇk、及び第２ゲート線Ｇk contが接続されている。

ここで、本実施形態の画素部１１０ａにおける１つの画素２００の構成について図４を用いて詳細に説明する。説明の便宜上、図４には（ｋ，ｉ）番目の画素を例にとって説明する。図４に示すとおり、本実施形態においては、画素２００は、２つのＴＦＴ（ＴＦＴ１及びＴＦＴ２）を有している。本実施形態における画素２００においては、ＴＦＴ１のソース又はドレインの何れか一方とＴＦＴ２のソース又はドレインの何れか一方とが接続されている。つまり、ＴＦＴ１とＴＦＴ２とは直列に接続されている。ＴＦＴ１の一端は、ソース線Ｓkに接続されている。ＴＦＴ１のソース又はドレインのうちソース線Ｓｉに接続されている一端をｐ０、ＴＦＴ２の一端に接続されている一端をｐ１とする。また、ＴＦＴ２のソース又はドレインのうちｐ１の他端をｐ２とする。ＴＦＴ１の一端ｐ１は、ＴＦＴ２の一端ｐ１と接続されている。ＴＦＴ２の一端ｐ２は、画素電極（図示せず）に接続されている。ＴＦＴ１及びＴＦＴ２の一端ｐ１は、保持容量共通線ＳＣとの間に容量Ｃ１を形成している。また、ＴＦＴ２の一端ｐ２は、保持容量共通線ＳＣとの間に容量Ｃ２を形成している。なお、画素電極と共通電極ｃｏｍとの間には、液晶によって容量Ｃｌｃが形成されている。なお、本実施形態においては、保持容量共通線ＳＣの電位は、共通電極の電位Ｖｃｏｍと同じであるが、これに限定されるわけではない。

図４に示すとおり、本実施形態の画素部２００は、２つのＴＦＴ１及びＴＦＴ２を有している。本実施形態の液晶モジュールにおいては、これら２つのＴＦＴ１及びＴＦＴ２に接続されているゲート線Ｇｋ及びＧｋ
ｃｏｎｔ並びにソース線Ｓｉに入力する信号を制御することにより、画素電極の電位を保持することができる。

図５を参照する。図５には、本実施形態に係る液晶モジュール１１０のゲート線駆動回路１１０ｃの回路構成の概略について説明した図である。図５においては、説明の便宜上、ゲート線Ｇk-1及びＧk-1 cont、Ｇk及びＧk cont、ゲート線Ｇt及びＧt
cont、並びにゲート線Ｇt+1及びＧt+1 contに接続されているゲート線駆動回路１１０ｃの部分について図示している。なお、図５に示すゲート線駆動回路１１０ｃの回路構成は、本発明の液晶モジュールを実現する一例に過ぎず、当業者によって適宜設計変更可能である。

ゲート線駆動回路１１０ｃは、シフトレジスタＳＲ（０）〜ＳＲ（ｎ）、及びシフトレジスタ回路ＳＲ（０）〜ＳＲ（ｎ）からのタイミング信号を受け、ゲート線Ｇ1〜Ｇn及びＧ1 cont〜Ｇn contへ送信するタイミング信号を生成するゲート信号生成回路２１０（０）〜２１０（ｎ）を有している。図５においては、ゲート線Ｇk-1及びＧk-1 cont、Ｇk及びＧk cont、ゲート線Ｇt及びＧt
cont、並びにゲート線Ｇt+1及びＧt+1 contに接続されているゲート信号生成回路２１０（ｋ−１）、２１０（ｋ）、２１０（ｔ）及び２１０（ｔ＋１）が図示されている。

本実施形態においては、ゲート信号生成回路２１０（０）〜２１０（ｎ）は、それぞれ、３つのＮＡＮＤ回路（ＮＡＮＤ１、ＮＡＮＤ２、ＮＡＮＤ３）、２つのＮＯＲ回路（ＮＯＲ１、ＮＯＲ２）、及び２つのインバータ回路（ＩＮＶ１、ＩＮＶ２）を有している。なお、図５に示す本実施形態におけるゲート信号生成回路２１０（０）〜２１０（ｎ）は、本発明の液晶モジュールを実現する一例に過ぎず、これに限定されるわけではない。

ゲート信号生成回路２１０（０）〜２１０（ｎ）のうち、ゲート信号生成回路２１０（ｋ−１）、２１０（ｋ）、２１０（ｔ）及び２１０（ｔ＋１）の回路構成を図５に示す。なお、ゲート信号生成回路２１０（０）〜２１０（ｎ）は、全て同じ回路構成である。

ここでは、ゲート信号生成回路２１０（ｋ）を例にとって説明する。ゲート信号生成回路２１０（ｋ）のＮＡＮＤ１には、シフトレジスタ回路ＳＲ（ｋ）からのタイミング信号とシフトレジスタ回路ＳＲｋの２０段隣のシフトレジスタ回路ＳＲ（ｋ＋２０）（図示せず）からのタイミング信号とが入力される。なお、本実施形態においては、ゲート信号生成回路２１０ｋのＮＡＮＤ１には、シフトレジスタ回路ＳＲ（ｋ）からのタイミング信号とシフトレジスタ回路ＳＲ（ｋ）の２０段隣のシフトレジスタ回路ＳＲ（ｋ＋２０）（図示せず）からのタイミング信号とが入力されるようにしているが、どのシフトレジスタ回路からのタイミング信号をＮＡＮＤ１に入力するかは、後述するオーバードライブ電圧Ｖoverを印加するオーバードライブ期間Ｔover、表示周波数、画素数等によって適宜調整することができる。

ＮＡＮＤ１の出力は、ＩＮＶ１に入力される。ＩＮＶ１の出力及び共通信号１（イネーブル信号ＥＮＢ）は、ＮＡＮＤ２に入力される。ゲート信号生成回路２１０−ｋの２０段隣りのゲート信号生成回路２１０（ｋ＋２０）（図示せず）のＮＡＮＤ１（図示せず）の出力及び前記共通信号１がＮＯＲ１に入力され、ＮＯＲ１の出力はＩＮＶ２に入力され、ＩＮＶ２の出力が第２のゲート信号線Ｇk contに出力される。なお、本実施形態においては、ゲート信号生成回路２１０（ｋ）の２０段隣りのゲート信号生成回路２１０（ｋ＋２０）（図示せず）のＮＡＮＤ１（図示せず）の出力がゲート信号生成回路２１０（ｋ）のＮＯＲ１に入力されるようにしているが、どのゲート信号生成回路２１０のＮＡＮＤ１の出力をゲート信号生成回路２１０（ｋ）のＮＯＲ１に入力するかは、後述するオーバードライブ電圧Ｖoverを印加するオーバードライブ期間Ｔover、表示周波数、画素数等によって適宜調整することができる。

ゲート信号生成回路２１０（ｋ）の２０段隣りのゲート信号生成回路２１０（ｋ＋２０）のＩＮＶ１の出力と共通信号２とがＮＡＮＤ３に入力される。なお、本実施形態においては、ゲート信号生成回路２１０（ｋ）の２０段隣りのゲート信号生成回路２１０（ｋ＋２０）のＩＮＶ１の出力と共通信号２とがＮＡＮＤ３に入力されるようにしているが、どのゲート信号生成回路２１０のＩＮＶ１の出力をＮＡＮＤ３に入力するかは、後述するオーバードライブ電圧Ｖoverを印加するオーバードライブ期間Ｔover、表示周波数、画素数等によって適宜調整することができる。

ＮＡＮＤ２の出力とＮＡＮＤ３の出力とがＮＯＲ２に入力され、ＮＯＲ２の出力が第１のゲート信号線Ｇkに出力される。

ここで、本実施形態に係る本発明の液晶モジュールの駆動について図６及び図７を参照しながら説明する。図６は、本実施形態に係る本発明の液晶モジュールの画素２００における画素部の電位の遷移を説明した図である。また、図７は、本実施形態に係る本発明の液晶モジュールの画素２００における画素部の電位及びゲート信号線の電位の遷移を説明した図である。ここでは、説明の便宜上、図４に示す画素（ｋ，ｉ）とそれに隣接する画素（ｋ＋１，ｉ）を例にとって説明する。なお、他の画素においても画素（ｋ，ｉ）及び（ｋ＋１，ｉ）と同様である。

期間（１）：ゲート信号線駆動回路１１０ｃからゲート線Ｇk contにＨｉｇｈが入力されＴＦＴ２がＯＮする。そして、ゲート線Ｇkにタイミング信号Ｈｉｇｈが送信されＴＦＴ１がＯＮする。その際、ソース線Ｓiに表示信号（Ｖsig＋Ｖover）を印加する。本実施形態においては、表示信号（Ｖsig＋Ｖover）は、本来の表示信号Ｖsigにオーバードライブ電圧Ｖoverを加えた信号である。ＴＦＴ１及びＴＦＴ２がＯＮすることによって、ソース線Ｓiより表示信号（Ｖsig＋Ｖover)をＴＦＴ１の一端ｐ１及びＴＦＴ２の一端ｐ２に充電する。ＴＦＴの一端ｐ１の電位をＶp1、ＴＦＴ２の一端ｐ２の電位をＶp2とすると、ＴＦＴ１及びＴＦＴ２がＯＮすることによって、ｐ１の電位Ｖp1及びｐ２の電位Ｖp2が（Ｖsig＋Ｖover)に充電される（状態ｂ）。

期間（２）：次に、ゲート信号ＧkをＬｏｗにし、ＴＦＴ１をＯＦＦにすることによってｐ１の電位Ｖp1及びｐ２の電位Ｖp2は、（Ｖsig＋Ｖover）に保持される（状態ｃ）。このとき、以下の数式（１）が成立する。

期間（３）：次に、（１）から数ｍｓｅｃ後にゲート信号線Ｇk contにＬｏｗを入力することによってＴＦＴ２をＯＦＦにし、且つゲート信号線ＧkにＨｉｇｈを入力することによってＴＦＴ１をＯＮする。このとき、タイミングは水平期間の帰線期間にあり、ソース線Ｓiは対極信号Ｖcomレベルにしておくことにより、ＴＦＴ１を介してｐ１の電位Ｖp1はＶcomに充電される（状態ｄ）。

期間（４）：次に、ゲート信号線ＧkにＬｏｗを入力することによってＴＦＴ１をＯＦＦし、ゲート信号線Ｇk contにＨｉｇｈを入力することによってＴＦＴ２をＯＮする。このとき、ｐ１の電位Ｖp1及びｐ２の電位Ｖp2は、以下の数式（２）を満たす（状態ｅ）。

ここで、数式（２）の右辺の２項目がゼロとなるようにＶoverの電位を設定することによって、Ｖp1＝Ｖp2＝Ｖsigが成立する。即ち、以下の数式（３）が成り立つようにＶoverを設定することによって、Ｖp1＝Ｖp2＝Ｖsigが成立する。

この数式（３）を満たすことにより、Ｖp1＝Ｖp2＝Ｖsigが成立し、次のフィールドまで画素電極にはＶsigが保持されることになり、所望の表示が得られる（状態ｆ）。

なお、図６において、状態ｆ以降の電位の遷移状態は、次のフィールド期間において、表示が白から黒に変化した場合の駆動電圧変化を示している。

例えば、ノーマリ・ブラック・モードにおいて、Ｃ１：Ｃ２：Ｃlc＝０.５：１：２とし、白表示の表示信号Ｖsig（白）を５Ｖ、黒表示の表示信号Ｖsig（黒）を１.５Ｖとすると、白表示の表示信号に加えるオーバードライブ電圧Ｖover（白）は０.８Ｖ、黒表示の表示信号に加えるオーバードライブ電圧Ｖover（黒）は０.２５Ｖとなる。

なお、例えば６０Ｈｚで画像を表示する場合、１水平期間は１６.７ｍｓｅｃである。オーバードライブ期間Ｔover（＝期間（１）＋期間（２）＋期間（３））は、全期間Ｔover＋Ｔsigの５０％程度（６０Ｈｚで画像を表示する場合は、８.８７ｍｅｃ）程度以下が好ましい。また、オーバードライブ期間Ｔoverは５ｍｓｅｃ以下がより好ましく、正規の画像信号の印加期間Ｔsig（＝期間（４））は８ｍｓｅｃ以上が好ましい。なお、オーバードライブ期間及び正規の画像信号の印加期間Ｔsigは、これらに限定されるわけではなく、適宜設定することができる。

次に、図８（ａ）にシフトレジスタＳＲ（ｋ−１）、ＳＲ（ｋ）、ＳＲ（ｔ）、ＳＲ（ｔ＋１）が出力するタイミング信号、共通信号１（イネーブル信号ＥＮＢ）、ＰＳＷ信号、第１ゲート線Ｇk及びＧk+1のゲート信号、第２ゲート線Ｇk cont及びＧk+1 contのゲート信号、並びにラッチ信号ＳＲＡｔのタイミングチャートを示す。また、図８（ｂ）に（ｉ，ｋ）番目の画素におけるｐ１の電位Ｖp1及びｐ２の電位Ｖp2並びにソース線Ｓiの電位のタイミングチャートを示す。

本実施形態に係る本発明の液晶モジュール、液晶モジュールの駆動方法及び液晶表示装置によると、１画面の間、即ち次のフィールドになるまで画素電極の電位を保持することができ、目的の表示を保持することができる。よって、本実施形態に係る本発明の液晶モジュール、液晶モジュールの駆動方法及び液晶表示装置によると、液晶の応答速度を早く出来るなどの高画質の画像が提供できる。

（実施形態２）
本実施形態においては、上述の実施形態１における本発明の液晶モジュールにおいて、隣接する画素で保持容量共通線ＳＣを共通にする構成を採用する。

図９を参照する。本実施形態に係る液晶モジュールの画素部１１０ａの構成を図９に示す。本実施形態の液晶モジュールの画素部１１０ａは、マトリクス状に配置された複数の画素２００を有している。本実施形態においては、画素部１１０ａには、ｍ×ｎ個の画素２００が配置されている（ｍ、ｎは自然数）。（ｋ，ｉ）番目の１つの画素２００には、ソース線Ｓi、第１ゲート線Ｇk、及び第２ゲート線Ｇk contが接続されている。本実施形態においては、隣接する画素同士で保持容量共通線ＳＣを共通にする構成を採用している。こうすることによって、実施形態１の構成が奏する効果に加えて、保持容量共通線ＳＣの数を半減させることができ、その結果、保持容量共通線ＳＣの寄生容量が減少し、ソース線の充電時間を短縮することができる。また、ソース線の波形ひずみが減少し、クロストークを減少させることができる。

（実施形態３）
本実施形態においては、本発明の液晶モジュール画素部を構成するＴＦＴ１及びＴＦＴ２にアモルファスシリコンＴＦＴを用いている。

本実施形態に係る液晶モジュール１１０の機能ブロック図は実施形態１で説明した図２に示すとおりである。なお、本実施形態においては、画素部１１０ａを構成するＴＦＴ１及びＴＦＴ２をアモルファスシリコンを用いて構成し、データ線駆動回路１１０ｂ、ゲート線駆動回路１１０ｃ、Ｖｃｏｍ発生部１１０ｄ、γ電圧発生部１１０ｅ及びＤＣ／ＤＣコンバータ１１０ｆをＩＣチップによる集積回路によって構成するようにしている。

（実施形態４）
実施形態１乃至４において、本発明の液晶モジュール画素部を構成するＴＦＴ１及びＴＦＴ２は、ボトムゲート型のＴＦＴであってもよく、トップゲート型のＴＦＴであってもよい。

（実施形態５）
本実施形態においては、本発明に係る液晶表示装置を反射型の液晶表示装置とした例について説明する。本実施形態に係る液晶表示装置においては、画素電極を金属とし、外光を反射するようにしている。他の構成については、実施形態１乃至４と同様である。

本実施形態の反射型の液晶表示装置における液晶モジュール３１０の詳細について、図１０を用いて説明する。図１０に本実施形態における液晶モジュール３１０の画素部の断面図を示す。３１１は基板であり、３１２は層間絶縁膜、３１３は画素電極、３１４は対向電極、３１５はカラーフィルタ、３１６は対向基板、３１７は液晶である。本実施形態においては、液晶モジュール３１０の画素部の画素電極は金属で構成されている。液晶モジュール３１０に入射する外部からの光は、液晶層によって変調され、画素電極３１３によって反射され、外部へ出射される。反射型の液晶表示装置は、補助的な光の供給のために、液晶モジュールの側面から光を供給するサイドライトを備えるようにしてもよい。

また、基板３１１の画素電極の上部にカラーフィルタを形成するようにしてもよい。

本実施形態に係る本発明の液晶モジュール画素部を構成するＴＦＴ１及びＴＦＴ２は、ボトムゲート型のＴＦＴであってもよく、トップゲート型のＴＦＴであってもよい。

本発明に係る液晶モジュール、液晶モジュールの駆動方法、液晶表示装置は、携帯電話におけるモニター装置からパーソナルコンピュータにおけるモニター装置、テレビ受像機等のディスプレイ装置までのすべての分野において有用である。

上述した実施形態は、本発明に係る液晶モジュール、液晶モジュールの駆動方法、液晶表示装置の例に過ぎず、本発明の技術的範囲は、これらに限定されるわけではない。

本発明の一実施形態に係る液晶表示装置の概略構成図である。本発明の一実施形態に係る液晶モジュール１１０の機能ブロック図である。本発明の一本実施形態の画素部１１０ａの構成を示す。本発明の一本実施形態の画素部１１０ａにおける１つの画素２００の構成を示す。本発明の一実施形態に係る液晶モジュール１１０のゲート線駆動回路１１０ｃの回路構成の概略図である。本発明の一実施形態に係る本発明の液晶モジュールの画素２００における画素部の電位の遷移示す図である。本発明の一実施形態に係る本発明の液晶モジュールの駆動を説明するタイミングチャートである。（ａ）にシフトレジスタＳＲ（ｋ−１）、ＳＲ（ｋ）、ＳＲ（ｔ）、ＳＲ（ｔ＋１）が出力するタイミング信号、イネーブル信号ＥＮＢ、ＰＳＷ信号、第１ゲート線Ｇk及びＧk+1のゲート信号、第２ゲート線Ｇk cont及びＧk+1 contのゲート信号、並びにラッチ信号ＳＲＡｔのタイミングチャートを示す。（ｂ）に（ｋ，ｉ）番目の画素におけるｐ１の電位Ｖp1及びｐ２の電位Ｖp2並びにソース線Ｓiの電位のタイミングチャートを示す。本発明の一本実施形態の画素部１１０ａの構成を示す。本発明の一実施形態の反射型の液晶表示装置における液晶モジュール３１０の断面図である。

符号の説明

１００液晶表示装置
１１０液晶モジュール
１２１反射板
１２２冷陰極管
１２３光学シート
１３０収納容器
１３１底面
１３２側壁
１４０トップシャーシ

Claims

ソース又はドレインの一方がソース線に接続され、他方が第２の薄膜トランジスタのソース又はドレインに接続され、ゲートが第１のゲート信号線に接続された第１の薄膜トランジスタと、
ソース又はドレインの他方が画素電極に接続され、ゲートが第２のゲート信号線に接続された前記第２の薄膜トランジスタと、
共通線と、
前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの接続部と前記共通線とそれらに挟持された第１の絶縁体でなる第１の容量Ｃ１と、
前記第２の薄膜トランジスタのソース又はドレインのうち、前記画素電極に接続されている接続部と前記共通線とそれらに挟持された第２の絶縁体でなる第２の容量Ｃ２と、
前記画素電極と対向電極とそれらに挟持された液晶とでなる第３の容量Ｃｌｃと、
を有する画素がマトリクス状に配置された液晶モジュールであって、
前記ソース線には、下記式を満たすオーバードライブ電圧Ｖoverが表示信号Ｖsigに加えて印加されることを特徴とする液晶モジュール。
１つの前記画素において、順に、
前記第２のゲート信号線にＨｉｇｈを入力し、
前記第１のゲート信号線にＨｉｇｈを入力し、
前記ソース線に（Ｖsig＋Ｖover）を印加し、
前記第１のゲート信号線にＬｏｗを入力し、
前記第２のゲート信号線にＬｏｗを入力し、
前記第１のゲート信号線にＨｉｇｈを入力し、
前記第１のゲート信号線にＬｏｗを入力することを特徴とする請求項１に記載の液晶モジュール。
１つの前記画素において、順に、
前記第２の薄膜トランジスタをＯＮし、
前記第１の薄膜トランジスタをＯＮし、
前記ソース線に（Ｖsig＋Ｖover）を印加し、
前記第１の薄膜トランジスタをＯＦＦし、
前記第２の薄膜トランジスタをＯＦＦし、
前記第１の薄膜トランジスタをＯＮし、
前記第１の薄膜トランジスタをＯＦＦすることを特徴とする請求項１に記載の液晶モジュール。
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、ポリシリコンでなることを特徴とする請求項１に記載の液晶モジュール。
前記第１の薄膜トランジスタ及び前記第２の薄膜トランジスタは、アモルファスシリコンでなることを特徴とする請求項１に記載の液晶モジュール。
前記画素の前記共通線は、前記画素に行方向に隣接する画素の共通線として用いることを特徴とする請求項１に記載の液晶モジュール。
前記液晶モジュールは、前記画素電極が金属からなる反射型の液晶モジュールであることを特徴とする請求項１に記載の液晶モジュール。
ソース又はドレインの一方がソース線に接続され、他方が第２の薄膜トランジスタのソース又はドレインに接続され、ゲートが第１のゲート信号線に接続された第１の薄膜トランジスタと、
ソース又はドレインの他方が画素電極に接続され、ゲートが第２のゲート信号線に接続された前記第２の薄膜トランジスタと、
共通線と、
前記第１の薄膜トランジスタと前記第２の薄膜トランジスタとの接続部と前記共通線とそれらに挟持された第１の絶縁体でなる第１の容量Ｃ１と、
前記第２の薄膜トランジスタのソース又はドレインのうち、前記画素電極に接続されている接続部と前記共通線とそれらに挟持された第２の絶縁体でなる第２の容量Ｃ２と、
前記画素電極と対向電極とそれらに挟持された液晶とでなる第３の容量Ｃｌｃと、
を有する画素がマトリクス状に配置された液晶モジュールの駆動方法であって、
前記ソース線には、下記式を満たすオーバードライブ電圧Ｖoverが表示信号Ｖsigに加えて印加されることを特徴とする液晶モジュールの駆動方法。
１つの前記画素において、順に、
前記第２のゲート信号線にＨｉｇｈを入力し、
前記第１のゲート信号線にＨｉｇｈを入力し、
前記ソース線に（Ｖsig＋Ｖover）を印加し、
前記第１のゲート信号線にＬｏｗを入力し、
前記第２のゲート信号線にＬｏｗを入力し、
前記第１のゲート信号線にＨｉｇｈを入力し、
前記第１のゲート信号線にＬｏｗを入力することを特徴とする請求項８に記載の液晶モジュールの駆動方法。
１つの前記画素において、順に、
前記第２の薄膜トランジスタをＯＮし、
前記第１の薄膜トランジスタをＯＮし、
前記ソース線に（Ｖsig＋Ｖover）を印加し、
前記第１の薄膜トランジスタをＯＦＦし、
前記第２の薄膜トランジスタをＯＦＦし、
前記第１の薄膜トランジスタをＯＮし、
前記第１の薄膜トランジスタをＯＦＦすることを特徴とする請求項８に記載の液晶モジュールの駆動方法。