JP4858685B2 - 強誘電体メモリおよびその製造方法 - Google Patents
強誘電体メモリおよびその製造方法 Download PDFInfo
- Publication number
- JP4858685B2 JP4858685B2 JP2006071293A JP2006071293A JP4858685B2 JP 4858685 B2 JP4858685 B2 JP 4858685B2 JP 2006071293 A JP2006071293 A JP 2006071293A JP 2006071293 A JP2006071293 A JP 2006071293A JP 4858685 B2 JP4858685 B2 JP 4858685B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- orientation
- control layer
- ferroelectric
- orientation control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
(a)基体の上方にチタンを構成元素として含む第1の金属層を形成する工程と、
(b)前記第1の金属層を窒化して窒素化合物からなる第1の配向制御層を形成する工程と、
(c)前記第1の配向制御層の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
(d)前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
(e)前記第2の配向制御層の上方に第1電極を形成する工程と、
(f)前記第1電極の上方に強誘電体層を形成する工程と、
(g)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
前記工程(a)では、第1の金属層としてチタン層を形成し、
前記工程(b)では、第1の配向制御層としてチタンの窒化物からなる層を形成することができる。
前記工程(a)では、第1の金属層としてチタンアルミニウム層を形成し、
前記工程(b)では、第1の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成することができる。
前記工程(b)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化することができる。
前記工程(c)では、第2の金属層としてチタン層を形成し、
前記工程(d)では、第2の配向制御層としてチタンの窒化物からなる層を形成することができる。
前記工程(c)では、第2の金属層としてチタンアルミニウム層を形成し、
前記工程(d)では、第2の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成することができる。
前記工程(d)では、窒素を含有する雰囲気で前記第2の金属層を加熱することにより窒化することができる。
前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射することができる。
前記工程(d)と(e)の間に、前記第2の配向制御層の上方にバリア層を形成する工程をさらに含むことができる。
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
基体の上方に形成されたチタンを構成元素として含む窒素化合物からなる第1の配向制御層と、
前記第1の配向制御層の上面に形成されたチタンを構成元素として含む窒素化合物からなる第2の配向制御層と、
前記第2の配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む。
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールに形成された導電層と、をさらに含み、
前記第1の配向制御層は、前記導電層の上方に形成されていることができる。
前記第2の配向制御層と前記第1電極との間に形成されたバリア層をさらに含むことができる。
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層および前記第2の配向制御層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有することができる。
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
前記第2の配向制御層に含まれる結晶の(111)配向成分は、前記第1の配向制御層に含まれる結晶の(111)配向成分より多いことができる。
前記第1の配向制御層および前記第2の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層、前記第2の配向制御層、および前記バリア層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有することができる。
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
前記第1の配向制御層は、チタンの窒化物であり、
前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含むことができる。
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、第1の配向制御層12と、第2の配向制御層112と、絶縁層26と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図13はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
以下に、本実施の形態の変形例にかかる強誘電体メモリ200について図面を参照しながら説明する。変形例にかかる強誘電体メモリ200は、第3バリア層25をさらに含む点、および第2バリア層23を含まない点で、本実施の形態にかかる強誘電体メモリ100と異なる。
図14は、変形例にかかる強誘電体メモリ200を模式的に示す断面図である。
次に、図14に示す強誘電体メモリ200の製造方法について、図面を参照して説明する。図15〜図19はそれぞれ、図14に示される強誘電体メモリ200の一製造工程を模式的に示す断面図である。
Claims (18)
- (a)基体の上方に第1の金属層としてチタンアルミニウム層を形成する工程と、
(b)前記第1の金属層を窒化して第1の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成する工程と、
(c)前記第1の配向制御層の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
(d)前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
(e)前記第2の配向制御層の上方に第1電極を形成する工程と、
(f)前記第1電極の上方に強誘電体層を形成する工程と、
(g)前記強誘電体層の上方に第2電極を形成する工程と、
を含む、強誘電体メモリの製造方法。 - 請求項1において、
前記工程(b)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。 - 請求項1または2において、
前記工程(c)では、第2の金属層としてチタン層を形成し、
前記工程(d)では、第2の配向制御層としてチタンの窒化物からなる層を形成する、強誘電体メモリの製造方法。 - 請求項1または2において、
前記工程(c)では、第2の金属層としてチタンアルミニウム層を形成し、
前記工程(d)では、第2の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成する、強誘電体メモリの製造方法。 - 請求項1ないし4のいずれかにおいて、
前記工程(d)では、窒素を含有する雰囲気で前記第2の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。 - 請求項1ないし5のいずれかにおいて、
前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。 - 請求項1ないし6のいずれかにおいて、
前記工程(d)と(e)の間に、前記第2の配向制御層の上方にバリア層を形成する工程をさらに含む、強誘電体メモリの製造方法。 - 請求項7において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。 - 基体の上方に形成されたチタンおよびアルミニウムの窒化物からなる第1の配向制御層と、
前記第1の配向制御層の上面に形成されたチタンおよびアルミニウムの窒化物からなる第2の配向制御層と、
前記第2の配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む、強誘電体メモリ。 - 請求項9において、
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールに形成された導電層と、をさらに含み、
前記第1の配向制御層は、前記導電層の上方に形成されている、強誘電体メモリ。 - 請求項9または10において、
前記第2の配向制御層と前記第1電極との間に形成されたバリア層をさらに含む、強誘電体メモリ。 - 請求項9ないし11のいずれかにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層および前記第2の配向制御層に含まれる結晶の一部は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有する、強誘電体メモリ。 - 請求項12において、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有する、強誘電体メモリ。 - 請求項13において、
前記第2の配向制御層に含まれる結晶の(111)配向成分は、前記第1の配向制御層に含まれる結晶の(111)配向成分より多い、強誘電体メモリ。 - 請求項11において、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層、前記第2の配向制御層、および前記バリア層に含まれる結晶の一部は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有する、強誘電体メモリ。 - 請求項15において、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および
前記強誘電体層に含まれる結晶は、(111)配向を有する、強誘電体メモリ。 - 請求項16において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリ。 - 請求項9ないし17のいずれかにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含む、強誘電体メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071293A JP4858685B2 (ja) | 2006-03-15 | 2006-03-15 | 強誘電体メモリおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071293A JP4858685B2 (ja) | 2006-03-15 | 2006-03-15 | 強誘電体メモリおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007250776A JP2007250776A (ja) | 2007-09-27 |
JP4858685B2 true JP4858685B2 (ja) | 2012-01-18 |
Family
ID=38594753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006071293A Expired - Fee Related JP4858685B2 (ja) | 2006-03-15 | 2006-03-15 | 強誘電体メモリおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4858685B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6144052A (en) * | 1996-03-08 | 2000-11-07 | Hitachi, Ltd. | Semiconductor device and its manufacture |
JP3961399B2 (ja) * | 2002-10-30 | 2007-08-22 | 富士通株式会社 | 半導体装置の製造方法 |
JP2004186517A (ja) * | 2002-12-05 | 2004-07-02 | Sony Corp | 強誘電体型不揮発性半導体メモリ及びその製造方法 |
JP4260525B2 (ja) * | 2003-04-10 | 2009-04-30 | 富士通株式会社 | 半導体装置およびその製造方法 |
JP4002916B2 (ja) * | 2003-10-22 | 2007-11-07 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
JP4637733B2 (ja) * | 2005-11-30 | 2011-02-23 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
-
2006
- 2006-03-15 JP JP2006071293A patent/JP4858685B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007250776A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007043166A (ja) | 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法 | |
JP4320679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4600322B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP5010121B2 (ja) | 半導体装置の製造方法 | |
JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2009071144A (ja) | 強誘電体メモリの製造方法 | |
JP4730541B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4671039B2 (ja) | 半導体装置の製造方法 | |
JP4761031B2 (ja) | 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置 | |
JP4858685B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4697437B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4683224B2 (ja) | 強誘電体メモリの製造方法 | |
JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4613857B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP2008135620A (ja) | 強誘電体メモリ装置の製造方法 | |
JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4702550B2 (ja) | 半導体装置の製造方法 | |
JP2007150178A (ja) | 半導体装置およびその製造方法 | |
JP2008227215A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080619 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |