JP4858685B2 - 強誘電体メモリおよびその製造方法 - Google Patents

強誘電体メモリおよびその製造方法 Download PDF

Info

Publication number
JP4858685B2
JP4858685B2 JP2006071293A JP2006071293A JP4858685B2 JP 4858685 B2 JP4858685 B2 JP 4858685B2 JP 2006071293 A JP2006071293 A JP 2006071293A JP 2006071293 A JP2006071293 A JP 2006071293A JP 4858685 B2 JP4858685 B2 JP 4858685B2
Authority
JP
Japan
Prior art keywords
layer
orientation
control layer
ferroelectric
orientation control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071293A
Other languages
English (en)
Other versions
JP2007250776A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006071293A priority Critical patent/JP4858685B2/ja
Publication of JP2007250776A publication Critical patent/JP2007250776A/ja
Application granted granted Critical
Publication of JP4858685B2 publication Critical patent/JP4858685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、強誘電体メモリおよびその製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。
本発明にかかる強誘電体メモリの製造方法は、
(a)基体の上方にチタンを構成元素として含む第1の金属層を形成する工程と、
(b)前記第1の金属層を窒化して窒素化合物からなる第1の配向制御層を形成する工程と、
(c)前記第1の配向制御層の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
(d)前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
(e)前記第2の配向制御層の上方に第1電極を形成する工程と、
(f)前記第1電極の上方に強誘電体層を形成する工程と、
(g)前記強誘電体層の上方に第2電極を形成する工程と、
を含む。
このように、第1の配向制御層および第2の配向制御層を形成することによって、優れた結晶配向の第1電極および強誘電体層を形成することができる。すなわち、本発明によれば、所望の結晶配向を有する強誘電体層を形成することができる。これにより、ヒステリシス特性に優れた強誘電体メモリを得ることができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)では、第1の金属層としてチタン層を形成し、
前記工程(b)では、第1の配向制御層としてチタンの窒化物からなる層を形成することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)では、第1の金属層としてチタンアルミニウム層を形成し、
前記工程(b)では、第1の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(b)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)では、第2の金属層としてチタン層を形成し、
前記工程(d)では、第2の配向制御層としてチタンの窒化物からなる層を形成することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(c)では、第2の金属層としてチタンアルミニウム層を形成し、
前記工程(d)では、第2の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(d)では、窒素を含有する雰囲気で前記第2の金属層を加熱することにより窒化することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射することができる。
本発明にかかる強誘電体メモリの製造方法において、
前記工程(d)と(e)の間に、前記第2の配向制御層の上方にバリア層を形成する工程をさらに含むことができる。
本発明にかかる強誘電体メモリの製造方法において、
前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリは、
基体の上方に形成されたチタンを構成元素として含む窒素化合物からなる第1の配向制御層と、
前記第1の配向制御層の上面に形成されたチタンを構成元素として含む窒素化合物からなる第2の配向制御層と、
前記第2の配向制御層の上方に形成された第1電極と、
前記第1電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第2電極と、
を含む。
本発明にかかる強誘電体メモリにおいて、
絶縁層と、
前記絶縁層を貫通するコンタクトホールと、
前記コンタクトホールに形成された導電層と、をさらに含み、
前記第1の配向制御層は、前記導電層の上方に形成されていることができる。
本発明にかかる強誘電体メモリにおいて、
前記第2の配向制御層と前記第1電極との間に形成されたバリア層をさらに含むことができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層および前記第2の配向制御層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記第2の配向制御層に含まれる結晶の(111)配向成分は、前記第1の配向制御層に含まれる結晶の(111)配向成分より多いことができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層および前記第2の配向制御層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
前記第1の配向制御層、前記第2の配向制御層、および前記バリア層に含まれる結晶は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有することができる。
本発明にかかる強誘電体メモリにおいて、
前記第1の配向制御層は、チタンの窒化物であり、
前記バリア層は、チタンおよびアルミニウムの窒化物であることができる。
本発明にかかる強誘電体メモリにおいて、
前記導電層と電気的に接続されたスイッチングトランジスタをさらに含むことができる。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
1.強誘電体メモリ
図1は、本実施の形態の強誘電体メモリ100を模式的に示す断面図である。図1に示すように、強誘電体メモリ100は、強誘電体キャパシタ30と、第1の配向制御層12と、第2の配向制御層112と、絶縁層26と、プラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含む。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1不純物領域17および第2不純物領域19とを含む。また、プラグ(導電層)20はスイッチングトランジスタ18と電気的に接続されている。強誘電体キャパシタ30とトランジスタ18との間には絶縁層26が形成されている。絶縁層26の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。
強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上方に設けられている。このプラグ20は、第2不純物領域19の上方に形成されている。プラグ20は、絶縁層26を貫通するコンタクトホール22内を埋めるように形成されている。プラグ20は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。
また強誘電体メモリ100は、コンタクトホール22の側面および底面に形成された第1バリア層29と、プラグ20上に形成された第2バリア層23とを、コンタクトホール22内にさらに含む。プラグ20は、第1バリア層29と第2バリア層23とによって囲まれている。
第1バリア層29は、コンタクトホール22の底面および側面に形成される。第1バリア層29は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。この第1バリア層29によって、プラグ20の密着性を向上させ、また、プラグ20の拡散および酸化を防止することができ、ひいてはプラグ20の低抵抗化を図ることができる。
第2バリア層23は、プラグ20の上面に形成される。第2バリア層23は、導電性材料からなることができ、たとえば、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)のうち少なくとも一層からなることができる。
第1の配向制御層12は、絶縁層26上および第2バリア層23上に形成されている。この第1の配向制御層12は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも配向制御性の高いTiNからなることが好ましい。なお第1の配向制御層12は、少なくとも一部が結晶質であることができる。
第2の配向制御層112は、第1の配向制御層12上に形成されている。この第2の配向制御層112は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなる。なお第2の配向制御層112は、少なくとも一部が結晶質であることができる。
強誘電体キャパシタ30は、第2の配向制御層112の上に設けられた第1電極32と、第1電極32の上に設けられた強誘電体層34と、強誘電体層34の上に設けられた第2電極36とを含む。第1電極32、および強誘電体層34は、少なくとも一部が結晶質であることができる。第1電極32はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。
強誘電体層34は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、およびWのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層34の材料としてはPZTが好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となるが、c軸と直交するa軸配向成分が同時に存在してしまうことがある。このa軸配向成分は分極反転に寄与しないため、a軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸配向成分を分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム,銀,ニッケルなどからなることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
ここで第1の配向制御層12および第2の配向制御層112が有する結晶の配向性について説明する。第1の配向制御層12および第2の配向制御層112は、結晶質であり、等しい配向を有することができる。
本実施の形態によれば、第1の配向制御層12および第2の配向制御層112は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。第1の配向制御層12および第2の配向制御層112は、後述するように、チタンを構成元素として含む金属層を窒化して得られるが、この金属層は(001)配向の自己配向性を有する。よって、第1の配向制御層12および第2の配向制御層112は、(001)配向の金属層を窒化して得られる(111)配向の結晶を有することができる。
第1の配向制御層12および第2の配向制御層112は、(111)配向の結晶の他に、(111)配向以外の配向の結晶を有する。特に第1の配向制御層12は、プラグ20上においてはこのプラグ20の結晶配向に自己配向性を阻害される場合があり、(111)配向の結晶の割合を大きくすることは困難である。一方、第2の配向制御層112は、第1の配向制御層12上に形成されているため、少なくとも(111)配向の結晶の上では、この配向の影響を受けて(001)配向の金属層が形成される。また(111)配向以外の結晶の上では、金属層は格子マッチングしないため、界面エネルギーが最低となる最密充填の面方位、すなわち自己配向面である(001)に配向することができる。したがって、第2の配向制御層112は、第1の配向制御層12より多くの(111)配向率を示すことができる。
なお、第2の配向制御層112は、複数層形成されてもよい。第2の配向制御層112が複数層形成されることによって、最上面の第2の配向制御層112における(111)配向の結晶を増加させることができる。
このように、強誘電体メモリ100が第1電極32の下に、優れた結晶質の第2の配向制御層112を有することにより、良好な結晶質の第1電極32を得ることができる。即ち、第1電極32は、第2の配向制御層112上に形成されているため、その材質が結晶質である場合に第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。本実施の形態よれば、第2の配向制御層112は、チタンの窒化物またはチタンおよびアルミニウムの窒化物であり、(111)配向を有する。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。即ち、第2の配向制御層112が良好な結晶質の(111)配向を有することにより、第1電極32についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、第1電極32上に形成されているため、その材質が結晶質である場合に第1電極32の結晶配向の影響を受けて、第1電極32と等しい配向を有することができる。即ち、強誘電体層34は、第2の配向制御層112の上方に形成されているため、第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。第1電極32は、たとえば白金やイリジウム等の上述した材質からなる場合に(111)配向を有することができる。よって、強誘電体層34の結晶配向を容易に(111)配向にすることができる。即ち、第2の配向制御層112、および第1電極32が良好な結晶質の(111)配向を有することにより、強誘電体層34についても良好な結晶質の(111)配向にすることができる。
強誘電体層34は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が(111)配向であることが望ましい。本実施の形態において強誘電体層34は、第2の配向制御層112および第1電極32の上方に形成されることによって、容易に(111)配向を有することができる。よって、強誘電体メモリ100は、優れたヒステリシス特性を得ることができる。
2.強誘電体メモリの製造方法
次に、図1に示す強誘電体メモリ100の製造方法について、図面を参照して説明する。図2〜図13はそれぞれ、図1に示される強誘電体メモリ100の一製造工程を模式的に示す断面図である。
まず、図2に示すように、トランジスタ18および素子分離領域16を形成する。より具体的には、半導体基板10にトランジスタ18、素子分離領域16を形成し、その上に絶縁層26を積層する。トランジスタ18、素子分離領域16、および絶縁層26は、公知の方法を用いて形成することができる。
次に、図3に示すように、絶縁層26を貫通するようにコンタクトホール22を設ける。コンタクトホール22は、たとえば第2不純物領域19上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール22を形成してもよい。具体的には、絶縁層26の一部を開口するようにレジスト層(図示せず)を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール22を形成することができる。
次に、図4に示すように、コンタクトホール22の側面および底面と、絶縁層26上とに連続的に第1バリア層29aを形成する。第1バリア層29aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。
次いで、図5に示すように、コンタクトホール22に導電性材料を埋め込むことにより、導電層20aを形成する。導電層20aの埋め込みは例えば、CVD法またはスパッタリング法を用いて行なうことができる。
次に、図6に示すように、導電層20aおよび第1バリア層29aの一部を研磨し、除去することによってプラグ20および第1バリア層29を形成する。研磨工程では、化学的機械的研磨(CMP:Chemical Mechanical Polishment)法による工程を適用することができる。この研磨工程により、絶縁層26を露出させることができる。絶縁層26が第1バリア層29aより研磨されにくい材質からなる場合には、図6に示すようにコンタクトホール22の内部にリセス(凹部)が発生することがある。このようにリセスが発生した場合には、図7に示すように、第2バリア層23をプラグ20上に形成してもよい。これにより絶縁層26からプラグ20の形成領域まで連続的に平坦化することができる。第2バリア層23は、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。このようにして、基体の一例としての、トランジスタ18、プラグ20、絶縁層26等を形成することができる。
次に、第1の配向制御層12a(図10参照)を形成する。まず、図8に示すように、アンモニアガスのプラズマを励起して、第1の配向制御層12aが形成される領域の表面14sに、当該プラズマを照射する(以下、「アンモニアプラズマ処理」とする)。このアンモニアプラズマ処理により、表面14sが−NHで終端され、後述する工程で第1の金属層14aを成膜する際に、第1の金属層14aを構成する原子が表面14s上でマイグレーションし易くなる。その結果、第1の金属層14aの構成原子がその自己配向性に起因して、規則的な配列(ここでは最密充填)になるように促進され、結晶配向性に優れた第1の金属層14aを成膜することができると推測される。
次いで、図9に示すように、チタン層またはチタンアルミニウム層からなる第1の金属層14aを成膜する。この第1の金属層14aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。また、第1の金属層14aを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気(例えば、アルゴン)中で、スパッタリング法により第1の金属層14aを形成することができる。この場合、第1の金属層14aを成膜する際の基板温度は、第1の配向制御層12が(111)配向を有する点で、室温から400℃の間であることが好ましく、100〜400℃の間がより好ましく、100〜300℃の間がさらに好ましい。
ここで、(111)配向性を有する第1の配向制御層12aが得られる理由としては、以下のとおりである。まず第1の金属層14aを構成するTiまたはTiAlにおいてはその自己配向性が強く発現する。第1の金属層14aは、この自己配向性により(001)配向の結晶を有する。このため、後述する窒化工程により、第1の金属層14aのTiまたはTiAlが(001)配向を有する状態のまま、その隙間に窒素原子が入り込み、(111)配向を有する第1の配向制御層12aを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた第1の配向制御層12を得ることができ、ひいては強誘電体層34の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる第1の金属層14aを成膜することにより、配向性に優れた第1の金属層14aを得ることができる。
次いで、図10に示すように、第1の金属層14aを窒化して、窒化物からなる結晶質の第1の配向制御層12aを形成する。第1の金属層14aの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第1の金属層14aをアニールすることにより、第1の金属層14aを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第1の金属層14aの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第1の金属層14aの結晶配向を保持した状態で、第1の金属層14aを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、350〜650℃で行なうのがより好ましく、500〜650℃で行なうのがさらに好ましい。これにより、第1の配向制御層12aを得ることができる。
ここで第1の金属層14aがチタンおよびアルミニウムを含む場合、第1の配向制御層12aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、第1の金属層14aがチタンを含む場合(例えばTi)、第1の配向制御層12aは、チタンの窒化物(例えばTiN)であることができる。TiおよびTiAlは六方晶に属し、(001)配向である。また、この第1の金属層14aを窒化して得られた第1の配向制御層12aは面心立方晶のTiNまたはTiAlNからなり、TiNおよびTiAlNは、原料であるTiまたはTiAl(第1の金属層14a)の配向性に影響されて、(111)配向となる。
次に、第2の配向制御層112a(図12参照)を形成する。まず、図11に示すように、チタン層またはチタンアルミニウム層からなる第2の金属層114aを成膜する。この第2の金属層114aの成膜方法としては、上述した第1の金属層14aと同様の成膜方法を適用することができる。第1の金属層14aと同様にここで成膜された第2の金属層114aは、その構成元素であるTiまたはTiAlが自己配向性を強く発現し、かつ(111)配向を有する配向制御層12aの結晶配向の影響を受けるため、(001)配向の結晶を有する。
次いで、図12に示すように、第2の金属層114aを窒化して、窒化物からなる結晶質の第2の配向制御層112aを形成する。第2の金属層114aの窒化方法としては、上述した第1の金属層14aと同様の窒化方法を適用することができる。
ここで第2の金属層114aがチタンおよびアルミニウムを含む場合、第2の配向制御層112aは、チタンおよびアルミニウムの窒化物(例えばTiAlN)であることができ、第2の金属層114aがチタンを含む場合(例えばTi)、第2の配向制御層112aは、チタンの窒化物(例えばTiN)であることができる。ここで第2の配向制御層112aにおけるTiNおよびTiAlNは、原料であるTiまたはTiAl(第1の金属層14a)の配向性に影響されて、(111)配向となる。
以上の第2の配向制御層112aの形成工程は、複数回繰り返し行ってもよい。繰り返し行うことにより、複数層の第2の配向制御層112aが形成される。複数層の第2の配向制御層112aにおいては、上方にいくにつれて結晶配向性に優れた第2の配向制御層112aを得ることができる。
次に、図13に示すように、第2の配向制御層112a上に第1電極32aを形成する。ここで、第1電極32aを結晶性の第2の配向制御層112a上に形成することにより、第2の配向制御層112aの結晶配向性を第1電極32aに反映させ、第1電極32aの結晶性を著しく向上させることができる。本実施の形態では、第2の配向制御層112aの結晶配向が(111)配向であるため、第1電極32aの少なくとも一部を、(111)配向を有する結晶質に形成することができる。
第1電極32aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、CVD法を適用することができる。
次いで、図13に示すように、第1電極32a上に強誘電体層34aを形成する。ここで、強誘電体層34aを第1電極32a上に形成することにより、第1電極32aの結晶配向性を強誘電体層34aに反映させることができる。本実施の形態では、第1電極32aの少なくとも一部が(111)配向を有する結晶質であるため、強誘電体層34aを(111)配向に形成することができる。
強誘電体層34aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法(ゾル・ゲル法、MOD(Metal Organic Decomposition)法などを含む)、スパッタ法、CVD法、MOCVD(Metal Organic Chemical Vapor Deposition)法などを適用することができる。
次いで、図13に示すように、強誘電体層34a上に第2電極36aを形成する。第2電極36aの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層R1を第2電極36a上に形成し、このレジスト層R1をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第2の配向制御層112上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有する、スタック型の強誘電体キャパシタ30が得られる(図1参照)。以上の工程により強誘電体メモリ100を製造することができる。
本実施の形態の強誘電体メモリ100の製造方法によれば、結晶配向性に優れた第1の配向制御層12を形成することができる。また、この第1の配向制御層12の上面に第2の配向制御層112を形成することによって、結晶配向性にさらに優れた第2の配向制御層112を形成することができる。
このような第2の配向制御層112を形成することにより、その上面に形成された第1電極32aおよび強誘電体層34aの結晶配向を良好にして、強誘電体メモリ100のヒステリシス特性を向上させることができる。
3.変形例
以下に、本実施の形態の変形例にかかる強誘電体メモリ200について図面を参照しながら説明する。変形例にかかる強誘電体メモリ200は、第3バリア層25をさらに含む点、および第2バリア層23を含まない点で、本実施の形態にかかる強誘電体メモリ100と異なる。
3.1.強誘電体メモリ
図14は、変形例にかかる強誘電体メモリ200を模式的に示す断面図である。
第3バリア層25は、第2の配向制御層112上に形成されている。第3バリア層25は、酸素バリア機能を有する。第3バリア層25は、チタンの窒化物(TiN)またはチタンおよびアルミニウムの窒化物(TiAlN)からなり、なかでも酸素バリア性の高いTiAlNからなることが好ましい。このように酸素バリア性の高い第3バリア層25を形成することによって、製造工程におけるプラグ20の酸化を防止することもできる。また第3バリア層25は、第1電極32の密着性を向上させることもできる。なお第3バリア層25は、少なくとも一部が結晶質であることができる。
強誘電体メモリ200の他の構成については、上述した強誘電体メモリ100と同様であるので説明を省略する。
変形例にかかる強誘電体メモリ200によれば、第3バリア層25は、第2の配向制御層112上に形成されているため、その材質が結晶質である場合に第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。変形例にかかる強誘電体メモリ200によれば、第2の配向制御層112および第3バリア層25は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、(111)配向を有することができる。即ち、第2の配向制御層112が良好な結晶質の(111)配向を有することにより、第3バリア層25についても良好な結晶質の(111)配向にすることができる。
また第1電極32は、第3バリア層25上に形成されているため、その材質が結晶質である場合に第3バリア層25の結晶配向の影響を受けて、第3バリア層25と等しい配向を有することができる。即ち、第1電極32は、第2の配向制御層112の上方に形成されているため、第2の配向制御層112の結晶配向の影響を受けて、第2の配向制御層112と等しい配向を有することができる。よって、第1電極32の結晶配向を容易に(111)配向にすることができる。
3.2.強誘電体メモリの製造方法
次に、図14に示す強誘電体メモリ200の製造方法について、図面を参照して説明する。図15〜図19はそれぞれ、図14に示される強誘電体メモリ200の一製造工程を模式的に示す断面図である。
まず、上述した製造方法によりトランジスタ18、絶縁層26および導電層20aを成膜し、導電層20aおよび第1バリア層29の一部を研磨する。絶縁層26と導電層20aの研磨されやすさが同じ場合には、図15に示すように、リセスが発生せず、平坦が表面を形成することができる。
次に、図16に示すように、第1の金属層14aを成膜し、その後窒化して第1の配向制御層12aを形成する。次いで図17に示すように、第2の金属層114aを成膜し、その後窒化して第2の配向制御層112aを形成する。
次に、図18に示すように、第2の配向制御層112a上に第3バリア層25aを形成する。第3バリア層25aは、チタンの窒化物(たとえばTiN)またはチタンおよびアルミニウムの窒化物(例えばTiAlN)からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第3バリア層25aを第2の配向制御層112a上に形成することにより、第2の配向制御層112aの結晶配向性を第3バリア層25aに反映させることができ、第3バリア層25の結晶性を著しく向上させることができる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。
本発明の一実施の形態の強誘電体メモリを模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図1に示す強誘電体メモリの一製造工程を模式的に示す断面図。 変形例にかかる強誘電体メモリを模式的に示す断面図。 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。 図14に示す強誘電体メモリの一製造工程を模式的に示す断面図。
符号の説明
10 半導体基板、 11 ゲート絶縁層、 12,12a 第1の配向制御層、 13 ゲート導電層、 14a 第1の金属層、 15 サイドウォール絶縁層、 16 素子分離領域、 17 第1不純物領域、 18 トランジスタ、 19 第2不純物領域、 20 プラグ、20a 導電層、 22 コンタクトホール、23、23a 第2バリア層、 25、25a 第3バリア層、 26 絶縁層、 29、29a 第1バリア層、 30 強誘電体キャパシタ、 32、32a 第1電極、 34、34a 強誘電体膜、 36、36a 第2電極、 100 強誘電体メモリ、 112,112a 第2の配向制御層、 114a 第2の金属層、 200 強誘電体メモリ、 R1 レジスト層

Claims (18)

  1. (a)基体の上方に第1の金属層としてチタンアルミニウム層を形成する工程と、
    (b)前記第1の金属層を窒化して第1の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成する工程と、
    (c)前記第1の配向制御層の上方にチタンを構成元素として含む第2の金属層を形成する工程と、
    (d)前記第2の金属層を窒化して窒素化合物からなる第2の配向制御層を形成する工程と、
    (e)前記第2の配向制御層の上方に第1電極を形成する工程と、
    (f)前記第1電極の上方に強誘電体層を形成する工程と、
    (g)前記強誘電体層の上方に第2電極を形成する工程と、
    を含む、強誘電体メモリの製造方法。
  2. 請求項1において、
    前記工程(b)では、窒素を含有する雰囲気で前記第1の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。
  3. 請求項1または2において、
    前記工程(c)では、第2の金属層としてチタン層を形成し、
    前記工程(d)では、第2の配向制御層としてチタンの窒化物からなる層を形成する、強誘電体メモリの製造方法。
  4. 請求項1または2において、
    前記工程(c)では、第2の金属層としてチタンアルミニウム層を形成し、
    前記工程(d)では、第2の配向制御層としてチタンおよびアルミニウムの窒化物からなる層を形成する、強誘電体メモリの製造方法。
  5. 請求項1ないし4のいずれかにおいて、
    前記工程(d)では、窒素を含有する雰囲気で前記第2の金属層を加熱することにより窒化する、強誘電体メモリの製造方法。
  6. 請求項1ないし5のいずれかにおいて、
    前記工程(a)の前に、アンモニアガスのプラズマを励起して、前記第1の金属層の形成領域の表面に、当該プラズマを照射する、強誘電体メモリの製造方法。
  7. 請求項1ないし6のいずれかにおいて、
    前記工程(d)と(e)の間に、前記第2の配向制御層の上方にバリア層を形成する工程をさらに含む、強誘電体メモリの製造方法。
  8. 請求項7において、
    前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリの製造方法。
  9. 基体の上方に形成されたチタンおよびアルミニウムの窒化物からなる第1の配向制御層と、
    前記第1の配向制御層の上面に形成されたチタンおよびアルミニウムの窒化物からなる第2の配向制御層と、
    前記第2の配向制御層の上方に形成された第1電極と、
    前記第1電極の上方に形成された強誘電体層と、
    前記強誘電体層の上方に形成された第2電極と、
    を含む、強誘電体メモリ。
  10. 請求項9において、
    絶縁層と、
    前記絶縁層を貫通するコンタクトホールと、
    前記コンタクトホールに形成された導電層と、をさらに含み、
    前記第1の配向制御層は、前記導電層の上方に形成されている、強誘電体メモリ。
  11. 請求項9または10において、
    前記第2の配向制御層と前記第1電極との間に形成されたバリア層をさらに含む、強誘電体メモリ。
  12. 請求項9ないし11のいずれかにおいて、
    前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記第1の配向制御層および前記第2の配向制御層に含まれる結晶の一部は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有する、強誘電体メモリ。
  13. 請求項12において、
    前記第1の配向制御層、前記第2の配向制御層、前記第1電極、および前記強誘電体層に含まれる結晶は、(111)配向を有する、強誘電体メモリ。
  14. 請求項13において、
    前記第2の配向制御層に含まれる結晶の(111)配向成分は、前記第1の配向制御層に含まれる結晶の(111)配向成分より多い、強誘電体メモリ。
  15. 請求項11において、
    前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および前記強誘電体層は、結晶質であり、
    前記第1の配向制御層、前記第2の配向制御層、および前記バリア層に含まれる結晶の一部は、前記第1電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有する、強誘電体メモリ。
  16. 請求項15において、
    前記第1の配向制御層、前記第2の配向制御層、前記バリア層、前記第1電極、および
    前記強誘電体層に含まれる結晶は、(111)配向を有する、強誘電体メモリ。
  17. 請求項16において、
    前記バリア層は、チタンの窒化物、またはチタンおよびアルミニウムの窒化物である、強誘電体メモリ。
  18. 請求項9ないし17のいずれかにおいて、
    前記導電層と電気的に接続されたスイッチングトランジスタをさらに含む、強誘電体メモリ。
JP2006071293A 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法 Expired - Fee Related JP4858685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006071293A JP4858685B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071293A JP4858685B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007250776A JP2007250776A (ja) 2007-09-27
JP4858685B2 true JP4858685B2 (ja) 2012-01-18

Family

ID=38594753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071293A Expired - Fee Related JP4858685B2 (ja) 2006-03-15 2006-03-15 強誘電体メモリおよびその製造方法

Country Status (1)

Country Link
JP (1) JP4858685B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6144052A (en) * 1996-03-08 2000-11-07 Hitachi, Ltd. Semiconductor device and its manufacture
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
JP2004186517A (ja) * 2002-12-05 2004-07-02 Sony Corp 強誘電体型不揮発性半導体メモリ及びその製造方法
JP4260525B2 (ja) * 2003-04-10 2009-04-30 富士通株式会社 半導体装置およびその製造方法
JP4002916B2 (ja) * 2003-10-22 2007-11-07 松下電器産業株式会社 半導体装置及びその製造方法
JP4637733B2 (ja) * 2005-11-30 2011-02-23 富士通セミコンダクター株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007250776A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
JP2007043166A (ja) 多層下部電極及び多層上部電極を含む強誘電体構造物及びそれの製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP5010121B2 (ja) 半導体装置の製造方法
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP2009071144A (ja) 強誘電体メモリの製造方法
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP6217260B2 (ja) 半導体装置、及び半導体装置の製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP2008135620A (ja) 強誘電体メモリ装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4702550B2 (ja) 半導体装置の製造方法
JP2007150178A (ja) 半導体装置およびその製造方法
JP2008227215A (ja) 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111018

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees