JP4124237B2 - 強誘電体メモリ装置の製造方法 - Google Patents
強誘電体メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4124237B2 JP4124237B2 JP2006113448A JP2006113448A JP4124237B2 JP 4124237 B2 JP4124237 B2 JP 4124237B2 JP 2006113448 A JP2006113448 A JP 2006113448A JP 2006113448 A JP2006113448 A JP 2006113448A JP 4124237 B2 JP4124237 B2 JP 4124237B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- orientation
- ferroelectric
- electrode
- contact plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Description
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O3、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBi2Ta2O9等のビスマス層状化合物を採用することができる。
図1は、本発明に係る製造方法を用いて製造された強誘電体メモリ装置100の一実施の形態を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、コンタクトプラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図3(a)〜図3(d)、及び図4(a)〜図4(e)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図3〜図4においては、図1の強誘電体メモリ装置100のうち一部構成を省略する場合があり、省略した構成の詳細は図1を参照するものとする。
すなわち、プラグ20上において好適にアンモニアプラズマ処理の効果が現れるようになるため、当該プラグ20上の窒化チタン層12aを好適に配向制御することが可能となり、さらに窒化チタン層12a上に形成される第1電極32、ひいては強誘電体層34を好適に配向制御することが可能となる。その結果、所定の結晶配向を有する強誘電体層34を得ることができるため、製造される強誘電体メモリ装置100の強誘電体特性を高めることが可能となる。
Claims (7)
- 基板に能動素子を形成する工程と、
前記基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成する工程と、
前記コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、
前記コンタクトプラグに対して、トリメチルアルミニウムを反応させる工程と、
前記トリメチルアルミニウムと反応したコンタクトプラグに対して、酸化処理を行う工程と、
前記酸化処理が行われたコンタクトプラグに対して、アンモニアプラズマ処理を行う工程と、
前記アンモニアプラズマ処理が行われたコンタクトプラグ上に、自己配向性を有する導電材料を成膜して導電層を形成する工程と、
前記導電層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程と、
を含むことを特徴とする強誘電体メモリ装置の製造方法。 - 前記コンタクトプラグを形成する工程において、当該コンタクトプラグを形成する材料としてタングステンを用いることを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
- 前記トリメチルアルミニウムを反応させる工程において、当該トリメチルアルミニウムが前記コンタクトプラグと反応して、当該コンタクトプラグ上に−O−Al−CH3結合が生成することを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
- 前記酸化処理を行う工程において、当該酸化処理により前記コンタクトプラグ上に生成した−O−Al−CH3結合が−O−Al−OH結合に変化することを特徴とする請求項3に記載の強誘電体メモリ装置の製造方法。
- 前記アンモニアプラズマ処理を行う工程において、前記コンタクトプラグ上に生成した−O−Al−OH結合が−O−Al−O−NH結合に変化することを特徴とする請求項4に記載の強誘電体メモリ装置の製造方法。
- 前記酸化処理を行う工程において、前記コンタクトプラグ上に水を反応させる工程を含むことを特徴とする請求項1ないし5のいずれか1項に記載の強誘電体メモリ装置の製造方法。
- 前記導電層を形成する工程において、前記自己配向性を有する導電材料としてチタンを用いることを特徴とする請求項1ないし6のいずれか1項に記載の強誘電体メモリ装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113448A JP4124237B2 (ja) | 2006-04-17 | 2006-04-17 | 強誘電体メモリ装置の製造方法 |
US11/787,451 US7407862B2 (en) | 2006-04-17 | 2007-04-16 | Method for manufacturing ferroelectric memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006113448A JP4124237B2 (ja) | 2006-04-17 | 2006-04-17 | 強誘電体メモリ装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007287915A JP2007287915A (ja) | 2007-11-01 |
JP4124237B2 true JP4124237B2 (ja) | 2008-07-23 |
Family
ID=38605295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006113448A Expired - Fee Related JP4124237B2 (ja) | 2006-04-17 | 2006-04-17 | 強誘電体メモリ装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7407862B2 (ja) |
JP (1) | JP4124237B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4320679B2 (ja) * | 2007-02-19 | 2009-08-26 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
JP5568845B2 (ja) * | 2008-07-01 | 2014-08-13 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5879695B2 (ja) * | 2011-02-24 | 2016-03-08 | セイコーエプソン株式会社 | 焦電型検出器、焦電型検出装置及び電子機器 |
US9231206B2 (en) | 2013-09-13 | 2016-01-05 | Micron Technology, Inc. | Methods of forming a ferroelectric memory cell |
US10319426B2 (en) | 2017-05-09 | 2019-06-11 | Micron Technology, Inc. | Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods |
JP7161520B2 (ja) * | 2017-07-23 | 2022-10-26 | アプライド マテリアルズ インコーポレイテッド | シリコンベース誘電体への選択的堆積のための方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100324316B1 (ko) | 1999-03-26 | 2002-02-16 | 김영환 | 반도체 소자의 커패시터 및 그 제조방법 |
-
2006
- 2006-04-17 JP JP2006113448A patent/JP4124237B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-16 US US11/787,451 patent/US7407862B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7407862B2 (en) | 2008-08-05 |
JP2007287915A (ja) | 2007-11-01 |
US20070243640A1 (en) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535076B2 (ja) | 強誘電体キャパシタとその製造方法 | |
JP4320679B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4124237B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4600322B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP5010121B2 (ja) | 半導体装置の製造方法 | |
US20080123243A1 (en) | Ferroelectric capacitor | |
JP4797717B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4605056B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4928098B2 (ja) | 強誘電体キャパシタの製造方法 | |
JP4802777B2 (ja) | 半導体装置及びその製造方法 | |
JP4671039B2 (ja) | 半導体装置の製造方法 | |
JP4761031B2 (ja) | 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置 | |
JP4730541B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4613857B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4954614B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4802781B2 (ja) | 強誘電体メモリ装置の製造方法 | |
JP4828306B2 (ja) | 半導体装置及びその製造方法 | |
JP2008205114A (ja) | 強誘電体メモリ装置の製造方法 | |
JP4802780B2 (ja) | 強誘電体メモリ装置、強誘電体メモリ装置の製造方法 | |
JP4816916B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4858685B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP4683224B2 (ja) | 強誘電体メモリの製造方法 | |
JP4697437B2 (ja) | 強誘電体メモリおよびその製造方法 | |
KR20090026458A (ko) | 강유전체 캐패시터 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140516 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |