JP4124237B2 - 強誘電体メモリ装置の製造方法 - Google Patents

強誘電体メモリ装置の製造方法 Download PDF

Info

Publication number
JP4124237B2
JP4124237B2 JP2006113448A JP2006113448A JP4124237B2 JP 4124237 B2 JP4124237 B2 JP 4124237B2 JP 2006113448 A JP2006113448 A JP 2006113448A JP 2006113448 A JP2006113448 A JP 2006113448A JP 4124237 B2 JP4124237 B2 JP 4124237B2
Authority
JP
Japan
Prior art keywords
layer
orientation
ferroelectric
electrode
contact plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006113448A
Other languages
English (en)
Other versions
JP2007287915A (ja
Inventor
博明 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006113448A priority Critical patent/JP4124237B2/ja
Priority to US11/787,451 priority patent/US7407862B2/en
Publication of JP2007287915A publication Critical patent/JP2007287915A/ja
Application granted granted Critical
Publication of JP4124237B2 publication Critical patent/JP4124237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、強誘電体メモリ装置の製造方法に関する。
強誘電体メモリ装置(FeRAM)は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが1トランジスタ/1キャパシタ(1T/1C)で構成できるため、DRAMなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向が極めて重要である。
特開2000−277701号公報
本発明の目的は、強誘電体キャパシタを構成する各層の結晶配向を良好に制御することができる強誘電体メモリ装置の製造方法を提供することである。
上記課題を解決するために、本発明の強誘電体メモリ装置の製造方法は、基板に能動素子を形成する工程と、前記基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、前記コンタクトプラグに対して、トリメチルアルミニウムを反応させる工程と、前記トリメチルアルミニウムと反応したコンタクトプラグに対して、酸化処理を行う工程と、前記酸化処理が行われたコンタクトプラグに対して、アンモニアプラズマ処理を行う工程と、前記アンモニアプラズマ処理が行われたコンタクトプラグ上に、自己配向性を有する導電材料を成膜して導電層を形成する工程と、前記導電層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程と、を含むことを特徴とする。
このような製造方法によると、コンタクトプラグ上においても好適にアンモニアプラズマ処理の効果が現れるようになるため、当該コンタクトプラグ上の導電層を好適に配向制御することが可能となり、さらに導電層上に形成される第1電極、ひいては強誘電体層を好適に配向制御することが可能となる。その結果、所定の結晶配向を有する強誘電体層を得ることができるため、強誘電体特性に優れた強誘電体メモリ装置を提供することが可能となる。
自己配向性を有する導電材料については、その自己配向性を高めるために、当該導電材料を形成する下地の表面状態が重要である。例えば下地の表面に対してアンモニアプラズマ処理を行うことで、当該導電材料の自己配向性を高めることができる。ところが、導電性を有するコンタクトプラグ上では、アンモニアプラズマ処理による表面改質効果が層間絶縁膜上に比して小さい。したがって、単にコンタクトプラグを含む層間絶縁膜上にアンモニアプラズマ処理を施したのみでは、当該コンタクトプラグ上では表面改質効果が小さく、その上に形成する導電材料の自己配向性が十分に発揮されないことがあった。そこで、本発明のように、コンタクトプラグに対してトリメチルアルミニウムを反応させて−O−Al−CH結合を生成するとともに、これに対して酸化処理を施すことで−O−Al−OH結合を生成するものとし、これにアンモニアプラズマ処理を施したところ、当該コンタクトプラグ上に形成する導電材料が極めて高い自己配向性を示し、その結果、高い配向性を有した導電層が形成された。これは、トリメチルアルミニウムによる反応、及び酸化処理を行った後にアンモニアプラズマ処理を行ったことで、コンタクトプラグ上に−O−Al−O−NH結合が好適に生成されたことに起因するものと考えられる。つまり、アンモニアプラズマ処理に先立ってコンタクトプラグ上にOH基を生成させ、その後にアンモニアプラズマ処理を施すことで、コンタクトプラグの表面に−O−Al−O−NH結合が十分に生成され、その後に成膜する導電材料のマイグレーション効果が促進されたものと考えられる。
なお、自己配向性に起因して所定の面方位に結晶配向した導電層上に第1電極を形成することで、当該第1電極は下地の導電層の結晶構造を反映した結晶配向を具備することとなり、さらにその上に形成する強誘電体層についても、第1電極の結晶構造を反映した結晶配向を具備することとなる。つまり、コンタクトプラグの表面をアンモニアプラズマ処理により効果的に改質した後に導電層を形成することで、当該導電層を結晶配向化させ、その上に形成される第1電極及び強誘電体層を好適に結晶配向化させることが可能となったのである。
上記本発明の製造方法では、前記コンタクトプラグを形成する工程において、当該コンタクトプラグを形成する材料としてタングステンを用いるものとすることができる。コンタクトプラグを形成する材料としてタングステンを用いた場合、当該コンタクトプラグ上に単にアンモニアプラズマ処理を行ったのみでは、この上に形成する導電材料の自己配向性が十分に得られない。そこで、タングステンからなるコンタクトプラグに対して、トリメチルアルミニウムによる反応、及び酸化処理を施した後に、アンモニアプラズマ処理を施すものとすれば、当該タングステンからなるコンタクトプラグ上の表面改質を好適に行うことができ、ひいては形成する導電材料の自己配向性を高めることが可能となる。
また、上記本発明の製造方法では、前記トリメチルアルミニウムを反応させる工程において、当該トリメチルアルミニウムが前記コンタクトプラグと反応して、当該コンタクトプラグ上に−O−Al−CH結合が生成する。このような結合を生成することで、後の酸化処理により−O−Al−OH結合を導入することが可能となり、ひいてはアンモニアプラズマ処理により好適に−O−Al−O−NH結合を導入することが可能となる。
また、前記酸化処理を行う工程において、前記コンタクトプラグ上に水を反応させる工程を含むものとすることができる。酸化処理を水により行うことで、タングステンを酸化させる不具合が生じ難く、したがってコンタクトプラグの抵抗値が増大する不具合が生じ難いものとなる。
また、前記導電層を形成する工程において、前記自己配向性を有する導電材料としてチタンを用いるものとすることができる。チタンは特に自己配向性に優れるために本発明の導電材料として最適な材料であり、具体的には(001)面方位に配向を有して形成される。なお、形成したチタンを窒化処理して窒化チタン層とし、これを導電層とすることもできる。この場合、導電層を構成する窒化チタン層は(111)面方位に配向を有して形成される。
さらに、前記チタン又は窒化チタンからなる導電層上に、酸素に対するバリア性を示すバリア層を形成する工程を含むものとすることができる。このようなバリア層を形成することで、基板に形成されたコンタクトプラグが酸化されることを防止ないし抑制することが可能となる。なお、バリア層としては、例えばTi(1-x)Al(0<x≦0.3、0<y)で表される化合物よりなるものを採用することができる。このような化合物は、下層の導電層(チタン層又は窒化チタン層)の配向を反映して(111)面配向をとり、その上方に形成される第1電極は、当該バリア層の配向を反映した所定の面配向をとることとなる。
なお、第1電極及び第2電極としては、例えばイリジウム、白金、ルテニウム、酸化イリジウム、酸化ルテニウム、白金合金のいずれかからなるものを採用することができる。
また、強誘電体層としては、例えばチタン酸ジルコン酸鉛(Pb(Zr,Ti)O、以下PZTと略記)をはじめとするペロブスカイト型酸化物や、SrBiTa等のビスマス層状化合物を採用することができる。
また、チタン層を形成した後、これを窒化する場合には、第1電極を形成した後であって、強誘電体層を形成する前に行うことが好ましい。窒化処理時のアニールの効果により、第1電極の配向性を高めることができるためであり、また強誘電体層の形成後に行うと当該強誘電体層がアニールによりダメージを受け、強誘電体特性が低下する惧れがあるからである。なお、チタン層を窒化しない場合には、当該チタン層の厚さを5nm以下とすることが好ましい。当該チタン層が酸化した場合にも、抵抗値を低く抑えることができるためである。
以下、本発明に好適な実施形態について、図面を参照しながら説明する。
[強誘電体メモリ装置]
図1は、本発明に係る製造方法を用いて製造された強誘電体メモリ装置100の一実施の形態を模式的に示す断面図である。図1に示すように、強誘電体メモリ装置100は、半導体基板10の上方に、強誘電体キャパシタ30と、コンタクトプラグ20と、強誘電体キャパシタ30のスイッチングトランジスタ18とを含んで構成されている。なお、本実施形態においては、1T/1C型のメモリセルについて説明するが、本発明が適用されるのは1T/1C型のメモリセルに限定されない。
トランジスタ18は、ゲート絶縁層11と、ゲート絶縁層11上に設けられたゲート導電層13と、ソース/ドレイン領域である第1および第2不純物領域17,19とを含んでいる。また、プラグ20はスイッチングトランジスタ18と電気的に接続されており、隣接するトランジスタ(図示略)とは、素子分離領域16で分離されている。
強誘電体キャパシタ30は、窒化チタン層12aと、窒化チタン層12a上に積層された第1電極32と、第1電極32上に積層された強誘電体層34と、強誘電体層34上に積層された第2電極36と、を含んでいる。また、この強誘電体キャパシタ30は、絶縁層26に設けられたプラグ20の上に設けられている。
プラグ20は、第2不純物領域19の上に形成されており、開口部(コンタクトホール)24内に設けられたプラグ導電層22を含んで構成されている。プラグ導電層22は、例えばタングステン,モリブデン,タンタル,チタン,ニッケルなどの高融点金属からなり、タングステンからなることが好ましい。ここで、プラグ20の表面はアンモニアプラズマ処理が施されて、表面に−O−Al−O−NH結合を有した単分子層が形成されている(図7参照)。このような−O−Al−O−NH結合を有した単分子層が形成されていることで、当該プラグ20上に形成するチタンの自己配向性が高まり、該チタンからなる導電層の結晶配向性が高まるものとされている。
窒化チタン層(導電層)12aは、プラグ20のプラグ導電層22と電気的に導通するように、当該プラグ20上に形成され、上層の第1電極32、ひいては強誘電体層34の結晶配向性を制御する機能を具備している。ここでは、窒化チタン層12aは、(001)面方位に配向したチタン層を窒化処理してなるもので、(111)面方位に配向性を有して構成されている(図2参照)。なお、第1電極32、強誘電体層34の結晶配向性を制御する意味では、窒化チタン層12aに代えて、(001)面方位に配向性を有したチタン層からなるもので下地(導電層)を構成しても良く、このようなチタン層からなる下地(導電層)により第1電極32の配向制御を発現することも可能である。
なお、本実施形態では、窒化チタン層12a上に第1電極32を形成して配向制御を行っているが、これら窒化チタン層12aと第1電極32との間に中間層を配しても良い。例えば、プラグ20に対して酸素バリア性を有するバリア層を形成することができる。このようなバリア層としては、結晶質を含み、導電性を有するとともに、酸素バリア性を有する材料からなるのであれば特に限定されないが、その結晶質が(111)配向を有することが好ましい。バリア層14の上方に、バリア層14の結晶配向を反映した結晶配向を有する第1電極32を形成することができるため、第1電極32の結晶配向を(111)配向にすることができるからである。そのようなバリア層14の構成材料としては、例えば、TiAlN,TiAl,TiSiN,TiN,TaN,TaSiNを挙げることができ、なかでも、チタン、アルミニウム、および窒素を含む層(TiAlN)であることがより好ましい。バリア層14がTiAlNからなる場合、バリア層14におけるチタン,アルミニウム,窒素の組成(原子比)は、バリア層14の組成を化学式Ti(1−x)Alで表すとき、0<x≦0.3であり、且つ0<yであるのがより好ましい。
次に、第1電極32は白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも1種の金属、若しくはこれらの酸化物、或いは合金からなることができ、好ましくは白金またはイリジウムからなり、より好ましくはイリジウムからなる。また、第1電極32は、単層膜でもよいし、または積層した多層膜でもよい。第1電極32が結晶質である場合、第1電極32の結晶配向と窒化チタン層12aとの結晶配向は互いに接する界面においてエピタキシャルの方位関係となることが好ましい。この場合、強誘電体層34の結晶配向と、第1電極32の結晶配向も互いに接する界面においてエピタキシャルの方位関係となることが好ましい。
図2に示すように、窒化チタン層12aが立方晶系に属し、その結晶配向が(111)配向である場合、第1電極32の結晶配向が(111)配向であることが好ましい。この構成によれば、第1電極32上に強誘電体層34を形成する際に、強誘電体層34の結晶配向を(111)配向にすることが容易になる。
強誘電体層34は、強誘電体材料を含んで構成されている。この強誘電体材料は、ペロブスカイト型の結晶構造を有し、A1−b1−aの一般式で示されることができる。Aは、Pbを含む。ここで、Pbの一部をLaに置換することもできる。Bは、ZrおよびTiのうちの少なくとも1つからなる。Xは、V、Nb、Ta、Cr、Mo、W、Ca、Sr、およびMgのうちの少なくとも1つからなる。強誘電体層34に含まれる強誘電体材料としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、(Pb(Zr,Ti)O)(PZT)、SrBiTa(SBT)、(Bi,La)Ti12(BLT)が挙げられる。
なかでも、強誘電体層34の材料としてはPZTが好ましく、この場合、素子の信頼性の観点から、第1電極32はイリジウムであるのがより好ましい。
また、強誘電体層34としてPZTを用いる場合、より大きな自発分極量を獲得するため、PZTにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のPZTは正方晶に属し、その自発分極軸はc軸となる。この場合、c軸と直交するa軸配向成分が同時に存在するため、PZTをc軸配向させたときは、このa軸配向成分が分極反転に寄与しないため、強誘電特性が損なわれるおそれがある。これに対して、強誘電体層34に用いられるPZTの結晶配向を(111)配向にすることにより、a軸を基板法線から一定の角度だけオフした方向に向けることができる。すなわち分極軸が基板法線方向の成分をもつようになるため、分極反転に寄与させることができる。よって、強誘電体層34がPZTからなり、PZTにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、PZTの結晶配向が(111)配向であるのが好ましい。
第2電極36は、第1電極32に使用可能な材料として例示した上記材料からなるものとすることができ、あるいは、アルミニウム,銀,ニッケル等からなるものとすることができる。また、第2電極36は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第2電極36は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。
このような構成を具備した本実施の形態の強誘電体メモリ装置100は、プラグ20の表面に対してアンモニアプラズマ処理を施して、−O−Al−O−NH結合を具備した単分子層を形成した後、当該プラグ20上にチタン層を形成し、これを窒化処理して窒化チタン層12aとする製造工程を採用することで、当該窒化チタン層12aの結晶配向性を高め、第1電極32及び強誘電体層34の結晶配向性を制御することが可能とされている。その結果、当該強誘電体メモリ装置100は非常に優れた強誘電体特性を具備したものとなっている。
[強誘電体メモリ装置の製造方法]
次に、図1に示した強誘電体メモリ装置100の製造方法の一例について、図面を参照して説明する。図3(a)〜図3(d)、及び図4(a)〜図4(e)は、それぞれ図1の強誘電体メモリ装置100の一製造工程を模式的に示す断面図である。なお、図3〜図4においては、図1の強誘電体メモリ装置100のうち一部構成を省略する場合があり、省略した構成の詳細は図1を参照するものとする。
本態様の強誘電体メモリ装置100の製造方法は、基板10上にトランジスタ(能動素子)18を形成する工程と、トランジスタ18を含む基板10上に層間絶縁膜26を形成する工程と、層間絶縁膜26にコンタクトホール24を形成する工程と、コンタクトホール24の内側にプラグ20を形成する工程と、プラグ20の表面に対してトリメチルアルミニウムを反応させる工程と、該反応後のプラグ20の表面に対して酸化処理を行う工程と、該酸化処理後のプラグ20の表面に対してアンモニアプラズマ処理を行う工程と、該アンモニアプラズマ処理後のプラグ20上に窒化チタン層12aを形成する工程と、窒化チタン層12aの上方に強誘電体キャパシタ30を形成する工程と、を含むものである。なお、窒化チタン層12aの形成工程においては、プラグ20を含む層間絶縁膜26の上方にチタン層112aを形成する工程と、チタン層112aを窒化チタン層12aに変化させる工程とを含むものである。
まず、図3(a)に示すように、基板10にトランジスタ(能動素子)18、ソース/ドレイン領域である第1および第2不純物領域17,19(一部図示略)を形成し、該トランジスタ18を含む基板10上に層間絶縁膜26を形成する。そして、層間絶縁膜26にドライエッチング等により開口部(コンタクトホール)24を形成し、当該開口部24の内側に、トランジスタ18と導通するプラグ導電層22を埋め込んでプラグ20を形成する。プラグ導電層22の埋め込みは、例えばCVD法またはスパッタリング法を用いて行なうことができ、絶縁層26の上面に積層されたプラグ導電層22を、例えば化学的機械研磨により除去して、プラグ20が形成される。なお、層間絶縁膜26はシリコン酸化膜からなるもので、プラグ導電層22はタングステンからなるものである。
次に、図3(b)に示すように、プラグ20及び層間絶縁膜26の表面にトリメチルアルミニウム(TMA)処理を行う。TMA処理時の基板温度は、150℃から400℃が好ましい。150℃以下の低温の場合、TMA原料が基板上で凝集してしまい、単分子層として形成されない。逆に400℃以上の高温の場合は、TMA自身が基板上で分解してしまう。いわゆる単なる“熱CVDモード”に近くなってしまい、単分子層としてTMAが形成されない。このようなTMA処理により、プラグ20の表面に図5に示すような−O−Al−CH結合からなる単分子層が形成される。本実施の形態におけるTMA処理は、例えばプラグ20を含む基板10をチャンバー内に設置した後、TMAガスを導入することにより行うものとしている。また、TMAガスを導入する前に、HOガスを導入して、プラグ20の表面に−OH結合を形成することが好ましい。表面に−OH結合を形成することで、それがTMAの吸着サイトとして働くからである。
次に、図3(c)に示すように、TMA処理した表面、つまりプラグ20及び層間絶縁膜26の表面に酸化処理を行う。このような酸化処理により、プラグ20の表面の−O−Al−CH結合が、図6に示すような−O−Al−OH結合に変化する。本実施の形態における酸化処理は、例えばプラグ20を含む基板10をチャンバー内に設置した後、HOを含んだアルゴンまたは窒素を導入することにより行うものとしている。HOガス以外にも、例えばオゾン、H等を用いることも可能である。この酸化処理は、TMA処理を行ったチャンバー内でTMAガスをパージした後に、行うこともできる。
さらに、図3(d)に示すように、酸化処理した表面、つまりプラグ20及び層間絶縁膜26の表面にアンモニアプラズマ処理(NHプラズマ処理)を行う。このようなNHプラズマ処理により、プラグ20の表面の−O−Al−OH結合が、図7に示すように−O−Al−O−NH結合に変化する。本実施の形態におけるNHプラズマ処理は、例えば、アンモニアガスのプラズマを励起して、これをプラグ20を含む層間絶縁膜26の表面に照射するものとしている。このようなアンモニアプラズマ処理の条件としては、例えばチャンバー内に導入されるアンモニアのガス流量を350sccm、チャンバー内の圧力を1Torr、基板温度を400℃、基板に供給される13.56MHzの高周波電源のパワーを100W、プラズマ発生領域に供給される350kHzの高周波電源のパワーを55W、電極と基板間の距離を350mils、プラズマ照射時間を60秒に設定して行うものとした。
上記のような表面を行った後、図4(a)に示すように、絶縁層26及びプラグ20上にチタン層112aを成膜する。チタン層112aの成膜方法としては、例えば、スパッタリング法やCVD法が挙げられる。チタンは一般に自己配向性が高く、スパッタリング法やCVD法によって成膜されて、(001)配向を有する六方最密構造の層を構成する。したがって、チタン層112aは、自己配向性により(001)配向を示す。
続いて、形成したチタン層112aに対して窒化処理を施すことで、当該チタン層112aを窒化チタン層12aに変化させる(図4(b))。具体的には、窒素を含む雰囲気下で熱処理(500℃〜650℃)を施すことで、チタン層112aを窒素化している。ここで、熱処理の温度が650℃を超えると、トランジスタ18の特性に影響を及ぼすことがあり、一方、熱処理の温度が500℃未満であると、チタン層112aの窒化に要する時間が長くなりすぎるため、好ましくない。なお、形成される窒化チタン層12aは(111)配向に変化する。
さらに、図4(c)に示すように、窒化チタン層12a上に第1電極32を形成する。ここで、第1電極32を結晶質の窒化チタン層12a上に形成することにより、第1電極32の結晶性が著しく向上し、かつ、窒化チタン層12aの結晶配向を第1電極32に反映させることができる。例えば、窒化チタン層12aの結晶配向が(111)配向である場合、第1電極32を(111)配向に形成することができる。第1電極32の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。
第1電極32を形成した後、図4(d)に示すように、第1電極32上に強誘電体層34を形成する。ここで、強誘電体層34を第1電極32上に形成することにより、第1電極32の結晶配向を強誘電体層34に反映させることができる。例えば、第1電極32の少なくとも一部が(111)配向を有する結晶質である場合、強誘電体層34の結晶配向を(111)配向に形成することができる。強誘電体層34の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スピンオン法,スパッタリング法,MOCVD法が挙げられる。
次いで、図4(e)に示すように、強誘電体層34上に第2電極36を形成する。第2電極36の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。その後、所定のパターンのレジスト層を第2電極36上に形成し、このレジスト層をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、スタック型の強誘電体キャパシタ30を含む強誘電体メモリ装置100が得られる(図1参照)。この強誘電体メモリ装置100に含まれる強誘電体キャパシタ30は、窒化チタン12a上に設けられた第1電極32と、第1電極32上に設けられた強誘電体層34と、強誘電体層34上に設けられた第2電極36とを有するものである。
以上説明したような本態様の強誘電体メモリ装置100の製造方法によれば、以下の作用効果を有する。
すなわち、プラグ20上において好適にアンモニアプラズマ処理の効果が現れるようになるため、当該プラグ20上の窒化チタン層12aを好適に配向制御することが可能となり、さらに窒化チタン層12a上に形成される第1電極32、ひいては強誘電体層34を好適に配向制御することが可能となる。その結果、所定の結晶配向を有する強誘電体層34を得ることができるため、製造される強誘電体メモリ装置100の強誘電体特性を高めることが可能となる。
ここで、自己配向性を有した導電材料を形成する場合、下地にアンモニアプラズマ処理を行うことで、当該導電材料の自己配向性を高めることができる。ところが、導電性を有するプラグ20上では、アンモニアプラズマ処理による表面改質効果が層間絶縁膜26上に比して小さい。したがって、単にプラグ20を含む層間絶縁膜26上にアンモニアプラズマ処理を施したのみでは、当該プラグ20上では表面改質効果が小さく、その上に形成する導電材料の自己配向性が十分に発揮されないことがあった。
そこで、本実施の形態のように、プラグ20に対して前処理としてトリメチルアルミニウムを反応させて−O−Al−CH結合を生成するとともに、これに対して酸化処理を施すことで−O−Al−OH結合を生成した後、これにアンモニアプラズマ処理を施したところ、当該プラグ20上に形成する導電材料(チタン)が極めて高い自己配向性を示し、その結果、高い配向性を有した窒化チタン層12aが形成された。これは、トリメチルアルミニウムによる反応、及び酸化処理を行った後にアンモニアプラズマ処理を行ったことで、コンタクトプラグ上に−O−Al−O−NH結合が好適に生成されたことに起因するものと考えられる。
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限られるものではない。例えば、本実施の形態では、窒化チタン層12a上に第1電極32を形成するものとしたが、窒化チタン層12aと第1電極32との間に酸素遮蔽機能を具備したバリア層を形成しても良い。バリア層の成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やCVD法が挙げられる。このようなバリア層は結晶質であるのが好ましく、(111)配向であるのがより好ましい。例えば、チタン,アルミニウム,および窒素を含む層からなるバリア層を形成する場合、バリア層は、(111)配向を有するTiAlNからなることができる。バリア層が(111)配向を有することにより、第1電極32の結晶配向を(111)配向にすることができる。これにより、第1電極32上に形成される強誘電体層34を(111)配向にすることができる。
本発明の一実施の形態の強誘電体メモリ装置を模式的に示す断面図。 図1の強誘電体メモリ装置の要部について配向態様を模式的に示す断面図。 図1の強誘電体メモリ装置の一製造工程を模式的に示す断面図。 図3に続く強誘電体メモリ装置の一製造工程を模式的に示す断面図。 トリメチルアルミニウム処理の作用を示す説明図。 酸化処理の作用を示す説明図。 アンモニアプラズマ処理の作用を示す説明図。
符号の説明
10…半導体基板、12a…窒化チタン層(導電層)、18…トランジスタ(能動素子)、20…コンタクトプラグ、24…開口部(コンタクトホール)、26…層間絶縁膜、32…第1電極(下部電極)、34…強誘電体層、36…第2電極(上部電極)

Claims (7)

  1. 基板に能動素子を形成する工程と、
    前記基板上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホール内に前記能動素子と導通するコンタクトプラグを形成する工程と、
    前記コンタクトプラグに対して、トリメチルアルミニウムを反応させる工程と、
    前記トリメチルアルミニウムと反応したコンタクトプラグに対して、酸化処理を行う工程と、
    前記酸化処理が行われたコンタクトプラグに対して、アンモニアプラズマ処理を行う工程と、
    前記アンモニアプラズマ処理が行われたコンタクトプラグ上に、自己配向性を有する導電材料を成膜して導電層を形成する工程と、
    前記導電層の上方に第1電極と、強誘電体層と、第2電極とを積層する工程と、
    を含むことを特徴とする強誘電体メモリ装置の製造方法。
  2. 前記コンタクトプラグを形成する工程において、当該コンタクトプラグを形成する材料としてタングステンを用いることを特徴とする請求項1に記載の強誘電体メモリ装置の製造方法。
  3. 前記トリメチルアルミニウムを反応させる工程において、当該トリメチルアルミニウムが前記コンタクトプラグと反応して、当該コンタクトプラグ上に−O−Al−CH結合が生成することを特徴とする請求項1又は2に記載の強誘電体メモリ装置の製造方法。
  4. 前記酸化処理を行う工程において、当該酸化処理により前記コンタクトプラグ上に生成した−O−Al−CH結合が−O−Al−OH結合に変化することを特徴とする請求項3に記載の強誘電体メモリ装置の製造方法。
  5. 前記アンモニアプラズマ処理を行う工程において、前記コンタクトプラグ上に生成した−O−Al−OH結合が−O−Al−O−NH結合に変化することを特徴とする請求項4に記載の強誘電体メモリ装置の製造方法。
  6. 前記酸化処理を行う工程において、前記コンタクトプラグ上に水を反応させる工程を含むことを特徴とする請求項1ないし5のいずれか1項に記載の強誘電体メモリ装置の製造方法。
  7. 前記導電層を形成する工程において、前記自己配向性を有する導電材料としてチタンを用いることを特徴とする請求項1ないし6のいずれか1項に記載の強誘電体メモリ装置の製造方法。
JP2006113448A 2006-04-17 2006-04-17 強誘電体メモリ装置の製造方法 Expired - Fee Related JP4124237B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006113448A JP4124237B2 (ja) 2006-04-17 2006-04-17 強誘電体メモリ装置の製造方法
US11/787,451 US7407862B2 (en) 2006-04-17 2007-04-16 Method for manufacturing ferroelectric memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006113448A JP4124237B2 (ja) 2006-04-17 2006-04-17 強誘電体メモリ装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007287915A JP2007287915A (ja) 2007-11-01
JP4124237B2 true JP4124237B2 (ja) 2008-07-23

Family

ID=38605295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006113448A Expired - Fee Related JP4124237B2 (ja) 2006-04-17 2006-04-17 強誘電体メモリ装置の製造方法

Country Status (2)

Country Link
US (1) US7407862B2 (ja)
JP (1) JP4124237B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4320679B2 (ja) * 2007-02-19 2009-08-26 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP5568845B2 (ja) * 2008-07-01 2014-08-13 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5879695B2 (ja) * 2011-02-24 2016-03-08 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
US9231206B2 (en) 2013-09-13 2016-01-05 Micron Technology, Inc. Methods of forming a ferroelectric memory cell
US10319426B2 (en) 2017-05-09 2019-06-11 Micron Technology, Inc. Semiconductor structures, memory cells and devices comprising ferroelectric materials, systems including same, and related methods
JP7161520B2 (ja) * 2017-07-23 2022-10-26 アプライド マテリアルズ インコーポレイテッド シリコンベース誘電体への選択的堆積のための方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100324316B1 (ko) 1999-03-26 2002-02-16 김영환 반도체 소자의 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US7407862B2 (en) 2008-08-05
JP2007287915A (ja) 2007-11-01
US20070243640A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4535076B2 (ja) 強誘電体キャパシタとその製造方法
JP4320679B2 (ja) 強誘電体メモリ装置の製造方法
JP4124237B2 (ja) 強誘電体メモリ装置の製造方法
JP4600322B2 (ja) 強誘電体メモリ装置の製造方法
JP4164700B2 (ja) 強誘電体メモリおよびその製造方法
JP5010121B2 (ja) 半導体装置の製造方法
US20080123243A1 (en) Ferroelectric capacitor
JP4797717B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4605056B2 (ja) 強誘電体メモリ装置の製造方法
JP4928098B2 (ja) 強誘電体キャパシタの製造方法
JP4802777B2 (ja) 半導体装置及びその製造方法
JP4671039B2 (ja) 半導体装置の製造方法
JP4761031B2 (ja) 強誘電体キャパシタおよびその製造方法、ならびに強誘電体メモリ装置
JP4730541B2 (ja) 強誘電体メモリおよびその製造方法
JP4613857B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4954614B2 (ja) 強誘電体メモリ装置の製造方法
JP4802781B2 (ja) 強誘電体メモリ装置の製造方法
JP4828306B2 (ja) 半導体装置及びその製造方法
JP2008205114A (ja) 強誘電体メモリ装置の製造方法
JP4802780B2 (ja) 強誘電体メモリ装置、強誘電体メモリ装置の製造方法
JP4816916B2 (ja) 強誘電体メモリおよびその製造方法
JP4858685B2 (ja) 強誘電体メモリおよびその製造方法
JP4683224B2 (ja) 強誘電体メモリの製造方法
JP4697437B2 (ja) 強誘電体メモリおよびその製造方法
KR20090026458A (ko) 강유전체 캐패시터 및 이의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees