JP2007310983A - 半導体記憶装置及びリフレッシュ周期制御方法 - Google Patents
半導体記憶装置及びリフレッシュ周期制御方法 Download PDFInfo
- Publication number
- JP2007310983A JP2007310983A JP2006140605A JP2006140605A JP2007310983A JP 2007310983 A JP2007310983 A JP 2007310983A JP 2006140605 A JP2006140605 A JP 2006140605A JP 2006140605 A JP2006140605 A JP 2006140605A JP 2007310983 A JP2007310983 A JP 2007310983A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- signal
- setting circuit
- refresh
- magnitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40626—Temperature related aspects of refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5002—Characteristic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4067—Refresh in standby or low power modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】温度検出部101は温度を検出し、周期変更制御部102は温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出し、リフレッシュタイミング信号生成部103はリフレッシュタイミング信号を生成し、周期変更信号に応じてリフレッシュタイミング信号の周期を変更し、定電流生成回路104はリフレッシュタイミング信号の生成用の電流を生成し、低温用定電流設定回路105は温度が周期変更温度以下の場合に生成する電流の大きさを指定し、高温用定電流設定回路106は温度が周期変更温度よりも高温の場合に生成する電流の大きさを指定する。
【選択図】図1
Description
デバイスの試験工程においては、半導体記憶装置の内部に搭載される複数のヒューズを用いた回路の、所定数のヒューズをトリミングすることにより、定電流生成回路で生成される電流の大きさを可変し、リフレッシュ周期を設定することができる。なお、定電流生成回路から出力される電流が大きいと、リフレッシュ周期が短くなり、電流が小さいとリフレッシュ周期が長くなるのが一般的であるので、以降の説明ではそれを前提にする。
ここでは、メモリセルのデータ保持時間(tREF)を合わせて図示している。DRAMのメモリセルのデータ保持時間は、一般に、温度が低くなるにつれて延び、ある温度(約20℃程度)以下では飽和してくるという温度特性を有している。そのため、図8のように、リフレッシュ周期(REF周期)を、例えば、60℃より高温の場合には短くし、60℃以下の場合には延ばすことで、スタンバイ電流を削減することができる。
図9(A)のように、定電流生成回路で生成される電流Irefは、定電流生成回路のトランジスタのパラメータのばらつきなどにより、チップによって、温度の上昇とともに増加する場合と減少する場合の両方が考えられる。以下、電流Irefが温度の上昇とともに増加する場合は温度依存がプラス、温度の上昇とともに減少する場合には、温度依存がマイナスと呼ぶことにする。
図10は、従来におけるリフレッシュ周期の調整の様子を示す図である。
図10(A)がチップの電流Irefの温度依存がマイナスの場合、図10(B)がチップの電流Irefの温度依存がプラスの場合を示している。また、メモリセルのデータ保持時間(tREF)を合わせて図示している。
図1は、第1の実施の形態の半導体記憶装置の構成を示す図である。
第1の実施の形態の半導体記憶装置100aは、温度を検出する温度検出部101と、周期変更制御部102と、リフレッシュタイミング信号生成部103と、定電流生成回路104と、低温用定電流設定回路105と、高温用定電流設定回路106と、選択回路107と、トリミングテストモード回路108と、定電流モニタ回路109と、を有している。
周期変更制御部102は、温度検出部101で検出した温度が周期変更温度(例えば、60℃)になると、リフレッシュ周期を変更するための周期変更信号を送出する。
低温用定電流設定回路105は、検出した温度が周期変更温度以下の場合に定電流生成回路104で生成する電流Irefの大きさを指定する。
なお、低温用定電流設定回路105と高温用定電流設定回路106は、試験時には電流Irefの大きさを所望に調整できる。さらに、これらは複数のヒューズを有しており、試験時に、指定された温度でリフレッシュ周期が目標値と一致したときの電流Irefの大きさを、所定位置のヒューズを切断することで記憶している。そして、実使用時には、その切断位置に応じて、生成する電流Irefの大きさを指定するコードを出力する(詳細は後述する。)。
以下、第1の実施の形態の半導体記憶装置100aによるリフレッシュ周期制御方法を説明する。
図2(A)がチップの電流Irefの温度依存がマイナスの場合、図2(B)がチップの電流Irefの温度依存がプラスの場合を示している。
図3(A)のように、周期変更温度以下の場合に分周回路103−2にて周期を延長して、さらにリフレッシュ周期が、例えば、−30℃で目標値に一致するように調整した場合、データ保持時間を上回ってしまう場合がある。これを防ぐために、電流Irefの温度依存がプラスの場合には、試験時に、低温用定電流設定回路105に記憶する電流Irefの大きさを示すコードを、高温用定電流設定回路106に記憶されているものと同じものとする。これにより、図3(B)のように、周期変更温度でのリフレッシュ周期の延長分は、分周回路103−2による延長分のみとなり、データ保持時間とのマージンをとることができる。
高温用定電流設定回路106は、例えば5つのコード部106−0、106−1、…、106−4を有している。各コード部106−0〜106−4は、ヒューズ/ラッチ回路110−0、110−1、…、110−4、NOR回路111−0、111−1、…、111−4、112−0、112−1、…、112−4、インバータ回路113−0、113−1、…、113−4を有している。
選択回路107は、セレクタ107−0、107−1、…、107−4を有している。各セレクタ107−0〜107−4には、それぞれ高温用定電流設定回路106と低温用定電流設定回路105の対応するコード部106−0〜106−4からのインバータ回路113−0〜113−4からの出力が入力される。そして、図1で示した周期変更制御部102からの選択信号によって、周期変更温度以下の場合には、低温用定電流設定回路105からのコードが選択され、周期変更温度より高温の場合には、高温用定電流設定回路106からのコードが選択される。
図5は、定電流生成回路の一例の回路図である。
図6は、第2の実施の形態の半導体記憶装置の構成を示す図である。
第1の実施の形態の半導体記憶装置100aと同一の構成要素については同一符号とし、説明を省略する。
図7は、第3の実施の形態の半導体記憶装置の構成を示す図である。
第1及び第2の実施の形態の半導体記憶装置100a、100bと同一の構成要素については同一符号とし、説明を省略する。
カウンタ140−1は、定電流生成回路104で生成される電流Irefの大きさをカウントする。
低温用レジスタ140−3は、低温(例えば、−30℃)での試験時のカウンタ140−1の値を保持する。
例えば、上記では定電流生成回路104によって、リフレッシュタイミング信号の生成用の電流Irefを生成したが、これに限定されず、定電圧発生回路などによりリフレッシュタイミング信号の生成用の信号を生成するようにしてもよい。
温度を検出する温度検出部と、
前記温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部と、
リフレッシュタイミング信号を生成し、前記周期変更信号に応じて前記リフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部と、
前記リフレッシュタイミング信号の生成用の信号を生成する信号生成回路と、
前記温度が前記周期変更温度以下の場合に生成する前記信号の大きさを指定する第1の設定回路と、
前記温度が前記周期変更温度よりも高温の場合に生成する前記信号の大きさを指定する第2の設定回路と、
を有することを特徴とする半導体記憶装置。
前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第1の設定回路における前記ヒューズの切断位置は、前記第2の設定回路における前記ヒューズの切断位置と同一であることを特徴とする付記1記載の半導体記憶装置。
前記信号の温度依存性を示す温度依存情報を記憶する温度依存情報記憶部と、を更に有し、
記憶された前記温度依存情報が、温度上昇とともに前記信号が増加する前記温度依存性を示す場合、前記選択回路は、前記温度が前記周期変更温度以下の場合にも前記第2の設定回路で指定された前記信号の大きさを選択することを特徴とする付記1記載の半導体記憶装置。
生成した前記温度依存情報を前記温度依存情報記憶部に記憶することを特徴とする付記6記載の半導体記憶装置。
前記半導体記憶装置の温度がリフレッシュ周期を変更する周期変更温度以下の場合の、リフレッシュタイミング信号の生成用の信号の大きさを指定する第1の指定情報を第1の設定回路に記憶し、
前記温度が前記周期変更温度よりも高温の場合の、前記信号の大きさを指定する第2の指定情報を第2の設定回路に記憶し、
前記温度に応じて、前記第1の指定情報または前記第2の指定情報で指定される大きさの前記信号を生成し、
前記信号を用いて前記リフレッシュタイミング信号を生成することを特徴とするリフレッシュ周期制御方法。
(付記12) 前記第1の設定回路及び前記第2の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさを指定することを特徴とする付記10記載のリフレッシュ周期制御方法。
前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第1の設定回路における前記ヒューズの切断位置を、前記第2の設定回路における前記ヒューズの切断位置と同一にすることを特徴とする付記10記載のリフレッシュ周期制御方法。
(付記16) 前記温度依存性を、異なる温度での前記リフレッシュ周期または前記リフレッシュタイミング信号の周波数を測定することにより検出することを特徴とする付記13記載のリフレッシュ周期制御方法。
記憶された前記温度依存情報が、温度上昇とともに前記信号が増加する前記温度依存性を示す場合、前記温度が前記周期変更温度以下の場合にも前記第2の指定情報で指定される大きさの前記信号を生成することを特徴とする付記10記載のリフレッシュ周期制御方法。
101 温度検出部
102 周期変更制御部
103 リフレッシュタイミング信号生成部
103−1 セルフオシレータ
103−2 分周回路
104 定電流生成回路
105 低温用定電流設定回路
106 高温用定電流設定回路
107 選択回路
108 トリミングテストモード回路
109 定電流モニタ回路
109−1 定電流モニタテストモード回路
109−2 定電流モニタ制御回路
109−3 試験端子
Claims (10)
- リフレッシュ動作が必要な半導体記憶装置において、
温度を検出する温度検出部と、
前記温度が所定の周期変更温度になると、リフレッシュ周期を変更するための周期変更信号を送出する周期変更制御部と、
リフレッシュタイミング信号を生成し、前記周期変更信号に応じて前記リフレッシュタイミング信号の周期を変更するリフレッシュタイミング信号生成部と、
前記リフレッシュタイミング信号の生成用の信号を生成する信号生成回路と、
前記温度が前記周期変更温度以下の場合に生成する前記信号の大きさを指定する第1の設定回路と、
前記温度が前記周期変更温度よりも高温の場合に生成する前記信号の大きさを指定する第2の設定回路と、
を有することを特徴とする半導体記憶装置。 - 前記信号生成回路で生成される前記信号は電流であり、前記第1の設定回路は前記電流の大きさを指定する第1の定電流設定回路であり、前記第2の設定回路は前記電流の大きさを指定する第2の定電流設定回路であることを特徴とする請求項1記載の半導体記憶装置。
- 前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第1の設定回路で指定される前記信号の大きさは、前記第2の設定回路で指定される前記信号の大きさと同一であることを特徴とする請求項1記載の半導体記憶装置。
- 前記第1の設定回路及び前記第2の設定回路は、複数のヒューズを有し、切断する前記ヒューズの位置によって前記信号の大きさが指定されており、
前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第1の設定回路における前記ヒューズの切断位置は、前記第2の設定回路における前記ヒューズの切断位置と同一であることを特徴とする請求項1記載の半導体記憶装置。 - 前記第1の設定回路または前記第2の設定回路のいずれで指定された前記信号の大きさを前記信号生成回路にて使用させるかを選択する選択回路と、
前記信号の温度依存性を示す温度依存情報を記憶する温度依存情報記憶部と、を更に有し、
記憶された前記温度依存情報が、温度上昇とともに前記信号が増加する前記温度依存性を示す場合、前記選択回路は、前記温度が前記周期変更温度以下の場合にも前記第2の設定回路で指定された前記信号の大きさを選択することを特徴とする請求項1記載の半導体記憶装置。 - 試験時に、異なる温度で前記信号生成回路にて生成される前記信号の大きさを比較して、比較結果に応じた前記温度依存情報を生成する温度依存性測定部を更に有し、
生成した前記温度依存情報を前記温度依存情報記憶部に記憶することを特徴とする請求項5記載の半導体記憶装置。 - 前記温度依存性測定部は、前記信号の大きさを計数する計数部と、異なる温度での前記計数部の計数結果を保持する記憶部と、異なる温度での前記計数結果の比較結果に応じた前記温度依存情報を生成する比較部と、を有することを特徴とする請求項6記載の半導体記憶装置。
- リフレッシュ動作が必要な半導体記憶装置のリフレッシュ周期制御方法において、
前記半導体記憶装置の温度がリフレッシュ周期を変更する周期変更温度以下の場合の、リフレッシュタイミング信号の生成用の信号の大きさを指定する第1の指定情報を第1の設定回路に記憶し、
前記温度が前記周期変更温度よりも高温の場合の、前記信号の大きさを指定する第2の指定情報を第2の設定回路に記憶し、
前記温度に応じて、前記第1の指定情報または前記第2の指定情報で指定される大きさの前記信号を生成し、
前記信号を用いて前記リフレッシュタイミング信号を生成することを特徴とするリフレッシュ周期制御方法。 - 前記信号は定電流生成回路で生成される電流であることを特徴とする請求項8記載のリフレッシュ周期制御方法。
- 前記信号が温度上昇とともに増加する温度依存性を有する場合、前記第1の設定回路に、前記第2の指定情報が示す前記信号の大きさと同じ大きさを示す前記第1の指定情報を記憶することを特徴とする請求項8記載のリフレッシュ周期制御方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140605A JP4850578B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体記憶装置及びリフレッシュ周期制御方法 |
TW096114788A TWI330367B (en) | 2006-05-19 | 2007-04-26 | Semiconductor memory and refresh cycle control method |
EP07107117A EP1858024B1 (en) | 2006-05-19 | 2007-04-27 | Semiconductor memory and refresh cycle control method |
DE602007005717T DE602007005717D1 (de) | 2006-05-19 | 2007-04-27 | Halbleiterspeicher und Steuerungsverfahren für den Auffrischungszyklus |
US11/797,817 US7583553B2 (en) | 2006-05-19 | 2007-05-08 | Semiconductor memory and refresh cycle control method |
CN2007101039672A CN101075478B (zh) | 2006-05-19 | 2007-05-17 | 半导体存储器和刷新周期控制方法 |
KR1020070048149A KR100895190B1 (ko) | 2006-05-19 | 2007-05-17 | 반도체 기억 장치 및 리프레시 주기 제어 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006140605A JP4850578B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体記憶装置及びリフレッシュ周期制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007310983A true JP2007310983A (ja) | 2007-11-29 |
JP4850578B2 JP4850578B2 (ja) | 2012-01-11 |
Family
ID=38222548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006140605A Expired - Fee Related JP4850578B2 (ja) | 2006-05-19 | 2006-05-19 | 半導体記憶装置及びリフレッシュ周期制御方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7583553B2 (ja) |
EP (1) | EP1858024B1 (ja) |
JP (1) | JP4850578B2 (ja) |
KR (1) | KR100895190B1 (ja) |
CN (1) | CN101075478B (ja) |
DE (1) | DE602007005717D1 (ja) |
TW (1) | TWI330367B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8228736B2 (en) | 2008-12-08 | 2012-07-24 | Samsung Electronics Co., Ltd. | Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC |
US8547759B2 (en) | 2010-08-11 | 2013-10-01 | Elpida Memory, Inc. | Semiconductor device performing refresh operation |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4603537B2 (ja) * | 2004-06-18 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置の温度検出器および半導体記憶装置 |
JP4838518B2 (ja) * | 2005-02-22 | 2011-12-14 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US7383149B1 (en) * | 2006-04-19 | 2008-06-03 | Darryl Walker | Semiconductor device having variable parameter selection based on temperature and test method |
US8049145B1 (en) * | 2006-04-19 | 2011-11-01 | Agerson Rall Group, L.L.C. | Semiconductor device having variable parameter selection based on temperature and test method |
WO2010054670A1 (en) | 2008-11-11 | 2010-05-20 | Nokia Corporation | Method and device for temperature-based data refresh in non-volatile memories |
US8786449B1 (en) * | 2009-12-16 | 2014-07-22 | Applied Micro Circuits Corporation | System-on-chip with thermal management core |
JP2011170943A (ja) * | 2010-02-22 | 2011-09-01 | Sony Corp | 記憶制御装置、記憶装置、記憶装置システム |
CN102194513B (zh) * | 2010-03-11 | 2013-07-31 | 复旦大学 | 自动调整存储器刷新操作频率的电路、方法及其存储器 |
CN103035282B (zh) * | 2011-09-30 | 2016-01-20 | 群联电子股份有限公司 | 存储器储存装置、存储器控制器与温度管理方法 |
KR20130098473A (ko) * | 2012-02-28 | 2013-09-05 | 삼성전자주식회사 | 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법 |
KR20140006219A (ko) * | 2012-06-27 | 2014-01-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이의 테스트 회로 |
US9147461B1 (en) | 2012-11-28 | 2015-09-29 | Samsung Electronics Co., Ltd. | Semiconductor memory device performing a refresh operation, and memory system including the same |
KR102098248B1 (ko) * | 2013-06-03 | 2020-04-07 | 삼성전자 주식회사 | 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러 |
KR20150051471A (ko) * | 2013-11-04 | 2015-05-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동방법 |
KR20150052631A (ko) * | 2013-11-06 | 2015-05-14 | 에스케이하이닉스 주식회사 | 반도체 장치 및 반도체 시스템 |
KR102158266B1 (ko) * | 2014-02-19 | 2020-09-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US9810585B2 (en) | 2014-03-28 | 2017-11-07 | Darryl G. Walker | Semiconductor device having a temperature circuit that provides a plurality of temperature operating ranges |
KR102276249B1 (ko) * | 2014-06-18 | 2021-07-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
US20160054378A1 (en) | 2014-08-20 | 2016-02-25 | Darryl G. Walker | Testing and setting performance parameters in a semiconductor device and method therefor |
KR20160069230A (ko) * | 2014-12-08 | 2016-06-16 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동방법 |
US9286991B1 (en) | 2015-02-17 | 2016-03-15 | Darryl G. Walker | Multi-chip non-volatile semiconductor memory package including heater and sensor elements |
CN108962306A (zh) * | 2017-05-17 | 2018-12-07 | 上海磁宇信息科技有限公司 | 自动优化写电压的磁性存储器及其操作方法 |
US11798613B2 (en) * | 2018-12-10 | 2023-10-24 | Etron Technology, Inc. | Dynamic memory with long retention time |
KR20210052710A (ko) * | 2019-10-30 | 2021-05-11 | 삼성전자주식회사 | 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000048561A (ja) * | 1998-07-23 | 2000-02-18 | Texas Instr Inc <Ti> | 温度依存クロック回路 |
JP2003005861A (ja) * | 2001-05-31 | 2003-01-08 | Samsung Electronics Co Ltd | クロック発生回路及び集積回路メモリ装置及びその制御方法 |
JP2003100074A (ja) * | 2001-09-21 | 2003-04-04 | Seiko Epson Corp | 集積回路の温度変化に応じた動作制御 |
JP2003132678A (ja) * | 2001-10-29 | 2003-05-09 | Fujitsu Ltd | 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法 |
JP2003338177A (ja) * | 2002-05-22 | 2003-11-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2005278057A (ja) * | 2004-03-26 | 2005-10-06 | Elpida Memory Inc | オシレータ回路 |
WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5784328A (en) * | 1996-12-23 | 1998-07-21 | Lsi Logic Corporation | Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array |
DE10163306A1 (de) * | 2001-12-21 | 2003-04-03 | Infineon Technologies Ag | Dynamischer Speicher mit programmierbarer Auffrischfrequenz |
US6823744B2 (en) * | 2002-01-11 | 2004-11-30 | Honda Giken Kogyo Kabushiki Kaisha | Six-axis force sensor |
JP4246977B2 (ja) * | 2002-08-29 | 2009-04-02 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
JP4477429B2 (ja) * | 2003-11-05 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
KR100611775B1 (ko) * | 2003-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치 |
JP4167632B2 (ja) * | 2004-07-16 | 2008-10-15 | エルピーダメモリ株式会社 | リフレッシュ周期発生回路及びそれを備えたdram |
JP4680566B2 (ja) * | 2004-10-26 | 2011-05-11 | 本田技研工業株式会社 | 多軸力センサチップとこれを用いた多軸力センサ |
-
2006
- 2006-05-19 JP JP2006140605A patent/JP4850578B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-26 TW TW096114788A patent/TWI330367B/zh not_active IP Right Cessation
- 2007-04-27 EP EP07107117A patent/EP1858024B1/en not_active Expired - Fee Related
- 2007-04-27 DE DE602007005717T patent/DE602007005717D1/de active Active
- 2007-05-08 US US11/797,817 patent/US7583553B2/en not_active Expired - Fee Related
- 2007-05-17 KR KR1020070048149A patent/KR100895190B1/ko not_active IP Right Cessation
- 2007-05-17 CN CN2007101039672A patent/CN101075478B/zh not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000048561A (ja) * | 1998-07-23 | 2000-02-18 | Texas Instr Inc <Ti> | 温度依存クロック回路 |
JP2003005861A (ja) * | 2001-05-31 | 2003-01-08 | Samsung Electronics Co Ltd | クロック発生回路及び集積回路メモリ装置及びその制御方法 |
JP2003100074A (ja) * | 2001-09-21 | 2003-04-04 | Seiko Epson Corp | 集積回路の温度変化に応じた動作制御 |
JP2003132678A (ja) * | 2001-10-29 | 2003-05-09 | Fujitsu Ltd | 温度検出機能を備えた半導体装置、試験方法、及び温度検出機能を備えた半導体記憶装置のリフレッシュ制御方法 |
JP2003338177A (ja) * | 2002-05-22 | 2003-11-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2005278057A (ja) * | 2004-03-26 | 2005-10-06 | Elpida Memory Inc | オシレータ回路 |
WO2005124785A1 (ja) * | 2004-06-18 | 2005-12-29 | Fujitsu Limited | 半導体装置の温度検出器および半導体記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8228736B2 (en) | 2008-12-08 | 2012-07-24 | Samsung Electronics Co., Ltd. | Mobile system on chip (SoC) and mobile terminal using the mobile SoC, and method for refreshing a memory in the mobile SoC |
US8547759B2 (en) | 2010-08-11 | 2013-10-01 | Elpida Memory, Inc. | Semiconductor device performing refresh operation |
Also Published As
Publication number | Publication date |
---|---|
DE602007005717D1 (de) | 2010-05-20 |
CN101075478A (zh) | 2007-11-21 |
US20070268766A1 (en) | 2007-11-22 |
TW200746140A (en) | 2007-12-16 |
US7583553B2 (en) | 2009-09-01 |
TWI330367B (en) | 2010-09-11 |
CN101075478B (zh) | 2010-10-13 |
JP4850578B2 (ja) | 2012-01-11 |
KR20070112024A (ko) | 2007-11-22 |
KR100895190B1 (ko) | 2009-04-24 |
EP1858024B1 (en) | 2010-04-07 |
EP1858024A1 (en) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4850578B2 (ja) | 半導体記憶装置及びリフレッシュ周期制御方法 | |
JP4982677B2 (ja) | 温度情報出力装置 | |
US7646659B2 (en) | Semiconductor device temperature sensor and semiconductor storage device | |
US8140293B2 (en) | On die thermal sensor | |
TWI424441B (zh) | 溫度感測系統以及相關溫度感測方法 | |
US10371745B2 (en) | Overheat protection circuit and method in an accelerated aging test of an integrated circuit | |
US9418726B1 (en) | Data reception chip | |
CN112992254B (zh) | 刷新测试电路及方法 | |
US7190628B2 (en) | Semiconductor memory device having self refresh mode and related method of operation | |
JP2009021707A (ja) | 発振装置、その調整方法及びメモリ装置 | |
JP2007066298A (ja) | デバイス温度に基づくクロックト待機モードの無効化 | |
JP2007052898A (ja) | 最大クロック周波数を用いたクロックト待機モード | |
JP5038742B2 (ja) | セルフリフレッシュ制御回路、半導体装置 | |
US7610165B2 (en) | Semiconductor memory device having on die thermal sensor | |
JP2008060884A (ja) | 半導体集積回路 | |
US10134466B2 (en) | Data reception chip | |
US9620177B2 (en) | Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method | |
US9697875B2 (en) | Data reception chip | |
US20220205846A1 (en) | Temperature Sensor Circuit and Method Thereof | |
KR20150051471A (ko) | 반도체 장치 및 그의 구동방법 | |
US20110026561A1 (en) | Temperature information outputting circuit and a semiconductor memory apparatus using the same | |
CN111583987B (zh) | 温度感测器的评估方法 | |
US10504581B1 (en) | Memory apparatus and operating method thereof | |
KR20230035185A (ko) | 열화 측정 장치 | |
JP2002358799A (ja) | セルフリフレッシュ機能を備えた半導体記憶装置およびその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080729 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111018 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111019 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4850578 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141028 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |