JP4847695B2

JP4847695B2 - 不揮発性メモリ素子での電源検出装置及びその検出方法

Info

Publication number: JP4847695B2
Application number: JP2004297179A
Authority: JP
Inventors: 志虎趙; 明載金
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-12-22
Filing date: 2004-10-12
Publication date: 2011-12-28
Anticipated expiration: 2024-10-12
Also published as: US20050134250A1; KR100558551B1; US7245547B2; JP2005182981A; KR20050063134A

Description

本発明は、不揮発性メモリ素子に係り、詳しくは、フラッシュメモリ素子での電源検出装置に関する。

米国特許第５２８０４２０号公報一般に、半導体メモリ素子は、電源の供給が中断されると貯蔵された情報が消滅する揮発性メモリと、電源の供給が中断しても情報を継続して保持することができる不揮発性メモリとに区別される。

代表的な不揮発性メモリとして、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、及びフラッシュメモリが挙げられる。これらの中で、フラッシュメモリはＥＰＲＯＭとＥＥＰＲＯＭの長所を同時に実現するように作られており、データをプログラムするときにはＥＰＲＯＭの駆動原理を用い、データを消去するときはＥＥＰＲＯＭの駆動原理を用いる。また、フラッシュメモリは、ＥＥＰＲＯＭに比べ相対的にチップサイズが小さく、高集積化が容易で、かつ、高容量化を実現でき、システム上で直ちに情報を更新できるという特徴がある。

フラッシュメモリは、データのプログラム及び消去動作の際に電源電圧に比べ高いレベルを有する高電圧を必要とする。例えば、プログラム動作の時には１０V程度の高電圧及び５V〜６V程度の高電圧を必要とし、消去動作のときには６V程度の高電圧を必要とする。従って、フラッシュメモリ素子は、３V程度の電源電圧に比べ高いレベルの高電圧を発生させるための高電圧発生回路を必要とする。特許文献１には、このような高電圧を発生するための高電圧発生回路が開示されている。

図６は高電圧発生回路を備えた従来技術の不揮発性半導体メモリ素子での外部電源装置を示すブロック図である。図７は従来技術の電源検出装置の内部電源モード時の動作タイミング図、図８は従来の電源検出装置の外部電源モード時の動作タイミング図である。

以下、従来技術の電源検出装置の構成及び動作を添付図を用いて説明する。
図６に示すように、従来技術の電源検出装置は高電圧発生器１０６ａ、１０６ｂ、１０６ｃ、タイマ１０８、高電圧レベル検出部１１０、及びパルス発生器１１２から構成される。また、前記電源検出装置の動作を説明するために命令レジスタ１０２とプログラムコントローラ１０４とが一緒に図示される。

不揮発性メモリのプログラム動作時に、命令レジスタ１０２は、命令コードに応じてプログラム動作を知らせるプログラムイネーブル信号ＰＧＭを発生し、プログラムコントローラ１０４は、高電圧イネーブル信号VPP_enを発生し、高電圧発生器１０６a、１０６ｂ、１０６ｃは高電圧イネーブル信号VPP_enに応じて要求されるレベルの電圧VPP１、VPP２、VPP３をそれぞれ発生する。高電圧レベル検出部１１０は内部電源モード信号Mintまたは外部電源モード信号Mextに応じて高電圧発生器で発生した電圧VPP1、VPP２及びVPP３が要求される電圧レベルに到達した場合にプログラム動作を行うための検出信号VPP_OKを出力する。高電圧発生器で発生した電圧VPP1、VPP2、VPP３のうち何れか一つでも予め設定された時間内に要求される電圧レベルに到達しない場合には、設定時間ｔ１の経過後に検出信号VPP_OKを出力する。パルス発生部１１２は外部電源モード検出部で出力された検出信号VPP_OKがイネーブルされると、パルス信号HV_OKを発生する。

図７に示すように、内部電源モードのときに高電圧発生器から発生する電圧１のVPP１、VPP２、VPP３が要求される電圧レベル（Target Level）に到達する場合、到達した時の検出信号VPP_OKを出力する。高電圧発生器から発生される電圧２のVPP1、VPP２、VPP３のうちいずれか一つでも予め設定された時間内に要求される電圧レベルに到達していない場合、設定した時間ｔ１の経過後に検出信号VPP_OKを出力する。

図８に示すように、外部電源モード時にも内部電源モード時と同様に、高電圧発生器から発生する電圧３のVPP1、VPP2、VPP３が要求される電圧レベルに到達する場合、到達した時の検出信号VPP_OKを出力する。高電圧発生器で発生した電圧４のVPP１、VPP２、VPP３のうちいずれか一つでも予め設定された時間内に要求される電圧レベルに到達していない場合、設定された時間ｔ１の経過後に検出信号VPP_OKを出力する。

然るに、このような従来技術によると、外部電源モード時にも内部電源モード時と同様に、高電圧レベル検出をすることにより高電圧発生器で発生する電圧のうちいずれか一つでも要求される電圧レベルに到達していない場合、設定された時間の経過後にプログラム動作のための検出信号を出力する。従って、外部電源を用いる外部電源モード時には不必要な時間損失が発生し、電源損失が発生するという問題点があった。

そこで、本発明の目的は、外部電源を用いる外部電源モード時には高電圧レベル検出をしようとしてもできないようにし、時間遅延なしに不揮発性メモリ素子セルの動作が行われる不揮発性メモリ素子での電源検出装置及びその検出方法を提供することにある。

また、本発明の他の目的は、外部電源を用いる外部電源モードのときに時間遅延なしに不揮発性メモリセルの動作が行われるようにして、時間損失及び電源損失を低減することができる、不揮発性メモリ素子での電源検出装置及びその検出方法を提供することにある。

本発明のさらに他の目的は、外部電源を用いるテストモードのときに時間遅延なしにテスト動作が行われるようにしてテスト時間を短縮し、テスト動作のときに用いられる電源の損失を低減することができる、不揮発性メモリ素子での電源検出装置及びその検出方法を提供することにある。

このような目的を達成するため、本発明による不揮発性メモリ素子での電源検出装置は、高電圧イネーブル信号に応じて要求されるレベルの電圧を発生する高電圧発生器と、内部電源モードのときに発生する内部電源モード信号に応じて前記発生した電圧が要求される電圧レベルに到達した場合、これを検出して第１検出信号を出力する高電圧レベル検出部と、外部電源モードのときに発生する外部電源モード信号に応じて前記不揮発性メモリセルの動作を行うための第２検出信号を出力し、内部電源モードのときには前記第１検出信号に応じて第２検出信号を出力する外部電源モード検出部と、を含むことを特徴とする。

前記高電圧レベル検出部は、前記高電圧発生器から発生した電圧が要求される電圧レベルに到達した場合、これをそれぞれ検出して第１制御信号を提供する高電圧レベル検出器と、前記高電圧発生器から発生した電圧のうちいずれか一つでも要求される電圧レベルに到達していない場合には、一定時間の経過後に第２制御信号を供給するタイマと、内部電源モードのときに発生する内部電源モード信号、前記第１制御信号及び前記第２制御信号に応じて第１検出信号を出力する高電圧検出信号発生器と、を含む。また、前記外部電源モード検出部は、前記第１検出信号及び前記外部電源モード信号の反転信号を入力とする第１NANDゲートと、前記外部電源モード信号及び外部電源を入力とする第２NANDゲートと、前記第１及び第２NANDゲートの出力を入力とし、第２検出信号を出力する第３NANDゲートと、を含む。

また、本発明による不揮発性メモリ素子での電源検出装置は、高電圧イネーブル信号に応じて要求されるレベルの電圧を発生する高電圧発生器と、前記発生された電圧のうちいずれか一つでも要求される電圧レベルに到達していない場合に一定時間の経過後に制御信号を発生するタイマと、内部電源モードのときに発生する内部電源モード信号に応答し、前記要求されるレベルの電圧と前記制御信号とを受け入れ、前記要求されるレベルの電圧を検出するかまたは前記制御信号を検出して第１検出信号を発生する高電圧レベル検出部と、外部電源モードのときに発生する外部電源モード信号に応じて前記不揮発性メモリセルの動作を行うための第２検出信号を出力し、内部電源モードのときには前記第１検出信号に応じて第２検出信号を出力する外部電源モード検出部と、を含むことを特徴とする。

また、本発明による不揮発性メモリ素子での電源検出装置は、テストモードのときに外部電源が供給される不揮発性メモリ装置での電源検出装置に用いられる外部電源モード検出部において、テストモードのときに発生する外部電源モード信号に応じてテストタイムの遅延なしに前記不揮発性メモリ装置のテスト動作を行うための検出信号を発生することを特徴とする。

また、本発明による不揮発性メモリ素子での電源検出方法は、高電圧イネーブル信号に応じて要求されるレベルの電圧を発生する段階と、内部電源モードのときに発生する内部電源モード信号に応じて前記発生した電圧が要求される電圧レベルに到達した場合に第１検出信号を出力し、前記発生された電圧のうちいずれ一つでも要求される電圧レベルに到達していない場合には一定時間の経過後に第１検出信号を出力する段階と、外部電源モードのときに発生する外部電源モード信号に応じて前記不揮発性メモリセルの動作を行うための第２検出信号を出力し、内部電源モードのときには前記第１検出信号に応じて第２検出信号を出力する段階と、を含むことを特徴とする。

また、本発明による不揮発性メモリ素子での電源検出方法は、テストモードのときに外部電源が供給される不揮発性メモリ装置での外部電源検出方法において、テストモードのときに外部電源モード信号を発生する段階と、前記発生した外部電源モード信号に応じてテストタイムの遅延なしに前記不揮発性メモリ装置のテスト動作を行うための検出信号を発生する段階と、を含むことを特徴とする。

本発明は、外部電源を用いる外部電源モードのときには高電圧レベル検出をしないので、時間遅延なしに不揮発性メモリセルの動作が行われるという効果がある。
また、本発明は外部電源を用いる外部電源モードのときに時間遅延なしに不揮発性メモリセルの動作が行われるようにして、時間損失及び電源損失を低減できるという効果がある。

さらに、本発明は外部電源を用いるテストモードのときに時間遅延なしにテスト動作が行われるようにしてテスト時間を短縮し、テスト動作のときに用いられる電源の損失が低減できるという効果がある。

以下、本発明の実施例について図面を用いて詳しく説明する。本発明の多様な実施例での説明は、本発明が属する技術分野での通常の知識を有する者に本発明の理解を助けるためになされたものにすぎない。したがって、本発明の範囲を図示され限定されたものに制限するものとして使用されてはならない。

図１は本発明の実施例による電源検出装置の構成及び動作を説明するためのブロック図である。図２は本発明の実施例による電源検出装置を構成する高電圧レベル検出部を示した回路図である。図３は本発明の実施例による電源検出装置を構成する外部電源モード検出部を示す回路図である。

以下、図１乃至図３を参照して本発明の実施例による不揮発性メモリ素子での電源検出装置の構成及び動作を具体的に説明する。
まず、図１に示すように、本発明の実施例による電源検出装置は、第１乃至第３高電圧発生器２０６a、２０６ｂ、２０６ｃ、高電圧レベル検出部３００、外部電源モード検出部４００、及びパルス発生器５００を含む。本発明の実施例による電源検出装置の動作を説明するために命令レジスタ２０２及びプログラムコントローラ２０４が図示されている。

不揮発性メモリの動作のときに、例えば、プログラム動作のときにアドレス信号及びデータにより指定された命令コードがライトイネーブル信号WEBに同期し、連続して所定サイクルの間に命令レジスタ２０２に印加される。命令レジスタ２０２はアドレス信号とデータ、即ち、命令コードに応じてプログラム動作を知らせるプログラムイネーブル信号PGMを発生し、プログラムコントローラ２０４は命令レジスタで発生したプログラムイネーブル信号WEBに応じて第１乃至第３高電圧発生器２０６a、２０６ｂ、２０６ｃをイネーブルするための高電圧イネーブル信号VPP_enを発生する。

第１乃至第３高電圧発生器２０６a、２０６ｂ、２０６ｃは高電圧イネーブル信号VPP_enに応じてポンピング動作を行うことにより、要求されるレベルの電圧VPP１、VPP２、VPP3をそれぞれ発生する。本発明の一実施例では3個の高電圧発生器が開示されているが、不揮発性メモリ素子で要求される電圧レベルの数に従い高電圧発生器の数も調節することができる。

タイマ２０８は前記第１乃至第３高電圧発生器から発生した電圧VPP１、VPP２、VPP３のうちいずれか一つでも予め設定された時間ｔ３内に要求される電圧レベルに到達しない場合、設定された時間ｔ３の経過後に制御信号VPP_OK1を出力する。設定時間ｔ３は用途と機能とに従い多様に設定され、例えば、５μs乃至１５μs程度に設定することができる。

高電圧レベル検出部３００は、内部電源モードのときに発生する内部電源モード信号Mintに応じて、第１乃至第３高電圧発生器で発生した電圧VPP１、VPP２、VPP３が要求される電圧レベルに到達した場合、これを検出して第１検出信号VPP_OK２を出力する。また、高電圧レベル検出部３００は第１乃至第３高電圧発生器で発生した電圧VPP１、VPP２、VPP３のうちいずれか一つでも予め設定された時間ｔ３内に要求される電圧レベルに到達していない場合、設定された時間ｔ３の経過後にタイマで発生した制御信号VPP_OK１を検出して第１検出信号VPP_OK２を出力する。本実施例ではタイマと高電圧レベル検出部とを別途に構成したが、タイマ２０８を高電圧レベル検出部に含むように構成することができる。

外部電源モード検出部４００は、外部電源モードのときに発生する外部電源モード信号Mextに応じて不揮発性メモリセルの動作を行うための第２検出信号VPP_OK３を出力する。また、外部電源モード検出部４００は、内部電源モードのときに発生した第１検出信号VPP_OK２に応じて第２検出信号VPP_OK３を出力する。従って、外部電源モード検出部４００は、外部電源モードのときに高電圧レベル検出をしないので、時間遅延のない第２検出信号VPP_OK３を出力する。また、外部電源モード検出部４００は、内部電源の電圧レベルにかかわらずに外部電源モードのときに発生する外部電源モード信号Mextに応じて時間遅延のない第２検出信号VPP_OK３を出力する。

パルス発生部５００は、外部電源モード検出部で出力された第２検出信号VPP_OK３がイネーブルされると、不揮発性メモリセルの動作を行うためのバイアス条件が達成されたことを知らせるパルス信号HV_OKを発生する。高電圧レベル検出部３００及び外部電源モード検出部４００の構成と動作とは以下に詳しく説明される。

図２に示すように、本発明の実施例による電源検出装置を構成する高電圧レベル検出部３００は、第１乃至第３レベル検出器３０２a、３０２ｂ、３０２ｃと高電圧検出信号発生器３１０とを含む。第１乃至第３レベル検出器３０２a、３０２ｂ、３０２ｃは第１乃至第３高電圧発生器で発生し、漸次増加する電圧VPP１、VPP２、VPP３が要求される電圧レベルにまで到達することを検出し、その結果としてそれぞれの制御信号VPP1_OK、VPP２_OK、VPP3_OKを出力する。不揮発性メモリで要求される電圧レベルの数に従い高電圧発生器の数が調節される場合には、要求される電圧レベルの数に従いレベル検出器の数も調節することができる。

高電圧検出信号発生器３１０は、出力された制御信号VPP1_OK、VPP2_OK、VPP3_OK及び内部電源モードのときに発生する内部電源モード信号Mintに応じて第１検出信号VPP_OK２を出力する。高電圧検出信号発生器３１０は、第１内部電源モード信号Mint1がイネーブルされた場合、要求される第１乃至第３レベルにまで電圧が全て到達してから、第１検出信号VPP_OK２を出力し、第２内部電源モード信号Mint２がイネーブルされた場合、要求される第１及び第３レベルにまで電圧が到達してから、第１検出信号VPP_OK２を出力する。第１及び第２内部電源モードの設定は本発明の一実施例に過ぎず、不揮発性メモリ素子で要求される内部電源モードに従い多様に設定することができる。一方、高電圧検出信号発生器３１０は、第１または第２内部電源モードのときに、要求される電圧のうちいずれか一つでも予め設定された時間内に要求される電圧レベルに到達していないと、設定された時間ｔ３の経過後にタイマで発生した制御信号VPP_OK１を検出して第１検出信号VPP_OK２を出力する。

図３に示すように、本発明の一実施例による電源検出装置を構成する外部電源モード検出部４００は第１乃至第３NANDゲート４０２、４０４、４０６を含む。第１NANDゲート４０２は、第１検出信号VPP_OK２と外部電源モード信号Mextの反転信号とを入力とし、第２NANDゲート４０４は、外部電源モード信号Mextと電源VCCとを入力とし、第３NANDゲート４０６は、第１及び第２NANDゲート４０２、４０４の出力信号を入力として第２検出信号VPP_OK３を出力する。従って、外部電源モード検出部４００は外部電源モードのときに外部電源モード信号Mextがイネーブルされると、高電圧レベル検出をせず、時間遅延なしに第２検出信号VPP_OK３を発生する。内部電源モードのときには前記発生した第１検出信号VPP_OK２に応じて第２検出信号VPP_OK３を出力する。

図４は本発明の実施例による電源検出装置の内部電源モードのときの動作タイミング図で、これを参照して本発明の実施例による電源検出装置の動作を詳しく説明する。
内部電源モードのときのプログラムコントローラ２０４は、高電圧イネーブル信号VPP_enを発生し、発生した高電圧イネーブル信号VPP_enに応じて第１乃至第３高電圧発生器２０６ａ、２０６ｂ、２０６ｃは要求されるレベルの電圧ＶＰＰ１、ＶＰＰ２、ＶＰＰ３をそれぞれ発生するためにポンピング動作を行う。次いで、高電圧レベル検出部４００は第１乃至第３高電圧発生器で発生し、漸次増加する電圧５のＶＰＰ１、ＶＰＰ２、ＶＰＰ３が要求される電圧レベルにまで到達することを検出し、その結果として発生した制御信号と内部電源モードのときに発生する内部電源モード信号Ｍｉｎｔとに応じて第１検出信号ＶＰＰ＿ＯＫ２を出力する。一方、第１乃至第３高電圧発生器で発生し、漸次増加する電圧６のＶＰＰ１、ＶＰＰ２、ＶＰＰ３のうちいずれか一つでも予め設定された時間内に要求される電圧レベルに到達していないと、設定された時間ｔ３の経過後に第１検出信号ＶＰＰ＿ＯＫ２を出力する。次いで、外部電源モード検出部４００は、発生した第１検出信号ＶＰＰ＿ＯＫ２に応じて第２検出信号ＶＰＰ＿ＯＫ３を出力し、外部電源モード検出部４００で出力された第２検出信号VPP_OK３がイネーブルされると、パルス発生部５００で不揮発性メモリセルの動作を行うためのパルス信号HV_OKを発生する。

図５は本発明の実施例による電源検出装置の外部電源モードのときの動作タイミング図で、これを参照して本発明の実施例による電源検出装置の動作を説明する。
上記の内部電源モードの場合とは異なって、外部電源モードのときには外部電源モード検出部４００で外部電源モード信号Mextが検出されると、高電圧レベル検出をせず、時間遅延なしに不揮発性メモリ素子セル動作を行うための第２検出信号VPP_OK３を出力する。次いで、外部電源モード検出部４００で出力された第２検出信号VPP_OK３がイネーブルされると、パルス発生部５００で不揮発性メモリセルの動作を行うためのパルス信号HV_OKを発生する。

このように本発明の実施例による電源検出装置によると、内部電源モードのときには高電圧発生器で発生される電圧が要求されるレベルに到達すると、要求されるレベルの到達のときに第２検出信号を発生し、高電圧発生器で発生される電圧のうちいずれか一つでも要求されるレベルに到達していないと、一定時間が経過されてから第２検出信号を発生する。一方、外部電源モードのときには、外部電源モード検出部で外部電源モード信号が検出されるときに、不揮発性メモリ素子セル動作を行うための第２検出信号が発生する。したがって、外部電源モードのときには電源が要求されるレベルに到達する場合は勿論のこと、電源が要求されるレベルに到達しない場合でも時間遅延なしに第２検出信号が発生する。従って、外部電源を用いる外部電源モードのときには高電圧レベル検出をしないので、時間遅延なしに不揮発性メモリセルの動作が行われ、時間損失が低減し、電源損失を減らすことができる。特に、外部電源を用いるテストモードのときには、テストタイムの遅延なしにテスト動作を行うための検出信号HV_OKが発生するようにしてテスト時間を短縮し、電源損失を減らすことができるという特徴がある。

本発明の電源検出装置は上述の実施例に限定されず、本発明の基本原理を外れない範囲で多様に設計され、応用されることは、本発明が属する技術分野で通常の知識を有するものには自明な事実であろう。例えば、本発明による電源検出装置はプログラム動作の以外に外部電源を用いる消去動作などにも全て適用することができる。

本発明の実施例による不揮発性メモリ素子での電源検出装置を示すブロック図である。本発明の実施例による電源検出装置を構成する高電圧レベル検出部を示す回路図である。本発明の実施例による電源検出装置を構成する外部電源モード検出部を示す回路図である。本発明の実施例による電源検出装置の内部電源モードのときの動作タイミング図である。本発明の実施例による電源検出装置の外部電源モードのときの動作タイミング図である。従来の技術による不揮発性メモリ素子での電源検出装置を示すブロック図である。従来の技術による電源検出装置の外部電源モードのときの動作タイミング図である。

符号の説明

２０２命令レジスタ
２０４プログラムコントローラ
２０６高電圧発生器
２０８タイマ
３００高電圧レベル検出部
４００外部電源モード検出部
５００パルス発生器

Claims

外部電源モードのときに外部電源電圧が入力される少なくとも一つ以上の不揮発性メモリセルを備える不揮発性メモリ素子での電源検出装置において、
高電圧イネーブル信号に応じて要求されるレベルの電圧をポンピング動作により発生する高電圧発生器と、
内部電源モードのときに発生する内部電源モード信号に応じて前記発生した電圧が要求される電圧レベルに到達した場合、これを検出して第１検出信号を出力する高電圧レベル検出部と、
外部電源モードのときに発生する外部電源モード信号と前記外部電源電圧の入力に応じて、前記外部電源電圧のレベルに関わらず、時間遅延のない前記不揮発性メモリセルの動作を行うための第２検出信号を出力し、内部電源モードのときには前記第１検出信号に応じて第２検出信号を出力する外部電源モード検出部と、
を含むことを特徴とする電源検出装置。
前記高電圧レベル検出部は、前記発生した電圧のうちいずれか一つでも要求される電圧レベルに到達していない場合には、一定時間の経過後に第１検出信号を出力することを特徴とする請求項１に記載の電源検出装置。
前記高電圧レベル検出部は、前記高電圧発生器で発生した電圧が要求される電圧レベルに到達した場合をそれぞれ検出して第１制御信号を提供する高電圧レベル検出器と、
前記高電圧発生器で発生した電圧のうちいずれか一つでも要求される電圧レベルに到達していない場合には、一定時間の経過後に第１制御信号を供給するタイマと、
内部電源モードのときに発生する内部電源モード信号、前記第１制御信号及び前記第２制御信号に応じて第１検出信号を出力する高電圧検出信号発生器と、
を含むことを特徴とする請求項１に記載の電源検出装置。
前記一定時間の遅延は５μs乃至１５μsであることを特徴とする請求項２または３に記載の電源検出装置。
前記外部電源モード検出部は、
前記第１検出信号及び前記外部電源モード信号の反転信号を入力とする第１NANDゲートと、
前記外部電源モード信号及び前記外部電源電圧を入力とする第２NANDゲートと、
前記第１及び第２NANDゲートの出力を入力とし、第２検出信号を出力する第３NANDゲートと、
を含むことを特徴とする請求項１に記載の電源検出装置。
前記第２検出信号がイネーブルされるとパルス信号を発生するパルス発生器をさらに含むことを特徴とする請求項１に記載の電源検出装置。
前記高電圧発生器で発生する電圧は、前記外部電源電圧よりも高いレベルを有することを特徴とする請求項１に記載の電源検出装置。
前記外部電源モード検出部は、外部電源電圧が入力される不揮発性メモリ装置のテストモードのときに前記外部電源モード信号に応じてテスト時間の遅延なしに前記不揮発性メモリ装置のテスト動作を行うための前記第２検出信号を発生することを特徴とする請求項１に記載の電源検出装置。
外部電源モードのときに外部電源電圧が入力される少なくとも一つ以上の不揮発性メモリセルを備える不揮発性メモリ素子での電源検出装置において、
高電圧イネーブル信号に応じて要求されるレベルの電圧をポンピング動作により発生する高電圧発生器と、
前記発生した電圧のうちいずれか一つでも要求される電圧レベルに到達していない場合には、一定時間の経過後に制御信号を発生するタイマと、
内部電源モードのときに発生する内部電源モード信号に応じ、前記要求されるレベルの電圧と前記制御信号とを受け入れ、前記要求されるレベルの電圧を検出するかまたは前記制御信号を検出して第１検出信号を発生する高電圧レベル検出部と、
外部電源モードのときに発生する外部電源モード信号と前記外部電源電圧の入力に応じて、前記外部電源電圧のレベルに関わらず、時間遅延のない前記不揮発性メモリセルの動作を行うための第２検出信号を出力し、内部電源モードのときには前記第１検出信号に応じて第２検出信号を出力する外部電源モード検出部と、
を含むことを特徴とする電源検出装置。
外部電源モードのときに外部電源電圧が入力される少なくとも一つ以上の不揮発性メモリセルを備える不揮発性メモリ素子での外部電源検出方法において、
高電圧イネーブル信号に応じて要求されるレベルの電圧をポンピング動作により発生する段階と、
内部電源モードのときに発生する内部電源モード信号に応じて前記発生された電圧が要求される電圧レベルに到達した場合に第１検出信号を出力し、前記発生された電圧が要求される電圧レベルに到達していない場合には一定時間の経過後に第１検出信号を出力する段階と、
外部電源モードのときに発生する外部電源モード信号と前記外部電源電圧の入力に応じて、前記外部電源電圧のレベルに関わらず、時間遅延のない前記不揮発性メモリセルの動作を行うための第２検出信号を出力し、内部電源モードのときには前記第１検出信号に応じて第２検出信号を出力する段階と、
を含むことを特徴とする外部電源検出方法。
前記第１検出信号を出力する段階は、前記発生された電圧が要求される電圧レベルに到達された場合にこれをそれぞれ検出して制御信号を提供する段階と、
前記高電圧発生器で発生した電圧が要求される電圧レベルに到達しない場合に一定時間の経過後に制御信号を提供する段階と、
内部電源モードのときに発生する内部電源モード信号、前記検出された制御信号、及びタイマから供給された制御信号に応じて第１検出信号を出力する段階と、を含むことを特徴とする請求項１０に記載の外部電源検出方法。
前記一定時間の遅延は５μs乃至１５μsであることを特徴とする請求項１０または１１に記載の外部電源検出方法。
前記第２検出信号を出力する段階は、
テストモードのときに前記外部電源モード信号を発生する段階と、
前記発生した外部電源モード信号に応じてテスト時間遅延なしに前記不揮発性メモリ装置のテスト動作を行うための前記第２検出信号を発生する段階と、
を含むことを特徴とする請求項１０に記載の外部電源検出方法。