JP4846572B2 - 多層プリント配線板 - Google Patents

多層プリント配線板 Download PDF

Info

Publication number
JP4846572B2
JP4846572B2 JP2006514021A JP2006514021A JP4846572B2 JP 4846572 B2 JP4846572 B2 JP 4846572B2 JP 2006514021 A JP2006514021 A JP 2006514021A JP 2006514021 A JP2006514021 A JP 2006514021A JP 4846572 B2 JP4846572 B2 JP 4846572B2
Authority
JP
Japan
Prior art keywords
layer
multilayer printed
printed wiring
wiring board
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006514021A
Other languages
English (en)
Other versions
JPWO2005117510A1 (ja
Inventor
隆 苅谷
俊樹 古谷
宏文 後藤
伸一郎 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
JSR Corp
Original Assignee
Ibiden Co Ltd
JSR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd, JSR Corp filed Critical Ibiden Co Ltd
Priority to JP2006514021A priority Critical patent/JP4846572B2/ja
Publication of JPWO2005117510A1 publication Critical patent/JPWO2005117510A1/ja
Application granted granted Critical
Publication of JP4846572B2 publication Critical patent/JP4846572B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、多層プリント配線板に関する。
近年、携帯情報端末や通信端末に代表される電子機器では、高機能化及び小型化がめざましい。これらの電子機器に用いられるICチップを多層プリント配線板に高密度実装する形態として、ICチップを直接多層プリント配線板に表面実装するフリップチップ方式が採用されている。このような多層プリント配線板としては、コア基板と、このコア基板上に形成されたビルドアップ層と、このビルドアップ層の上面にはんだバンプを介してICチップが実装される実装用電極とを備えたものが知られている。ここで、コア基板としては、エポキシ樹脂やBT(ビスマレイミド・トリアジン)樹脂、ポリイミド樹脂、ポリブタジエン樹脂、フェノール樹脂等をガラス繊維等の強化材と共に成形したものが用いられるが、これらのコア基板の熱膨張係数は約12〜20ppm/℃(30〜200℃)であり、ICチップのシリコンの熱膨張係数(約3.5ppm/℃)と比較すると、約4倍以上も大きい。したがって、前述のフリップチップ方式では、ICチップの発熱に伴う温度変化が繰り返し生じた場合、ICチップとコア基板との熱膨張量及び熱収縮量の違いにより、はんだバンプやICチップ(層間絶縁層がポーラス化されたもの)が破壊されるおそれがあった。
この問題を解決するために、ビルドアップ層上に低弾性率の応力緩和層を設け、この応力緩和層の上面に実装用電極を設け、ビルドアップ層上の導体パターンと実装用電極とを導体ポストで接続した多層プリント配線板が提案されている(特開昭58−28848号公報、特開2001−36253号公報参照)。例えば特開2001−36253号公報には、図12に示すように、ビルドアップ層130の上面に低弾性率層140が積層され、ビルドアップ層130の上面の導体パターン132と低弾性率層140の上面に形成された実装用電極152とをバイアホール150で接続した多層プリント配線板100が開示されている。また、特開2001−36253号公報には、低弾性率層140を形成する樹脂の具体例として、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やNBR等のゴムを含有する変性エポキシ樹脂が挙げられている。
ところで、特開2001−36253号公報では、低弾性率層140を形成する樹脂として、ガラス転移温度(Tg)が低い樹脂を使っているが、プリント配線板を作製する際に実施する熱処理工程や実際に使用する際に高周波領域で動作するICチップの発熱等によりTgを超えることがある。低弾性率層はTgを超えると熱膨張係数が数100ppm/℃程度の大きな値となるので、プリント配線板に対して10倍程度膨張することになり、プリント配線板と低弾性率層との間で剥離が起きやすいという問題が生じる。また、高温領域では低弾性率層が低弾性率層を貫通する導体に比して大きく膨張するので、導体が応力を受けて破断しやすいという問題もある。特に動作クロックが高周波領域(例えば3GHz以上)のICを搭載すると、その発熱によりこの問題は顕著になる。
本発明は、このような課題を解決するためになされたものであり、高温時であっても低弾性率層の剥離を防止すると共に低弾性率層を貫通する導体ポストの接続信頼性を確保できる多層プリント配線板を提供することを目的とする。
本発明者らは、鋭意研究を行った結果、特開2001−36253号公報では、Tgの低い樹脂でもって低弾性率層を形成しているため、プリント配線板と低弾性率層との間で剥離が起きやすくなっていることを突き止め、本発明を完成するに至った。
即ち、本発明は、コア基板と、該コア基板上に形成され上面に導体パターンが設けられたビルドアップ層と、該ビルドアップ層上に形成された低弾性率層と、該低弾性率層の上面に設けられ電子部品と接続部を介して接続される実装用電極と、前記低弾性率層を貫通して前記実装用電極と前記導体パターンとを電気的に接続する導体ポストと、を備えた多層プリント配線板であって、前記低弾性率層は、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物により形成されているものである。
この多層プリント配線板では、低弾性率層はエポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物により形成されているためTgが高い(100〜200℃程度)。このため、プリント配線板を作製する際の熱処理工程や実装された電子部品(特に動作クロックが3GHz以上のICチップ)の発熱等により低弾性率層が高温になったとしても、低弾性率層はTgを超えることがなく過剰に膨張することがない。したがって、高温時であっても低弾性率層の剥離を防止することができるし、低弾性率層を貫通する導体ポストの接続信頼性を確保できる
本発明に用いられるエポキシ樹脂は、多層回路基板の層間絶縁膜や平坦化膜、電子部品等の保護膜や電気絶縁膜などに用いられるエポキシ樹脂であれば特に限定されないが、具体的には、ビスフェノールA型エポキシ、ビスフェノールF型エポキシ、水添ビスフェノールA型エポキシ、水添ビスフェノールF型エポキシ、ビスフェノールS型エポキシ、臭素化ビスフェノールA型エポキシ、ビフェニル型エポキシ、ナフタレン型エポキシ、フルオレン型エポキシ、スピロ環型エポキシ、ビスフェノールアルカン類エポキシ、フェノールノボラック型エポキシ、オルソクレゾールノボラック型エポキシ、臭素化クレゾールノボラック型エポキシ、トリスヒドロキシメタン型エポキシ、テトラフェニロールエタン型エポキシ、脂環型エポキシ、アルコール型エポキシ、ブチルグリシジルエーテル、フェニルグリシジルエーテル、クレジルグリシジルエーテル、ノニルグリシジルエーテル、ジエチレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、グリセリンポリグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、1,6−ヘキサンジオールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、ヘキサヒドロフタル酸ジグリシジルエーテル、脂肪酸変性エポキシ、トルイジン型エポキシ、アニリン型エポキシ、アミノフェノール型エポキシ、1,3−ビス(N,N−ジグリシジルアミノメチル)シクロヘキサン、ヒンダトイン型エポキシ、トリグリシジルイソシアヌレート、テトラグリシジルジアミノジフェニルメタン、ジフェニルエーテル型エポキシ、ジシクロペンタジエン型エポキシ、ダイマー酸ジグリシジルエステル、ヘキサヒドロフタル酸ジグリシジルエステル、ダイマー酸ジグリシジルエーテル、シリコーン変性エポキシ、ケイ素含有エポキシ、ウレタン変性エポキシ、NBR変性エポキシ、CTBN変性エポキシ、エポキシ化ポリブタジエンなどが挙げられる。
本発明に用いられるフェノール樹脂は、フェノールノボラック樹脂、クレゾールノボラック樹脂、アルキルフェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などが挙げられる。ノボラック樹脂は、フェノール類とアルデヒド類とを触媒の存在下で縮合させることにより得られる。このとき用いられるフェノール類として、たとえば、フェノール、o−クレゾール、m−クレゾール、p−クレゾール、o−エチルフェノール、m−エチルフェノール、p−エチルフェノール、o−ブチルフェノール、m−ブチルフェノール、p−ブチルフェノール、2,3−キシレノール、2,4−キシレノール、2,5−キシレノール、2,6−キシレノール、3,4−キシレノール、3,5−キシレノール、2,3,5−トリメチルフェノール、3,4,5−トリメチルフェノール、カテコール、レゾルシノール、ピロガロール、α−ナフトール、β−ナフトールが挙げられる。アルデヒド類としては、ホルムアルデヒド、パラホルムアルデヒド、アセトアルデヒド、ベンズアルデヒドなどが挙げられる。このようにして得られるノボラック樹脂としては、具体的には、フェノール/ホルムアルデヒド縮合ノボラック樹脂、クレゾール/ホルムアルデヒド縮合ノボラック樹脂、フェノール−ナフトール/ホルムアルデヒド縮合ノボラック樹脂などが挙げられる。また、ノボラック樹脂以外の樹脂としては、ポリヒドロキシスチレンおよびその共重合体、フェノール−キシリレングリコール縮合樹脂、クレゾール−キシリレングリコール縮合樹脂、フェノール−ジシクロペンタジエン縮合樹脂などが挙げられる。
本発明に用いられるフェノール樹脂は、前記エポキシ樹脂100重量部に対して、5〜100重量部、好ましくは10〜50重量部の量を配合することが好ましい。配合量が前記範囲の上限を超えると、熱硬化して得られる硬化膜の弾性率が1GPaを越えることがあり、前記範囲の下限未満では硬化膜の耐熱性が低下することがある。
本発明に用いられる架橋ゴム粒子は、ガラス転移温度(Tg)が−100℃〜0℃、好ましくは−80℃〜−20℃の範囲にあることが望ましい。このような架橋ゴム粒子は、たとえば、重合性不飽和結合を少なくとも2個有する架橋性モノマー(以下、単に「架橋性モノマー」という。)と前記架橋性モノマー以外のモノマー(以下、「その他のモノマー」という。)との共重合体であって、その他のモノマーが、この共重合体のTgが−100℃〜0℃となるように選択される少なくとも1種のその他のモノマーである共重合体が好ましい。さらに好ましいその他のモノマーとしては、重合性不飽和結合を有しない官能基、たとえば、カルボキシル基、エポキシ基、アミノ基、イソシアネート基、水酸基等の官能基を有するモノマーが挙げられる。前記架橋性モノマーとして、具体的には、ジビニルベンゼン、ジアリルフタレート、エチレングリコールジ(メタ)アクリレート、プロピレングリコールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ポリエチレングリコールジ(メタ)アクリレート、ポリプロピレングリコールジ(メタ)アクリレートなどの重合性不飽和結合を少なくとも2個有する化合物が挙げられる。これらのうち、ジビニルベンゼンが好ましく用いられる。前記その他のモノマーとして、具体的には、ブタジエン、イソプレン、ジメチルブタジエン、クロロプレンなどのビニル化合物類;1,3−ペンタジエン、(メタ)アクリロニトリル、α−クロロアクリロニトリル、α−クロロメチルアクリロニトリル、α−メトキシアクリロニトリル、α−エトキシアクリロニトリル、クロトン酸ニトリル、ケイ皮酸ニトリル、イタコン酸ジニトリル、マレイン酸ジニトリル、フマル酸ジニトリルなどの不飽和ニトリル化合物類;(メタ)アクリルアミド、N,N’−メチレンビス(メタ)アクリルアミド、N,N’−エチレンビス(メタ)アクリルアミド、N,N’−ヘキサメチレンビス(メタ)アクリルアミド、N−ヒドロキシメチル(メタ)アクリルアミド、N−(2−ヒドロキシエチル)(メタ)アクリルアミド、N,N‘−ビス(2−ヒドロキシエチル)(メタ)アクリルアミド、クロトン酸アミド、ケイ皮酸アミドなどの不飽和アミド類;(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸ブチル、(メタ)アクリル酸ヘキシル、(メタ)アクリル酸ラウリル、ポリエチレングリコール(メタ)アクリレート、ポリプロピレングリコール(メタ)アクリレートなどの(メタ)アクリル酸エステル類、スチレン、α−メチルスチレン、o−メトキシスチレン、p−ヒドロキシスチレン、p−イソプロペニルフェノールなどの芳香族ビニル化合物;ビスフェノールAのジグリシジルエーテルまたはグリコールのジグリシジルエーテルなどと、(メタ)アクリル酸またはヒドロキシアルキル(メタ)アクリレートなどとの反応によって得られるエポキシ(メタ)アクリレート類;ヒドロキシアルキル(メタ)アクリレートとポリイソシアナートとの反応によって得られるウレタン(メタ)アクリレート類;グリシジル(メタ)アクリレート、(メタ)アリルグリシジルエーテルなどのエポキシ基含有不飽和化合物;(メタ)アクリル酸、イタコン酸、コハク酸−β−(メタ)アクリロキシエチル、マレイン酸−β−(メタ)アクリロキシエチル、フタル酸−β−(メタ)アクリロキシエチル、ヘキサヒドロフタル酸−β−(メタ)アクリロキシエチルなどの不飽和酸化合物;ジメチルアミノ(メタ)アクリレート、ジエチルアミノ(メタ)アクリレートなどのアミノ基含有不飽和化合物;(メタ)アクリルアミド、ジメチル(メタ)アクリルアミドなどのアミド基含有不飽和化合物;ヒドロキシエチル(メタ)アクリレート、ヒドロキシプロピル(メタ)アクリレート、ヒドロキシブチル(メタ)アクリレートなどの水酸基含有不飽和化合物が挙げられる。これらのうち、ブタジエン、イソプレン、(メタ)アクリロニトリル、(メタ)アクリル酸アルキルエステル類、スチレン、p−ヒドロキシスチレン、p−イソプロペニルフェノール、グリシジル(メタ)アクリレート、(メタ)アクリル酸、ヒドロキシアルキル(メタ)アクリレート類などが好ましい。本発明で用いられる架橋性モノマーは、架橋ゴム粒子を製造する際に用いられる全モノマー量に対して、好ましくは1〜20重量%、より好ましくは2〜10重量%の量で用いられる。
本発明で用いられる架橋ゴム粒子の大きさは、通常30〜500nm、好ましくは40〜200nmが望ましい。架橋ゴム粒子の粒径の制御方法は特に限定されないが、たとえば、乳化重合により架橋ゴム粒子を合成する場合には、使用する乳化剤の量を調整して乳化重合中のミセルの数を制御し、粒径をコントロールすることができる。本発明において、前記架橋ゴム粒子は、前記エポキシ樹脂100重量部に対して、50〜200重量部、好ましくは70〜180重量部の量を配合することが好ましい。配合量が前記範囲の下限未満では、熱硬化して得られる硬化膜の弾性率が1GPaを越えるおそれがあり、前記範囲の上限を超えると硬化膜の耐熱性が低下したり樹脂組成物中の他の成分との相溶性が低下したりすることがある。
本発明に用いられる架橋ゴム粒子の製造方法は特に限定されず、たとえば乳化重合法を用いることができる。乳化重合法では、界面活性剤を用いて水中に架橋性モノマーを含むモノマー類を乳化し、重合開始剤として、過酸化物触媒、レドックス系触媒などのラジカル重合開始剤を添加し、必要に応じて、メルカプタン系化合物、ハロゲン化炭化水素などの分子量調節剤を添加する。次いで、0〜50℃で重合を行い、所定の重合転化率に達した後、N,N−ジエチルヒドロキシルアミンなどの反応停止剤を添加して重合反応を停止させる。その後、重合系の未反応モノマーを水蒸気蒸留などで除去することによって架橋ゴム粒子を含むラテックスを合成することができる。この乳化重合法で用いられる界面活性剤は、架橋ゴム粒子を乳化重合で製造することができるものであれば特に限定されないが、たとえば、アルキルナフタレンスルホン酸塩、アルキルベンゼンスルホン酸塩等のアニオン系界面活性剤;アルキルトリメチルアンモニウム塩、ジアルキルジメチルアンモニウム塩等のカチオン系界面活性剤;ポリオキシエチレンアルキルエーテル、ポリオキシエチレンアルキルアリルエーテル、ポリオキシエチレン脂肪酸エステル、ポリオキシエチレンソルビタン脂肪酸エステル、脂肪酸モノグリセリド等のノニオン系界面活性剤;両性の界面活性剤;反応性乳化剤が挙げられる。これらの界面活性剤は単独でまたは2種以上を混合して用いることができる。このようにして乳化重合で得られた架橋ゴム粒子を含むラテックスを、塩析等の方法により凝固させ、水洗、乾燥することにより架橋ゴム粒子を得ることができる。また、架橋性モノマーを用いずに、架橋ゴム粒子を製造する方法として、過酸化物等の架橋剤をラテックスに添加してラテックス粒子を架橋する方法や、重合転化率を上げることによってラテックス粒子中でゲル化を行う方法、カルボキシ基等の官能基を利用して金属塩などの架橋剤を添加することによってラテックス粒子内で架橋させる方法などが挙げられる。
本発明で用いられる硬化触媒は、特に制限されないが、たとえば、アミン類、カルボン酸類、酸無水物、ジシアンジアミド、二塩基酸ジヒドラジド、イミダゾール類、有機ボロン、有機ホスフィン、グアニジン類およびこれらの塩などが挙げられ、これらは1種単独または2種以上を組み合わせて用いることができる。この硬化触媒は、前記エポキシ樹脂100重量部に対して、0.1〜20重量部、好ましくは0.5〜10重量部の量を添加することが好ましい。また、必要に応じて硬化触媒とともに、硬化反応を促進する目的で硬化促進剤を併用することもできる。
本発明で用いられる樹脂組成物につき、前記エポキシ樹脂100重量部に対して、前記フェノール樹脂を5〜100重量部、前記架橋ゴム粒子を5〜200重量部、前記硬化触媒を0.1〜20重量部含むものを用いた場合には、ガラス転移温度Tgは120〜200℃の範囲となり、前記エポキシ樹脂100重量部に対して、前記フェノール樹脂を10〜50重量部、前記架橋ゴム粒子を7〜180重量部、前記硬化触媒を0.5〜10重量部含むものを用いた場合には、ガラス転移温度Tgは140〜200℃の範囲となる。
本発明の多層プリント配線板において、低弾性率層を形成する樹脂組成物の取り扱い性を向上させたり粘度や保存安定性を調節するために、その樹脂組成物に必要に応じて有機溶剤を使用することができる。本発明で用いられる有機溶剤は、特に限定されないが、たとえば、エチレングリコールモノメチルエーテルアセテート、エチレングリコールモノエチルエーテルアセテート等のエチレングリコールモノアルキルエーテルアセテート類;プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテル、プロピレングリコールモノブチルエーテル等のプロピレングリコールモノアルキルエーテル類;プロピレングリコールジメチルエーテル、プロピレングリコールジエチルエーテル、プロピレングリコールジプロピルエーテル、プロピレングリコールジブチルエーテル等のプロピレングリコールジアルキルエーテル類; プロピレングリコールモノメチルエーテルアセテート、プロピレングリコールモノエチルエーテルアセテート、プロピレングリコールモノプロピルエーテルアセテート、プロピレングリコールモノブチルエーテルアセテート等のプロピレングリコールモノアルキルエーテルアセテート類;エチルセロソルブ、ブチルセロソルブ等のセロソルブ類;ブチルカルビトール等のカルビトール類;乳酸メチル、乳酸エチル、乳酸n−プロピル、乳酸イソプロピル等の乳酸エステル類;酢酸エチル、酢酸n−プロピル、酢酸イソプロピル、酢酸n−ブチル、酢酸イソブチル、酢酸n−アミル、酢酸イソアミル、プロピオン酸イソプロピル、プロピオン酸n−ブチル、プロピオン酸イソブチル等の脂肪族カルボン酸エステル類;3−メトキシプロピオン酸メチル、3−メトキシプロピオン酸エチル、3−エトキシプロピオン酸メチル、3−エトキシプロピオン酸エチル、ピルビン酸メチル、ピルビン酸エチル等の他のエステル類;トルエン、キシレン等の芳香族炭化水素類;2−ブタノン、2−ヘプタノン、3−ヘプタノン、4−ヘプタノン、シクロヘキサノン等のケトン類;N−ジメチルホルムアミド、N−メチルアセトアミド、N,N−ジメチルアセトアミド、N−メチルピロリドン等のアミド類;γ−ブチロラクン等のラクトン類が挙げられる。これらの有機溶媒は、1種単独でまたは2種以上を混合して使用することができる。
本発明の多層プリント配線板において、低弾性率層を形成する樹脂組成物には、必要に応じて、その他の添加剤を加えてもよい。このような添加物としては、無機フィラー、密着助剤、高分子添加剤、反応性希釈剤、レベリング剤、濡れ性改良剤、界面活性剤、可塑剤、酸化防止剤、帯電防止剤、無機充填剤、防カビ剤、調湿剤、難燃剤などが含まれていてもよい。これらの添加剤は本発明の効果を損なわない範囲で使用することができる。
低弾性率層を形成する樹脂組成物の硬化条件は、特に制限されるものではないが、得られる硬化物の用途に応じて、たとえば50〜200℃の範囲の温度で、10分〜48時間程度加熱することができる。また、硬化を十分に進行させたり気泡の発生を防止するために2段階で加熱することもでき、たとえば、第1段階では、50〜100℃の範囲の温度で、10分〜10時間程度加熱し、第2段階では、80〜200℃の範囲の温度で、30分〜12時間程度加熱して硬化させてもよい。このような加熱は、一般的なオーブンや、赤外線炉などの加熱設備を用いて実施することができる。
本発明の多層プリント配線板において、前記導体ポストはアスぺクト比Raspが4≦Rasp<20であることが好ましい。こうすれば、コア基板と電子部品との熱膨張係数差に起因する応力が発生したとしてもその応力を確実に緩和することができ、熱膨張・熱収縮による電子部品との接続破壊を防止することができる。また、加熱・冷却を繰り返したときの電気抵抗の変化率を小さく抑えることができ、搭載した電子部品へ安定して電源を供給することができる。このような効果が得られる理由は、導体ポストのアスペクト比Raspが大きいため、低弾性率層に合わせて導体ポストも変形するからであると推察される。なお、本発明において導体ポストのアスペクト比Raspとは、導体ポストの高さ/導体ポストの径(径が一様でないときには最小径)をいう。
本発明の多層プリント配線板において、導体ポストのアスペクト比Raspが4を下回ると加熱・冷却を繰り返したときに電気抵抗が大きく変化するため好ましくなく、20以上になると加熱・冷却を繰り返したときに導体ポストにクラックが発生するおそれがあるため好ましくない。換言すれば、アスペクト比Raspが4を下回ると導体ポストが変形せずに低弾性率層の変形を妨げるから好ましくなく、20以上になると導体ポストが変形しすぎて疲労破壊するから好ましくない。このアスペクト比Raspは4≦Rasp≦6.5が好ましい。
本発明の多層プリント配線板において、導体ポストは直径が30μmを超えることが好ましい。こうすれば、搭載した電子部品に電源を供給する際の電圧降下を抑制することができ、電子部品が誤動作を起こすのを防止することができる。また、導体ポストの電気抵抗を低く抑えることもできる。ここで、電子部品が1GHz以下のICチップの場合には、導体ポストを30μm以下としても電圧降下が起きにくいが、3GHz以上の高速のICチップの場合には、電圧降下が顕著になるので導体ポストの直径が30μmを超えるようにすることが好ましい。なお、導体ポストの太さが一様でないときには最も細い部分の直径が30μmを超えることが好ましい。なぜなら、導体ポストの導体抵抗が小さくなったり、耐疲労劣化性や耐ヒートサイクル性が向上したりするからである。なお、導体ポストの直径は30μmを超え60μm以下であることが好ましい。
本発明の多層プリント配線板において、前記導体ポストは、クビレを持つ形状に形成されていてもよい。こうすれば、略ストレート形状の導体ポストに比べて、加熱・冷却を繰り返したときの電気抵抗の変化率を一層抑えることができる。なぜなら、クビレを中心(起点)として導体ポストが低弾性率層に合わせて変形するからである。なお、クビレとは、導体ポストを軸方向に沿ってみたときに上部や下部よりも細くなっている部分をいう。このようなクビレを持つ形状の導体ポストにおいて、該導体ポストのうち最も細い部分の直径に対する最も太い部分の直径(最も太い部分/最も細い部分)が2以上であることが好ましい。
本発明の多層プリント配線板において、前記実装用電極は、前記低弾性率層の上面と略同一平面となるように形成された前記導体ポストの頂部としてもよい。こうすれば、実装用電極を導体ポストとは別に形成する場合に比べて、簡単に作製することができる。
本発明の多層プリント配線板において、前記低弾性率層は、30℃におけるヤング率が10MPa〜1GPaであることが好ましい。こうすれば、熱膨張係数差に起因する応力をより確実に緩和することができる。また、この低弾性率層は、30℃におけるヤング率が10MPa〜500MPaであることがより好ましく、10MPa〜100MPaであることが最も好ましい。また、前記導体ポストは、導電性の良好な材料で形成されていることが好ましく、例えば銅、はんだ又はこれらのいずれかを含む合金で形成されていることが好ましい。
図1は、本実施形態の多層プリント配線板の断面図である。
図2は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図3は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図4は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図5は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図6は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図7は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図8は、本実施形態の多層プリント配線板の作成途中を表す断面図である。
図9は、導体ポストの形状と電気抵抗の変化率との関係を表すテーブルである。
図10は、導体ポストの最小径と電圧降下量との関係を表すテーブル及びグラフである。
図11は、導体ポストのアスペクト比と応力比との関係を表すテーブル及びグラフである。
図12は、従来例の多層プリント配線板の断面図である。
図13は導体ポストの形状と電気抵抗の変化率との関係を表すテーブルである。
図14は導体ポストの形状と電気抵抗の変化率との関係を表すテーブルである。
次に、本発明の実施の形態を図面に基づいて説明する。図1は、本発明の一実施形態である多層プリント配線板の断面図である。なお、以下には「上」や「下」と表現することがあるが、これは相対的な位置関係を便宜的に表現したものに過ぎないので、例えば上下を入れ替えたり上下を左右に置き換えたりしてもよい。
本実施形態の多層プリント配線板10は、図1に示すように、上下両面に形成された配線パターン22同士をスルーホール導体24を介して電気的に接続するコア基板20と、このコア基板20の上下に樹脂絶縁層36を介して複数積層された導体パターン32,32がバイアホール34によって電気的に接続されたビルドアップ層30と、ビルドアップ層30の上に低弾性率材料で形成された低弾性率層40と、電子部品であるICチップ70をはんだバンプ66を介して実装するランド(実装用電極)52と、低弾性率層40を貫通しランド52とビルドアップ層30の上面に形成された導体パターン32とを電気的に接続する導体ポスト50と、を備えている。
コア基板20は、BT(ビスマレイミド−トリアジン)樹脂やガラスエポキシ樹脂等からなるコア基板本体21の上下両面に銅からなる配線パターン22,22と、コア基板本体21の上下を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体24とを有しており、両配線パターン22,22はスルーホール導体24を介して電気的に接続されている。
ビルドアップ層30は、コア基板20の上下両面に樹脂絶縁層36と導体パターン32とを交互に積層したものであり、コア基板20の配線パターン22とビルドアップ層30の導体パターン32との電気的な接続やビルドアップ層30における導体パターン32,32同士の電気的な接続は樹脂絶縁層36の上下を貫通するバイアホール34によって確保されている。このようなビルドアップ層30は、周知のサブトラクティブ法やアディティブ法(セミアディティブ法やフルアディティブ法を含む)により形成される。具体的には、例えば以下のようにして形成される。すなわち、まず、コア基板20の上下両面に樹脂絶縁層36となる樹脂シートを貼り付ける。この樹脂シートは、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シートなどで形成され、その厚みは概ね20〜80μmであり、常温でのヤング率は2〜7GPaである。この樹脂シートには無機フィラーを分散させてもよい。本実施例では味の素社製の熱硬化性樹脂フィルム(品名:ABF−45SH、ヤング率:3.0GPa)を用いた。次に、貼り付けた樹脂シートに炭酸ガスレーザやUVレーザ、YAGレーザ、エキシマレーザなどによりスルーホールを形成する。続いて、無電解銅めっきを施し、無電解銅めっき層の上にレジストを形成し露光・現像し、次いでレジストの非形成部に電解銅めっきを施したあとレジストを剥離し、そのレジストが存在していた部分の無電解銅めっきを硫酸−過酸化水素系のエッチング液でエッチングすることにより、配線パターン32を形成する。なお、スルーホール内部の導体層がバイアホール34となる。あとは、この手順を繰り返すことによりビルドアップ層30が形成される。
低弾性率層40は、ナフタレン型のエポキシ樹脂(日本化薬(株)製、商品名:NC−7000L)100重量部、フェノール−キシリレングリコール縮合樹脂(三井化学製、商品名:XLC−LL)20重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR(JSR(株)製、商品名:XER−91)90重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール4重量部を乳酸エチル300重量部に溶解した樹脂組成物から得られる低弾性率材料で形成されている。この低弾性率材料は、熱硬化性フィルム(膜厚210μm)であり、離型処理したPETフィルム上に先ほどの樹脂組成物を塗布し、90℃×30分加熱することにより得られたものである。また、低弾性率層40は、30℃におけるヤング率が500MPaであり、ガラス転移温度Tgが160℃である。低弾性率層40のヤング率がこの範囲だと、ランド52にはんだバンプ66を介して電気的に接続されるICチップ70とコア基板20との間に両者の熱膨張係数差に起因する応力が発生したとしてもその応力を緩和することができる。
導体ポスト50は、低弾性率層40を上下方向に貫通するように銅を主成分として形成され、ランド52とビルドアップ層30の上面に設けられた導体パターン32とを電気的に接続している。この導体ポスト50は、クビレを持つ形状、具体的には上部の直径や下部の直径に比べて中間部の直径が小さい形状に形成されている。本実施例では、上部の直径が80μm、下部の直径が80μm、中間部の直径が35μmであり、高さが200μmである。したがって、この導体ポスト50のアスペクト比Raspは最も細い中間部の直径に対する導体ポストの高さの比であるから5.7、最も細い中間部の直径に対する最も太い上部の直径の比が2.3である。
ランド52は、低弾性率層40から露出した各導体ポスト50の頂部である。このランド52は、ニッケルめっき及び金めっきがこの順に施されたあとICチップ70の電極部とはんだバンプ66を介して接続される。
次に、本実施形態の多層プリント配線板10の製造例について説明する。コア基板20及びビルドアップ層30の作製手順は周知であるため、ここでは低弾性率層40,導体ポスト50及びランド52を作製する手順を中心に説明する。図2〜図7はこの手順の説明図である。
まず、ビルドアップ層30が形成されたコア基板20を用意した。図2はコア基板20の上面に形成されたビルドアップ層30の部分断面図である。この段階では、最上部の樹脂絶縁層36の表面は無電解銅めっき層304で被覆されたままである。すなわち、スルーホール形成後の樹脂絶縁層36に無電解銅めっきが施され、無電解銅めっき層304上にフォトレジストが形成されパターン化されたあと、フォトレジストが形成されていない部分に電解銅めっきが施されて無電解銅めっき層304と電解銅めっき層が形成され、その後、フォトレジストが剥離された段階である。したがって、導体層のうち電解銅めっき層はパターン化されてパターン化めっき層302となっているが無電解銅めっき層304は残ったままである。なお、無電解銅めっき層304の厚さは数μmである。さて、このようなビルドアップ層30の上面に、市販のドライフィルム(旭化成CX−A240)を2枚重ねて貼り付けたドライフィルム306(厚さ240μm)を貼り付け、所定位置に炭酸ガスレーザによりφ120μmの開口308を形成する(図3参照)。
続いて、この作成途中の基板につき、ドライフィルム306の開口308の底部から電解銅めっきを行うことにより柱状の銅層310で開口308内を充填し、更にこの銅層310の上面にはんだ層312を形成する(図4参照)。なお、電解銅めっき液は以下の組成のものを使用した。硫酸2.24mol/l、硫酸銅0.26mol/l、添加剤19.5ml/l(アトテックジャパン社製、カパラシドGL)。また、電解銅めっきは以下の条件で行った。電流密度1A/dm2、時間17時間、温度22±2℃。
続いて、ドライフィルム306を剥がしたあと(図5参照)、作成途中の基板をアンモニアアルカリエッチング液(商品名エープロセス、メルテックス社製)に浸漬することによりエッチングを行った。このエッチングにより、ドライフィルム306で覆われていた部分つまり電解銅めっき層302で覆われていない部分の無電解銅めっき層304が除去されると共に、柱状の銅層310の中間部が浸食されてクビレを持つ形状となった(図5参照)。この結果、電解銅めっき層302及び無電解銅めっき層304のうち樹脂絶縁層36の上面部分が導体パターン32となり、スルーホール部分がバイアホール34となる。このとき、はんだ層312はエッチングレジストとして機能する。ここで、銅層310の中間部をどの程度浸食させるかはエッチング時間によって制御することができる。例えば、エッチング時間を10〜60秒とすれば銅層310の最大径(上部又は下部の直径)は60〜120μmとなり、中間部の直径は30〜60μmとなる。但し、最大径及び中間部の直径は、開口308の径を変えることにより上述した大きさ以外の大きさにすることは可能である。
続いて、はんだ層312をはんだ剥離剤(商品名エンストリップTL−106、メルテックス社製)に浸漬して除去したあと、その作成途中の基板に樹脂フィルム316をラミネートし(図6参照)、150℃で60分硬化し、その後導体ポスト50の表面が露出するまで研磨した(図7参照)。この樹脂フィルム316は、ナフタレン型のエポキシ樹脂(日本化薬(株)製、商品名:NC−7000L)100重量部、フェノール−キシリレングリコール縮合樹脂(三井化学製、商品名:XLC−LL)20重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR(JSR(株)製、商品名:XER−91)90重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール4重量部を乳酸エチル300重量部に溶解した樹脂組成物である。なお、研磨後の樹脂フィルム316が低弾性率層40となる。また、低弾性率層40から露出した導体ポスト50の頂部がランド52となる。最終的に、導体ポスト50の高さは200μmとなった。
次に、この作成途中の基板を、銅表面を活性化するパラジウム触媒を含む酸性溶液に浸漬したあと、塩化ニッケル30g/l、次亜リン酸ナトリウム10g/l、クエン酸ナトリウム10g/lからなるpH5の無電解ニッケルめっき液に20分間浸漬して、ランド52の上に厚さ5μmのニッケルめっき層を形成した。更に、その基板を、シアン化金カリウム2g/l、塩化アンモニウム75g/l、クエン酸ナトリウム50g/l、次亜リン酸ナトリウム10g/lからなる無電解金めっき液に93℃の条件で23秒浸漬して、ニッケルめっき層の上に厚さ0.03μmの金めっき層を形成した。そして、マスクパターンを用いてはんだペーストを印刷して200℃でリフローすることによりランド52上にはんだバンプ66を形成し、多層プリント配線板10を製造した(図8及び図1参照)。
以上詳述した本実施形態の多層プリント配線板10によれば、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物により形成されている低弾性率層40のTgが高いため、多層プリント配線板10を作製する際の熱処理工程や実装されたICチップ70の発熱等により低弾性率層40が高温になったとしても、低弾性率層40はTgを超えることがなく過剰に膨張することがない。したがって、高温時であっても低弾性率層40の剥離を防止することができるし、低弾性率層40を貫通する導体ポスト50の接続信頼性を確保できる。また、導体ポスト50のアスペクト比Raspが適正であるため、コア基板20とICチップ70との熱膨張係数差に起因する応力が発生したとしてもその応力を確実に緩和することができるので熱膨張・熱収縮によるICチップ70との接続破壊を防止することができるし、加熱・冷却を繰り返したときの電気抵抗の変化率を小さく抑えることができるのでICチップ70へ安定して電源を供給することができる。また、導体ポスト50は最も細い部分の直径が30μmを超えるため、ICチップ70に電源を供給する際の電圧降下を抑制することができ、ひいてはICチップ70が誤動作を起こすのを防止することができる。特に、3GHz以上のICチップ70を搭載したときにこの効果が顕著となる。更に、導体ポスト50は、クビレを持つ形状に形成され、しかも最も細い部分の直径に対する最も太い部分の直径(最も太い部分/最も細い部分)が2以上であるため、略ストレート形状の導体ポストに比べて、加熱・冷却を繰り返したときの電気抵抗の変化率をより抑えることができる。なぜなら、低弾性率層40と導体ポスト50とが一緒に変形するからである。これらの効果については後述する実験例で説明するとおり実証済みである。更にまた、ランド52として、低弾性率層40の上面と同一平面となるように形成された導体ポスト50の頂部を利用しているため、導体ポスト50とは別にランドを形成する場合に比べて、簡単に作製することができる。そしてまた、低弾性率層40は、30℃におけるヤング率が10MPa〜1GPaであるため、熱膨張係数差に起因する応力をより確実に緩和することができる。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、上述した実施形態では、導体ポスト50の形状をクビレを持つ形状としたが、略ストレートな柱状としてもよい。このように導体ポスト50を略ストレートな柱状にする場合には、例えばエッチング液をスリットノズル等により直線的にスプレー噴射してエッチングすればよい。この場合、導体ポスト50のアスペクト比Raspが4≦Rasp<20であれば、上述した実施形態と同様、熱膨張・熱収縮によるICチップ70との接続破壊を防止することができると共にICチップ70の誤動作を防止することができる。このとき、導体ポスト50の横断面の直径を30μmを超えるようにすることが電圧降下量を低く抑えることができるので好ましい。但し、80μmを超えると、導体ポスト50が低弾性率層40の変形を妨げるおそれがあるため、30μmを超えるが80μm以下とするのがより好ましい。なお、これらについても後述する実験例で説明するとおり実証済みである。
また、上述した実施形態の低弾性率層40上にソルダーレジスト層を形成してもよい。この場合、ソルダーレジスト層にはランド52が外部に露出するよう開口を設ける。なお、このようなソルダーレジスト層は常法により形成することができる。
更に、上述した実施形態ではビルドアップ層30の上に導体ポスト50を備えた低弾性率層40を1層だけ形成したが、複数積層してもよい。
更にまた、上述した実施形態ではランド52を導体ポスト50の頂部つまり導体ポスト50の一部としたが、ランド52を導体ポスト50とは別体としてもよい。
実験例
以下に、本実施形態の多層プリント配線板10の効果を実証するための実験例について説明する。まず、導体ポストのアスペクト比Raspと加熱・冷却を繰り返したあとの電気抵抗の変化率との関係について説明する。ここでは、図9のテーブルに示す実験例1〜12の導体ポストを備えた多層プリント配線板を上述した実施形態に準じて作成した。具体的には、各実験例において、図3のドライフィルム306(厚さ240μm)に炭酸ガスレーザを使って形成する開口308の穴径を導体ポストの最大径に合わせて設定し、図5の銅層310のエッチング時間を導体ポストの最小径に合わせて設定した。なお、最小径と最大径とが同じものは略ストレートな柱状の導体ポストであり、最小径と最大径が異なるものはクビレを持つ形状の導体ポストである。また、ストレート形状の導体ポストはスリットノズルを用いたスプレーエッチングを採用した。このようにして作製した各実施例の多層プリント配線板にICチップを実装し、その後ICチップと多層プリント配線板との間に封止樹脂を充填しIC搭載基板とした。そして、ICチップを介した特定回路の電気抵抗(IC搭載基板のICチップ搭載面とは反対側の面に露出しICチップと導通している一対の電極間の電気抵抗)を測定し、その値を初期値とした。その後、それらのIC搭載基板に、−55℃×5分、125℃×5分を1サイクルとしこれを1500サイクル繰り返すヒートサイクル試験を行った。このヒートサイクル試験において、500サイクル目、750サイクル目、1000サイクル目、1500サイクル目の電気抵抗を測定し、初期値との変化率(100×(測定値−初期値)/初期値(%))を求めた。その結果を図9のテーブルに示す。このテーブル中、電気抵抗の変化率が±5%以内のものを「良好」(○)、±5〜10%のものを「ふつう」(△)、±10%を超えたものを「不良」(×)とした。なお、目標スペックを、1000サイクル目の変化率が±10%以内(つまり評価で「ふつう」か「良好」)とした。このテーブルから明らかなように、アスペクト比Raspが4以上では少なくとも1000サイクル目まで評価が「良好」であったのに対して、アスペクト比Raspが3.3以下では評価は殆ど「不良」であった。また、アスペクト比Raspが20では導体ポストにクラックが発生して断線した。また、導体ポストのアスペクト比Raspが同じ場合にはクビレを持つ形状の方が略ストレート状よりも優れていた。
次に、導体ポストの最小径と電圧降下との関係について説明する。ここでは、図10のテーブルに示す実験例13〜18の多層プリント配線板を上述した実施形態に順じて作製した。具体的には、各実験例において、図3のドライフィルム306(厚さ240μm)に炭酸ガスレーザを使って形成する開口308の穴径を導体ポストの最大径に合わせて設定し、図5の銅層310のエッチング時間を導体ポストの最小径に合わせて設定した。このようにして作製した各実施例の多層プリント配線板に3.1GHzで高速に駆動するICチップを実装して、一定量の電源を供給してこのICチップを起動したときの電圧降下量を測定した。ちなみに、ICチップの電圧は直接測定できないので多層プリント配線板にICチップの電圧を測定できる回路を形成し、その回路で電圧降下量を測定した。その結果を図10のテーブルとグラフに示す。なお、ICチップのトランジスタをオンするとそのトランジスタは時間経過に伴って複数回電圧が降下するが、そのうちの1回めの電圧降下量を測定した。また、図10のテーブル中の電圧降下量は、電源電圧を1.0VとしてICチップを5回起動したときの電圧降下量の平均値とした。一方、図10のテーブル中の導体ポストの最小径に関しては断面研磨後に測定し、ICチップの誤動作の有無に関しては同時スイッチングを100回繰り返してその間に誤動作が発生したかどうかを確認した。図10のグラフから明らかなように、導体ポストの最小径が30μmを超えた付近で電圧降下量が目立って小さくなっている。なお、実験例13(図10のテーブル参照)の多層プリント配線板に1GHzのICチップを実装して同様にして誤動作が発生したかどうかを確認したが、誤動作は発生しなかった。また、導体ポストの最小径が80μmを超えると、アスペクト比Raspを4以上にする必要があることから導体ポストが高くなり配線長が長くなるので、最小径は30μmを超え80μm以下であることが好ましい。
次に、導体ポストのアスペクト比とICチップの絶縁層にかかる応力との関係について説明する。ICチップ、低弾性率層、はんだバンプ、導体ポスト、コア基板等の各種構成材料の熱膨張係数や弾性率、ポアソン比を一定にしたまま導体ポストのアスペクト比Raspを変化させて3Dストリップシミュレーションを行い、導体ポストのアスペクト比Raspが1のときのICチップの絶縁層にかかる応力に対する種々のアスペクト比Raspの導体ポストにおけるICチップの絶縁層にかかる応力の比(単に応力比という)を計算した。その結果を図11のテーブル及びグラフに示す。このテーブル及びグラフから明らかなように、アスペクト比Raspが4を境に応力比が大きく変化していることがわかる。すなわち、応力比はアスペクト比Raspが4以上では小さいのに対して4未満では大きくなっている。
次に、低弾性率層を形成する際に用いる樹脂組成物について説明する。ここでは、低弾性率層を形成するための材料として前出の低弾性率材料、即ちナフタレン型のエポキシ樹脂(日本化薬(株)製、商品名:NC−7000L)100重量部、フェノール−キシリレングリコール縮合樹脂(三井化学製、商品名:XLC−LL)20重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR(JSR(株)製、商品名:XER−91)90重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール4重量部を乳酸エチル300重量部に溶解した樹脂組成物から得られる低弾性率材料を用いて、上述した実施形態に準じて図1の多層プリント配線板を実施例1とした。また、低弾性率層を形成するための材料としてオレフィン系樹脂フィルム(巴川製紙所製、品番TLF−YM2)を用いて、上述した実施形態に準じて図1の多層プリント配線板を比較例1とした。そして、実施例1と比較例1につき、オイルディップ(室温で30秒放置後260℃で10秒放置するのを1サイクルとし、これを100サイクル繰り返す)を行い、先ほどと同様にして電気抵抗の変化率を求めた。その結果、実施例1は電気抵抗の変化率が±10%以内だったのに対して、比較例1は導体ポストが断線した。
更なる実験例について以下に説明する。まず、導体ポストのアスペクト比Raspと加熱・冷却を繰り返したあとの電気抵抗の変化率との関係について説明する。ここでは、図13のテーブルに示す実験例19〜73の導体ポストを備えた多層プリント配線板を上述した実施形態に準じて作成した。具体的には、各実験例において、導体ポストの高さに応じて厚みを種々変更したドライフィルム306(図3参照、例えばフィルム枚数で厚みを調整してもよい)に炭酸ガスレーザを使って形成する開口308の穴径を導体ポストの最大径に合わせて設定し、図5の銅層310のエッチング時間を導体ポストの最小径に合わせて設定した。なお、最小径と最大径とが同じものは略ストレートな柱状の導体ポストであり、最小径と最大径が異なるものはクビレを持つ形状の導体ポストである。また、ストレート形状の導体ポストはスリットノズルを用いたスプレーエッチングを採用した。このようにして作製した各実施例の多層プリント配線板にICチップを実装し、その後ICチップと多層プリント配線板との間に封止樹脂を充填しIC搭載基板とした。そして、上述した実施例1〜18と同様のヒートサイクル試験を行った。但し、1750サイクル目、2000サイクル目、2500サイクル目についても電気抵抗を測定し評価を行った。その結果を図13のテーブルに示す。このテーブル中の○、△、×の意味するところは図9と同様である。
図13の結果から、アスペクト比Raspが4以上20未満であると、少なくとも1000サイクルまでは評価が「ふつう」(△)又は「良好」(○)であった。それに対し、アスペクト比Raspが4未満または20以上のものは1000サイクルにおいて「不良」(×)であった。これは、アスペクト比Raspが4未満では、低弾性率層が変形しようとしても導体ポストがその変形を妨げてしまうからと推察しており、20以上では、導体ポストが変形しすぎて疲労劣化してしまうからと推察している。また、特にアスペクト比Raspが4以上6.5以下のものがより長いサイクル数において良好な結果を与えた。また、アスペクト比Raspが4以上20未満において、導体ポストの形状を比較すると、クビレ形状のものは少なくとも1500サイクルまで評価が「ふつう」又は「良好」であったのに対し、ストレート形状のものは少なくとも1000サイクルまで評価が「ふつう」又は「良好」で1500サイクルでは評価が「不良」又は「ふつう」であった。これは、クビレ形状のものはクビレ部を中心として低弾性率層と一緒により変形しやすいためと推察している。一方、導体ポストの最小径に関しては、30μmを超え60μm以下のときに好ましい結果が得られた。これは、30μm以下では径が細いため繰り返される変形で疲労劣化してしまい、60μmを超えると導体ポストが変形しづらくなるからと推察している。また、導体ポストの最大径/最小径の比が2以上である実験例22〜24,35〜37と2未満である実験例25〜27,38〜40を比較すると、前者の方が長期信頼性が高かった。これは、最大径/最小径の比が大きいため、導体ポストが適度に変形しやすいからと推察している。
なお、低弾性率層の代わりに、ビルドアップ層の形成に用いた樹脂絶縁層(味の素社製、品名:ABF−45SH、ヤング率:3.0GPa)を採用して、実験例22と同様の導体ポストを作製し、上述した各実験例と同様の評価試験を行ったところ、500サイクル目で既に「不良」(×)であった。これは、低弾性率層の代わりに弾性率の高い樹脂絶縁層を採用したため、応力を緩和することができなかったためと推察している。
実験例21〜30において、低弾性率層40の樹脂組成物の配合量を変更し、実施形態に準じて実験例74〜83を作製した。具体的には、ナフタレン型のエポキシ樹脂100重量部、フェノール−キシレングリコール縮合樹脂10重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR7重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール0.5重量部を、乳酸エチル300重量部に溶解した樹脂組成物を用いた。この樹脂組成物のガラス転移温度Tgは165℃であった。
実験例21〜30において、低弾性率層40の樹脂組成物の配合量を変更し、実施形態に準じて実験例84〜93を作製した。具体的には、ナフタレン型のエポキシ樹脂100重量部、フェノール−キシレングリコール縮合樹脂5重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR180重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール10重量部を、乳酸エチル300重量部に溶解した樹脂組成物を用いた。この樹脂組成物のガラス転移温度Tgは125℃であった。
実験例21〜30において、低弾性率層40の樹脂組成物の配合量を変更し、実施形態に準じて実験例94〜103を作製した。具体的には、ナフタレン型のエポキシ樹脂100重量部、フェノール−キシレングリコール縮合樹脂5重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR5重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール0.1重量部を、乳酸エチル300重量部に溶解した樹脂組成物を用いた。この樹脂組成物のガラス転移温度Tgは140℃であった。
実験例21〜30において、低弾性率層40の樹脂組成物の配合量を変更し、実施形態に準じて実験例104〜113を作製した。具体的には、ナフタレン型のエポキシ樹脂100重量部、フェノール−キシレングリコール縮合樹脂100重量部、架橋ゴム粒子としてのTgが−50℃であるカルボン酸変性NBR200重量部、硬化触媒としての1−シアノエチル−2−エチル−4−メチルイミダゾール20重量部を、乳酸エチル300重量部に溶解した樹脂組成物を用いた。この樹脂組成物のガラス転移温度Tgは155℃であった。
実験例74〜113で使用したナフタレン型のエポキシ樹脂、フェノール−キシレングリコール縮合樹脂、カルボン酸変性NBRは、いずれも実験例1と同様の市販品を用いた。これら実験例74〜113についても、上述した実施例1〜18と同様のヒートサイクル試験を行った。その結果を図14のテーブルに示す。このテーブル中の○、△、×の意味するところは図9と同様である。このテーブルから明らなかように、アスペクト比が4.0、最大径/最小径の比が2.0以上、導体ポストの最小径が30μmを超え60μm以下という条件を満たすときに(実験例75〜77,85〜87,95〜97,105〜107)、特に好ましい結果が得られた。また、実験例74〜113について導体ポストの形状が同じもの同士(つまり実験例74,84,94,104のように末尾の数字が同じもの同士)を比較すると、実験例74〜83,84〜93の方が実験例94〜103,104〜113に比べて良好な結果が得られた。
本発明は、2004年5月27日に出願された日本国特許出願2004−157459号を優先権主張の基礎としており、その内容のすべてが編入される。
本発明の多層プリント配線板は、ICチップなどの半導体素子を搭載するために用いられるものであり、例えば電気関連産業や通信関連産業などに利用される。

Claims (8)

  1. コア基板と、
    該コア基板上に形成され上面に導体パターンが設けられたビルドアップ層と、
    該ビルドアップ層上に形成された低弾性率層と、
    該低弾性率層の上面に設けられ電子部品と接続部を介して接続される実装用電極と、
    前記低弾性率層を貫通して前記実装用電極と前記導体パターンとを電気的に接続する導体ポストと、
    を備えた多層プリント配線板であって、
    前記低弾性率層は、エポキシ樹脂、フェノール樹脂、架橋ゴム粒子及び硬化触媒を含む樹脂組成物により形成され
    前記導体ポストは、クビレを持つ形状に形成され、アスペクト比Raspが4≦Rasp<20である、多層プリント配線板。
  2. 前記樹脂組成物は、前記エポキシ樹脂100重量部に対して、前記フェノール樹脂を5〜100重量部、前記架橋ゴム粒子を5〜200重量部、前記硬化触媒を0.1〜20重量部含む、請求項1記載の多層プリント配線板。
  3. 前記樹脂組成物は、前記エポキシ樹脂100重量部に対して、前記フェノール樹脂を10〜50重量部、前記架橋ゴム粒子を7〜180重量部、前記硬化触媒を0.5〜10重量部含む、請求項1記載の多層プリント配線板。
  4. 前記導体ポストは、直径が30μmを超える、請求項1〜のいずれか記載の多層プリント配線板。
  5. 前記導体ポストは、最も細い部分の直径に対する最も太い部分の直径の比が2以上である、請求項1〜4のいずれか記載の多層プリント配線板。
  6. 前記導体ポストは、最小径が30μmを超え60μm以下である、請求項1〜5のいずれか記載の多層プリント配線板。
  7. 前記実装用電極は、前記低弾性率層の上面と略同一平面となるように形成された前記導体ポストの頂部である、請求項1〜のいずれか記載の多層プリント配線板。
  8. 前記低弾性率層は、30℃におけるヤング率が10MPa〜1GPaである、請求項1〜のいずれか記載の多層プリント配線板。
JP2006514021A 2004-05-27 2005-05-26 多層プリント配線板 Expired - Fee Related JP4846572B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006514021A JP4846572B2 (ja) 2004-05-27 2005-05-26 多層プリント配線板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004157459 2004-05-27
JP2004157459 2004-05-27
PCT/JP2005/010099 WO2005117510A1 (ja) 2004-05-27 2005-05-26 多層プリント配線板
JP2006514021A JP4846572B2 (ja) 2004-05-27 2005-05-26 多層プリント配線板

Publications (2)

Publication Number Publication Date
JPWO2005117510A1 JPWO2005117510A1 (ja) 2008-04-03
JP4846572B2 true JP4846572B2 (ja) 2011-12-28

Family

ID=35451307

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006514021A Expired - Fee Related JP4846572B2 (ja) 2004-05-27 2005-05-26 多層プリント配線板

Country Status (7)

Country Link
US (1) US7495332B2 (ja)
EP (1) EP1753278A4 (ja)
JP (1) JP4846572B2 (ja)
KR (1) KR100870216B1 (ja)
CN (1) CN100531528C (ja)
TW (1) TW200607427A (ja)
WO (1) WO2005117510A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107350A1 (ja) * 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
WO2008032620A1 (fr) * 2006-09-13 2008-03-20 Sumitomo Bakelite Co., Ltd. Dispositif à semi-conducteurs
KR20110074135A (ko) * 2009-12-24 2011-06-30 삼성전자주식회사 내장 회로 기판을 구비한 시스템 인 패키지
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
CN102034720B (zh) 2010-11-05 2013-05-15 南通富士通微电子股份有限公司 芯片封装方法
CN102034721B (zh) * 2010-11-05 2013-07-10 南通富士通微电子股份有限公司 芯片封装方法
JP5823117B2 (ja) * 2010-11-16 2015-11-25 デクセリアルズ株式会社 異方性導電フィルム、接合体、及び接合体の製造方法
US8595927B2 (en) * 2011-03-17 2013-12-03 Ibiden Co., Ltd. Method for manufacturing multilayer printed wiring board
JP5218686B2 (ja) * 2011-08-08 2013-06-26 Jsr株式会社 フラックス組成物、電気的接続構造の形成方法、電気的接続構造および半導体装置
US9159649B2 (en) * 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
EP2866535B1 (en) * 2012-06-22 2019-09-04 Nikon Corporation Substrate, imaging unit and imaging device
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US10457806B2 (en) 2014-07-18 2019-10-29 Sabic Global Technologies B.V. Methods of forming dynamic cross-linked polymer compositions
CN104093272B (zh) * 2014-07-25 2018-01-16 华进半导体封装先导技术研发中心有限公司 一种半导体封装基板结构及其制作方法
TWI554174B (zh) * 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
CN107427970A (zh) * 2015-03-26 2017-12-01 沙特基础工业全球技术公司 动态交联聚合物组合物在焊接应用中的用途
JP6735505B2 (ja) * 2016-09-06 2020-08-05 パナソニックIpマネジメント株式会社 プリント配線板、プリント回路板、プリプレグ
US20220199574A1 (en) * 2020-12-18 2022-06-23 Intel Corporation Microelectronic structures including bridges

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547842A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 半導体装置
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JPH10173102A (ja) * 1996-12-12 1998-06-26 Nitto Denko Corp 半導体装置
JP2003031724A (ja) * 2000-12-25 2003-01-31 Hitachi Ltd 半導体モジュール
JP2004281695A (ja) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd 多層プリント配線板、多層プリント配線板の製造方法、及び実装構造体
JP4504925B2 (ja) * 2004-01-30 2010-07-14 イビデン株式会社 多層プリント配線板及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2097998B (en) 1981-05-06 1985-05-30 Standard Telephones Cables Ltd Mounting of integrated circuits
JPH0537157A (ja) * 1991-07-31 1993-02-12 Sony Corp 多層プリント基板の製造方法
JPH1041633A (ja) * 1996-07-25 1998-02-13 Hitachi Ltd 多層配線板とそれに用いる感光性樹脂組成物
ID19337A (id) * 1996-12-26 1998-07-02 Ajinomoto Kk Film perekat antar-pelapis untuk papan pembuat kabel cetakan berlapis-banyak dan papan kabel cetakan berlapis-banyak memakai film ini
JP3944795B2 (ja) * 1997-06-20 2007-07-18 日立化成工業株式会社 多層配線板
JP2001036253A (ja) 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
EP1990832A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP2001288336A (ja) * 2000-04-06 2001-10-16 Techno Polymer Co Ltd エポキシ樹脂組成物
JP2001298272A (ja) * 2000-04-13 2001-10-26 Nec Corp プリント基板
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6770965B2 (en) * 2000-12-28 2004-08-03 Ngk Spark Plug Co., Ltd. Wiring substrate using embedding resin
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US20030034565A1 (en) 2001-08-18 2003-02-20 Lan James Jaen-Don Flip chip substrate with metal columns
WO2005107350A1 (ja) 2004-04-28 2005-11-10 Ibiden Co., Ltd. 多層プリント配線板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547842A (ja) * 1991-08-21 1993-02-26 Hitachi Ltd 半導体装置
WO1997019579A1 (fr) * 1995-11-17 1997-05-29 Kabushiki Kaisha Toshiba Tableau de connexion multicouches, materiau prefabrique pour ce tableau, procede de fabrication de ce dernier groupement de composants electroniques et procede de formation de connexions verticales conductrices
JPH10173102A (ja) * 1996-12-12 1998-06-26 Nitto Denko Corp 半導体装置
JP2003031724A (ja) * 2000-12-25 2003-01-31 Hitachi Ltd 半導体モジュール
JP2004281695A (ja) * 2003-03-14 2004-10-07 Matsushita Electric Ind Co Ltd 多層プリント配線板、多層プリント配線板の製造方法、及び実装構造体
JP4504925B2 (ja) * 2004-01-30 2010-07-14 イビデン株式会社 多層プリント配線板及びその製造方法

Also Published As

Publication number Publication date
KR100870216B1 (ko) 2008-11-24
TW200607427A (en) 2006-02-16
EP1753278A1 (en) 2007-02-14
CN100531528C (zh) 2009-08-19
JPWO2005117510A1 (ja) 2008-04-03
KR20070027562A (ko) 2007-03-09
TWI334755B (ja) 2010-12-11
EP1753278A4 (en) 2010-05-19
US20070085203A1 (en) 2007-04-19
CN1957649A (zh) 2007-05-02
WO2005117510A1 (ja) 2005-12-08
US7495332B2 (en) 2009-02-24

Similar Documents

Publication Publication Date Title
JP4846572B2 (ja) 多層プリント配線板
JP7258453B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP5771987B2 (ja) 多層回路基板、絶縁シート、および多層回路基板を用いた半導体パッケージ
JP6514807B2 (ja) 配線基板の製造方法
JP2016196549A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
WO2014199890A1 (ja) 配線基板の製造方法
JP2016196635A (ja) プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP5028897B2 (ja) 絶縁材料、配線基板及び半導体装置
JP2016196548A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2016196557A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP3850261B2 (ja) 半導体チップ
JP4186737B2 (ja) 低弾性率熱硬化性樹脂組成物および該組成物を用いた熱硬化性フィルム、ならびにそれらの硬化物
JP4020006B2 (ja) 絶縁性樹脂組成物およびその硬化物、ならびにはんだ接合方法
JP2018107157A (ja) プリント配線基板用樹脂組成物、プリプレグ、樹脂基板、金属張積層板、プリント配線基板、および半導体装置
JP2007201387A (ja) 半導体装置及びその製造方法
JP4742402B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シートならびに半導体装置
JP4483270B2 (ja) 半導体装置用接着剤組成物およびそれを用いた半導体装置用接着剤シートならびに半導体接続用基板、半導体装置
JP6217870B2 (ja) 構造体、配線基板および配線基板の製造方法
JP4321978B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2019095719A (ja) 配線基板の製造方法、半導体装置の製造方法
JP2005277135A (ja) 半導体用接着剤組成物およびそれを用いた半導体用接着剤シート、半導体集積回路接続用基板、半導体装置
WO2011118146A1 (ja) 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法
JP2018174250A (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置
JP2017048392A (ja) 樹脂シート、および電子装置
JP7240085B2 (ja) 熱硬化性樹脂組成物、キャリア付樹脂膜、プリプレグ、プリント配線基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4846572

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees