JP4838588B2

JP4838588B2 - インバータおよびその制御回路、ならびにそれらを用いた発光装置および液晶テレビ

Info

Publication number: JP4838588B2
Application number: JP2006002184A
Authority: JP
Inventors: 憲一福本
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-01-10
Filing date: 2006-01-10
Publication date: 2011-12-14
Anticipated expiration: 2026-01-10
Also published as: US20070176566A1; US7323832B2; JP2007185058A

Description

本発明は、蛍光ランプなどに駆動電圧を供給するインバータに関し、特に蛍光ランプの輝度を調節する調光機能を備えたインバータに関する。

近年、ブラウン管テレビに代えて、薄型、大型化が可能な液晶テレビの普及が進んでいる。液晶テレビは、映像が表示される液晶パネルの背面に、冷陰極蛍光ランプ（ＣｏｌｄＣａｔｈｏｄｅＦｌｕｏｒｅｓｃｅｎｔＬａｍｐ、以下ＣＣＦＬという）や、外部電極蛍光ランプ（ＥｘｔｅｒｎａｌＥｌｅｃｔｒｏｄｅＦｌｕｏｒｅｓｃｅｎｔＬａｍｐ、以下、ＥＥＦＬという）を複数本配置し、バックライトとして発光させている。

ＣＣＦＬやＥＥＦＬの駆動には、たとえば１２Ｖ程度の直流電圧を昇圧して交流電圧として出力するインバータ（ＤＣ／ＡＣコンバータ）が用いられる。インバータは、蛍光ランプに流れる電流を電圧に変換して制御回路に帰還し、この帰還された電圧にもとづいてスイッチング素子のオンオフを制御している。たとえば、特許文献１には、こうしたインバータによるＣＣＦＬの駆動技術が開示される。

ここで、蛍光ランプの輝度を調節する調光を行うために、インバータの制御回路に調光機能を設ける場合がある。調光には、蛍光ランプおよびインバータを搭載する機器を設計するセットメーカによって設定されるものと、機器を使用するユーザがその機器を使用する際に設定する２種類がある。これらの調光の手法としては、蛍光ランプに流れる電流を制御するアナログ調光制御（電流調光制御）と、蛍光ランプの発光を間欠的に行うバースト調光制御などがある（たとえば、特許文献２参照）。
特開２００３−３２３９９４号公報特開２００５−１０８７８４号公報

かかる状況において、本発明者は、上述のアナログ調光制御とバースト調光制御を同時に実行可能なインバータの制御回路の設計に際し、以下の課題を想到するに至った。

アナログ調光制御や、バースト調光制御を実行するためには、三角波などの周期信号を利用する必要がある。ここでアナログ調光制御と、バースト調光制御とを、異なる周波数で実行する場合、一方の周期信号が、他の回路ブロックに影響をおよぼすおそれがある。たとえば、アナログ調光制御の周波数を数十ｋＨｚ程度に設定し、バースト調光制御の周波数を数十Ｈｚ程度に設定した場合、アナログ調光制御用の周期信号が、バースト調光を行う回路ブロックに進入すると、回路動作が不安定になるといった問題が生じる。

本発明はこうした課題に鑑みてなされたものであり、その目的は、アナログ調光とバースト調光を安定に実行可能なインバータの制御回路の提供にある。

本発明のある態様は、蛍光ランプ駆動用インバータの制御回路である。この制御回路は、駆動対象の蛍光ランプの輝度を調節するために外部から入力されるアナログ調光制御電圧と、インバータのトランスの２次側コイルに流れる電流に応じた検出電圧との誤差を増幅する誤差増幅器と、第１三角波信号を出力する第１三角波信号生成部と、誤差増幅器から出力される誤差電圧を、第１三角波信号生成部から出力される第１三角波信号と比較し、パルス幅変調信号を出力するパルス幅変調コンパレータと、周波数が第１三角波信号より低く設定される第２三角波信号を生成する第２三角波信号生成部と、外部から入力されるバースト調光制御電圧を、第２三角波信号生成部から出力される第２三角波信号と比較するバースト調光用コンパレータと、パルス幅変調コンパレータから出力されるパルス幅変調信号にもとづき、トランスの１次側コイルの電流をスイッチング制御し、バースト調光用コンパレータの出力信号を参照し、バースト調光制御電圧が第２三角波信号より低い期間、スイッチング制御を停止する論理制御部と、を備える。本制御回路が集積化される半導体基板を、固定電位配線により少なくとも２つの領域に分割し、その１つの領域に、第１三角波信号生成部およびパルス幅変調コンパレータを配置し、その他の領域に、第２三角波信号生成部およびバースト調光用コンパレータを配置する。

この態様によると、異なる周波数で発振する三角波信号生成部が、接地電位や電源電圧などに固定される配線によって互いにアイソレーションされるため、アナログ調光とバースト調光とを同時に実行した場合でも、回路を安定に動作させることができる。

第１三角波信号の周波数は、１０ｋＨｚから１ＭＨｚの範囲であり、第２三角波信号の周波数は、１０Ｈｚから１ｋＨｚの範囲であってもよい。

論理制御部を、第１三角波信号生成部が配置される領域と同じ領域に配置してもよい。論理制御部は、第１三角波信号生成部の周波数で動作するため、上記配置にすることにより、回路を安定に動作させることができる。

本発明の別の態様は、インバータである。このインバータは、２次側コイルに駆動対象の蛍光ランプが接続されるトランスと、トランスの１次側コイルの電流をスイッチング制御する上述の制御回路と、トランスの２次側コイルの電流経路上に設けられ、２次側コイルに流れる電流を電圧に変換し、検出電圧として制御回路に帰還する電流電圧変換部と、を備える。

この態様によると、インバータに接続される蛍光ランプを、アナログ調光とバースト調光を同時に実行することができ、２通りの方法で、蛍光ランプの輝度を調節することができる。

本発明のさらに別の態様は、発光装置である。この装置は、蛍光ランプと、出力電圧を、蛍光ランプに駆動電圧として供給する上述のインバータと、を備える。

蛍光ランプは、複数本が並列に接続されてもよい。また、インバータは２つであって、蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給してもよい。さらに、蛍光ランプは、外部電極蛍光ランプ、あるいは冷陰極蛍光ランプであってもよい。

本発明のさらに別の態様は、液晶テレビである。この液晶テレビは、液晶パネルと、液晶パネルの背面に配置される複数の上記発光装置と、この発光装置のインバータに対して、アナログ調光制御電圧およびバースト調光制御電圧を出力する信号処理部と、を備える。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るインバータの制御回路によれば、アナログ調光とバースト調光を安定に実行することができる。

図１は、本発明の実施の形態に係る発光装置２００の構成を示す回路図である。図２は、図１の発光装置２００が搭載される液晶テレビ３００の構成を示すブロック図である。液晶テレビ３００は、アンテナ３１０と接続される。アンテナ３１０は、放送波を受信して受信部３０４に受信信号を出力する。受信部３０４は、受信信号を検波、増幅して、信号処理部３０６へと出力する。信号処理部３０６は、変調されたデータを復調して得られる画像データを液晶ドライバ３０８に出力する。液晶ドライバ３０８は、画像データを走査線ごとに液晶パネル３０２へと出力し、映像、画像を表示する。液晶パネル３０２の背面には、バックライトとして複数の発光装置２００が配置されている。信号処理部３０６は、液晶テレビ３００の動作状態や、ユーザの操作に従って発光装置２００の発光輝度を制御するために、２つの調光制御電圧Ｖｄｉｍ１、Ｖｄｉｍ２を出力する。

本実施の形態に係る図１の発光装置２００は、このような液晶パネル３０２のバックライトとして好適に用いることができる。以下、図１に戻り、発光装置２００の構成および動作について詳細に説明する。

本実施の形態に係る発光装置２００は、ＥＥＦＬ２１０、第１インバータ１００ａ、第２インバータ１００ｂを含む。ＥＥＦＬ２１０は、液晶パネル３０２の背面に配置される。第１インバータ１００ａ、第２インバータ１００ｂは、ＤＣ／ＡＣコンバータであり、直流電源から出力され、入力端子１０２に入力される入力電圧Ｖｉｎを交流電圧に変換、昇圧し、ＥＥＦＬ２１０の第１端子２１２、第２端子２１４に、それぞれ、第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２を供給する。第１駆動電圧Ｖｄｒｖ１、第２駆動電圧Ｖｄｒｖ２は、互いに逆相となる交流電圧である。

図１において、ＥＥＦＬ２１０は１つ示されているが、複数を並列に配置してもよい。以下、本実施の形態に係る第１インバータ１００ａ、第２インバータ１００ｂの構成について説明する。第１インバータ１００ａ、第２インバータ１００ｂは同様の構成となっているため、以下では、両者を区別せずに、インバータ１００と総称して説明を行う。

インバータ１００は、Ｈブリッジ回路１０、トランス１２、電流電圧変換部１４、駆動電圧検出部２０、制御回路３０を含む。

Ｈブリッジ回路１０は、第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２の４つのパワートランジスタを含む。

第１ハイサイドトランジスタＭＨ１は、一端が、入力電圧Ｖｉｎの印加される入力端子１０２に接続され、他端が、トランス１２の１次側コイル１２ａの第１端子に接続される。第１ローサイドトランジスタＭＬ１は、一端が、電位の固定された接地端子に接続され、他端が１次側コイル１２ａの第１端子に接続される。第２ハイサイドトランジスタＭＨ２は、一端が、入力端子１０２に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイルの第２端子に接続される。第２ローサイドトランジスタＭＬ２は、一端が、接地端子に接続され、他端が、直流阻止用のキャパシタＣ１０を介して１次側コイル１２ａの第２端子に接続される。

電流電圧変換部１４は、トランス１２の２次側コイル１２ｂの電流経路上に設けられる。電流電圧変換部１４は、２次側コイル１２ｂに流れる電流、すなわちＥＥＦＬ２１０に流れる電流を電圧に変換し、検出電圧Ｖｄｅｔとして出力する。電流電圧変換部１４は、整流回路１６、フィルタ１８を含む。

整流回路１６は、第１ダイオードＤ１、第２ダイオードＤ２、第１抵抗Ｒ１を含む。第１ダイオードＤ１はアノードが接地され、カソードが２次側コイル１２ｂの一端に接続されている。第２ダイオードＤ２のアノードは、第１ダイオードＤ１のカソードと接続される。第１抵抗Ｒ１は、第２ダイオードＤ２のカソードと接地間に設けられる。２次側コイル１２ｂに流れる交流電流は、第１ダイオードＤ１、第２ダイオードＤ２によって半波整流され、第１抵抗Ｒ１に流れる。第１抵抗Ｒ１には、２次側コイル１２ｂに流れる電流に比例した電圧降下が発生する。整流回路１６は、第１抵抗Ｒ１で発生した電圧降下を出力する。

フィルタ１８は、第２抵抗Ｒ２、第１キャパシタＣ１を含むローパスフィルタである。フィルタ１８は、整流回路１６の出力電圧の高周波成分を除去した検出電圧Ｖｄｅｔを、制御回路３０に帰還する。

駆動電圧検出部２０は、整流回路２２、フィルタ２４を含んで構成され、インバータ１００の出力端子１０４と接地間に設けられる。駆動電圧検出部２０は、インバータ１００から出力される駆動電圧Ｖｄｒｖに応じた直流の帰還電圧Ｖｆｂを生成し、制御回路３０に帰還する。

整流回路２２は、第２キャパシタＣ２、第３キャパシタＣ３、第３ダイオードＤ３、第４ダイオードＤ４、第３抵抗Ｒ３、第４抵抗Ｒ４を含む。第２キャパシタＣ２および第３キャパシタＣ３は、出力端子１０４と接地間に直列に接続される。第３ダイオードＤ３のアノードは接地され、カソードは、第２キャパシタＣ２と第３キャパシタＣ３の接続点に接続される。また、第４ダイオードＤ４のアノードは、第３ダイオードＤ３のカソードと接続される。第４ダイオードＤ４のカソードと接地間には、第３抵抗Ｒ３および第４抵抗Ｒ４が直列に接続される。出力端子１０４から出力される駆動電圧Ｖｄｒｖは、交流電圧であり、第２キャパシタＣ２、第３キャパシタＣ３によって分圧される。分圧された駆動電圧Ｖｄｒｖは、第３ダイオードＤ３および第４ダイオードＤ４によって半波整流され、さらに第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧される。第３抵抗Ｒ３および第４抵抗Ｒ４によって分圧された駆動電圧は、フィルタ２４へと出力される。

フィルタ２４は、整流回路２２から出力される信号の高周波成分を除去した帰還電圧Ｖｆｂを、制御回路３０へと帰還する。フィルタ２４は、フィルタ１８と同様に抵抗およびキャパシタを用いて構成してもよい。

制御回路３０は、帰還された検出電圧Ｖｄｅｔ、帰還電圧Ｖｆｂにもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０の制御によって、トランス１２の１次側コイル１２ａに、スイッチング電圧が供給される。その結果、トランス１２でエネルギ変換が行われ、２次側コイル１２ｂに接続されたＥＥＦＬ２１０には、第１駆動電圧Ｖｄｒｖ１が供給される。

以下、制御回路３０の構成について説明する。制御回路３０は、外部に接続されるＨブリッジ回路１０のトランジスタをオンオフすることにより、インバータ１００のトランス１２をスイッチング制御する。図３は、本実施の形態に係る制御回路３０の構成を示すブロック図である。はじめに、このブロック図にもとづき、制御回路３０全体の動作の概要を説明する。

制御回路３０は、パルス幅変調器６０、論理制御部７０、バースト調光制御部８０を含み、１つの半導体基板上に一体集積化された機能ＩＣである。制御回路３０は、入力端子Ｐ１〜Ｐ４を備える。第１入力端子Ｐ１には、検出電圧Ｖｄｅｔが、第２入力端子Ｐ２には、帰還電圧Ｖｆｂが、第３入力端子Ｐ３には、アナログ調光制御電圧Ｖｄｉｍ１が、第４入力端子Ｐ４には、バースト調光制御電圧Ｖｄｉｍ２がそれぞれ入力される。

制御回路３０は、外部から第３入力端子Ｐ３に入力されるアナログ調光制御電圧Ｖｄｉｍ１にもとづき、駆動対象のＥＥＦＬ２１０の電流を帰還制御して、駆動対象のＥＥＦＬ２１０の輝度を調節する。また、制御回路３０は、第４入力端子Ｐ４に入力されるバースト調光制御電圧Ｖｄｉｍ２にもとづき、ＥＥＦＬ２１０の発光を間欠的に行うことにより、実効的な発光輝度を制御する。

パルス幅変調器６０は、インバータ１００の起動時において、ＥＥＦＬ２１０が点灯する前は、帰還電圧Ｖｆｂにもとづき、駆動電圧Ｖｄｒｖを安定化させる。ＥＥＦＬ２１０に対して所定の駆動電圧Ｖｄｒｖが供給され点灯すると、ランプの放電が開始されるため駆動電圧Ｖｄｒｖは低下する。パルス幅変調器６０は、ＥＥＦＬ２１０が点灯すると、ランプに流れる電流に応じた検出電圧Ｖｄｅｔにもとづいて、ランプに流れる駆動電流Ｉｄｒｖを安定化させ、所望の輝度で発光させる。パルス幅変調器６０は、帰還によりデューティ比が変化するパルス幅変調（ＰＷＭ：ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｔｉｏｎ）信号Ｖｐｗｍ１を生成する。

論理制御部７０は、ＰＷＭ信号Ｖｐｗｍ１のデューティ比にもとづき、Ｈブリッジ回路１０の第１ハイサイドトランジスタＭＨ１、第１ローサイドトランジスタＭＬ１、第２ハイサイドトランジスタＭＨ２、第２ローサイドトランジスタＭＬ２のオンオフを制御する。Ｈブリッジ回路１０がスイッチング制御される結果、直流電圧である入力電圧Ｖｉｎが交流電圧に変換され、駆動電圧Ｖｄｒｖとして出力される。

バースト調光制御部８０は、バースト調光制御電圧Ｖｄｉｍ２にもとづいて、ＥＥＦＬ２１０の発光を間欠的に停止することにより、実効的な発光輝度を制御するブロックである。バースト調光制御部８０は、パルス幅変調されたバースト信号Ｓ８をパルス幅変調器６０へと出力する。パルス幅変調器６０は、バースト信号Ｓ８を参照し、発光停止が指示されるとＰＷＭ信号Ｖｐｗｍ１をハイレベルまたはローレベルに固定する。

以下、各回路ブロックの構成について詳細に説明する。図４は、パルス幅変調器６０の構成の一例を示す回路図である。パルス幅変調器６０は、第１定電流源ＣＣＳ１、第１誤差増幅器ＥＡ１、第２誤差増幅器ＥＡ２、第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２、ＰＷＭコンパレータ６４、第１三角波信号生成部６６、電圧源６８、バッファＢＵＦ１を含む。

電圧源６８は、ＥＥＦＬ２１０に流す電流の上限値を設定する基準電圧Ｖｒｅｆｉを生成する。第１誤差増幅器ＥＡ１は、２つの反転入力端子を備え、その一方に、電圧源６８から出力される基準電圧Ｖｒｅｆｉが、他方に外部から入力されるアナログ調光制御電圧Ｖｄｉｍ１が入力される。第１誤差増幅器ＥＡ１の非反転入力端子には、電流電圧変換部１４から帰還された検出電圧Ｖｄｅｔが入力される。第１誤差増幅器ＥＡ１は、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉのいずれか低い電圧と、検出電圧Ｖｄｅｔとの誤差を増幅する。

第１誤差増幅器ＥＡ１の出力信号Ｓ１は、エミッタ接地された第１バイポーラトランジスタＱ１のベースに入力される。第１バイポーラトランジスタＱ１のコレクタには、定電流Ｉｃ１を生成する第１定電流源ＣＣＳ１が接続される。

一方、第２誤差増幅器ＥＡ２の反転入力端子には、基準電圧Ｖｒｅｆｖが入力され、非反転入力端子には、帰還電圧Ｖｆｂが入力される。第２誤差増幅器ＥＡ２は、基準電圧Ｖｒｅｆｖと、帰還電圧Ｖｆｂとの誤差を増幅する。

第２誤差増幅器ＥＡ２の出力信号Ｓ２は、エミッタ接地された第２バイポーラトランジスタＱ２のベースに入力される。第２バイポーラトランジスタＱ２は、ＮＰＮ型バイポーラトランジスタであって、第１バイポーラトランジスタＱ１のコレクタおよび第１定電流源ＣＣＳ１と接続される。

第１定電流源ＣＣＳ１と第１バイポーラトランジスタＱ１、第２バイポーラトランジスタＱ２のコレクタとの接続点に現れる電圧（以下、誤差電圧Ｖｅｒｒという）は、ＰＷＭコンパレータ６４の反転入力端子へと入力される。

ここで、ＥＥＦＬ２１０が点灯する以前において、ＥＥＦＬ２１０すなわちトランス１２の２次側コイル１２ｂには電流が流れず、検出電圧Ｖｄｅｔが低くなり、基準電圧Ｖｒｅｆｉとの誤差が大きくなる。その結果、信号Ｓ１が低下し、第１バイポーラトランジスタＱ１はオフする。この間、第１定電流源ＣＣＳ１により生成される定電流Ｉｃ１は、第２バイポーラトランジスタＱ２に流れることになる。その結果、誤差電圧Ｖｅｒｒは、第２誤差増幅器ＥＡ２および第２バイポーラトランジスタＱ２によって生成され、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆｖに近づくように帰還がかかる。

ＥＥＦＬ２１０が点灯して駆動電流Ｉｄｒｖが流れると、駆動電圧Ｖｄｒｖが低下する。その結果、帰還電圧Ｖｆｂが低くなり、基準電圧Ｖｒｅｆｖとの誤差が大きくなるため、信号Ｓ２が低下して、第２バイポーラトランジスタＱ２がオフする。ＥＥＦＬ２１０が点灯して駆動電流Ｉｄｒｖが流れることにより、検出電圧Ｖｄｅｔが高くなり、基準電圧Ｖｒｅｆｉに近づく。その結果、電圧Ｓ１が高くなり、第１バイポーラトランジスタＱ１がオンする。すなわち、ＥＥＦＬ２１０が点灯すると、誤差電圧Ｖｅｒｒは、第１誤差増幅器ＥＡ１および第１バイポーラトランジスタＱ１によって生成され、検出電圧Ｖｄｅｔが、基準電圧Ｖｒｅｆｉに近づくように帰還がかかる。

第１三角波信号生成部６６は所定の周波数の三角波状の第１三角波信号Ｖｏｓｃ１を生成する。ＰＷＭコンパレータ６４は、誤差電圧Ｖｅｒｒと、第１三角波信号生成部６６から出力される第１三角波信号Ｖｏｓｃ１と、を比較し、Ｖｅｒｒ＜Ｖｏｓｃ１のときハイレベル、Ｖｅｒｒ＞Ｖｏｓｃ１のときローレベルとなるＰＷＭ信号Ｖｐｗｍ１を出力する。

ＰＷＭ信号Ｖｐｗｍは、ＥＥＦＬ２１０の点灯中は、検出電圧Ｖｄｅｔが、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉのいずれか低い方の電圧に近づくようにデューティ比が帰還制御される。一方、ＥＥＦＬ２１０が非点灯の場合、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆｖに近づくように帰還制御される。

図５は、バースト調光制御部８０の構成を示す回路図である。バースト調光制御部８０は、バースト調光変調部８２、強制オフ回路９０を含む。

バースト調光変調部８２は、バースト調光用コンパレータ８４、第２三角波信号生成部８６を含む。第２三角波信号生成部８６は、第２三角波信号Ｖｏｓｃ２を生成する。第２三角波信号Ｖｏｓｃ２の周波数は、第１三角波信号生成部６６により生成される第１三角波信号Ｖｏｓｃ１よりも低く設定される。たとえば、第１三角波信号Ｖｏｓｃ１の周波数が数十ｋＨｚから１ＭＨｚ程度の場合、第２三角波信号Ｖｏｓｃ２の周波数は、１０Ｈｚから１ｋＨｚの範囲に設定する。すなわち、２つの発振器の周波数は、数十倍から１０００倍程度に設定される。

バースト調光用コンパレータ８４は、バースト調光制御電圧Ｖｄｉｍ２を、第２三角波信号Ｖｏｓｃ２と比較する。バースト調光用コンパレータ８４の出力信号（以下、バーストＰＷＭ信号Ｖｐｗｍ２という）は、Ｖｄｉｍ２＞Ｖｏｓｃ２のときハイレベル、Ｖｄｉｍ２＜Ｖｏｓｃ２のときローレベルとなる。このバーストＰＷＭ信号Ｖｐｗｍ２は、強制オフ回路９０へと出力される。

強制オフ回路９０は、バースト調光用コンパレータ８４の出力信号であるバーストＰＷＭ信号Ｖｐｗｍ２がローレベルの期間、検出電圧ＶｄｅｔをＰＷＭ信号Ｖｐｗｍ１のデューティ比が実質的に０となる電圧値まで強制的に上昇させる。

この強制オフ回路９０は、電流源ＣＣＳ３、第５ダイオードＤ５、バースト調光制御スイッチＳＷ２を含む。電流源ＣＣＳ３は定電流Ｉｃ３を生成する。第５ダイオードＤ５は、カソードが第１入力端子Ｐ１に接続され、アノードが電流源ＣＣＳ３に接続され、電流の逆流を防止する。バースト調光制御スイッチＳＷ２は、第５ダイオードＤ５のアノードと接地間に設けられる。バースト調光制御スイッチＳＷ２がオンのとき、定電流Ｉｃ３はバースト調光制御スイッチＳＷ２を介して接地に流れ、バースト調光制御スイッチＳＷ２がオフのとき、第５ダイオードＤ５を介して抵抗Ｒ１０に流れる。なお、抵抗Ｒ１０は、図１の抵抗Ｒ２、Ｒ１であってもよい。抵抗Ｒ１０に流れる電流（以下、バースト電流Ｉｐｗｍ２という）は、バーストＰＷＭ信号Ｖｐｗｍ２と同じデューティ比を有するパルス信号となる。バースト調光制御スイッチＳＷ２は、バーストＰＷＭ信号Ｖｐｗｍ２がハイレベルのときオン、ローレベルのときオフとなる。

バーストＰＷＭ信号Ｖｐｗｍ２がローレベルとなり、バースト調光制御スイッチＳＷ２がオフすると、Ｉｐｗｍ２＝Ｉｃ３となり、抵抗Ｒ１０に電流が流れ込む。逆に、バースト調光制御スイッチＳＷ２がオンのとき、バースト電流Ｉｐｗｍ２＝０となる。

バースト調光制御スイッチＳＷ２がオフのとき、第１入力端子Ｐ１の電位、すなわち検出電圧Ｖｄｅｔは、Ｒ１０×Ｉｃ３で与えられる電位まで上昇する。定電流Ｉｃ３の電流値は、ＰＷＭ信号Ｖｐｗｍのデューティ比が実質的に０となる値に設定する。

抵抗Ｒ１０に電流が流れ、検出電圧Ｖｄｅｔが上昇すると、ＰＷＭ信号Ｖｐｗｍ１のレベルが固定され、Ｈブリッジ回路１０のスイッチング動作が停止する。その結果、ＥＥＦＬ２１０に駆動電圧Ｖｄｒｖが供給されなくなり、発光が停止する。すなわち、ＥＥＦＬ２１０の実効的な輝度は、バーストＰＷＭ信号Ｖｐｗｍ２のデューティ比によっても制御されることになる。

以上のように構成される本実施の形態に係るインバータ１００の動作について説明する。
はじめに、アナログ調光制御電圧Ｖｄｉｍ１によるＥＥＦＬ２１０の輝度の調節について説明する。上述のように、パルス幅変調器６０は、ＥＥＦＬ２１０の点灯中、トランス１２の２次側コイル１２ｂの電流、すなわちＥＥＦＬ２１０に流れる駆動電流Ｉｄｒｖに応じた検出電圧Ｖｄｅｔが、外部から入力されるアナログ調光制御電圧Ｖｄｉｍ１に近づくようにデューティ比が帰還制御されるＰＷＭ信号Ｖｐｗｍ１を生成する。

図６（ａ）〜（ｃ）は、インバータ１００の動作状態を示す電圧波形図である。図６（ａ）は、アナログ調光制御電圧Ｖｄｉｍ１および基準電圧Ｖｒｅｆｉを、同図（ｂ）は、誤差電圧Ｖｅｒｒおよび第１三角波信号Ｖｏｓｃ１を、同図（ｃ）は、ＰＷＭ信号Ｖｐｗｍ１を示す。

図６（ｂ）に示す誤差電圧Ｖｅｒｒは、Ｖｄｉｍ１＜Ｖｒｅｆｉの範囲では、アナログ調光制御電圧Ｖｄｉｍ１が大きくなるにしたがって上昇し、Ｖｄｉｍ１＞Ｖｒｅｆｉとなると、一定値となる。その結果、ＰＷＭ信号Ｖｐｗｍ１のデューティ比は、Ｖｄｉｍ１＜Ｖｒｅｆｉの範囲では、徐々に大きくなっていき、Ｖｄｉｍ１＞Ｖｒｅｆｉとなると、一定値となる。その結果、アナログ調光制御電圧Ｖｄｉｍ１が基準電圧Ｖｒｅｆｉよりも低いときには、検出電圧Ｖｄｅｔがアナログ調光制御電圧Ｖｄｉｍ１に近づくように帰還がかかるため、外部からの調光が実現できる。また、アナログ調光制御電圧Ｖｄｉｍ１が基準電圧Ｖｒｅｆｉよりも高くなると、検出電圧Ｖｄｅｔが基準電圧Ｖｒｅｆｉに近づくように帰還がかかるため、ＥＥＦＬ２１０を、制御回路３０により予め定められた輝度で発光させることができ、トランス１２の２次側コイル１２ｂに流れる駆動電流Ｉｄｒｖを、基準電圧Ｖｒｅｆｉで定まる電流値以下に制限することができる。

特に、ＥＥＦＬ２１０を並列に複数接続して駆動する場合、駆動電流Ｉｄｒｖは大きく消費電力も増大するため、駆動電流Ｉｄｒｖに上限を設けることにより、回路の安全性を高めることができる。

図７（ａ）〜（ｅ）は、バースト調光について説明するためのタイムチャートである。図７（ａ）は、バースト調光制御電圧Ｖｄｉｍ２および第２三角波信号Ｖｏｓｃ２を、同図（ｂ）は、バーストＰＷＭ信号Ｖｐｗｍ２を、同図（ｃ）は、検出電圧Ｖｄｅｔを、同図（ｄ）は、誤差電圧Ｖｅｒｒおよび第１三角波信号Ｖｏｓｃ１を、同図（ｅ）は、ＰＷＭ信号Ｖｐｗｍ１を示す。

時刻ｔ０以前において、Ｖｄｉｍ２＞Ｖｏｓｃ２のとき、バーストＰＷＭ信号Ｖｐｗｍ２はハイレベルであり、バースト調光制御スイッチＳＷ２がオンするため、検出電圧Ｖｄｅｔは、アナログ調光制御電圧Ｖｄｉｍ１と等しくなるように安定化されている。時刻ｔ０に、Ｖｄｉｍ２＜Ｖｏｓｃ２となると、バーストＰＷＭ信号Ｖｐｗｍ２はローレベルとなり、バースト調光制御スイッチＳＷ２がオフし、検出電圧Ｖｄｅｔが強制的に上昇される。その結果、誤差電圧Ｖｅｒｒが三角波信号Ｖｏｓｃ１のボトム電圧より高くなり、ＰＷＭ信号Ｖｐｗｍ１はローレベルに固定されるため、インバータ１００のスイッチング動作が停止する。時刻ｔ１に、再びＶｄｉｍ２＞Ｖｏｓｃ２となると、インバータ１００のスイッチング動作が再開し、ＥＥＦＬ２１０は再点灯する。

本実施の形態に係るインバータ１００は、バースト調光制御電圧Ｖｄｉｍ２で定まる停止期間Ｔｘと、動作期間Ｔｙを交互に繰り返すことにより、ＥＥＦＬ２１０の輝度を制御している。バースト調光制御電圧Ｖｄｉｍ２が低くなるにしたがって、休止期間Ｔｘは長くなるため、発光輝度は低下する。

次に、以上の機能を有するインバータ１００に使用される制御回路３０のレイアウトについて説明する。図８は、実施の形態に係る制御回路３０が集積化される半導体基板３０ｃのレイアウト図である。上述のように、本実施の形態に係る制御回路３０は、異なる周波数で発振する第１三角波信号生成部６６および第２三角波信号生成部８６を備える。上述のように、第１三角波信号生成部６６により生成される第１三角波信号Ｖｏｓｃ１は、１０ｋＨｚから１ＭＨｚの範囲に設定され、第２三角波信号生成部８６により生成される第２三角波信号Ｖｏｓｃ２の周波数は、１０Ｈｚから１ｋＨｚの範囲に設定される。したがって、たとえば、第１三角波信号Ｖｏｓｃ１が、第２三角波信号生成部８６を含むバースト調光制御部８０側にリークすると、バースト調光に支障をきたすなど、回路動作が不安定になるおそれがある。

そこで、図８に示すように、半導体基板３０ｃを、外部の接地電位に接続される固定電位配線５００を用いて少なくとも２つの領域に分割する。固定電位配線５００としては、接地ラインや、バイパスコンデンサを介して高周波的に接地される電源ライン、あるいはこれらの組み合わせなどを用いることができる。本実施の形態において、この半導体基板３０ｃは、第１領域３０ａと、第２領域３０ｂの２つの領域に分割される。

本実施の形態では、図３のパルス幅変調器６０、論理制御部７０などを第１領域３０ａに配置する。論理制御部７０は、ＰＷＭ信号Ｖｐｗｍ１にもとづき、Ｈブリッジ回路１０の各トランジスタのオンオフを制御するための信号を生成するロジック部７０ｂと、ロジック部７０ｂにより生成された制御信号にもとづいてＨブリッジ回路１０のトランジスタを駆動するためのドライバ回路７０ａを含んでもよい。この場合、ドライバ回路７０ａは、制御回路３０の外部に設けられるＨブリッジ回路１０と接続される必要があることから、半導体基板の端部に配置するのが望ましい。また、パルス幅変調器６０は、ロジック部７０ｂと隣接する箇所に配置してもよい。

一方、第２領域３０ｂには、バースト調光制御部８０、保護回路４０を配置する。上述のように、バースト調光制御部８０は、パルス幅変調されたバースト信号Ｓ８をパルス幅変調器６０へと出力する。そのため、バースト調光制御部８０は、パルス幅変調器６０と近い箇所に配置してもよい。

保護回路４０は、インバータ１００の状態を監視し、ＥＥＦＬ２１０の非点灯や地絡状態などの回路異常を検出するブロックである。保護回路４０は、回路異常を検出すると、パルス幅変調器６０や論理制御部７０に対し、ＥＥＦＬ２１０に対する電力供給を停止するように指示し、回路保護を実行する。

本実施の形態では、高い周波数で動作する第１三角波信号生成部５６およびＰＷＭコンパレータ６４は、第１領域３０ａに配置され、低い周波数で動作する第２三角波信号生成部８６およびバースト調光用コンパレータ８４は、第２領域３０ｂに配置される。これにより、異なる周波数で動作する回路ブロックは、固定電位配線５００により分割されることになり、高周波ノイズが、固定電位配線５００を跨いで他の領域に進入するのを防止することができる。

このように、本実施の形態に係る制御回路３０では、２つのオシレータを含む回路ブロックが固定電位配線５００によって分離されるため、アナログ調光とバースト調光を同時に行う場合においても、回路動作を安定に保つことが可能となる。

さらに、パルス幅変調器６０に含まれる第１三角波信号生成部６６と、バースト調光制御部８０に含まれる第２三角波信号生成部８６を可能な限り間隔を広げて配置してもよい。すなわち、第１三角波信号生成部６６を、パルス幅変調器６０内の図８における上方に配置し、第２三角波信号生成部８６をバースト調光制御部８０内の図８における下方に配置してもよい。この場合、２つのオシレータの距離を離すことができるため、より信号の干渉を抑えることができる。

実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図８のレイアウト図は一例であり、本発明の趣旨を逸脱しない範囲において、各回路ブロックの配置は自由に変更することができる。また、実施の形態では、図８において、固定電位配線５００のみを明示的に図示しているが、これ以外にも固定電位配線を設けて、さらに各回路ブロック間のアイソレーションを向上してもよい。

図８では、パルス幅変調器６０全体を、第１領域３０ａに配置する場合について説明したが、これには限定されず、第１三角波信号生成部６６のみ、あるいは第１三角波信号生成部６６を含むいくつかの回路ブロックを第１領域３０ａに配置し、その他の回路ブロックを、第２領域３０ｂに配置してもよい。

実施の形態では、Ｈブリッジ回路１０を用いてトランス１２を駆動する場合について説明したが、ハーフブリッジ回路を用いて駆動してもよく、駆動方式に関して回路構成は、限定されるものではない。

制御回路３０は、すべて一体集積化されていてもよく、あるいは、その一部がディスクリート部品やチップ部品で構成されていてもよい。また、制御回路３０は、Ｈブリッジ回路１０を含んで集積化されてもよい。どの部分をどの程度集積化するかは、インバータ１００の仕様、コストや占有面積などによって決めればよい。

本実施の形態において、ロジック回路のハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。

実施の形態では、発光装置２００において、ＥＥＦＬ２１０の両端に２つのインバータ１００を接続して、逆相の駆動電圧で駆動する場合について説明したが、これには限定されず、ひとつのインバータ１００で、一端の電圧が固定されたＥＥＦＬ２１０を駆動してもよい。また、駆動対象の蛍光管は、ＥＥＦＬに限定されるものではなく、ＣＣＦＬなど他の蛍光管であってもよい。

実施の形態に係る発光装置の構成を示す回路図である。図１の発光装置が搭載される液晶テレビの構成を示すブロック図である。実施の形態に係る制御回路の構成を示すブロック図である。パルス幅変調器の構成の一例を示す回路図である。バースト調光制御部の構成の一例を示す回路図である。図６（ａ）〜（ｃ）は、インバータの動作状態を示す電圧波形図である。図７（ａ）〜（ｅ）は、バースト調光について説明するためのタイムチャートである。図３の制御回路が集積化される半導体基板のレイアウト図である。

符号の説明

Ｖｄｉｍ１アナログ調光制御電圧、Ｖｄｉｍ２バースト調光制御電圧、ＳＷ２バースト調光制御スイッチ、１０Ｈブリッジ回路、１２トランス、１２ａ１次側コイル、１２ｂ２次側コイル、１４電流電圧変換部、３０制御回路、３０ｃ半導体基板、３０ａ第１領域、３０ｂ第２領域、４２電圧源、６８電圧源、６０パルス幅変調器、７０論理制御部、８０バースト調光制御部、８２バースト調光変調部、８４バースト調光用コンパレータ、８６第２三角波信号生成部、９０強制オフ回路、１００インバータ、２００発光装置、３００液晶テレビ、３０２液晶パネル、３０６信号処理部。

Claims

蛍光ランプ駆動用インバータの制御回路であって、
駆動対象の蛍光ランプの輝度を調節するために外部から入力されるアナログ調光制御電圧と、前記インバータのトランスの２次側コイルに流れる電流に応じた検出電圧との誤差を増幅する誤差増幅器と、
第１三角波信号を出力する第１三角波信号生成部と、
前記誤差増幅器から出力される誤差電圧を、前記第１三角波信号生成部から出力される前記第１三角波信号と比較し、パルス幅変調信号を出力するパルス幅変調コンパレータと、
周波数が前記第１三角波信号より低く設定される第２三角波信号を生成する第２三角波信号生成部と、
外部から入力されるバースト調光制御電圧を、前記第２三角波信号生成部から出力される前記第２三角波信号と比較するバースト調光用コンパレータと、
前記パルス幅変調コンパレータから出力されるパルス幅変調信号にもとづき、前記トランスの１次側コイルの電流をスイッチング制御し、前記バースト調光用コンパレータの出力信号を参照し、前記バースト調光制御電圧が前記第２三角波信号より低い期間、スイッチング制御を停止する論理制御部と、
を備え、
本制御回路が集積化される半導体基板を、固定電位配線により少なくとも２つの領域に分割し、その１つの領域に、前記第１三角波信号生成部を配置し、その他の領域に、前記第２三角波信号生成部および前記バースト調光用コンパレータを配置したことを特徴とする制御回路。
前記第１三角波信号の周波数は、１０ｋＨｚから１ＭＨｚの範囲であり、前記第２三角波信号の周波数は、１０Ｈｚから１ｋＨｚの範囲であることを特徴とする請求項１に記載の制御回路。
前記論理制御部を、前記第１三角波信号生成部が配置される領域と同じ領域に配置したことを特徴とする請求項１または２に記載の制御回路。
２次側コイルに駆動対象の蛍光ランプが接続されるトランスと、
前記トランスの１次側コイルの電流をスイッチング制御する請求項１または２に記載の制御回路と、
前記トランスの２次側コイルの電流経路上に設けられ、前記２次側コイルに流れる電流を電圧に変換し、前記検出電圧として前記制御回路に帰還する電流電圧変換部と、
を備えることを特徴とするインバータ。
蛍光ランプと、
出力電圧を、前記蛍光ランプに駆動電圧として供給する請求項４に記載のインバータと、
を備えることを特徴とする発光装置。
前記蛍光ランプは、複数本が並列に接続されることを特徴とする請求項５に記載の発光装置。
前記インバータは２つであって、前記蛍光ランプの両端にそれぞれ設けられ、互いに逆相となる駆動電圧を供給することを特徴とする請求項５または６に記載の発光装置。
前記蛍光ランプは、外部電極蛍光ランプであることを特徴とする請求項５から７のいずれかに記載の発光装置。
液晶パネルと、
前記液晶パネルの背面に配置される複数の請求項５から８のいずれかに記載の発光装置と、
前記発光装置の前記インバータに対して、前記アナログ調光制御電圧および前記バースト調光制御電圧を出力する信号処理部と、
を備えることを特徴とする液晶テレビ。