JP2006216709A - 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 - Google Patents

Abstract

【課題】高性能でしかも高い信頼性を有する積層型電子部品を内蔵した多層配線基板及び積層型電子部品を提供する。
【解決手段】多層配線基板１０は、積層型電子部品１３を内蔵し、積層型電子部品１３は、複数の誘電体層１３Ａが積層された積層体１３Ｂからなる素体と、誘電体層１３Ａの間に介在する内部電極１３Ｃと、内部電極１３Ｃに接続するように素体の接続面に設けられた外部端子電極１３Ｄと、を有し、内部電極１３Ｃは、非接続面との間に実質的にマージンが無く、多層配線基板１０は、複数の誘電体層１１Ａが積層された積層体１１からなる素体と、誘電体層１１Ａの間に介在する所定の配線パターン１２と、を有し、積層型電子部品１３の非接続面は、多層配線基板１０の誘電体層１１Ａと対向している。
【選択図】図１

Description

本発明は、積層型電子部品を内蔵した多層配線基板及び積層型電子部品に関するものである。

従来のこの種の多層配線基板としては、例えば特許文献１及び特許文献２に記載の技術が知られている。特許文献１に記載の技術は、多層セラミック基板内に凹部または貫通孔からなる空間が設けられ、これらの空間内に積層コンデンサや積層インダクタ等の積層型電子部品を内蔵させて基板の平坦性を高めたものである。

また、特許文献２に記載の技術は、特許文献１に記載の技術と同様に、積層型電子部品を内蔵した多層セラミック基板に関するものである。この技術では、未焼結複合積層体内に予め焼成して得られた焼結体プレートを内蔵させ、難焼結性材料を含む拘束層を未焼結複合積層体の上下両側に配置し、拘束層の働きで基板の平面方向の収縮を抑制する、無収縮工法を用いて電子部品を内蔵させた多層セラミック基板を作製する。

従来の積層型電子部品を内蔵した多層配線基板は、既存の積層型電子部品が内蔵されたものである。既存の積層型電子部品としては、例えば特許文献３の積層型積層セラミックコンデンサや特許文献４に記載の積層セラミック電子部品が知られている。これらの積層型電子部品は、いずれもセラミックコンデンサに関するものである。これらのセラミックコンデンサはいずれも内部電極の周囲にサイドマージン等のマージン部を有し、このマージン部によってセラミックコンデンサの信頼性を確保している。

即ち、積層セラミックコンデンサは、図１１の（ａ）、（ｂ）に示すように、複数のセラミック層１Ａからなる積層体１と、積層体１内部に上下複数層に渡って介在する内部電極２と、積層体１の両端面に設けられ且つ両端面に露出する内部電極２に接続された外部電極３と、を備えている。そして、同図の（ｂ）に示すように、内部電極２のあるセラミック層１Ａにはその幅方向両側に所定幅Ｇ１のサイドマージン部１Ｂが設けられ、これらのサイドマージン部１Ｂにおいて上下のセラミック層１Ａ、１Ａが密着して一体化し、層間剥離を防止すると共に内部電極２の側面からの露出を防止している。内部電極２が部品の側面から露出していると耐湿性が悪く、信頼性が低下するため、上述のようにサイドマージン１Ｂを設ける必要がある。また、同図の（ａ）に示すように、積層体１の厚み方向においても信頼性を確保するために最上層の内部電極２と最下層の内部電極２それぞれの外側にも所定寸法Ｇ２のマージン部が設けられている。

特開昭６１−２８８４９８号公報 特開２００２−０８４０６７号公報 特開平０９−０６９４６４号公報 特開２００１−０３５７３８号公報

しかしながら、図１１に示す従来の積層セラミックコンデンサ等の積層型電子部品は、信頼性を確保する必要からサイドマージン部Ｇ１及び上下のマージン部Ｇ２が設けられているため、積層型電子部品が小型化すると、サイドマージン部を確保する必要から内部電極２の印刷精度やカット精度への要求が高くなり、他方、この要求に応えるためにサイドマージン部を大きくすると内部電極の幅が狭くなって大容量化を妨げることになる。また、上下のマージン部は、信頼性を確保するように内部電極の実質的なコンデンサ部分とは別に余分に設けられているため、低背化の妨げになり、多層配線基板に内蔵させると、基板表面に凹凸が生じ、表面実装性が大きく低下する。今後、更に積層型電子部品が高性能化するほど、このような積層型電子部品を多層配線基板に内蔵させることが難しくなる。

本発明は、上記課題を解決するためになされたもので、高性能でしかも高い信頼性を有する積層型電子部品を内蔵した多層配線基板及び積層型電子部品を提供することを目的としている。

本発明の請求項１に記載の多層配線基板は、積層型電子部品を内蔵した多層配線基板であって、上記積層型電子部品は、複数の誘電体層が積層された積層体からなる素体と、上記誘電体層の間に介在する内部電極と、上記内部電極に接続するように上記素体の少なくとも一つの側面に設けられた外部端子電極と、を有し、上記内部電極は、上記素体の他の側面との間に実質的にマージンが無いように形成されており、また、上記多層配線基板は、複数の誘電体層が積層された積層体からなる素体と、上記積層体の内部に設けられた所定の配線パターンと、を有し、上記積層型電子部品の上記外部端子電極は、上記多層配線基板の上記配線パターンに接続されており、且つ、上記積層型電子部品の上記素体の他方の側面は、上記多層配線基板の誘電体層と対向していることを特徴とするものである。

また、本発明の請求項２に記載の多層配線基板は、請求項１に記載の発明において、上記積層型電子部品は、複数層に渡って形成されたコンデンサパターンを上記内部電極として備えたコンデンサ内蔵部品であることを特徴とするものである。

また、本発明の請求項３に記載の多層配線基板は、請求項２に記載の発明において、上記積層型電子部品は、上記内部電極としてコイルパターンを備えたインダクタ内蔵電子部品であることを特徴とするものである。

また、本発明の請求項４に記載の多層配線基板は、請求項１〜請求項３のいずれか１項に記載の発明において、上記多層配線基板の上記配線パターンはビアホール導体を含み、上記積層型電子部品の上記外部端子電極は上記ビアホール導体に接続されており、接続状態にて、上記ビアホール導体には段部が形成されていることを特徴とするものである。

また、本発明の請求項５に記載の多層配線基板は、請求項４に記載の発明において、上記多層配線基板は、上記配線パターンとして、上記誘電体層の積層方向に延びる第１接続導体と、上記第１接続導体とは反対側に延びる第２接続導体とを含み、上記積層型電子部品の上記外部端子電極は、上記第１接続導体及び上記第２接続導体にそれぞれ接続されていること特徴とする請求項１〜請求項３のいずれか１項に記載のものである。

また、本発明の請求項６に記載の多層配線基板は、請求項１〜請求項５のいずれか１項に記載の発明において、上記積層型電子部品の上記他の側面と上記多層配線基板の上記誘電体層との間には空隙が介在していること特徴とするものである。

また、本発明の請求項７に記載の多層配線基板は、請求項１〜請求項５のいずれか１項に記載の発明において、上記積層型電子部品の上記他の側面と上記多層配線基板の上記誘電体層との間にはセラミック粉末が介在していること特徴とするものである。

また、本発明の請求項８に記載の多層配線基板は、請求項１〜請求項７のいずれか１項に記載の発明において、上記積層型電子部品は、複数の誘電体セラミック層を積層してなる積層体を素体とする積層型セラミック電子部品であること特徴とするものである。

また、本発明の請求項９に記載の多層配線基板は、請求項１〜請求項８のいずれか１項に記載の発明において、上記多層配線基板は、複数の誘電体セラミック層を積層してなる積層体を素体とするセラミック多層基板であること特徴とするものである。

また、本発明の請求項１０に記載の多層配線基板は、請求項９に記載の発明において、上記誘電体セラミック層は、低温焼結セラミック層であること特徴とするものである。

また、本発明の請求項１１に記載の積層型電子部品は、複数の誘電体層が積層された積層体からなる素体と、上記誘電体層の間に介在する内部電極と、上記内部電極と接続するように上記素体の少なくとも一つの側面に設けられた外部端子電極と、を有し、上記素体の他の側面と上記内部電極との間には実質的にマージンが無いこと特徴とするものである。

本発明の請求項１〜請求項１１に記載の発明によれば、高性能でしかも高い信頼性を有する積層型電子部品を内蔵した多層配線基板及び積層型電子部品を提供することができる。

以下、図１〜図１０に示す実施形態に基づいて本発明を説明する。尚、図１の（ａ）〜（ｃ）はそれぞれ本発明の多層配線基板の一実施形態を示す図で、（ａ）はその全体を示す断面図、（ｂ）は（ａ）の要部を拡大して示す断面図、（ｃ）は（ｂ）の平面図、図２の（ａ）、（ｂ）はそれぞれ図１に示す積層型電子部品を取り出して示す図で、（ａ）はその斜視図、（ｂ）はその要部を示す平面図、図３の（ａ）は図１に示す他の種類の積層型電子部品の要部を示す平面図、同図の（ｂ）は同図の（ａ）に示す積層型電子部品の従来品の要部を示す平面図、図４は図２に示す積層型電子部品を製造する工程を示す斜視図、図５の（ａ）〜（ｃ）はそれぞれ図１に示す多層配線基板の製造工程の要部を示す工程図で、（ａ）は誘電体グリーンシートを示す断面図、（ｂ）は（ａ）に示す誘電体グリーンシートに積層型電子部品を載置する状態を示す断面図、（ｃ）は（ｂ）に示す誘電体グリーンシートと他の誘電体グリーンシートを積層する状態を示す断面図、図６の（ａ）〜（ｃ）はそれぞれ図５に示す製造工程に続く工程図で、（ａ）は焼成前の圧着体を示す断面図、（ｂ）は焼成後の多層配線基板を示す断面図、（ｃ）は（ｂ）に示す多層配線基板に積層型電子部品を搭載した状態を示す断面図、図７の（ａ）〜（ｃ）はそれぞれ本発明の多層配線基板の他の実施形態を示す図で、（ａ）はその全体を示す断面図、（ｂ）は（ａ）の要部を拡大して示す断面図、（ｃ）は（ｂ）を更に拡大して示す要部断面図、図８の（ａ）、（ｂ）はそれぞれ図７に示す多層配線基板の製造工程の要部を示す工程図で、（ａ）は積層型電子部品を内蔵させる直前の状態を示す断面図、（ｂ）は積層型電子部品を内蔵した状態を示す断面図、図９は本発明の多層配線基板の更に他の実施形態の要部を示す断面図、図１０は本発明の多層配線基板の更に他の実施形態の要部を示す断面図である。

第１の実施形態
本実施形態の多層配線基板１０は、例えば図１の（ａ）に示すように、複数の誘電体層１１Ａが積層された積層体１１からなる素体と、積層体１１内の上下の誘電体層１１Ａの界面や誘電体層１１Ａを貫通するビアホールに形成された配線パターン１２と、上下の誘電体層１１Ａの界面に設けられ且つ配線パターン１２と電気的に接続された積層型電子部品１３と、を備えて構成されている。また、積層体１１の両主面（上下両面）にはそれぞれ表面電極１４、１４が形成されている。

積層体１１の上面には表面電極１４を介して複数の表面実装部品２０が実装されている。表面実装部品２０としては、シリコン半導体素子、ガリウム砒素半導体素子等の能動素子やコンデンサ、インダクタ、抵抗等の受動素子等が半田や導電性樹脂を介して、あるいはＡｕ、Ａｌ、Ｃｕ等のボンディングワイヤーを介して積層体１１上面の表面電極１４に電気的に接続されている。積層型電子部品１３と表面実装部品２０とは、必要に応じて表面電極１４及び配線パターン１２を介して互いに電気的に接続されている。この多層配線基板１０は下面の表面電極１４を介してマザーボード等の実装基板に実装することができる。

而して、積層体１１を構成する誘電体層１１Ａの材料は、特に制限されないが、例えばセラミック材料または熱硬化性樹脂や光硬化性樹脂等の硬化性樹脂材料によって形成することができる。配線パターン１２を高密度化するには、誘電体層１１Ａの材料としてはセラミック材料を好ましく用いることができる。

また、セラミック材料としては、例えば低温焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）材料を使用することができる。低温焼結セラミック材料とは、１０５０℃以下の温度で焼結可能であって、比抵抗の小さな銀や銅等と同時焼成が可能なセラミック材料である。低温焼結セラミック材料としては、具体的には、アルミナやジルコニア、マグネシア、フォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ材料、ＺｎＯ−ＭｇＯ−Ａｌ_２Ｏ_３−ＳｉＯ_２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ_２Ｏ_３−ＳｉＯ_２系セラミック粉末やＡｌ_２Ｏ_３−ＣａＯ−ＳｉＯ_２−ＭｇＯ−Ｂ_２Ｏ_３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等が挙げられる。誘電体層１１Ａの材料として低温焼結セラミック材料を用いることによって、配線パターン１２及び表面電極１４共にＡｇまたはＣｕ等の低抵抗で低融点をもつ金属を用いることができ、積層体１１と配線パターン１２とを１０５０℃以下の低温で同時焼成することができる。

また、セラミック材料として、高温焼結セラミック（ＨＴＣＣ：High Temperature Co-fired Ceramic）材料を使用することもできる。高温焼結セラミック材料としては、例えば、アルミナ、窒化アルミニウム、ムライト、その他の材料にガラスなどの焼結助剤を加え、１１００℃以上で焼結されたものが用いられる。このとき、配線パターン１２としては、モリブデン、白金、パラジウム、タングステン、ニッケル及びこれらを含む合金から選択される金属を使用する。

本実施形態では誘電体層１１Ａが低温焼結セラミック材料によって形成されている場合について説明する。そこで、以下では誘電体層１１Ａは、誘電体セラミック層１１Ａとして説明する。本実施形態における積層体１１は、図１の（ａ）に示すように、その内部に形成された配線パターン１２と、その上下両面に形成された表面電極１４とを有している。配線パターン１２は、上下の誘電体セラミック層１１Ａの界面に沿って所定のパターンで形成された面内導体１２Ａと、上下の面内導体１２Ａを接続するように所定のパターンで配置して形成されたビアホール導体１２Ｂとから形成されている。

本実施形態の積層型電子部品１３は、図２の（ａ）、（ｂ）に示すように、複数の誘電体層１３Ａが積層された積層体１３Ｂからなる素体と、誘電体層１３Ａの間に介在する内部電極１３Ｃと、内部電極１３Ｃと接続するように積層体１３Ｂの両側面（両端面）にそれぞれ設けられた外部端子電極１３Ｄと、を有している。以下では、外部端子電極１３Ｄが設けられた積層体１３Ｂの側面を接続面とし、また、外部端子電極１３Ｄが設けられていない他の側面を全て非接続面として説明する。尚、この外部端子電極１３Ｄは、積層体１３Ｂの接続面から上下両面に折り返して形成されているが、折り返し幅は小さい方が好ましい。また、接続面に露出した内部電極１３Ｃの一部を外部端子電極としても良い。

積層型電子部品１３としては、特に制限されないが、例えばチタン酸バリウムやフェライト等の１２００℃以上で焼成されたセラミック焼結体を素体としたもの、例えばコンデンサ、インダクタ、フィルタ、バラン、カップラ、共振器等の積層型電子部品が挙げられる。これらの積層型電子部品１３は、目的に応じて単数あるいは複数適宜選択して組み合わせて用いることができる。積層型電子部品１３の誘電体層１３Ａは、セラミック材料によって形成されているため、以下では誘電体層１３Ａを誘電体セラミック層１３Ａとして説明する。

本実施形態における積層型電子部品１３の特徴は内部電極１３Ｃの周囲にマージン部が無いことである。即ち、内部電極１３Ｃは、誘電体セラミック層１３Ａの積層体１１Ｂの一方の接続面側から他方の接続面側の近傍まで延設されている。内部電極１３Ｃの幅は、誘電体層１３Ｂの幅と実質的に同一寸法に形成され、内部電極１３Ｃの両側縁と誘電体セラミック層１３Ａの両側縁との間には実質的にサイドマージン部が無い。このようにサイドマージン部を無くすことによって内部電極１３Ｃの面積を従来よりも大幅に拡張することができるため、積層型電子部品１３の高性能化、特に高容量化を促進し、併せて小型化、低背化を促進することができる。積層型電子部品１３の小型化、特に低背化により、多層配線基板１０内に積層型電子部品１３を内蔵させても基板表面に凹凸が生じ難くなり、表面実装部品２０の表面実装性を高めることができる。また、サイドマージン部を無くすことで、内部電極１３Ｃの印刷ズレや個々の部品へのカットズレ、積みズレの影響を一切排除することができるため、加工性が向上し、延いては歩留まりを向上させることができる。

また、図２の（ａ）には積層体１３Ｂ内の最上層の内部電極１３Ｃ上には誘電体セラミック層１３Ａが存在しているが、この誘電体セラミック層１３Ａは従来のようにマージン部を大きく取る必要はなく、マージン部を極力小さく（薄く）することができ、必要に応じて最上層の誘電体セラミック層１３Ａは無くして内部電極１３Ｃを露出させても良い。最下層の内部電極１３Ｃの下側にある誘電体層１３Ｃについて同様に形成することができる。上下のマージン部を小さく、あるいは無くすことによって、サイドマージン部の無いことと相俟って積層型電子部品１３の更なる低背化を実現することができる。

サイドマージン部及び上下のマージン部が無く、内部電極１３Ｃが積層体１３Ｂの全ての非接続面において露出していても、積層型電子部品１３は多層配線基板１０に内蔵されて、その非接続面が全て多層配線基板１０の誘電体セラミック層１１Ａと対向し、密着しているため、誘電体セラミック層１１Ａが積層型電子部品１３のマージン部を肩代わりして、誘電体セラミック層１３Ａと内部電極１３Ｃとの層間剥離を防止することができ、更に積層型電子部品１３の湿中での信頼性を確保することができる。

このように内部電極１３Ｃの周囲のマージン部を無くすことによって、内部電極１３Ｃの面積を拡大することができると共に内部電極１３Ｃの積層数を増やすことができるため、積層型電子部品１３が積層コンデンサの場合には、従来の積層コンデンサと同一の大きさであっても容量を格段に大きくすることができ、また、従来の積層コンデンサと同一容量であれば格段に小型化、低背化することができる。また、図３の（ａ）に示すように積層型電子部品１３が積層インダクタの場合には、同図の（ｂ）に示す従来の積層インダクタと同一の大きさであっても誘電体セラミック層１３Ａ’上の内部電極１３Ｃ’の巻数を増やことができると共に内部電極１３Ｃ’の積層数を増やすことができ、インダクタンス値を格段に高めることができる。また、従来の積層インダクタと同一インダクタンス値であれば、積層インダクタを格段に小型化、低背化することができる。従って、本実施形態の積層型電子部品１３は、従来と比較して格段に小型化、低背化することができ、延いては多層配線基板１０の平坦性を格段に高めることができる。

積層体１１は、図１の（ａ）に示すように、その内部に形成された配線パターン１２と、その上下両面に形成された表面電極１４、１４とを有している。配線パターン１２は、上下の誘電体セラミック層１１Ａの界面に沿って所定のパターンで形成された面内導体１２Ａと、上下の面内導体１２Ａを接続するように所定のパターンで誘電体セラミック層１１Ａをその積層方向に貫通させて、例えば円柱状に形成されたビアホール導体１２Ｂとから構成されている。

積層型電子部品１３は、図１の（ａ）に示すように、上下の誘電体セラミック層１１Ａ、１１Ａの界面に配置され、その外部端子電極１３Ｄがビアホール導体１２Ｂの上下の端面のうち、少なくともいずれか一方の端面に直接的に接続されている。積層型電子部品１３はビアホール導体１２Ｂに対して複数の接続パターンで接続されている。即ち、本実施形態では、積層型電子部品１３は、同図の（ａ）において○で囲んだ部分に示すように、Ｘ、Ｙ、Ｚの３つの接続パターンでビアホール導体１２Ｂに接続されている。

まず、Ｘの接続パターンについて、図１の（ｂ）、（ｃ）をも参照しながら説明する。積層型電子部品１３の左右一対の外部端子電極１３Ｄは、図１の（ａ）〜（ｃ）に示すように、積層型電子部品１３の下面に接触する誘電体セラミック層１１Ａに形成された左右一対のビアホール導体１２Ｂ、１２Ｂに接続されている。これら一対のビアホール導体１２Ｂ、１２Ｂの上端面にはそれぞれ接続状態で段部１２Ｃ、１２Ｃが互いに対向して形成され、これらの段部１２Ｃ、１２Ｃに対して外部端子電極１３Ｄ、１３Ｄが密着して接続されている。段部１２Ｃは、ビアホール導体１２Ｂの上端面の半分を切り欠いたように形成されて、断面形状がＬ字状を呈している。従って、積層型電子部品１３の外部端子電極１３Ｄ、１３Ｄは、それぞれの端部の略下半分が互いに対向する段部１２Ｃ、１２Ｃの垂直壁面と底面との二面を介してそれぞれのビアホール導体１２Ｂ、１２Ｂに接続されている。即ち、矩形状の積層型電子部品１３は、その端面及び底面の少なくとも二面でビアホール導体１２Ｂに接続されている。本実施形態の積層型電子部品１３は、積層セラミックコンデンサとして形成されている。

また、Ｙの接続パターンでは、積層型電子部品１３は、一方（同図では右方）の外部端子電極１３Ｄが下側の誘電体セラミック層１１Ａに形成されたビアホール導体１２Ｂに段部１２Ｃを形成して接続され、他方（同図では左方）の外部端子電極１３Ｄが上側の誘電体セラミック層１１Ａに形成されたビアホール導体１２Ｂ段部１２Ｃを形成して接続されている。右方のビアホール導体１２Ｂは、図１の（ｂ）に示す右方のビアホール導体１２Ｂと同一形態で形成されている。左方のビアホール導体１２Ｂは、その段部１２Ｃがビアホール導体１２Ｂの下端面に形成されている。左右のビアホール導体１２Ｂ、１２Ｂの段部１２Ｃ、１２Ｃは、それぞれ積層型電子部品１３に対して１８０°回転した位置関係にある。このような接続パターンの場合、それぞれの外部端子電極１３Ｄに接続されるビアホール導体１２Ｂの距離が離れるため、ビアホール導体１２Ｂの狭ピッチ化、つまりは積層型電子部品１３の小型化に対応することができると共に、各ビアホール導体１２Ｂ、１２Ｂ間のアイソレーションを十分に確保することができる。

また、Ｚの接続パターンでは、積層型電子部品１３は、一方（同図では右方）の外部端子電極１３Ｄが下側の誘電体セラミック層１１Ａに形成されたビアホール導体１２Ｂに段部１２Ｃを形成して接続され、他方（同図では左方）の外部端子電極１３Ｄが上下両側の誘電体セラミック層１１Ａ、１１Ａにそれぞれ連続して形成されたビアホール導体１２Ｂ、１２Ｂの上下の段部１２Ｃ、１２Ｃに挟持された状態で接続されている。右方のビアホール導体１２Ｂは、Ｘの接続パターンにおける右方のビアホール導体１２Ｂと同一形態で形成されている。左方のビアホール導体１２Ｂ、１２Ｂのうち、下側のビアホール導体１２Ｂは、Ｘの接続パターンにおける左方のビアホール導体１２Ｂと同一の形態で形成され、上側のビアホール導体１２Ｃは、Ｙの接続パターンの左方のビアホール導体１２Ｃと同一の形態で形成されている。このような接続パターンの場合、外部端子電極１３Ｄとビアホール導体１２Ｂとの接続信頼性を更に向上させることができる。

積層型電子部品１３が接続されるビアホール導体１２Ｂは、図１の（ａ）〜（ｃ）に示す形態に限らず、断面形状が長円形で外部端子電極１３Ｄの幅方向全長に渡って形成されたものや、図１の（ｃ）に示すものよりも断面積が小さく複数に分けて形成されたものであっても良い。

積層型電子部品１３は、図１の（ａ）に示す場合には、多層配線基板１０の同一誘電体セラミック層１１Ａ上に並べて複数配置されているが、積層型電子部品１３は、必要に応じて多層配線基板１０の上下の誘電体セラミック層１１Ａ、１１Ａの界面のいずれの場所にも配置することができる。また、積層型電子部品１３は、上下の異なる複数の界面に渡って複数積層して配置しても良い。それぞれの複数の積層型電子部品１３は、目的に応じて、ビアホール導体１２Ｂの段部１２Ｃを介して互いに直列及び／または並列に接続して、多層配線基板１０の多機能化、高性能化を実現することができる。

また、表面実装部品２０は、図１の（ａ）に示すように積層型電子部品１３と適宜組み合わせて用いられる。積層型電子部品１３と表面実装部品２０とは必要に応じて表面電極１４、配線パターン１２を介して互いに接続されている。表面実装部品２０が集積回路等の電源ノイズの影響を受けやすい部品である場合には、表面実装部品２０の電源端子及び接地端子の直下近傍でコンデンサを積層型電子部品１３として接続することにより、集積回路等の表面実装部品２０の端子配置の制約を受けることなく、また、別途マザーボードに積層型電子部品（コンデンサ）を実装することなく、電源電圧の安定供給及び出力の発振防止など、高効率でノイズ除去を行うことができる。

次いで、図４〜図６を参照しながら多層配線基板１０の製造方法について説明する。
本実施形態では無収縮工法を用いて多層配線基板１０を作製する場合について説明する。無収縮工法とは、積層体１１としてセラミック材料を用いた場合に多層配線基板の焼成前後で多層配線基板の平面方向の寸法が実質的に変化しない工法のことを云う。

まず、積層型電子部品１３として積層セラミックコンデンサの製造方法について説明した後、多層配線基板１０の製造方法について説明する。以下では積層型電子部品１３を積層セラミックコンデンサ１３として説明する。

（１）積層セラミックコンデンサの作製
Ａ）ドクターブレード法等を用いて図４に示すように積層セラミックコンデンサ１３に用いられる誘電体グリーンシート１１３Ａを所定枚数作製した後、スクリーン印刷法等を用いて例えばＰｄを主成分とする導電性ペーストを誘電体グリーンシート１１３Ａに印刷して内部電極部１１３Ｃを形成する。この際、同図に示すように誘電体グリーンシート１１３Ａの一端から他端の近傍までその全幅に渡って導電性ペーストを印刷し、実質的にサイドマージンが無い状態でＮｉ、Ｃｕ等で内部電極部１１３Ｃを形成する。内部電極部１１３Ｃを有する誘電体グリーンシート１１３Ａを所定枚数作製する。

Ｂ）次いで、内部電極部１１３Ｃのマージンが互い違いになるように誘電体グリーンシート１１３Ａを順次積層した後、最上層に内部電極部１１３Ｃの無い誘電体グリーンシート１１３Ａを積層した後、これらを所定の圧力で圧着して未焼成の積層体を作製する。

Ｃ）未焼成の積層体を所定の温度で焼成して積層セラミックコンデンサの素体となる積層体１３Ｂ（図２の（ａ）参照）を得る。この素体の両端面に外部端子電極１３Ｄとして例えばＡｇを主成分とする導電性ペーストを塗布し、ポストファイアによって焼き付けて積層セラミックコンデンサ１３を得る。

（２）多層配線基板の作製
例えば低温焼結セラミック材料（Ａｌ_２Ｏ_３をフィラーとし、ホウ珪酸ガラスを焼結助材として含むセラミック材料）を含むスラリーを用いて、誘電体グリーンシートを所定枚数作製する。また、図５の（ａ）、（ｂ）に示すように積層型電子部品１３を搭載するための誘電体グリーンシート１１１Ａには所定のパターンでビアホールを形成する。これらのビアホールは、積層型電子部品１３の幅寸法よりやや小さく、他の誘電体グリーンシートに形成されるビアホール導体よりも大きな直径を有する円形状の貫通孔として形成することが好ましい。これらのビアホール内に例えばＡｇまたはＣｕを主成分とする導電性ペーストを充填してビアホール導体部１１２Ｂを形成する。更に、スクリーン印刷法を用いて同種の導電性ペーストを誘電体グリーンシート１１１Ａ上に所定のパターンで塗布して、表面電極部１１４（同図の（ｃ）参照）を形成し、表面電極部１１４とビアホール導体部１１２Ｂとを適宜接続した誘電体グリーンシート１１１Ａを作製する。その他の面内導体部１１２Ａ及び／またはビアホール導体部１１２Ｂを有する誘電体グリーンシート１１１Ａもこれと同一要領で作製する。

次いで、積層型電子部品１３が配置される誘電体グリーンシート１１１Ａの上面には、スプレー等を用いて面内導体部１１２Ａに有機系接着剤を塗布または噴霧して有機系接着剤層（図示せず）を形成した後、図５の（ｂ）に示すように、積層型電子部品１３の外部端子電極１３Ｄ、１３Ｄを誘電体グリーンシート１１１Ａのビアホール導体部１１２Ｂに位置合わせし、積層型電子部品１３を誘電体グリーンシート１１１Ａ上に搭載し、積層型電子部品１３の外部端子電極１３Ｄを、有機接着剤層を介してビアホール導体部１１２Ｂ上に接合、固定する。尚、有機接着剤としては、合成ゴムや合成樹脂と可塑剤を加えた混合物などを使用することができる。また、有機接着剤層の厚みは、塗布の場合には３μｍ以下、噴霧の場合には１μｍ以下が好ましい。

その後、図５の（ｃ）に示すように面内導体部１１２Ａ及び／またはビアホール導体部１１２Ｂを有する誘電体グリーンシート１１１Ａと積層型電子部品１３が搭載された誘電体グリーンシート１１１Ａとを所定の順序で拘束層１１６上に積層し、最上層の表面電極部１１４を有する誘電体グリーンシート１１１Ａを積層して、拘束層１１６上に未焼成の積層体１１１を形成する。更に、この未焼成の積層体１１１の上面に拘束層１１６を積層し、上下の拘束層１１６を介して未焼成の積層体１１１を所定の温度及び圧力で圧着して、図６の（ａ）に示す圧着体１１０を得る。拘束層１１６としては、未焼成の積層体１１１の焼結温度では焼結しない難焼結性セラミック粉末、例えばＡｌ_２Ｏ_３を主成分として含み、有機バインダを副成分として含むペーストから同図に示すようにシート状に形成されたものを用いる。

積層型電子部品１３が誘電体グリーンシート１１１Ａのビアホール導体部１１２Ｂの所定位置に正確に配置されている場合には、図１の（ｂ）に示すように積層型電子部品１３が圧着操作によって、積層型電子部品１３は、誘電体グリーンシート１１１Ａ内に沈み込む際に、左右の外部電極端子１３Ｄ、１３Ｄを介して左右のビアホール導体部１１２Ｂ、１１２Ｂ上端面それぞれの内側半分ずつを均等に圧縮変形させて段部１１２Ｃ、１１２Ｃを形成しながら左右のビアホール導体部１１２Ｂ、１１２Ｂに接続される。従って、左右の外部端子電極１３Ａ、１３Ａは、段部１１２Ｃ、１１２Ｃと二面で接続される。

上述のように圧着体１１０を作製し、積層型電子部品１３を内蔵させた後、図６の（ａ）に示す圧着体１１０を例えば空気雰囲気中、所定の焼成温度で焼成して、図６の（ｂ）に示す多層配線基板１０を得る。内蔵された積層型電子部品１３の外部端子電極１３Ｄとビアホール導体１１２Ｂは、焼結する際にそれぞれの金属粒子が粒成長して一体化して接続される。焼成温度としては、低温焼結セラミック材料が焼結する温度、例えば８００〜１０５０℃の範囲が好ましい。焼成温度が８００℃未満では未焼成の積層体１１１のセラミック成分が十分に焼結しない虞があり、１０５０℃を超えると配線パターン１２の金属粒子が溶融して未焼成の積層体１１１内へ拡散する虞がある。

焼成後には、ブラスト処理や超音波洗浄処理によって上下の拘束層１１６を除去して、多層配線基板１０を得ることができる。更に、図６の（ｃ）に示すように、多層配線基板１０の表面電極１４に所定の表面実装部品２０を半田等の手法で実装して最終製品を得ることができる。

以上説明したように本実施形態によれば、積層型電子部品１３は、内部電極１３Ｃの両側縁にサイドマージン部が無く、また上下のマージン部も小さいか無いため、積層型電子部品１３の小型化、低背化を実現することができる。従って、多層配線基板１０の複数の誘電体セラミック層１１Ａ間に積層型電子部品１３を内蔵させても、多層配線基板１０の上下両面の凹凸を従来と比較して格段に抑制することができ、殆ど平坦であり、表面実装部品２０の表面実装性に優れた多層配線基板１０を得ることができる。また、積層型電子部品１３の非接続面が多層配線基板１０の誘電体セラミック層１１Ａと対向して密着しているため、誘電体セラミック層１１Ａが内部電極１３Ｃのマージン部として機能し、誘電体セラミック層１３Ａと内部電極１３Ｃとの層間剥離を防止することができ、更に積層型電子部品１３の湿中での信頼性を確保することができる。

また、本実施形態によれば、積層型電子部品１３が複数層に渡って形成されたコンデンサパターンを内部電極１３Ｃとして備えたコンデンサ内蔵部品として構成されている場合には、内部電極１３Ｃの一層当たり面積を拡張することができると共に積層数を増やすことができ、従来のものと比較して格段に大きな容量を得ることができる。また、積層型電子部品１３が内部電極１３Ｃとしてコイルパターンを備えたインダクタ内蔵電子部品として構成されている場合には、内部電極１３Ｃの巻数が増えると共に内部電極１３Ｃの積層数が増えるため、従来のものと比較して格段に大きなインダクタンスを得ることができる。

また、本実施形態によれば、多層配線基板１０は、ビアホール導体１２Ｂを含み、積層型電子部品１３の外部端子電極１３Ｄがビアホール導体１２Ｂを介して配線パターン１２に接続されており、接続状態でビアホール導体１２Ｂには段部１２Ｃが形成されているため、ビアホール導体１２Ｂが断線することなく外部端子電極１３Ｄと確実に接続され、積層型電子部品１３と配線パターン１２との接続信頼性を格段に高めることができる。また、積層型電子部品１３は、複数の誘電体セラミック層１３Ａを積層してなる積層体１３Ｂを素体とする焼結済みの積層型セラミック電子部品であり、多層配線基板１０は、複数の誘電体セラミック層１１Ａを積層してなる積層体１１を素体とするセラミック多層基板であり、しかも誘電体セラミック層１１Ａが積層型電子部品１３を焼成する温度よりも低温で焼成する低温焼結セラミック層であるため、積層型電子部品１３を多層配線基板１０に内蔵させて一緒に焼成しても、誘電体セラミック層１１Ａと積層型電子部品１３との間でそれぞれの材料成分の相互拡散を防止し、積層型電子部品１３の初期の電気特性を損なうことなく積層型電子部品１３を多層配線基板１０に内蔵させることができる。

第２の実施形態
本実施形態の多層配線基板１０Ａは、その内部の配線パターンと積層型電子部品との接続形態が異なる以外は第１の実施形態と同様に構成されている。本実施形態の多層配線基板も第１の実施形態と同一の要領で作製することができる。そこで、以下では図７の（ａ）〜（ｃ）を参照しながら第１の実施形態と同一または相当部分には同一符号を附して、本実施形態の構造上の特徴部分についてのみ説明する。

本実施形態の多層配線基板１０Ａは、図７の（ａ）に示すように、複数の誘電体セラミック層１１Ａが積層された積層体１１を素体とし、積層体１１内に積層型電子部品１３が内蔵されている。本実施形態では、積層型電子部品１３は、図７の（ａ）〜（ｃ）に示すように、上下の誘電体セラミック層１１Ａ、１１Ａの界面に配置され、その外部端子電極１３Ｄは接続導体１５を介して上下の誘電体セラミック層１１Ａの界面に設けられた面内導体１２Ａに接続されている。

接続導体１５は、図７の（ｂ）、（ｃ）に示すように第１、第２接続導体１５Ａ、１５Ｂによって形成されている。第１接続導体１５Ａは、同図に示すように、積層型電子部品１３が配置された上下の誘電体セラミック層１１Ａ、１１Ａの界面に設けられた面内導体１２Ａから下側の誘電体セラミック層１１Ａと外部端子電極１３Ｄの端面との界面に沿って下方に延び、外部端子電極１３Ｄの下面まで達して、側面の断面形状がＬ字状に形成されている。第２接続導体１５Ｂは、同図に示すように、積層型電子部品１３が配置された上下の誘電体セラミック層１１Ａ、１１Ａの界面に設けられた面内導体１２Ａから上側の誘電体セラミック層１１Ａと外部端子電極１３Ｄの端面との界面に沿って上方に延び、外部端子電極１３Ｄの上面まで達して、側面の断面形状が倒Ｌ字状に形成されている。第１、第２接続導体１５Ａ、１５Ｂの幅は、少なくとも積層型電子部品１３の幅に相当する寸法に形成されていることが好ましい。

従って、第１、第２接続導体１５Ａ、１５Ｂは、図７の（ｃ）に示すように外部端子電極１３Ｄの上面端部、端面及び下面端部を連続して被覆し、その外部端子電極１３Ｄを上下両面から掴むように断面が角張ったＣ字形状（以下、単に「Ｃ字形状」と称す。）を呈する接続導体１５として一体化して形成され、外部端子電極１３Ｄの三面に対して電気的に接続されている。また、第１、第２接続導体１５Ａ、１５Ｂは、それぞれ面内導体１２Ａの線幅より広く形成されているため、面内導体１２Ａとの間で面内導体１２Ａの幅方向の位置ズレがあっても面内導体１２Ａと確実に接続され、面内導体１２Ａと外部端子電極１３Ｄとを確実に接続することができる。

本実施形態の多層配線基板１０Ａを作製する場合には第１に実施形態と同様に無収縮工法で作製することができる。即ち、本実施形態では図８の（ａ）、（ｂ）に示すように誘電体グリーンシート１１１Ａに積層型電子部品１３を搭載する前に、誘電体グリーンシート１１１Ａ、１１１’Ａに第１、第２接続導体１５Ａ、１５Ｂとなる部分を作製すること以外は、第１に実施形態と同一要領で多層配線基板１０Ａを作製する。つまり、積層型電子部品１３を配置する誘電体グリーンシート１１１Ａには、図８の（ａ）に示すように面内導体部１１２Ａを形成する際に第１接続導体部１１５Ａも同時にスクリーン印刷法で一体に形成する一方、この上に積層されるグリーンシート１１１’Ａの下面には第１接続導体部１１５Ａと対を成す第２接続導体部１１５Ｂをスクリーン印刷法で形成する。第２接続導体部１１５Ｂには面内導体部１１２Ａを含めても良い。また、積層型電子部品１３を内蔵しない誘電体グリーンシート１１１Ａには面内導体部１１２Ａ及びビア導体部１１２Ｂを形成する。

次いで、積層型電子部品１３を図８の（ａ）に示すように有機接着剤層を介して第１接続導体部１１５Ａ上に接合、固定した後、この誘電体グリーンシート１１１Ａに対して、図８の（ａ）に示すように面内導体１１２Ａ及び第２接続導体１１５Ｂが一体的に形成された誘電体グリーンシート１１１’Ａを位置合わせし、所定の圧力で仮圧着して、同図の（ｂ）に示すように上下の誘電体グリーンシート１１１Ａ、１１１’Ａ間の界面に積層型電子部品１３を内蔵させる。後は第１の実施形態と同様に多層配線基板１０Ａを作製する。

本実施形態によれば、多層配線基板１０Ａは、配線パターン１２として、上下の誘電体セラミック層１１Ａ、１１Ａの上方に延びる第１接続導体１５Ａと、第１接続導体１５Ａとは反対側（下方）に延びる第２接続導体１５Ｂを含み、積層型電子部品１３の外部端子電極１３Ｄが第１接続導体１５Ａ及び第２接続導体１５Ｂによって略Ｃ字形状に形成された接続導体１５に接続されているため、多層配線基板１０Ａの作製時に誘電体グリーンシートを積層する時の位置ズレや焼成時の収縮による面内導体１２Ａと外部端子電極１３Ｄ間の断線を確実に防止することができ、積層型電子部品１３と多層配線基板１１の配線パターン１２との接続構造の信頼性を高めることができる。また、本実施形態においても第１の実施形態と同様の積層型電子部品１３を内蔵しているため、本実施形態に固有の作用効果を奏する他、第１の実施形態と同様の作用効果を期することができる。

第３の実施形態
本実施形態の多層配線基板は、その誘電体セラミック層と積層型電子部品との密着を防止する構造を有すること以外は第２の実施形態と同様に構成されているため、図９、図１０を参照しながら第２の実施形態と同一または相当部分には同一符号を附して、本実施形態の構造上の特徴部分についてのみ説明する。

本実施形態では積層型電子部品１３は、図９に示すように、上下の誘電体セラミック層１１Ａ、１１Ａの界面に配置され、その外部端子電極１３Ｄが上下のセラミック層１１Ａ、１１Ａの界面に形成された面内導体１２Ａに接続されている。面内導体１２Ａと外部端子電極１３Ｄとは、第２の実施形態と同様に接続導体１５の第１、第２接続導体１５Ａ、１５Ｂを介して接続されている。積層型電子部品１３の外部端子電極１３Ｄ以外の部分、即ちセラミック素体部分と誘電体セラミック層１１Ａとの間には空隙Ｖが形成され、セラミック素体部分が誘電体セラミック層１１Ａから離間している。この空隙Ｖは、焼成時に積層型電子部品１３の熱膨張係数と誘電体セラミック層１１Ａの熱膨張係数との差に起因する積層型電子部品１３のクラック等の損傷を防止すると共に、空隙Ｖを介してセラミック素体部分と誘電体セラミック層１１Ａ間の材料成分の相互拡散を防止する機能を有している。

空隙Ｖを設けるためには、積層型電子部品１３を誘電体セラミック層１１Ａ、１１Ａ間に内蔵させる時に、積層型電子部品１３の外部端子電極部１３Ｄ以外のセラミック素体部部分の全周面に熱分解性の樹脂からなる樹脂ペーストを密着防止材として塗布して、例えば厚み１〜３０μｍのペースト層を形成する。次いで、この積層型電子部品１３を第２の実施形態と同様に上下の誘電体グリーンシート間に配置し、無収縮工法で焼成して多層配線基板を作製すると、熱分解性樹脂が熱分解し、あるいは燃焼にて消滅し、図９に示すように積層型電子部品１３のセラミック素体部分の周囲に空隙Ｖが形成される。燃焼性の樹脂としては、例えばブチラール系樹脂を用いることができ、分解性の樹脂としては、例えばアクリル系樹脂を用いることができる。尚、密着防止材は、セラミック素体の全周面に形成されていることが好ましいが、その少なくとも一部に形成されていれば良い。特に、大きな圧力が加わる上下の面に形成されていることが好ましい。樹脂ペースト中には、空隙Ｖの形成を妨げない程度に低温焼結セラミック材料が含まれていても良い。この場合、低温焼結セラミック材料を含んだ樹脂ペーストを設けた部分は、誘電体セラミック層１１Ａに比べてポーラスな状態になる。

本実施形態によれば、積層型電子部品１３のセラミック素体部分と誘電体グリーンシートの間に空隙Ｖができ、積層型電子部品１３のセラミック素体部分と誘電体セラミック層１１Ａとの間に材料成分の相互拡散がなく、積層型電子部品１３の特性が低下することがなく、また、焼成後の降温時には積層型電子部品１３が面内導体１２Ａを介して収縮するため、積層型電子部品１３に無理な引っ張り力が作用せず、積層型電子部品１３にクラックを生じたり、積層型電子部品１３が損傷することもない。

密着防止材としては、熱分解性の樹脂に代えて、難焼結性粉末を主成分とし、有機バインダを副成分とする粉末ペーストを用いて、図９に示す場合と同様に積層型電子部品１３のセラミック素体部分に塗布すると、焼成後には図１０に示すように積層型電子部品１３のセラミック素体部分の周囲にセラミック粉末層Ｃを残存する。セラミック粉末層Ｃとしては、誘電体セラミック層１１Ａの焼成温度では焼結しないセラミック材料が好ましい。このようなセラミック粉末材料としては、前述した難焼結性セラミック粉末等が好ましく用いられる。この場合にも、積層型電子部品１３は、焼成後の降温時に膨張状態から収縮する際に誘電体セラミック層１１Ａに拘束されることがなくセラミック粉体層Ｃに沿って収縮することができ、延いては積層型電子部品１３にクラックが発生したり、積層型電子部品１３が破損することもない。

以下、具体的な実施例について説明する。

実施例１
本実施例では図２に示す積層型電子部品として積層セラミックコンデンサを作製し、この積層セラミックコンデンサを内蔵させた多層配線基板を作製し、この多層配線基板の基板表面の凹凸を測定すると共に、内蔵された積層セラミックコンデンサの絶縁抵抗を測定して特性が低下しているか否かを調べた。

ドクターブレード法等を用いて積層セラミックコンデンサに用いられる誘電体グリーンシートを所定枚数作製した後、スクリーン印刷法等を用いて例えばＰｄを主成分とする導電性ペーストを誘電体グリーンシートに印刷してサイドマージン部の無い内部電極部を誘電体グリーンシート上に形成した。

次いで、内部電極部の接続面側のマージンが互い違いになるように誘電体グリーンシートを順次積層した後、最上層に内部電極部の無い誘電体グリーンシートを積層した後、これらを所定の圧力で圧着して未焼成の積層体を作製する。

未焼成の積層体を所定の寸法にカットした後、所定の温度で焼成して積層セラミックコンデンサの素体となる積層体を得た。この素体の両端面に外部端子電極として例えばＡｇを主成分とする導電性ペーストを塗布し、焼き付けて積層セラミックコンデンサを得た。

従来の積層セラミックコンデンサのサイズが０．６ｍｍ×０．３ｍｍ×０．３ｍｍで容量が１００ｐＦの場合には、内部電極のサイズは０．５５ｍｍ×０．２ｍｍであるが、本実施例の場合には内部電極のサイズを０．５５ｍｍ×０．３ｍｍにして、積層セラミックコンデンサの長さと幅を同一サイズにした。このように本実施例では内部電極の幅を従来のものより０．１ｍｍ大きくすることができ、面積が増えた分、内部電極の積層数を減らすことができ、本実施例では積層数を２／３に減らすことができた。また、上下のマージン部は０．０５ｍｍずつあったものを０．０１ｍｍに減らした。積層数の減少により、内部電極間の厚みが０．１３ｍｍになり、上下のマージン部の厚みが０．０２ｍｍとなり、全体の厚みが０．１５ｍｍになって、従来の１／２になった。

次いで、積層セラミックコンデンサを内蔵する多層配線基板を作製した。誘電体セラミック層の材料として低温焼結セラミック材料（Ａｌ_２Ｏ_３をフィラーとし、ホウ珪酸ガラスを焼結助剤とする）を用いて複数の誘電体グリーンシートを作製した。所定の誘電体グリーンシートにビアホールを形成し、このビアホール内にＡｇを主成分とする導電性ペーストを用いてビアホール導体部及び面内導体部を形成した。そして、誘電体グリーンシート上にスプレーにより有機系接着剤を塗布した後、マウンターを用いて積層セラミックコンデンサを面内導体に合わせて搭載し、積層セラミックコンデンサを誘電体グリーンシート上に固定した。誘電体グリーンシートは、焼成後の誘電体セラミック層の厚みが５０μｍで２１０ｍｍ□の大きさになるようにした。

本実施例ではこの誘電体グリーンシートを１０枚積層して積層体を形成した。この際、積層セラミックコンデンサは、全て基板表面から２５０μｍ下の層に位置すると共に、その外部端子電極が面内導体及びビアホール導体を介して基板表面の端子電極に接続されるように積層体内に配置し、端子電極を介して積層セラミックコンデンサの特性を測定できるようにした。次いで、未焼成の積層体の上下両面にＡｌ_２Ｏ_３からなるシートを拘束層として積層し、これを所定の圧力で仮圧着した。この時の圧力は１０ＭＰａ以上が好ましい。この圧力が１０ＭＰａ未満では上下の誘電体グリーンシート間の圧着が不十分で層間剥離を生じることがある。

更に、仮圧着後の積層体を所定の圧力で本圧着して圧着体を作製した。この圧力は２０８ＭＰａ以上、２５０ＭＰａ以下が好ましい。２０ＭＰａ未満では圧着が不十分で、焼成時に層剥離を生じる虞があり、また、２５０ＭＰａを超えると積層セラミックコンデンサの破損や配線パターンの断線を生じることがある。次いで、この圧着体を空気雰囲気中、８７０℃ので焼成した後、未焼成の拘束層を除去して厚さが０．５ｍｍの多層配線基板を得た。

次いで、多層配線基板の表面の凹凸を測定すると共に、信頼性試験（７５℃、相対湿度９５％、２５Ｖの直流電圧を印加）を行った。また、比較例１として０．６ｍｍ×０．３ｍｍサイズの積層セラミックコンデンサを本実施例と同一条件で内蔵させた多層配線基板を作製した。そして、比較例１の多層配線基板について、その基板表面の凹凸を測定すると共に、本実施例と同一の条件で信頼性試験を行った。また、比較例２として本実施例で作製した積層セラミックコンデンサをそのまま用いて、本実施例と同一の条件で信頼性試験を行った。そして、これらの測定結果を表１、表２に示した。尚、基板表面の凹凸は、積層セラミックコンデンサを埋め込んだ真上で測定した。

表１に示す結果によれば、積層セラミックコンデンサの厚みが比較例１の場合の１／２の厚さになっているため、比較例１の場合よりも格段に凹凸が小さく、平坦化していることが判った。また、表２に示す結果によれば、本実施例の積層セラミックコンデンサは、単独では絶縁抵抗が時間の経過に連れて漸減しているが、本実施例では多層配線基板に内蔵されていることによって絶縁抵抗が長時間に渡って安定しており、信頼性の高いことが判った。また、本実施例の多層配線基板の製造工程では、内部電極にサイドマージン部が無いため、内部電極の印刷ズレ、カットズレ及び積みズレの影響を排除でき、加工性に優れていることが判った。

実施例２
本実施例では積層セラミックコンデンサの上下のマージン部を無くした、つまり最上層の内部電極と最下層の内部電極が露出した積層セラミックコンデンサを作製し、実施例１と同一要領で、この積層セラミックコンデンサを内蔵した多層配線基板を作製した。その結果、実施例１に比べ、更に０．０２ｍｍ低背化することができた。

尚、本発明は、上記各実施形態に何等制限されるものではなく、本発明の趣旨に反しない限り、本発明に含まれる。

本発明は、電子機器などに使用される積層型電子部品を内蔵した多層配線基板に利用することができる。

（ａ）〜（ｃ）はそれぞれ本発明の多層配線基板の一実施形態を示す図で、（ａ）はその全体を示す断面図、（ｂ）は（ａ）の要部を拡大して示す断面図、（ｃ）は（ｂ）の平面図である。 （ａ）、（ｂ）はそれぞれ図１に示す積層型電子部品を取り出して示す図で、（ａ）はその斜視図、（ｂ）はその要部を示す平面図である。 （ａ）は図１に示す他の種類の積層型電子部品の要部を示す平面図、（ｂ）は（ａ）に示す積層型電子部品の従来品の要部を示す平面図である。 図２に示す積層型電子部品を製造する工程を示す斜視図である。 （ａ）〜（ｃ）はそれぞれ図１に示す多層配線基板の製造工程の要部を示す工程図で、（ａ）は誘電体グリーンシートを示す断面図、（ｂ）は（ａ）に示す誘電体グリーンシートに積層型電子部品を載置する状態を示す断面図、（ｃ）は（ｂ）に示す誘電体グリーンシートと他の誘電体グリーンシートを積層する状態を示す断面図である。 （ａ）〜（ｃ）はそれぞれ図５に示す製造工程に続く工程図で、（ａ）は焼成前の圧着体を示す断面図、（ｂ）は焼成後の多層配線基板を示す断面図、（ｃ）は（ｂ）に示す多層配線基板に積層型電子部品を搭載した状態を示す断面図である。 （ａ）〜（ｃ）はそれぞれ本発明の多層配線基板の他の実施形態を示す図で、（ａ）はその全体を示す断面図、（ｂ）は（ａ）の要部を拡大して示す断面図、（ｃ）は（ｂ）を更に拡大して示す要部断面図である。 （ａ）、（ｂ）はそれぞれ図７に示す多層配線基板の製造工程の要部を示す工程図で、（ａ）は積層型電子部品を内蔵させる直前の状態を示す断面図、（ｂ）は積層型電子部品を内蔵した状態を示す断面図である。 本発明の多層配線基板の更に他の実施形態の要部を示す断面図である。 本発明の多層配線基板の更に他の実施形態の要部を示す断面図である。 （ａ）、（ｂ）はそれぞれ従来の積層型電子部品の一例である積層セラミックコンデンサを示す図で、（ａ）はその断面図、（ｂ）は（ａ）に示すセラミック層と内部電極の関係を示す平面図である。

符号の説明

１０、１０Ａ、１０Ｂ 多層配線基板
１１ 積層体（素体）
１１Ａ 誘電体セラミック層（誘電体層）
１２ 配線パターン
１２Ａ 面内導体
１２Ｂ ビアホール導体
１３ 積層型電子部品
１３Ａ 誘電体セラミック層（誘電体層）
１３Ｂ 積層体（素体）
１３Ｃ 内部電極
１３Ｄ 外部電極
１５Ａ 第１接続導体
１５Ｂ 第２接続導体
Ｖ 空隙
Ｃ セラミック粉末

Claims (11)

1. 積層型電子部品を内蔵した多層配線基板であって、
   上記積層型電子部品は、
   複数の誘電体層が積層された積層体からなる素体と、
   上記誘電体層の間に介在する内部電極と、上記内部電極に接続するように上記素体の少なくとも一つの側面に設けられた外部端子電極と、
   を有し、
   上記内部電極は、上記素体の他の側面との間に実質的にマージンが無いように形成されており、
   また、上記多層配線基板は、
   複数の誘電体層が積層された積層体からなる素体と、
   上記積層体の内部に設けられた所定の配線パターンと、
   を有し、
   上記積層型電子部品の上記外部端子電極は、上記多層配線基板の上記配線パターンに接続されており、且つ、上記積層型電子部品の上記素体の他方の側面は、上記多層配線基板の誘電体層と対向している
   ことを特徴とする多層配線基板。
2. 上記積層型電子部品は、複数層に渡って形成されたコンデンサパターンを上記内部電極として備えたコンデンサ内蔵部品であることを特徴とする請求項１に記載の多層配線基板。
3. 上記積層型電子部品は、上記内部電極としてコイルパターンを備えたインダクタ内蔵電子部品であることを特徴とする請求項１に記載の積多層配線基板。
4. 上記多層配線基板の上記配線パターンはビアホール導体を含み、上記積層型電子部品の上記外部端子電極は上記ビアホール導体に接続されており、接続状態にて、上記ビアホール導体には段部が形成されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の多層配線基板。
5. 上記多層配線基板は、上記配線パターンとして、上記誘電体層の積層方向に延びる第１接続導体と、上記第１接続導体とは反対側に延びる第２接続導体とを含み、
   上記積層型電子部品の上記外部端子電極は、上記第１接続導体及び上記第２接続導体にそれぞれ接続されていること特徴とする請求項１〜請求項３のいずれか１項に記載の多層配線基板。
6. 上記積層型電子部品の上記他の側面と上記多層配線基板の上記誘電体層との間には空隙が介在していること特徴とする請求項１〜請求項５のいずれか１項に記載の多層配線基板。
7. 上記積層型電子部品の上記他の側面と上記多層配線基板の上記誘電体層との間にはセラミック粉末が介在していること特徴とする請求項１〜請求項５のいずれか１項に記載の多層配線基板。
8. 上記積層型電子部品は、複数の誘電体セラミック層を積層してなる積層体を素体とする積層型セラミック電子部品であること特徴とする請求項１〜請求項７のいずれか１項に記載の多層配線基板。
9. 上記多層配線基板は、複数の誘電体セラミック層を積層してなる積層体を素体とするセラミック多層基板であること特徴とする請求項１〜請求項８のいずれか１項に記載の多層配線基板。
10. 上記誘電体セラミック層は、低温焼結セラミック層であること特徴とする請求項９に記載の多層配線基板。
11. 複数の誘電体層が積層された積層体からなる素体と、
    上記誘電体層の間に介在する内部電極と、
    上記内部電極と接続するように上記素体の少なくとも一つの側面に設けられた外部端子電極と、
    を有し、
    上記素体の他の側面と上記内部電極との間には実質的にマージンが無い
    こと特徴とする積層型電子部品。

Images