JP4826036B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4826036B2 JP4826036B2 JP2001215185A JP2001215185A JP4826036B2 JP 4826036 B2 JP4826036 B2 JP 4826036B2 JP 2001215185 A JP2001215185 A JP 2001215185A JP 2001215185 A JP2001215185 A JP 2001215185A JP 4826036 B2 JP4826036 B2 JP 4826036B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- insulating film
- layer
- epitaxial
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、詳しくは、トレンチ(ゲートトレンチ)内にゲート絶縁膜を介してゲート電極を配置したトレンチゲート型半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
トレンチMOS、トレンチIGBTといったトレンチゲート型の半導体装置は、シリコン基板をドライエッチングすることによりトレンチを形成した後、トレンチ内にゲート絶縁膜を形成するとともにその内方にゲート電極を配置することによって得ている。しかし、このように得られるトレンチゲートはトレンチ底部のゲート絶縁膜がトレンチ側面のゲート絶縁膜に比べて薄膜化するために、ゲート耐圧不良や信頼性低下を引き起こすことが知られている。この問題点に対して、例えば特開平7−263692号公報においては図9(a)に示すように、シリコン基板100の上にマスク材101を配置し、図9(b)に示すようにマスク開口部101aからドライエッチングを行ってトレンチを形成し、さらに、トレンチ内部に犠牲酸化膜の形成及び除去を行うと図9(c)に示すようにトレンチ102の底部の形状が丸くなる。引き続き、図9(d)に示すようにゲート酸化膜103を形成し、図9(e)に示すようにゲート電極104を埋め込む。このようにしてゲート酸化膜の薄膜化対策を行っている。
【0003】
あるいは、特許第2917922号公報においては、図10(a)に示すように、基板110に対しトレンチ111を形成し、トレンチ111の底部にイオン注入を行った後に、図10(b)に示すように、トレンチ111内にゲート酸化膜112およびゲート電極113を配置する。このようにすることにより、トレンチ底部に高濃度層114を形成して増殖酸化によるゲート酸化膜112の厚膜化を図っている。
【0004】
しかしながら、いずれの技術を用いたとしても十分に厚膜化できないという問題があった。また、ドライエッチングによりトレンチを形成しているため、トレンチ側壁には結晶欠陥が発生し、ゲート酸化膜の膜質劣化や移動度の低下といった問題も挙げられる。
【0005】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、新規な手法により信頼性向上を図ることができるようにすることにある。
【0006】
【課題を解決するための手段】
請求項1,2に記載の半導体装置の製造方法によれば、基板に対しトレンチを掘り込むという手法を用いずに、単結晶半導体基板の上面における絶縁膜の開口部から選択エピタキシャル成長させてエピタキシャル層に囲まれたゲートトレンチを形成することにより、信頼性向上を図ることができる。
【0007】
特に、請求項1に記載の半導体装置の製造方法によれば、例えばドリフトN層に引き続きP層を選択エピタキシャル成長させる場合(導電型の異なる層を選択エピタキシャル成長させる場合)、トレンチ側面にも形成されるP層を除去することができる。
【0008】
また特に、請求項2に記載の半導体装置の製造方法によれば、例えば、ドリフトN層に引き続きP層を選択エピタキシャル成長させる場合、トレンチ側面へのエピタキシャル成長を抑制することもできる。また、トレンチゲートの高アスペクト化が可能となる。
【0009】
請求項3に記載の半導体装置の製造方法によれば、トレンチゲートの高アスペクト化が可能となる。
請求項4に記載の半導体装置の製造方法によれば、トレンチ側面に形成されているマスク膜を除去してゲート絶縁膜を形成する際、選択成長用絶縁膜マスク(トレンチ底部の絶縁膜)を残すことができる。
【0010】
請求項5に記載の半導体装置の製造方法によれば、1回の成膜工程で、例えばドリフトN層、チャネルP層を形成することが可能となる。
【0011】
請求項6に記載の半導体装置の製造方法によれば、例えば、ドリフト層の濃度を一定ではなく、濃度勾配をつけることができる。
請求項7に記載の半導体装置の製造方法によれば、トレンチ開口部のゲート絶縁膜の薄膜化を抑制することが可能となる。
【0012】
請求項9に記載の半導体装置の製造方法によれば、トレンチゲートの耐圧向上や移動度の向上を図ることが可能となる。
請求項11に記載の半導体装置の製造方法によれば、トレンチ底部のゲート絶縁膜を側面よりも厚くすることによりゲート耐圧および信頼性を向上することが可能となる。
【0013】
【発明の実施の形態】
(第1の比較例)
以下、この発明を具体化した実施の形態を説明するに先立ち、第1の比較例を図面に従って説明する。
【0014】
本比較例においては、図2(c)に示すように、トレンチゲート型MOSFETに適用しており、同図において符号Aで示す箇所がゲートトレンチであり、このゲートトレンチの内壁にゲート絶縁膜3,6が形成されるとともにその内方にポリシリコンゲート電極9が配置されている。
【0015】
以下にトレンチゲート型MOSFETの製造方法を説明する。
まず、図1(a)に示すように、N+単結晶シリコン基板1の上にN-エピタキシャル層2を形成する。本例では、このN+単結晶シリコン基板1とN-エピタキシャル層2により単結晶半導体基板が構成されている。そして、N-エピタキシャル層2の上面にシリコン酸化膜(絶縁膜)3を全面に形成する。さらに、図1(b)に示すように、シリコン酸化膜3の所定領域を除去してパターニングする。このパターンにおいてゲートトレンチとなる部位(図2(c)でのA部)にはシリコン酸化膜3があり、ゲートトレンチの周辺部となる箇所は開口部3aとなっている。
【0016】
引き続き、図1(c)に示すように、基板1,2の上面におけるシリコン酸化膜3の開口部3aから選択エピタキシャル成長させてゲートトレンチ形成領域の周囲にN-エピタキシャル層(拡散層)4を形成する。このN-エピタキシャル層4はMOSトランジスタにおけるドリフト層として機能する。さらに、図1(d)に示すように、選択エピタキシャル成長を行ってN-エピタキシャル層4の上にP型エピタキシャル層(拡散層)5を形成する。このP型エピタキシャル層5はMOSトランジスタにおけるチャネル層として機能する。
【0017】
その後、図2(a)に示すように、基板1,2上におけるエピタキシャル層4,5に囲まれたゲートトレンチ内でのエピタキシャル層4,5の少なくとも側面にゲート絶縁膜としてのシリコン酸化膜6を形成する。この際、選択エピタキシャル層4,5の側面に形成するシリコン酸化膜6の膜厚t2を、基板1,2の上面にパターニングしたシリコン酸化膜3の膜厚t1よりも薄く形成する(t2<t1)。つまり、トレンチ底部のマスク用絶縁膜3の膜厚t1がゲート絶縁膜6の膜厚t2よりも厚くなるようにする。
【0018】
そして、図2(b)に示すように、ゲートトレンチ内(基板1,2上でのエピタキシャル層4,5に囲まれた領域)にゲート電極材料膜としてのポリシリコン膜9を形成してトレンチ内を同膜9で埋め込む。これによりゲートトレンチ内にゲート電極が配置される。また、P型エピタキシャル層5の表層部にN型ソース領域7,8を形成する。
【0019】
引き続き、図2(c)に示すように、基板1,2の上に層間絶縁膜(シリコン酸化膜)10を形成するとともに層間絶縁膜10にコンタクトホール12を形成する。そして、層間絶縁膜10の上にソース電極となる金属膜11を形成する。この金属膜11はコンタクトホール12を通してN型ソース領域7,8及びP型エピタキシャル層5に接している。また、シリコン基板1の裏面にドレイン電極となる金属膜13を形成する。その結果、トレンチゲート型MOSFETが得られる。
【0020】
以上のごとく、基板に対しトレンチを掘り込むという手法を用いずに(トレンチエッチング工程なしに)、基板1,2の上面における絶縁膜3の開口部3aから選択エピタキシャル成長させてエピタキシャル層4,5に囲まれたゲートトレンチを形成することにより、ゲートトレンチ型半導体装置を得ることができる。その結果、トレンチ側面にはトレンチエッチング(ドライエッチング)によるダメージが生じない。また、選択エピタキシャル成長時にマスクとして用いた絶縁膜3をゲートトレンチにおける底部ゲート絶縁膜(底部酸化膜)とすることができるので、トレンチ底部のゲート絶縁膜(3)を厚くできる。さらに、チャネルP層5の形成方法として、エピタキシャル層(ドリフトN層)4の形成後に、連続して選択エピタキシャル成長を行うことによりP層5を形成することができる。
【0021】
この結果、従来工程に比較してゲート耐圧や信頼性の点で有利なトレンチゲート型半導体装置が得られる。
なお、P層5はP型エピタキシャル層ではなく、Nエピ層4の表層部へのイオン注入および熱拡散により形成してもよい。これは、以後に述べる他の実施形態および比較例においても同様である。
【0022】
また、単結晶半導体基板1,2の上面に対し垂直な方向において任意の導電型の半導体層4,5を選択エピタキシャル成長にて形成することにより、1回の成膜工程で、ドリフトN層とチャネルP層を形成することができる。
【0023】
さらに、図2(a)に示したように、単結晶半導体基板1,2の上面に配置する絶縁膜3の膜厚t1が、エピタキシャル層4,5の側面に形成するゲート絶縁膜6の膜厚t2よりも厚くなるようにした。よって、トレンチ底部のゲート絶縁膜を側面よりも厚くすることによりゲート耐圧を向上させることができる。この手法は他の実施形態および比較例に用いれば同様の効果を奏する。
【0024】
一方、単結晶半導体基板1,2の上面に対し垂直な方向において任意の濃度勾配をもつように選択エピタキシャル成長させてもよい。具体的には、例えば、ドリフト層4の濃度を一定ではなく、濃度勾配をつけることができる。
【0025】
また、図2(a)のゲート絶縁膜6を形成する前の図1(d)の状態から、選択エピタキシャル成長によるエピタキシャル層4,5の上面角部(図中のα部)を丸めるようにしてもよい。これにより、トレンチ開口部のゲート絶縁膜6の薄膜化を抑制することが可能となる。具体的には、エピタキシャル層4,5の上面角部αを丸める工程は、CDE、フッ硝酸による等方性エッチングまたは犠牲酸化(詳しくは犠牲酸化膜の形成および除去)あるいは水素アニールを用いる。この丸め工程は他の実施形態および比較例において実施してもよい。
【0026】
さらに、ゲート絶縁膜6を形成する前の図1(d)の状態から、選択エピタキシャル成長によるエピタキシャル層4,5の側面(図中のβ面)を平坦化するようにしてもよい。これにより、トレンチゲートの耐圧向上や移動度の向上を図ることが可能となる。具体的には、エピタキシャル層4,5の側面βを平坦化する工程は、CDE、フッ硝酸による等方性エッチングまたは犠牲酸化(詳しくは犠牲酸化膜の形成および除去)あるいは水素アニールを用いる。この平坦化工程は他の実施形態および比較例において実施してもよい。(第1の実施の形態)
次に、第1の実施の形態を、第1の比較例との相違点を中心に説明する。
【0027】
第1の比較例において、連続エピタキシャル成長によりドリフトN層4に引き続きチャネルP層5を形成する場合、エピタキシャル層4の上面だけでなく側面にも形成される場合がある。そこで、本実施形態においては以下のような製造方法を採用している。
【0028】
図3(a)に示すように、絶縁膜3の開口部3aから選択エピタキシャル成長させて図3(c)に示すようにエピタキシャル層14,15を形成する工程において次のようにする。
【0029】
図3(a)に示すように、1回目の選択エピタキシャル成長により第1のエピタキシャル層(N-層)14を形成し、引き続き、図3(b)に示すように、2回目の選択エピタキシャル成長により第2のエピタキシャル層(P層)15を形成する。その後、第2のエピタキシャル層15の表面を所定量除去して、図3(c)に示すように、第1のエピタキシャル層14の側面を露出させる。具体的には、第2のエピタキシャル層15の側面から第1のエピタキシャル層14の側面が露出するまでエッチングする。エッチングにはCDE等の等方性エッチングを用いる。なお、等方性エッチングの代わりに犠牲酸化(詳しくは犠牲酸化膜の形成および除去)を用いてもよい。
【0030】
このようにして、トレンチ上面の膜厚がトレンチ側面の膜厚よりも厚くなる場合には、P層15を形成した後に、CDE等の等方性エッチング(または犠牲酸化)による除去を用いることによって、トレンチ側面にN−層14を露出することができる。つまり、ドリフトN層14に引き続きP層15を選択エピタキシャル成長させる場合(導電型の異なる層を選択エピタキシャル成長させる場合)、トレンチ側面にも形成されるP層15を除去することができる。
(第2の実施の形態)
次に、第2の実施の形態を、第1の比較例との相違点を中心に説明する。
【0031】
まず、図4(a)に示すように、単結晶シリコン基板(単結晶半導体基板)21,22の上面に、パターニングした絶縁膜23を配置した後、基板21,22の上面における絶縁膜23の開口部23aから選択エピタキシャル成長させてゲートトレンチ形成領域の周囲に第1のエピタキシャル層(N-層)24を形成する。そして、図4(b)に示すように、第1のエピタキシャル層24の表面をマスク膜としてのシリコン酸化膜25で覆う。さらに、図4(c)に示すように、マスク膜(シリコン酸化膜)25に対し異方性エッチングを行って第1のエピタキシャル層24の上面を露出させる。そして、第1のエピタキシャル層24の上面から引き続き選択エピタキシャル成長させて第2のエピタキシャル層(P層)26を形成する。次に、第1のエピタキシャル層24の側面のマスク膜25を除去する。その結果、図4(d)に示すようになる。
【0032】
その後は、第1の比較例と同様に、基板21,22上における第1及び第2のエピタキシャル層24,26に囲まれたゲートトレンチ内でのエピタキシャル層24,26の少なくとも側面にゲート絶縁膜を形成する。さらに、ゲートトレンチ内(基板21,22上での第1及び第2のエピタキシャル層24,26に囲まれた領域)にゲート電極材料膜を形成してトレンチ内を同膜で埋め込む。
【0033】
このようにして、ドリフトN層24上にチャネルP層26を形成する場合、側面に保護膜25を形成することにより、エピタキシャル層24の上面のみにP層26を形成することができる。つまり、ドリフトN層24に引き続きP層26を選択エピタキシャル成長させる場合、トレンチ側面へのエピ成長を抑制することができる。また、トレンチゲートの高アスペクト化が可能となる。
(第3の実施の形態)
次に、第3の実施の形態を、第2の実施の形態との相違点を中心に説明する。
【0034】
第1の比較例において、選択エピタキシャル成長により高アスペクトトレンチゲートを形成する場合、トレンチ横方向の成長を抑制する必要がある。本実施形態においては、トレンチゲートの高アスペクト化を実現すべく以下のような工夫をしている。
【0035】
まず、図5(a)に示すように、基板21,22の上面に、パターニングした絶縁膜23を配置した後、基板21,22の上面における絶縁膜23の開口部23aから選択エピタキシャル成長させて第1のエピタキシャル層(N-層)24aを形成する。そして、図5(b)に示すように、ステップ1として、エピタキシャル層24aの表面にマスク膜としてのシリコン酸化膜25aを形成し、図5(c)に示すように、ステップ2として、シリコン酸化膜25aに対する異方性エッチングによりエピタキシャル層24aの上面を露出させる。さらに、図5(d)に示すように、ステップ3として、エピタキシャル層24aの上面からの選択エピタキシャル成長によりエピタキシャル層(N-層)24bを形成する。
【0036】
このステップ1〜3からなる一連の工程を図6のように複数回繰り返してエピタキシャル層24a,24b,26を積層する。
つまり、図6(a)に示すように、エピタキシャル層24bの表面にマスク膜としてのシリコン酸化膜25bを形成し、シリコン酸化膜25bに対し異方性エッチングによりエピタキシャル層24bの上面を露出させる。さらに、図6(b)に示すように、エピタキシャル層24bの上面からの選択エピタキシャル成長によりエピタキシャル層(P層)26を形成する。その後、エピ層24a,24bの側面の酸化膜25a,25bを除去する。このとき、全ての選択エピタキシャル成長工程を行った後において、選択エピタキシャル成長によるエピタキシャル層24a,24bの側面に形成したマスク膜25a,25bの膜厚t11,t12よりも、単結晶半導体基板21,22の上面に形成した絶縁膜23の膜厚t13を厚くした状態で、エピタキシャル層24a,24bの側面のマスク膜25a,25bを等方性エッチングにより除去する。
【0037】
そして、図6(c)に示すように、エピ層24a,24b,26の側面にゲート絶縁膜(ゲート酸化膜)27を形成する。
このようにして、トレンチ側面に例えば酸化膜25a,25bを形成し保護膜とすることで、トレンチ側面成長を抑制し、また、トレンチ側面の保護膜25a,25bの膜厚t11,t12を選択成長用酸化膜23の膜厚t13より薄くすることで、ゲート酸化前に側面保護膜25a,25bを除去する際、選択成長用マスク(トレンチ底部の酸化膜)23を残すことができる。
(第2の比較例)
次に、第2の比較例を、第1の比較例との相違点を中心に説明する。
【0038】
第3の実施の形態と同様に、選択エピタキシャル成長により高アスペクトトレンチゲートを形成する場合、トレンチ横方向の成長を抑制する必要がある。本比較例においては、このことを考慮している。
【0039】
まず、図7(a)に示すように、単結晶シリコン基板(単結晶半導体基板)31,32の上面に絶縁膜としてのシリコン酸化膜33を全面に形成した後、図7(b)に示すように、所望の領域をエッチング除去して酸化膜33をパターニングする。
【0040】
そして、図7(c)に示すように、基板31,32の上面から選択エピタキシャル成長を行い、絶縁膜33の開口部33aでのゲートトレンチ形成領域の周囲にN-エピタキシャル層(単結晶シリコン層)34を形成すると同時に絶縁膜33上に多結晶半導体層(多結晶シリコン層)35を形成する。さらに、図7(d)に示すように、連続してエピタキシャル成長を行ってN-エピタキシャル層34の上にP型エピタキシャル層(単結晶シリコン層)36を形成すると同時に絶縁膜33上に多結晶半導体層35を連続して形成する。
【0041】
引き続き、絶縁膜33上に形成した多結晶半導体層35を除去すると、図8(a)に示すようになる。この多結晶半導体層(多結晶シリコン層)35を除去(エッチング)するにはフッ硝酸(HF+HNO3)をエッチング液として用いればよい。そして、図8(b)に示すように、基板31,32上におけるエピタキシャル層34,36に囲まれたゲートトレンチ内でのエピタキシャル層34,36の少なくとも側面にゲート絶縁膜としてのシリコン酸化膜37を形成する。
【0042】
さらに、図8(c)に示すように、ソース領域39,40を形成した後、ゲートトレンチ内(基板31,32上でのエピタキシャル層34,36に囲まれた領域)にゲート電極材料膜38を形成してトレンチ内を同膜38で埋め込む。これによりゲートトレンチ内にゲート電極が配置される。
【0043】
このように、選択エピタキシャル成長では成長条件によって絶縁膜マスク33上に多結晶シリコンが析出することが知られており、本比較例では、マスク開口部33aでは単結晶シリコン34,36を成長させるとともにマスク33上では多結晶シリコン35を形成し、その後、多結晶シリコン35のみエッチングすることによってエピタキシャル層34,36を残し、その後にゲート絶縁膜37を形成する。その結果、トレンチゲートの高アスペクト化を図ることが可能となる。
【図面の簡単な説明】
【図1】第1の比較例における製造工程を説明するための断面図。
【図2】第1の比較例における製造工程を説明するための断面図。
【図3】第1の実施の形態における製造工程を説明するための断面図。
【図4】第2の実施の形態における製造工程を説明するための断面図。
【図5】第3の実施の形態における製造工程を説明するための断面図。
【図6】第3の実施の形態における製造工程を説明するための断面図。
【図7】第2の比較例における製造工程を説明するための断面図。
【図8】第2の比較例における製造工程を説明するための断面図。
【図9】従来技術を説明するための断面図。
【図10】従来技術を説明するための断面図。
【符号の説明】
1…N+単結晶シリコン基板、2…N-エピタキシャル層、3…シリコン酸化膜(絶縁膜)、3a…開口部、4…N-エピタキシャル層、5…P型エピタキシャル層、6…ゲート酸化膜、9…ポリシリコン膜(ゲート電極材料膜)、14…N-エピタキシャル層、15…P型エピタキシャル層、21,22…単結晶半導体基板、23…シリコン酸化膜(絶縁膜)、23a…開口部、24…N-エピタキシャル層、25…シリコン酸化膜、26…P型エピタキシャル層、31,32…単結晶半導体基板、33…シリコン酸化膜(絶縁膜)、33a…開口部、34…N-エピタキシャル層、35…多結晶シリコン層、36…P型エピタキシャル層、37…ゲート酸化膜、38…ゲート電極材料膜。
Claims (11)
- 単結晶半導体基板(1,2)の上面に、パターニングした絶縁膜(3)を配置する工程と、
前記単結晶半導体基板(1,2)の上面における前記絶縁膜(3)の開口部(3a)から選択エピタキシャル成長させてゲートトレンチ形成領域の周囲にエピタキシャル層(4,5)を形成する工程と、
前記単結晶半導体基板(1,2)上における前記エピタキシャル層(4,5)に囲まれたゲートトレンチ内での前記エピタキシャル層(4,5)の少なくとも側面にゲート絶縁膜(6)を形成する工程と、
前記ゲートトレンチ内にゲート電極材料膜(9)を形成する工程と
を備え、
前記絶縁膜の開口部から選択エピタキシャル成長させてエピタキシャル層を形成する工程において、1回目の選択エピタキシャル成長により第1のエピタキシャル層(14)を形成し、引き続き、2回目の選択エピタキシャル成長により第2のエピタキシャル層(15)を形成し、その後に、第2のエピタキシャル層(15)の表面を等方性エッチングにより所定量除去して第1のエピタキシャル層(14)の側面を露出させる工程を含むことを特徴とする半導体装置の製造方法。 - 単結晶半導体基板(21,22)の上面に、パターニングした絶縁膜(23)を配置する工程と、
前記単結晶半導体基板(21,22)の上面における前記絶縁膜(23)の開口部(23a)から選択エピタキシャル成長させてゲートトレンチ形成領域の周囲に第1のエピタキシャル層(24)を形成する工程と、
前記第1のエピタキシャル層(24)の表面をマスク膜(25)で覆う工程と、
前記マスク膜(25)に対し異方性エッチングを行って前記第1のエピタキシャル層(24)の上面を露出させる工程と、
前記第1のエピタキシャル層(24)の上面から引き続き選択エピタキシャル成長させて第2のエピタキシャル層(26)を形成する工程と、
前記第1のエピタキシャル層(24)の側面のマスク膜(25)を等方性エッチングにより除去する工程と、
前記単結晶半導体基板(21,22)上における前記第1及び第2のエピタキシャル層(24,26)に囲まれたゲートトレンチ内での前記エピタキシャル層(24,26)の
少なくとも側面にゲート絶縁膜を形成する工程と、
前記ゲートトレンチ内にゲート電極材料膜を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - エピタキシャル層(24)の表面へのマスク膜(25)の形成、異方性エッチングによるエピタキシャル層(24)の上面の露出、エピタキシャル層(24)の上面からの選択エピタキシャル成長によるエピタキシャル層の形成、からなる一連の工程を複数回繰り返してエピタキシャル層(24a,24b,26)を積層したことを特徴とする請求項2に記載の半導体装置の製造方法。
- 全ての選択エピタキシャル成長工程を行った後において、選択エピタキシャル成長によるエピタキシャル層(24a,24b)の側面に形成したマスク膜(25a,25b)の膜厚(t11,t12)よりも、単結晶半導体基板(21,22)の上面に形成した絶縁膜(23)の膜厚(t13)を厚くした状態で、エピタキシャル層(24a,24b)の側面のマスク膜(25a,25b)を等方性エッチングにより除去するようにしたことを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 前記単結晶半導体基板(1,2)の上面に対し垂直な方向において任意の導電型の半導体層(4,5)を選択エピタキシャル成長にて形成するようにしたことを特徴とする請求項1〜4のいずれか1項に記載の半導体装置の製造方法。
- 前記単結晶半導体基板(1,2)の上面に対し垂直な方向において任意の濃度勾配をもつように選択エピタキシャル成長させるようにしたことを特徴とする請求項1〜5のいずれか1項に記載の半導体装置の製造方法。
- ゲート絶縁膜(6)を形成する前に、選択エピタキシャル成長によるエピタキシャル層(4,5)の上面角部(α)を丸めるようにしたことを特徴とする請求項1〜6のいずれか1項に記載の半導体装置の製造方法。
- 前記エピタキシャル層(4,5)の上面角部(α)を丸める工程は、CDE、フッ硝酸による等方性エッチングまたは犠牲酸化あるいは水素アニールであることを特徴とする請求項7に記載の半導体装置の製造方法。
- ゲート絶縁膜(6)を形成する前に、選択エピタキシャル成長によるエピタキシャル層(4,5)の側面(β)を平坦化するようにしたことを特徴とする請求項1〜8のいずれか1項に記載の半導体装置の製造方法。
- 前記エピタキシャル層(4,5)の側面(β)を平坦化する工程は、CDE、フッ硝酸による等方性エッチングまたは犠牲酸化あるいは水素アニールであることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記単結晶半導体基板(1,2)の上面に配置する絶縁膜(3)の膜厚(t1)が、前記エピタキシャル層(4,5)の側面に形成するゲート絶縁膜(6)の膜厚(t2)よりも厚くなるようにしたことを特徴とする請求項1〜10のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001215185A JP4826036B2 (ja) | 2001-07-16 | 2001-07-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001215185A JP4826036B2 (ja) | 2001-07-16 | 2001-07-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003031585A JP2003031585A (ja) | 2003-01-31 |
JP4826036B2 true JP4826036B2 (ja) | 2011-11-30 |
Family
ID=19049873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001215185A Expired - Fee Related JP4826036B2 (ja) | 2001-07-16 | 2001-07-16 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4826036B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10937700B2 (en) | 2016-11-09 | 2021-03-02 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9230810B2 (en) * | 2009-09-03 | 2016-01-05 | Vishay-Siliconix | System and method for substrate wafer back side and edge cross section seals |
JP2012156295A (ja) * | 2011-01-26 | 2012-08-16 | Sanken Electric Co Ltd | 半導体装置の製造方法、半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6373098B1 (en) * | 1999-05-25 | 2002-04-16 | Fairchild Semiconductor Corporation | Trench-gated device having trench walls formed by selective epitaxial growth and process for forming device |
JP2001102576A (ja) * | 1999-09-29 | 2001-04-13 | Sanyo Electric Co Ltd | 半導体装置 |
-
2001
- 2001-07-16 JP JP2001215185A patent/JP4826036B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10937700B2 (en) | 2016-11-09 | 2021-03-02 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
JP2003031585A (ja) | 2003-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6188104B1 (en) | Trench DMOS device having an amorphous silicon and polysilicon gate | |
US6489652B1 (en) | Trench DMOS device having a high breakdown resistance | |
KR0169275B1 (ko) | 소자분리영역용의 트렌치구조를 갖춘 반도체장치 | |
JP3217690B2 (ja) | 半導体装置の製造方法 | |
KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
US8022439B2 (en) | Semiconductor device comprising gate electrode surrounding entire circumference of channel region and method for manufacturing the same | |
JP4750342B2 (ja) | Mos−fetおよびその製造方法、並びに半導体装置 | |
US20020106892A1 (en) | Method for manufacturing semiconductor device | |
JP2003224262A (ja) | 垂直型トランジスタ及びその製造方法 | |
US6620691B2 (en) | Semiconductor trench device with enhanced gate oxide integrity structure | |
JPH07249769A (ja) | トレンチ構造を有する半導体装置およびその製造方法 | |
US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
JP2001203218A (ja) | 半導体デバイスのトレンチの集積度を増大する方法 | |
US7391077B2 (en) | Vertical type semiconductor device | |
JP2007088138A (ja) | 半導体装置の製造方法 | |
JP2006510216A (ja) | トレンチ・ゲート型半導体デバイスの製造方法 | |
CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
JP4826036B2 (ja) | 半導体装置の製造方法 | |
JP2010129820A (ja) | 半導体装置 | |
JP2004228342A (ja) | 半導体装置およびその製造方法 | |
JP2004363551A (ja) | 半導体装置の製造方法 | |
KR100512173B1 (ko) | 반도체 기판의 형성 방법 | |
KR101051809B1 (ko) | 고전압 소자 및 그의 제조방법 | |
US6720224B2 (en) | Method for forming transistor of semiconductor device | |
JPH01196134A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110715 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110829 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140922 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |