CN109103106B - 横向扩散金属氧化物半导体的制备方法 - Google Patents
横向扩散金属氧化物半导体的制备方法 Download PDFInfo
- Publication number
- CN109103106B CN109103106B CN201810882399.9A CN201810882399A CN109103106B CN 109103106 B CN109103106 B CN 109103106B CN 201810882399 A CN201810882399 A CN 201810882399A CN 109103106 B CN109103106 B CN 109103106B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- layer
- substrate
- patterned
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 29
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims description 29
- 238000009792 diffusion process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000010849 ion bombardment Methods 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- -1 silicon dioxide Chemical compound 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种横向扩散金属氧化物半导体的制备方法，包括：提供一衬底；在所述衬底表面形成一氧化层；刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；在所述衬底和所述图案化的氧化层上形成一辅助层；刻蚀所述辅助层暴露所述衬底和所述图案化的氧化层以形成场板氧化层。在本发明提供的一种横向扩散金属氧化物半导体的制备方法中，刻蚀氧化层形成图案化的氧化层，接着在图案化的氧化层上形成一辅助层，刻蚀辅助层以形成场板氧化层，场板氧化层的侧壁不再是比较直的侧壁，而是有弧度的侧壁，场板氧化层与衬底之间夹角处的多晶硅可以清除干净，从而增加LDMOS的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种横向扩散金属氧化物半导体的制备方法。
背景技术
横向扩散金属氧化物半导体(LDMOS)在集成电路设计与制造中有着重要地位，具有耐压高、增益大、失真低等优点，目前LDMOS设计的重点是如何合理缓和击穿电压与导通电阻之间的矛盾，横向扩散金属氧化物半导体由于要承受高电压，并且因为开启电阻大，所以横向扩散金属氧化物半导体的场板氧化层需要达到一定的厚度，一般为1200埃～1500埃。
现有技术形成LDMOS的方法是，提供一具有P型基极区和N型源极区的衬底，在衬底上形成氧化层，对氧化层进行刻蚀形成场板氧化层，接着在场板氧化层与衬底上形成栅极氧化层，接着刻蚀栅极氧化层，接着在栅极氧化层上形成多晶硅层，对多晶硅层进行刻蚀形成栅极结构，但是由于之前形成的场板氧化层两边的侧壁比较直，侧壁与衬底的夹角也不圆滑，因此侧壁与衬底之间夹角的附近的多晶硅不能被完全刻蚀去除，导致形成多晶硅残留，造成漏电，最终影响LDMOS的性能。
发明内容
本发明的目的在于提供一种横向扩散金属氧化物半导体的制备方法，以提高横向扩散金属氧化物半导体的性能。
为了达到上述目的，本发明提供了一种横向扩散金属氧化物半导体的制备方法，所述横向扩散金属氧化物半导体的制备方法包括：
提供一衬底；
在所述衬底表面形成一氧化层；
刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；
在所述衬底和所述图案化的氧化层上形成一辅助层；
刻蚀所述辅助层暴露所述衬底和所述图案化的氧化层以形成具有弧度侧壁的场板氧化层。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，在衬底表面形成一氧化层的步骤之前，还包括形成P型基极区、N型源极区以及用来隔离P 型基极区和N型源极区的浅沟槽隔离结构。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述氧化层的厚度为1200埃-1500埃。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述辅助层包括氧化硅层、氮化硅层或者氮化硅层和氧化硅层的组合。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，形成所述辅助层的步骤包括：
在所述图案化的氧化层上形成一掩膜；
在所述掩膜上形成一氧化硅层。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述掩膜厚度为100埃-300埃。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述氧化硅层厚度为600埃-1000埃。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，刻蚀所述辅助层暴露所述衬底和所述图案化的氧化层以形成场板氧化层的步骤包括：
第一次干法刻蚀所述氮化硅层以暴露所述掩膜；
第二次干法刻蚀所述掩膜以形成所述场板氧化层。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，所述横向扩散金属氧化物半导体的制备方法还包括：在所述场板氧化层上形成一栅极氧化层；刻蚀去除部分栅极氧化层，保留场板氧化层的侧壁到N型源区之间的栅极氧化层以形成图案化的栅极氧化层。
可选的，在所述的横向扩散金属氧化物半导体的制备方法中，在所述图案化的栅极氧化层上形成一多晶硅层；刻蚀多晶硅层形成浮栅。
在本发明提供的一种横向扩散金属氧化物半导体的制备方法中，刻蚀氧化层形成图案化的氧化层，接着在图案化的氧化层上形成一辅助层，刻蚀辅助层以形成场板氧化层，场板氧化层的侧壁不再是比较直的侧壁，而是有弧度的侧壁，场板氧化层与衬底之间夹角处的多晶硅可以清除干净，从而增加LDMOS 的性能。
附图说明
图1是本发明实施例的横向扩散金属氧化物半导体的制备方法的流程图；
图2至图8是本发明实施例的横向扩散金属氧化物半导体的制备方法的剖面示意图；
图中：110-衬底、120-P型阱区、121-P型基极区、122-浅槽隔离、123-N型源极区、130-N型源区、141-氧化层、142-图案化的氧化层、151-掩膜、161-氧化硅层、162-场板氧化层、170-图案化的栅极氧化层、180-图案化的多晶硅层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参照图1，本发明提供了一种横向扩散金属氧化物半导体的制备方法，所述横向扩散金属氧化物半导体的制备方法包括：
S11：提供一衬底；
S12：在所述衬底表面形成一氧化层；
S13：刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；
S14：在所述衬底和所述图案化的氧化层上形成一辅助层；
S15：刻蚀所述辅助层暴露所述衬底和所述图案化的氧化层以形成具有弧度侧壁的场板氧化层。
首先，请参照图2，提供一衬底110，衬底110可以是一硅片，通过对衬底 110进行离子注入以形成P型基极区121、N型源极区123以及形成用来隔离所述P型基极区121和所述N型源极区123的浅沟槽隔离结构122。
接着，请继续参照图2，在整个衬底110上通过热生长形成一层氧化层141，氧化层141的材料可以是氧化硅，例如，二氧化硅，氧化层141的厚度为1200 埃～1500埃，例如，可以是1300埃。
接着，请参照图2和图3，对热生长形成的氧化层141进行刻蚀，去除部分氧化层141，直到露出衬底110表面，以形成图案化的氧化层142，图案化的氧化层142在衬底110表面形成块状结构，图案化的氧化层142的侧壁比较直，并且与衬底110表面形成的夹角也不圆滑。实际生产中，一个硅片上可以形成多个图案化的氧化层142，本实施例选用一个图案化的氧化层142作为例子进行说明。
接着，请参照图4，在衬底110和图案化的氧化层142上形成一层掩膜151，掩膜151可以是一氮化硅层，掩膜151的厚度为100埃～300埃，例如，可以是 200埃，在掩膜151上继续形成一氧化硅层161，氧化硅层161的厚度为600埃～1000埃，例如，可以是600埃。形成掩膜151和氧化硅层161的方法都可以是化学气相沉积方法。
接着，请参照图4和图5，对氧化硅层161选用强一点的离子轰击进行第一次干法刻蚀以露出掩膜151，接着选用弱一点的离子轰击对掩膜151进行第二次干法刻蚀，以露出衬底110和图案化的氧化层142，在原有图案化的氧化层142 区域形成场板氧化层162，此时场板氧化层162的侧壁不再是一个直壁，而是有弧度的侧壁，有弧度的侧壁与衬底110的夹角也不再是一个直角而是大约为40 度～45度的角度，侧壁与衬底110的夹角也比较圆滑。在本发明的其他实施例中，也可以直接形成一层厚度为800埃的掩膜或氧化硅层作为辅助层，然后对掩膜或氧化硅层进行刻蚀形成有弧度的侧壁的场板氧化层。而本实施例中，依次形成200埃的掩膜151和600埃的氧化硅层161作为辅助层，并且对掩膜151和氧化硅层161使用强弱不同的离子轰击进行干法刻蚀，可以使得刻蚀辅助层的速率能得以控制并且不会过度刻蚀导致场板氧化层162的厚度不达标。而掩膜 151或氧化硅层161的厚度越厚，形成的侧壁越长，占的面积就越大，因此可以根据实际情况确定掩膜151和氧化硅层161的厚度。
接着，请参照图6，通过离子注入的方式形成P型阱区120和N型漂移区 130，P型阱区120的区域包含P型基极区121、N型源极区123和浅沟槽隔离结构122，N型漂移区130的区域包含场板氧化层162。实际生产中，一个硅片上可以形成多个图案化的氧化层142、多个P型阱区120和多个N型源区130，本实施例选用一个图案化的氧化层142、一个P型阱区120和一个N型源区130 作为例子进行说明。
接着，请参照图7，在场板氧化层162和衬底110上形成一栅极氧化层，并对部分P型阱区和N型漂移区的栅极氧化层进行刻蚀暴露出衬底110，保留场板氧化层162的侧壁到P型阱区120的N型源区123以形成图案化的栅极氧化层170。
接着，请参照图8，在图案化的栅极氧化层170和衬底110上形成多晶硅层，刻蚀去除部分P型阱区120和部分N型漂移区的多晶硅层，直到露出衬底110，形成的图案化的多晶硅层180位于场板氧化层162的部分顶端上以及场板氧化层162的侧壁到P型阱区120的N型源极区之间。本发明实施例中，场板氧化层162顶部的剩余部分、场板氧化层162远离P型阱区的侧壁(图7中，场板氧化层162右边的侧壁)和此侧壁接近的衬底110上的多晶硅层都将可能去除，而场板氧化层162的侧壁有弧度，并且侧壁与衬底110之间形成的角度比较圆滑，因此，相对于现有技术，本实施例在侧壁与衬底110的夹角处或夹角附近的多晶硅都更加容易刻蚀去除，不会形成多晶硅残留或者残留的多晶硅比现有技术残留的多晶硅少，从而增加了LDMOS器件的性能。
综上，在本发明实施例提供的横向扩散金属氧化物半导体的制备方法中，刻蚀氧化层形成图案化的氧化层，接着在衬底和图案化的氧化层上形成一辅助层，刻蚀辅助层露出衬底和图案化的氧化层以形成场板氧化层，场板氧化层的侧壁不再是比较直的侧壁，而是有弧度的侧壁，场板氧化层与衬底之间夹角处的多晶硅可以清除干净，从而增加横向扩散金属氧化物半导体(LDMOS)的性能。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (9)
1.一种横向扩散金属氧化物半导体的制备方法，其特征在于，所述横向扩散金属氧化物半导体的制备方法包括：
提供一衬底；
在所述衬底表面形成一氧化层；
刻蚀所述氧化层以形成具有垂直侧壁的图案化的氧化层；
在所述衬底和所述图案化的氧化层上形成一辅助层，所述辅助层包括氧化硅层、氮化硅层或者氮化硅层和氧化硅层的组合；
使用两次离子轰击刻蚀所述辅助层暴露所述衬底和所述图案化的氧化层以形成具有弧度侧壁的场板氧化层。
2.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，在衬底表面形成一氧化层的步骤之前，还包括形成P型基极区、N型源极区以及用来隔离P型基极区和N型源极区的浅沟槽隔离结构。
3.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述氧化层的厚度为1200埃-1500埃。
4.如权利要求1所述的横向扩散金属氧化物半导体的制备方法，其特征在于，形成所述辅助层的步骤包括：
在所述图案化的氧化层上形成一掩膜；
在所述掩膜上形成一氧化硅层。
5.如权利要求4所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述掩膜厚度为100埃-300埃。
6.如权利要求4所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述氧化硅层厚度为600埃-1000埃。
7.如权利要求4所述的横向扩散金属氧化物半导体的制备方法，其特征在于，刻蚀所述辅助层暴露所述衬底和所述图案化的氧化层以形成场板氧化层的步骤包括：
第一次干法刻蚀所述氧化硅层以暴露所述掩膜；
第二次干法刻蚀所述掩膜以形成所述场板氧化层。
8.如权利要求7所述的横向扩散金属氧化物半导体的制备方法，其特征在于，所述横向扩散金属氧化物半导体的制备方法还包括：在所述场板氧化层上形成一栅极氧化层；刻蚀去除部分栅极氧化层，保留场板氧化层的侧壁到N型源区之间的栅极氧化层以形成图案化的栅极氧化层。
9.如权利要求8所述的横向扩散金属氧化物半导体的制备方法，其特征在于，在所述图案化的栅极氧化层上形成一多晶硅层；刻蚀多晶硅层形成浮栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810882399.9A CN109103106B (zh) | 2018-08-06 | 2018-08-06 | 横向扩散金属氧化物半导体的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810882399.9A CN109103106B (zh) | 2018-08-06 | 2018-08-06 | 横向扩散金属氧化物半导体的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109103106A CN109103106A (zh) | 2018-12-28 |
| CN109103106B true CN109103106B (zh) | 2021-08-20 |
Family
ID=64848713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810882399.9A Active CN109103106B (zh) | 2018-08-06 | 2018-08-06 | 横向扩散金属氧化物半导体的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109103106B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111785640A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 一种调整ldmos晶体管中氧化物场板角度的方法 |
| CN115274422A (zh) * | 2022-09-26 | 2022-11-01 | 广州粤芯半导体技术有限公司 | 半导体器件的制造方法及半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103022140A (zh) * | 2012-06-22 | 2013-04-03 | 成都芯源***有限公司 | 横向晶体管及其制造方法 |
| CN103151377A (zh) * | 2011-12-06 | 2013-06-12 | 英飞凌科技股份有限公司 | 横向晶体管组件及其制造方法 |
| CN105742169A (zh) * | 2014-12-30 | 2016-07-06 | 格罗方德半导体公司 | Ldmos装置中的锥形栅极氧化物 |
| US20170263763A1 (en) * | 2014-12-23 | 2017-09-14 | Magnachip Semiconductor, Ltd. | Semiconductor device |
-
2018
- 2018-08-06 CN CN201810882399.9A patent/CN109103106B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151377A (zh) * | 2011-12-06 | 2013-06-12 | 英飞凌科技股份有限公司 | 横向晶体管组件及其制造方法 |
| CN103022140A (zh) * | 2012-06-22 | 2013-04-03 | 成都芯源***有限公司 | 横向晶体管及其制造方法 |
| US20170263763A1 (en) * | 2014-12-23 | 2017-09-14 | Magnachip Semiconductor, Ltd. | Semiconductor device |
| CN105742169A (zh) * | 2014-12-30 | 2016-07-06 | 格罗方德半导体公司 | Ldmos装置中的锥形栅极氧化物 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109103106A (zh) | 2018-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
| US11088253B2 (en) | Gate structure of semiconductor device and manufacturing method therefor | |
| JP2016178323A (ja) | ハイブリッド能動フィールドギャップ拡張ドレインｍｏｓトランジスタ | |
| US9698248B2 (en) | Power MOS transistor and manufacturing method therefor | |
| US7910437B1 (en) | Method of fabricating vertical channel semiconductor device | |
| JP2009130357A (ja) | トレンチｍｏｓｆｅｔ及びその製造方法 | |
| US6423618B1 (en) | Method of manufacturing trench gate structure | |
| US11127840B2 (en) | Method for manufacturing isolation structure for LDMOS | |
| CN111048420A (zh) | 横向双扩散晶体管的制造方法 | |
| US20050202637A1 (en) | Recessed termination for trench schottky device without junction curvature | |
| CN109103106B (zh) | 横向扩散金属氧化物半导体的制备方法 | |
| KR100691011B1 (ko) | 반도체 소자의 제조방법 | |
| JP2006516176A (ja) | 水平拡散ｍｏｓトランジスタ（ｌｄｍｏｓ）及びその製造方法 | |
| TWI750375B (zh) | 溝槽閘極金氧半場效電晶體及其製造方法 | |
| US10347629B2 (en) | FinFET device | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| JP4826036B2 (ja) | 半導体装置の製造方法 | |
| US7378322B2 (en) | Semiconductor device having non-uniformly thick gate oxide layer for improving refresh characteristics | |
| CN111653484B (zh) | 一种优化碳化硅mosfet自对准工艺的方法 | |
| US11158533B2 (en) | Semiconductor structures and fabrication method thereof | |
| WO2022062373A1 (zh) | 半导体结构的制备方法及半导体结构 | |
| US8143139B2 (en) | Method of fabricating extended drain MOS transistor | |
| CN108807267B (zh) | 半导体装置及其制造方法 | |
| KR100680410B1 (ko) | 반도체 소자의 리세스 게이트 형성 방법 | |
| KR101024754B1 (ko) | 반도체 소자 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |