JP4823586B2 - レギュレータ回路 - Google Patents

レギュレータ回路 Download PDF

Info

Publication number
JP4823586B2
JP4823586B2 JP2005187635A JP2005187635A JP4823586B2 JP 4823586 B2 JP4823586 B2 JP 4823586B2 JP 2005187635 A JP2005187635 A JP 2005187635A JP 2005187635 A JP2005187635 A JP 2005187635A JP 4823586 B2 JP4823586 B2 JP 4823586B2
Authority
JP
Japan
Prior art keywords
circuit
error amplifier
load
control
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005187635A
Other languages
English (en)
Other versions
JP2007011425A (ja
Inventor
弘道 原川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2005187635A priority Critical patent/JP4823586B2/ja
Publication of JP2007011425A publication Critical patent/JP2007011425A/ja
Application granted granted Critical
Publication of JP4823586B2 publication Critical patent/JP4823586B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

本発明は、携帯電話機のような各種携帯機器等に使用されるレギュレータ回路、特に、シリーズレギュレータ回路に関する。
一般に、この種、シリーズレギュレータは負荷に直列に接続されたトランジスタを備え、当該トランジスタから連続的に出力電流を負荷に供給する構成を有している。特開平9−233810号(特許文献1)には、スイッチング素子として、低電圧、低抵抗で大電流を扱えるパワーFETを使用したシリーズレギュレータ回路が提案されている。特許文献1に記載されたシリーズレギュレータ回路は、パワーFETを使用することによって、電力損失を大幅に軽減できると共に、低損失の電源回路を構成できる。
ここで、シリーズレギュレータ回路は、比較的消費電流の多いレギュレータ回路(高消費電流レギュレータと呼ぶ)と、消費電流の低い低消費電流レギュレータ回路とに分けることができる。
このうち、高消費電流レギュレータ回路は高い負荷駆動能力を有し、ノイズ除去等の特性にも優れているが、軽負荷時においては消費電流が負荷電流に勝る等、不都合な点も多い。一方、低消費電流レギュレータ回路は高消費電流レギュレータ回路に伴う不都合な点は無いが、負荷駆動能力、ノイズ除去等の特性が劣っていると云う欠点がある。したがって、ユーザは使用環境、求める特性に応じてレギュレータを選択する必要がある。
更に、特開2004−180472号公報(特許文献2)には、CPU等の負荷における消費電力が大きい状態では、スイッチングレギュレータを利用し、消費電力が小さいスタンバイ状態では、シリーズレギュレータを利用した電源切替回路が開示されている(0011段落)。また、特許文献2は、電源切替時の出力電圧のオーバーシュート、アンダーシュートを十分に抑制しながら、定常的な動作状態では電源の選択によらずに一定の出力電圧を供給できる電源切替回路を提案している。具体的に云えば、特許文献2に示された電源切替回路は、2つの入力端子と少なくとも一つの定電圧回路の出力ノードが直接接続された出力端子を備えると共に、入力端子の電圧条件によっていずれの入力端子より電圧を出力するかを選択するように構成され、定電圧回路内に電源切替時に過渡的に両入力電圧より出力電圧を供給する制御手段を備えている。
特開平9−233810号公報 特開2004−180472号公報
特許文献2は、負荷の消費電力が大きい状態ではスイッチングレギュレータを利用し、消費電力が小さい状態ではシリーズレギュレータを利用する電源切替回路を開示しており、ここでは、2つの入力端子の一方を制御手段によって選択する構成が採用されている。即ち、特許文献2は、2つの入力端子からの電源電圧及びスイッチングレギュレータ出力電圧を選択して、出力端子に供給することを明らかにしており、単一の入力端子だけを備えたシリーズレギュレータ回路及び当該シリーズレギュレータ回路を負荷に応じて切り替えることについては何等開示していない。
また、高負荷駆動モード即ち重負荷モード用レギュレータと、低消費電流即ち軽負荷モード用レギュレータを設けておき、外部信号によって切り替え可能なレギュレータを選択し、予めどちらかのモードに設定した上で使用する手法も可能であるものと考えられる。この場合、レギュレータ使用中に負荷電流が変動してもモードの切替では、負荷電流の変動には対処できないこともある。また、重負荷モード用レギュレータと低負荷モード用レギュレータとの間の切替時、極端な出力電圧の変化が伴うため、2つのレギュレータを自動的に切り替える手法は、通常、好ましくないとされている。
更に、負荷電流に比例したバイアス電流でレギュレータのエラーアンプをバイアスし、負荷駆動能力を調整する手法も考えられるが、この手法では、消費電流が負荷電流に比例して増大することに加え、バイアス電流の変動に対するエラーアンプの安定性の維持が技術的に難しいと云った欠点がある。
本発明の課題は、外部電流による重―軽負荷モード設定型のレギュレータにおける欠点を除去したレギュレータ回路を提供することである。
本発明の他の課題は、使用中における負荷電流の変動にも対処できるレギュレータ回路を提供することである。
本発明の更に他の課題は、重−軽負荷モードの切替時における電圧変動を抑制できるレギュレータ回路を提供することである。
本発明によれば、レギュレータ内に重負荷対応の高駆動能力を有するエラーアンプと、軽負荷対応の低消費電流のエラーアンプとを設け、負荷電流量に応じて重負荷対応エラーアンプを自動的にオン/オフさせる構成を備えたレギュレータ回路及びレギュレータ制御方法が得られる。
具体的に説明すると、本発明の第1の態様によれば、入力電圧が与えられる入力端子と、負荷に接続される出力端子とを備えたレギュレータの制御方法において、前記負荷に流れる負荷電流に応じて自動的に重負荷モードと軽負荷モードを切り替え、負荷駆動能力及び消費電流を制御するレギュレータ制御方法が得られる。
本発明の第2の態様によれば、第1の態様において、前記軽負荷モードに対応して設けられた軽負荷対応エラーアンプと、前記重負荷モードに対応して設けられた重負荷対応エラーアンプとを備え、入力電源投入の際、前記軽負荷対応エラーアンプ及び前記重負荷対応エラーアンプの双方が動作状態を形成した後、前記軽負荷モードへ遷移することを特徴とするレギュレータ制御方法が得られる。
本発明の第3の態様によれば、入力端子及び出力端子に接続され、軽負荷及び重負荷に対応してそれぞれ設けられた第1及び第2のエラーアンプと、第1及び第2のエラーアンプを制御する制御回路とを備え、前記制御回路は負荷電流量に応じて第2のエラーアンプを自動的にオン/オフさせることを特徴とするレギュレータ回路が得られる。
本発明の第4の態様によれば、第3の態様において、前記制御回路は、前記負荷電流に応じて前記第1及び第2のエラーアンプを軽負荷モードと重負荷モードで動作させる制御を行い、前記重負荷モードでは、前記第1及び第2のエラーアンプの双方を動作させ、前記軽負荷モードでは、前記第2のエラーアンプをオフにし、前記第1のエラーアンプだけを動作させる制御を行うことを特徴とするレギュレータ回路が得られる。
本発明の第5の態様によれば、第4の態様において、前記制御回路は、前記第1及び第2のエラーアンプの前記負荷電流に対応した電流をモニターし、モニター結果に応じたスイッチ信号を出力すると共に、前記モニター結果に応じて第2のエラーアンプを選択的に動作状態にする手段と、前記スイッチ信号に応じて前記第1及び第2のエラーアンプに供給される電流を切り替えるスイッチ回路とを有することを特徴とするレギュレータ回路が得られる。
本発明の第6の態様によれば、第5の態様において、前記スイッチ回路は、前記モニター結果が軽負荷モードをあらわしている場合、前記モニター結果が重負荷モードをあらわしている場合に比較して、大きな電流を前記第1及び第2のエラーアンプに供給できるように構成されていることを特徴とするレギュレータ回路が得られる。
本発明の第7の態様によれば、第6の態様において、前記第1のエラーアンプは、差動増幅器1、差動増幅器1の出力側に接続され、負荷電流を供給する第1の制御トランジスタ、及び、前記第1の制御トランジスタの負荷電流をモニターする第1のモニター用トランジスタとを有し、他方、前記第2のエラーアンプは、差動増幅器2、差動増幅器2の出力側に接続され、負荷電流を供給する第2の制御トランジスタ、及び、前記第2の制御トランジスタの負荷電流をモニターする第2のモニター用トランジスタとを有しており、前記第1及び第2のモニター用トランジスタは前記スイッチ回路に共通に接続されており、且つ、前記第1及び第2の制御トランジスタよりも小容量であることを特徴とするレギュレータ回路が得られる。
本発明の第8の態様によれば、第3〜7の態様いずれかにおいて、更に、入力電圧投入時、出力を高速で立ち上がらせる回路を有していることを特徴とするレギュレータ回路が得られる。
本発明の第9の態様によれば、第3〜8の態様いずれかにおいて、出力電圧変動をモニターにして、モニター結果に応じて、前記第1及び第2のエラーアンプの駆動能力を一時的に変化させる補正回路を備えていることを特徴とするレギュレータ回路が得られる。
本発明に係るレギュレータ回路は、負荷の大きさに応じて自動的にモードを切り替えることができるため、使用中における負荷電流の変動にも容易に対処できると云う利点がある。更に、本発明では、モードの切替の際、単に、2つのエラーアンプを選択的に一方から他方に切り替えるのではなく、2つのエラーアンプの一方を常時動作させておき、他方を選択的オン/オフさせているため、切替に伴う電圧のドロップを最小限に抑えることができると云う利点もある。また、本発明では、出力電流とコントロール信号との間に、ヒステリシス特性を持たせることにより、2つのエラーアンプ間の切替をスムーズに行うことができるレギュレータ回路が得られる。
図1を参照して、本発明に係るレギュレータ回路の原理を説明する。図示されたレギュレータ回路は、入力端子10及び出力端子12とを有し、入力端子10には直流電圧が与えられ、他方、出力端子12には、負荷抵抗によって表される負荷13が接続される。更に、図示されたレギュレータ回路は、反転端子(−端子)及び非反転端子(+端子)を備えた軽負荷対応エラーアンプ16及び重負荷対応エラーアンプ18とを有している。ここで、両エラーアンプ16及び18の反転端子(−端子)は、ノードNMに共通に接続される一方、両エラーアンプ16及び18の非反転端子(+端子)は、共通にノードNPに接続されており、当該ノードNPを介して基準電圧源17に接続され、当該基準電圧源17から両非反転端子に基準電圧が印加されている。また、出力端子12とノードNMとの間には、フィードバック回路22が接続されている。
更に、図示されたレギュレータ回路は、更に、軽負荷対応エラーアンプ16及び重負荷対応エラーアンプ18の双方に入力側を接続されると共に、出力側を重負荷対応エラーアンプ18にのみ接続された重負荷対応エラーアンプ制御回路20を備えている。即ち、重負荷対応エラーアンプ制御回路(以下、単に、制御回路と呼ぶ)20は、重負荷モードにおいて重負荷対応エラーアンプ18を動作状態にするコントロール信号を出力し、これによって、重−軽負荷モード切替を行う制御回路である。即ち、図示されたレギュレータ回路は、重負荷対応エラーアンプ18を負荷電流に応じて、制御回路20によって選択的にオン/オフする回路である。換言すれば、図示された軽負荷対応エラーアンプ16は軽負荷モードの時だけでなく、重負荷モードの時にも動作状態にある。
図2を参照すると、図1に示されたレギュレータ回路のうち、軽負荷対応エラーアンプ16、重負荷対応エラーアンプ18、及び、制御回路20の一例が示されている。図示された軽負荷対応エラーアンプ16は、差動増幅器1及び負荷の制御を行う制御トランジスタM12とによって構成されており、更に、差動増幅器1には制御トランジスタM12の電流(即ち、負荷電流)をモニターするモニター用トランジスタM11が接続されている。他方、重負荷対応エラーアンプ18は、差動増幅器2と制御トランジスタM22とによって構成されると共に、動増幅器2には、制御トランジスタM22の電流(負荷電流)をモニターするモニター用トランジスタM21が接続されている。図2に示された各トランジスタM11、M12、M21、M22はPチャンネルMOSトランジスタによって構成されている。
更に、制御トランジスタM22のチャンネルの幅と長さの比(即ち、W/L)は制御トランジスタM12のW/Lに比較して十分大きく設定されている。したがって、制御トランジスタ22は制御トランジスタ12に比較して大きな電流を流すことができる。他方、トランジスタM11、M21はそれぞれ制御トランジスタM12、M22のドレイン電流をモニターしており、各ドレイン電流に比例した電流を出力する。ここで、トランジスタM11、M21はそれぞれ制御トランジスタM12、M22と互いに異なるサイズを有するトランジスタ(トランジスタM12、M22よりも小さな容量を有するトランジスタ)によって構成されている。
図2に示された重負荷対応エラーアンプ制御回路20は、スイッチ信号生成回路201と、スイッチ回路202とによって構成されており、これらスイッチ信号生成回路201及びスイッチ回路202は、ノードN1を介してトランジスタM11、M21のドレインに接続されている。図示されたスイッチ信号生成回路201は、トランジスタM11、M21のドレイン電流をコントロール信号とし、当該コントロール信号のレベルに応じて、スイッチ信号をスイッチ回路202に出力する。他方、スイッチ回路202はスイッチ信号生成回路201からのスイッチ信号を受け、トランジスタM11、M21に供給される電流を切り替えることができる回路であり、この例の場合、図示されたスイッチ回路202で、切り替えることができる電流を第1の設定電流Ir1、第2の設定電流Ir2とし、ここでは、Ir1>Ir2の関係があるものとする。ここで、ノードN1のコントロール信号は、制御トランジスタM12、M22のドレイン電流のモニター結果をあらわすモニター電流と呼ぶこともできる。
図3をも参照すると、スイッチ信号生成回路201の一例が示されている。図示されたスイッチ信号生成回路201は2つのNAND回路211、213と、互いに直列に接続された2つのインバータ回路215、217とによって構成されている。また、入力端子を形成するノードN1は、図2に示されたノードN1に対応しており、トランジスタM11、M21のドレインに接続されているから、これらトランジスタM11、M21のドレイン電流がコントロール信号としてNAND回路211及びインバータ回路215に与えられている。更に、インバータ回路215の出力端子はインバータ回路217に接続されると共に、NAND回路213にも接続され、他方、インバータ回路217の出力端子及びNAND回路213の出力端子を構成するノードN12及びY12は重負荷対応エラーアンプ18に接続されている。更に、NAND回路211はノードX13を介してスイッチ回路202に接続されている。
また、2つのNAND回路211、213は、図示しない回路から、電源が投入された瞬間に、一時的にローレベル信号が与えられるノードE10に接続されている。したがって、NAND回路211、213には、ノードE10を介して、電源投入時以外の状態では、通常、ハイレベルが与えられている。
この構成に係るスイッチ信号生成回路201では、電源投入時以外の通常動作状態の場合、ノードN1に与えられるコントロール信号のレベルがハイレベルの時、NAND回路211を通してローレベルを有するスイッチ信号がスイッチ回路202に出力され、他方、NAND回路213からノードY12を介して、ハイレベルの信号が重負荷対応エラーアンプ18に供給されている。同様に、インバータ回路217からも、重負荷対応エラーアンプ18に対してハイレベルの信号がノードN12を介して出力されている。
即ち、図示されたスイッチ信号生成回路201は、通常動作時、ハイレベルのコントロール信号が与えられている状態において、ローレベルのスイッチ信号をスイッチ回路202に出力する一方、ハイレベルの信号を重負荷対応エラーアンプ18に出力していることが分かる。また、電源投入時、スイッチ信号生成回路201は、ノードE10からローレベル信号が与えられ、強制的にノードX13、Y12にハイレベルの信号を出力する。
図2及び図4を参照して、図3に示されたスイッチ信号生成回路201からのスイッチ信号によってスイッチ動作を行うスイッチ回路202を説明する。図4に示されたスイッチ回路202は、図2に示されたノードN1及び図3に示されたスイッチ信号生成回路201のノードX13に接続されている。図4に示されたスイッチ回路202は、ノードN1にドレインを接続され、ゲートを互いに共通に接続された2つのNチャンネルMOSトランジスタ(以下、第1及び第2のトランジスタと呼ぶ)MR1、MR2と、ノードX13にゲートを接続されたNチャンネルMOSトランジスタ(以下、第3のトランジスタと呼ぶ)MR3とを備え、第3のトランジスタMR3のドレインは第1のトランジスタMR1のソースに接続され第2及び第3のトランジスタMR2、MR3のソースは接地されている。更に、第1及び第2のトランジスタMR1、MR2のゲートには、基準電圧源221から基準電圧Vrefが与えられている。
この構成では、ノードX13からハイレベルのスイッチ信号が与えられている場合、第3のトランジスタMR3がオン状態となり、第1及び第2のトランジスタMR1、MR2のドレイン電流の和に等しい電流がノードN1に流れる。このときの電流を前述したIr1とする。他方、ローレベルのスイッチ信号がノードX13から与えられている状態では、第3のトランジスタMR3はオフ状態となり、第2のトランジスタMR2が単独で電流をノードN1に流す。このとき、第2のトランジスタMR2が単独で流すことのできる電流をIr2とする。
図2〜図4を参照して、図示された重負荷対応エラーアンプ制御回路20の
概略的な動作を説明する。まず、図2において、出力端子12に接続された負荷が軽負荷である場合、トランジスタM11、M21双方のドレイン電流は、前述したIr2よりも小さくなるように設定されている。このため、図2〜図4に示されたノードN1には、ローレベルのコントロール信号が与えられる。
スイッチ信号生成回路201はローレベルのコントロール信号を受けて、ハイレベルのスイッチ信号をノードX13に出力するから、図4に示された第1及び第2のトランジスタMR1、MR2の双方にドレイン電流が流れる。即ち、この状態で、第1及び第2のトランジスタMR1、MR2に流れる電流は、Ir2よりも小さいにも拘わらず、Ir2よりも大きい電流Ir1に達するまで、スイッチ回路202の切替は行われない。このことは、軽負荷モードの状態が電流Ir1に達するまで継続することを意味している。尚、この状態では、トランジスタM21は実際には非動作状態にあり、トランジスタM11のみが動作状態にある。
次に、制御トランジスタM12によって駆動される負荷の負荷電流が増加し、この結果、図2に示すトランジスタM11のドレイン電流が増加して、ノードN1の電流がスイッチ回路202に設定されている電流Ir1を超えたものとする。
この場合、図3に示されたスイッチ回路201のノードN1には、コントロール信号として、ハイレベルの信号が与えられることになる。このとき、NAND回路211からは、ローレベルのスイッチ信号がノードX13を介して、図4に示された第3のトランジスタMR3のゲートに与えられる。ローレベルのスイッチ信号によって、第3のトランジスタMR3はオフ状態になって、第2のトランジスタMR2のみが動作状態となる。この結果、重負荷対応モードでは、トランジスタM11、M21のドレイン電流として、Ir1より小さいIr2がスイッチ回路202から供給されることになる。換言すると、スイッチ回路202はトランジスタM11のドレイン電流が増加してIr1を超えると、スイッチ回路202によって、Ir2に切り替えられることが分かる。
図3からも明らかな通り、コントロール信号がハイレベルになると、ノードY12にローレベル、ノードN12にハイレベルが供給される。この結果として、重負荷対応エラーアンプ18は、後述するように動作状態になる。したがって、負荷13には、軽負荷対応モードエラーアンプ16及び重負荷対応モードエラーアンプ18の双方から負荷電流Ioutが供給される。ここで、両エラーアンプ16及び18が動作状態になるときの負荷電流をIo1とすると、負荷電流IoutがIo1より大きい状態では、両エラーアンプ16及び18が動作状態にある。
次に、重負荷対応モードの状態から、負荷電流Ioutが減少し、それに伴って、トランジスタM21の電流も減少したものとする。この状態で、負荷電流Ioutが前述したIo1よりも小さくなっても、図示された重負荷対応モードエラーアンプ18は動作状態を維持する。即ち、図示された例では、制御回路20におけるスイッチ回路202のスイッチ動作のタイミングは、重負荷対応モードエラーアンプ18の切替タイミングと異なるように設定されている。
具体的に云えば、図3及び図4の例では、ノードN1に与えられるコントロール信号(即ち、M11及びM21のドレイン電流)のレベルがIr2よりも小さくなった場合に、重負荷対応モードエラーアンプ18が非動作状態になるように設定されている。この時の負荷電流IoutをIo2とすれば、重負荷対応モードエラーアンプ18が非動作状態になる負荷電流Io2はIo1>Io2であらわされる。
上記した動作を以下、図2〜4と共に、図5をも併せ参照して説明する。
図4からも明らかな通り、図2に示されたトランジスタM11、M21のドレインは、ノードN1を介して共通にスイッチ回路202に接続されている。図示されたスイッチ回路202は前述したように、互いに異なる電流Ir1、Ir2(第1及び第2の設定電流)を供給することができる。この例の場合、第1及び第2の設定電流Ir1、Ir2は前述したように、Ir1>Ir2となるように設定されている。
更に、図示されたトランジスタM11、M21のドレイン電流は、制御トランジスタM12、M22のドレイン電流、即ち、負荷電流Ioutに比例した関係にある。
図5を参照すると、図2に示されたコントロール信号(ノードN1の電流)のレベルと、負荷電流Ioutとの関係が示されている。まず、無負荷時、軽負荷対応エラーアンプ16及び重負荷対応エラーアンプ18もオン状態にあるとする。このとき、負荷電流IoutはIo2を超えた状態にはならない。したがって、この状態では、トランジスタM11、M12のドレイン電流はコントロール信号をハイレベルにすることができない。故に、重負荷モード対応エラーアンプ18は、オン状態にはあり得ず、軽負荷モードが確定する。
次に、図5から明らかな通り、負荷電流Ioutが小さい領域aから大きい領域bまで増加していき、Io1に達するまで、ノードN1のコントロール信号は、ローレベルに保たれており、この結果、ノードX13はハイレベルに保たれ、Io1に達すると、スイッチ信号生成回路201はノードX13を介して、スイッチ回路202にローレベルを出力する。
この結果、スイッチ回路202は、電流Ir1の供給状態から電流Ir2の供給状態に切り替わると共に、重負荷対応モードエラーアンプ18を動作状態にする。この結果、両エラーアンプ16及び18からトランジスタM11、M21を通して、ドレイン電流が与えられる。以後、負荷電流Io1を超える領域cでは、制御回路20は、ノードN1のコントロール信号をハイレベルに維持し、ノードX13をローレベルに維持する。
他方、負荷電流Ioutが領域cから減少して、Io1に達し、図5の領域dに示されているように、減少するものとする。図5に示されているように、この状態では、ノードN1のコントロール信号はハイレベル、ノードX13はローレベルに維持されるように設定されているから、重負荷対応モードエラーアンプ18は動作状態を継続し、且つ、スイッチ回路202は電流Ir2を供給する状態を維持している。
次に、負荷電流Ioutが更に低下してIo2に達すると、スイッチ信号生成回路201は、図5に示すように、コントロール信号をローレベルに変化させ、重負荷対応モードエラーアンプ18を非動作状態にすると共に、スイッチ回路202は電流Ir2の供給状態から電流Ir1(>Ir2)の供給状態に切り替わる。
即ち、図2に示された制御回路20は図5に示されたようなヒステリシス特性を有している。このように、本発明に係るレギュレータ回路は、軽負荷対応モードエラーアンプ16を常時動作させておき、重負荷対応モードエラーアンプ18を選択的に動作、非動作状態に切り替えている。また、重負荷対応エラーアンプ18は、負荷電流Ioutが十分大きくなった後に動作状態にし、負荷電流Ioutが十分小さくなった後に非動作状態に遷移させるようなヒステリシス特性にしたがって、制御されている。
この構成では、負荷変動を自動的に検出して、その変動による電流のレベル変動を最小限に止めることができる。更に、図示されたレギュレータ回路は、重負荷モードで使用されている場合に、広範囲の負荷電流の変動に対処できる。また、上記したヒステリシス特性は、重負荷対応モードと軽負荷対応モードとの間の移行をスムーズ且つ確実に行うことができ、且つ、一方のモードから他方のモードへ逆戻りするのを防止することができる。
図6を参照すると、入力電圧の立ち上がりを検知する検知回路が示されており、この回路は、図1に示された入力端子10に接続される。即ち、図示された検知回路は重負荷対応モードエラーアンプ18の前段に設けられる。図に示されているように、当該検知回路には、入力電圧(VIN)が与えられると共に、エラーアンプに接続されるノードD11と、図3に示されたスイッチ信号生成回路201に接続されるノードE10を備えている。検知回路は、コンデンサC41と定電流バイアストランジスタM41とを有し、これらコンデンサC41と定電流バイアストランジスタM41とにより微分回路を構成している。コンデンサC41とトランジスタM41との接続点とノードD11との間には、2段のインバータInv41、Inv42が接続されており、他方、コンデンサC41とトランジスタM41との接続点とノードE10との間には、インバータInv43が接続されている。
この構成において、入力電圧VINが急峻に立ち上がると、トランジスタM41のドレイン電流もつられて上昇するが、トランジスタM41により時間とともに接地レベルに近づく。この電圧が、その入力に接続されているインバータInv41の閾値電圧より高い時間内だけ、即ち、電源投入から数msの間だけ、インバータInv43はロー、インバータInv42はハイを出力する。
インバータInv42の出力は、ノードD11を介して重負荷対応モードエラーアンプ18に供給され、重負荷対応エラーアンプ18を強制的に動作状態にする。これによって、重負荷対応エラーアンプ18は立ち上がり時に必ず重負荷対応モードになるように設定される。他方、インバータInv43の出力は、ノードE10を介して、図3に示されたスイッチ信号生成回路201のNAND回路211、213に与えられ、これらNAND回路211、213の出力を入力電圧投入時、一時的に、ローレベルにすることによって、制御回路20の状態を重負荷対応モードにする。即ち、図示された検知回路は、立ち上がり時、必ず重負荷モードに設定するのに役立つ。
出力立ち上がり直後は出力電流として、負荷電流に過渡的に10mA程度の内部負荷電流が加わることで、この間、ハイレベルのコントロール信号が出力されるが、1〜2ms後には負荷電流のみとなる。コンデンサC41の容量とトランジスタM41のゲート電圧、W/L値を調整し、この間、インバータInv41が反転しないように設定する。また、インバータInv43がローレベル出力時、図4に示されたスイッチ回路202の設定電流は強制的にIr1に固定されており、この間は重負荷モードでありながら検出設定電流はIr1に設定される。ここで、インバータInv43の閾値はインバータInv41のそれより低い値に設定する。
入力投入から約4ms後、インバータInv42がローレベルに転じる。また、この時点では出力電流は負荷電流のみとなっており、その負荷電流値がある値(このときは重負荷対応エラーアンプ18も動作状態であるからトランジスタM11とM21のドレイン電流の和がIr1と比較され、閾値となる負荷電流はIo1より約1mA高めに設定されている)以上であれば、ハイレベルのコントロール信号が出力され続け、インバータInv42の出力がローレベルになっても重負荷対応エラーアンプ18は動作を維持し、インバータInv43がハイに転じ、検出設定電流がIr2に替わった時点から通常の重負荷モードになる。
一方、負荷電流Ioutが上記の値以下の場合、コントロール信号は一旦ローレベルになる。したがって、インバータInv42の出力がローレベルに転じると、重負荷対応エラーアンプ18は非動作状態になり、トランジスタM11のドレイン電流値とIr1との比較になる。
前者が大きければ、再度コントロール信号はハイに転じ、次に、インバータInv43がハイに転じた時点で検出設定電流がIr2に替わって重負荷モードが完成する。
逆に、後者が大きければコントロール信号はローのままで、インバータInv43の出力がハイに転じても検出設定電流はIr1に留まり、軽負荷モードが選択される。このように、入力投入に際してモード選択の基準となる負荷電流IoutはIo2である。
図1に示された重負荷対応エラーアンプ18の内部回路の具体例が図7に示されている。図示された重負荷対応アンプ18の内部回路は、重負荷対応アンプ18(図1)の基準電圧源17に接続されるノードNP、反転端子に接続されるノードNM、及び、出力端子12とを備え、出力端子12には制御トランジスタM22のドレインが接続されている。
図7に示された回路は、ノードY12、D11、及び、N12に接続されている。これらのノードのうち、ノードY12は図3に示されたスイッチ回路201に接続され、ノードD11は図6に示された検知回路に接続され、更に、ノードN12は図3に示されたインバータ217に接続されている。
モード切替に伴うオン/オフはトランジスタM31、M34で行う。トランジスタM32は入力電圧投入時にのみオンになるが、通常はオフを維持している。トランジスタM34はこのアンプの動作時に十分なバイアス電流を供給するものであり、非動作時においてはトランジスタM33が微小電流を供給する。図示された重負荷対応エラーアンプ18はトランジスタM31のゲートをノードN12を介してローレベルにすることで非動作状態になる。
重負荷対応エラーアンプ18の非動作時、軽負荷対応エラーアンプ16は動作しているので、軽負荷対応エラーアンプ16と入力が共通のエラーアンプの差動トランジスタ対M35,M36のゲート電圧は、軽負荷対応エラーアンプ16の入力において成立しているイマジナリーショートのため等しく保たれる。
したがって、トランジスタM33のドレイン電流はトランジスタM35,M36に分流し、トランジスタM35のドレイン電流はカレントミラー(M37、M38)及びM39を通じて、トランジスタM40のゲート電圧を引き下げる。トランジスタM31はオフであるからトランジスタM40のドレイン電圧は上昇し、パワートランジスタM22をオフに追い込む。尚、軽負荷対応エラーアンプ16も図7に示された回路と同様な回路によって実現できる。
図8を参照すると、負荷変動等に伴う出力電圧の振れを検出し、素早く補正するための回路が示されており、この回路はエラーアンプの前段に接続される。図において、トランジスタM51とM52、及びM61とM62は2つのコンパレータA、Bの差動入力対であり、それぞれ一方の入力が図1に示されたエラーアンプの一方の入力に、他方の入力が基準電圧即ちエラーアンプの非反転端子(+入力)に接続されて用いられる。これらのコンパレータA、Bはそれぞれ入力オフセットを備えており、基準電圧に対してコンパレータAの閾値は低く、コンパレータBの閾値は高い。出力電圧が振れたときその振れはフィードバックを介してエラーアンプの一方の入力に伝わるが、通常はエラーアンプのイマジナリーショートによりコンパレータの入力電圧は等しい。コンパレータAに関しては(M51のW/L)<(M52のW/L)に設定してあり、通常、M53のドレイン電圧はハイとなっている。
レギュレータの出力電圧が接地側に振れ、M51のゲート電圧が(基準電圧−コンパレータAのオフセット電圧)以下になったときM53のドレイン電圧はローになりC51とM54の微分回路の微分作用によってM54のドレイン電圧が瞬間的にローになる。その結果、OUT51,OUT52から瞬時電流が供給され、これらの電流をエラーアンプのバイアス電流に追加供給するか、あるいは、出力トランジスタM12,M22のゲートに供給することにより、アンプの駆動能力を瞬間的に向上させ、レギュレータ出力の振れを押さえ込むことができる。
他方、コンパレータBは出力電圧の電源(入力電圧)側への振れを補正するもので、(M61のW/L)<(M62のW/L)に設定することでM62のゲート電圧が(基準電圧+コンパレータBのオフセット電圧)以上になったときM63のドレイン電圧はローになる。動作内容はコンパレータAと同様でOUT61,OUT62からの瞬間的な電流を利用して、電源側に振れたレギュレータ出力を補正するよう設定している。
本発明に係るレギュレータ回路は、携帯電話機等の携帯電子機器の電源供給回路に適用できる。また、本発明のレギュレータ回路は単体のICとして構成されても良いし、集積回路の1機能ブロックとしてチップ上に集積化されても良い。
本発明に係るレギュレータ回路を概略的に説明するブロック図である。 図1に示されたレギュレータ回路の一部をより具体的に説明する図である。 図1に示されたレギュレータ回路に使用されるスイッチ信号生成回路の構成を示す回路図である。 図1に示されたレギュレータ回路に使用されるスイッチ回路の構成を示す回路図である。 図3及び図4に示された回路構成を有する制御回路の動作を説明する図である。 入力電圧投入時、出力を高速に立ち上がらせるための回路を示す図である。 図1に示された重負荷対応エラーアンプの具体的構成例を示す回路図である。 出力電圧の振れを補正する補正回路を示す回路図である。
符号の説明
10 入力端子
12 出力端子
13 負荷
16 軽負荷対応エラーアンプ
17 基準電圧源
18 重負荷対応エラーアンプ
20 重負荷対応エラーアンプ制御回路
22 フィードバック回路

Claims (5)

  1. 入力端子及び出力端子に接続され、軽負荷及び重負荷対応モードに応じて設けられた第1及び第2のエラーアンプと、第1及び第2のエラーアンプを制御する制御回路とを備え、前記制御回路は、前記重負荷対応モードにおいて負荷電流量に応じて第2のエラーアンプを自動的にオン/オフさせるコントロール信号を出力する構成を備え、
    前記第1のエラーアンプは、前記軽負荷及び重負荷対応モードにおいて動作状態にあり、且つ、前記入力端子及び基準電圧源に接続された差動増幅器1、前記出力端子に接続され、負荷の制御を行う制御トランジスタM12、及び、差動増幅器1に接続され制御トランジスタM12の電流をモニターするモニター用トランジスタM11によって構成される一方、
    前記第2のエラーアンプは、前記入力端子及び前記基準電圧源に接続された差動増幅器2、前記出力端子に接続された制御トランジスタM22、及び、差動増幅器2に接続され制御トランジスタM22の電流をモニターするモニター用トランジスタM21によって構成されており
    前記制御回路は、前記第1及び第2のエラーアンプの前記モニター用トランジスタM12,M21から前記負荷電流量に応じたレベルを有する前記コントロール信号を受け、前記負荷電流量に応じたレベルを有し、互いに極性の異なる第1のスイッチ信号(X13)及び第2のスイッチ信号(Y12)を生成するスイッチ信号生成回路と、
    前記コントロール信号と前記第1のスイッチ信号(X13)とを受け、前記重負荷対応モードと前記軽負荷対応モードに応じた電流を互いに異なる第1及び第2の設定電流となるまで、前記モニター用トランジスタM11,M21に供給すると共に、当該第1及び第2の設定電流に応じたレベルの前記コントロール信号を前記スイッチ信号生成回路に供給するスイッチ回路を有し、
    前記第2のエラーアンプは、前記第2のスイッチ信号(Y12)を受けてオン状態、又は、オフ状態となり、
    前記第2のエラーアンプのオン状態において、前記第1のエラーアンプと共に動作状態となって前記重負荷対応モードを形成し
    前記重負荷対応モードと前記軽負荷対応モードとの間の前記第2のエラーアンプの切替タイミングと、前記スイッチ回路における第1及び第2の電流の切替タイミングが異なっていることを特徴とするレギュレータ回路。
  2. 請求項1において、前記制御回路を構成する前記スイッチ信号生成回路及び前記スイッチ回路は、前記第2のエラーアンプの切替タイミングと、前記スイッチ回路における前記第1及び第2の設定電流との切替タイミングとがヒステリシス特性を持つように、前記第1のスイッチ信号(Y12)と前記コントロール信号を制御することを特徴とするレギュレータ回路。
  3. 請求項1又は2において、前記入力端子と前記第2のエラーアンプとの間に設けられた入力電圧の立ち上がりを検出する検出回路を更に備え、前記検出回路は、前記入力端子に与えられる入力電圧を微分する微分回路と、前記微分回路に接続され、前記入力電圧投入時、前記第2のエラーアンプを一時的に強制的にオン状態とする回路(Inv41、42)を有していることを特徴とするレギュレータ回路。
  4. 請求項3において、前記検出回路は、前記微分回路に接続され、前記入力電圧の立ち上がり時に、前記スイッチ信号生成回路を一時的に前記重負荷モードの状態にする回路(Inv43)を有していることを特徴とするレギュレータ回路。
  5. 請求項1〜4のいずれか一項において、出力電圧変動をモニターにして、モニター結果に応じて、前記第1及び第2のエラーアンプの駆動能力を一時的に変化させる補正回路を備えていることを特徴とするレギュレータ回路。
JP2005187635A 2005-06-28 2005-06-28 レギュレータ回路 Expired - Fee Related JP4823586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005187635A JP4823586B2 (ja) 2005-06-28 2005-06-28 レギュレータ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005187635A JP4823586B2 (ja) 2005-06-28 2005-06-28 レギュレータ回路

Publications (2)

Publication Number Publication Date
JP2007011425A JP2007011425A (ja) 2007-01-18
JP4823586B2 true JP4823586B2 (ja) 2011-11-24

Family

ID=37749885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005187635A Expired - Fee Related JP4823586B2 (ja) 2005-06-28 2005-06-28 レギュレータ回路

Country Status (1)

Country Link
JP (1) JP4823586B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008217677A (ja) 2007-03-07 2008-09-18 Ricoh Co Ltd 定電圧回路及びその動作制御方法
JP5068631B2 (ja) * 2007-11-19 2012-11-07 株式会社リコー 定電圧回路
JP6046400B2 (ja) * 2012-07-06 2016-12-14 旭化成エレクトロニクス株式会社 レギュレータ
JP6619662B2 (ja) * 2016-02-05 2019-12-11 エイブリック株式会社 スイッチングレギュレータ
JP7141284B2 (ja) 2017-09-13 2022-09-22 ローム株式会社 レギュレータ回路
WO2022249244A1 (ja) * 2021-05-24 2022-12-01 リコー電子デバイス株式会社 定電圧発生回路
CN116301181B (zh) * 2023-05-16 2023-07-21 上海灵动微电子股份有限公司 低压差线性稳压器负载跳变的过冲抑制电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04116709A (ja) * 1990-09-07 1992-04-17 Tamagawa Seiki Co Ltd 低雑音電源装置
JPH0785678A (ja) * 1993-09-20 1995-03-31 Fujitsu Ltd 半導体集積回路
JP2806324B2 (ja) * 1995-08-25 1998-09-30 日本電気株式会社 内部降圧回路
JPH11353040A (ja) * 1998-04-10 1999-12-24 Matsushita Electric Ind Co Ltd 電源装置
JP3592128B2 (ja) * 1999-03-18 2004-11-24 キヤノン株式会社 電源装置及びその制御方法
JP4271812B2 (ja) * 2000-01-31 2009-06-03 富士通マイクロエレクトロニクス株式会社 半導体装置の内部電源電圧生成回路の制御方法、半導体記憶装置の内部電源電圧生成回路の制御方法及び半導体記憶装置の内部電源電圧生成回路
JP2002112457A (ja) * 2000-09-28 2002-04-12 Citizen Watch Co Ltd 電源供給装置
JP2002199708A (ja) * 2000-12-22 2002-07-12 Hitachi Ltd Dc−dcコンバータ
JP2002373942A (ja) * 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
JP2003216254A (ja) * 2002-01-28 2003-07-31 Fuji Electric Co Ltd 半導体集積装置
JP2004118408A (ja) * 2002-09-25 2004-04-15 Sony Ericsson Mobilecommunications Japan Inc 電源制御回路及び携帯通信端末
JP4217497B2 (ja) * 2003-02-05 2009-02-04 株式会社リコー 定電圧回路
JP2005063231A (ja) * 2003-08-15 2005-03-10 Hoya Corp レギュレータ回路
JP4150326B2 (ja) * 2003-11-12 2008-09-17 株式会社リコー 定電圧回路

Also Published As

Publication number Publication date
JP2007011425A (ja) 2007-01-18

Similar Documents

Publication Publication Date Title
JP4805643B2 (ja) 定電圧回路
JP4774247B2 (ja) 電圧レギュレータ
JP4823586B2 (ja) レギュレータ回路
JP4653046B2 (ja) 差動増幅回路、差動増幅回路を使用したボルテージレギュレータ及び差動増幅回路の動作制御方法
TWI477943B (zh) Voltage regulator
JP3710468B1 (ja) 電源装置、及び携帯機器
US7304458B2 (en) Regulator circuit
JP2008225952A (ja) ボルテージレギュレータ
US20090195227A1 (en) Constant voltage circuit
US20150188421A1 (en) Voltage regulator
JP2009003660A (ja) ボルテージレギュレータ
JP2005190381A (ja) 定電圧電源
JP2017126259A (ja) 電源装置
JP2010170171A (ja) 電圧レギュレータ回路
JP2002169618A (ja) 定電圧電源回路および該定電圧電源回路を内蔵した電子機器
JP3986391B2 (ja) 定電圧電源回路
US20090212862A1 (en) Op-amp circuit and op-amp circuit driving method
TWI788574B (zh) 比較器與振盪電路
JP5068631B2 (ja) 定電圧回路
US7830207B2 (en) Amplifier circuit
JP2008165686A (ja) 可変レギュレータ及びこの可変レギュレータを用いた電力増幅装置
US7514877B2 (en) Display panel driving circuit
JP4641219B2 (ja) 出力バッファ回路
JP2008027141A (ja) 定電圧回路
JP2008017566A (ja) 電源発生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees