CN111640723A - 焊接终端结构及其制造方法、半导体封装结构、电子器件 - Google Patents

焊接终端结构及其制造方法、半导体封装结构、电子器件 Download PDF

Info

Publication number
CN111640723A
CN111640723A CN202010564891.9A CN202010564891A CN111640723A CN 111640723 A CN111640723 A CN 111640723A CN 202010564891 A CN202010564891 A CN 202010564891A CN 111640723 A CN111640723 A CN 111640723A
Authority
CN
China
Prior art keywords
layer
solder
welding
terminal structure
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010564891.9A
Other languages
English (en)
Inventor
吴海亮
申政澔
袁泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Nepes Semiconductor Co ltd
Original Assignee
Jiangsu Nepes Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Nepes Semiconductor Co ltd filed Critical Jiangsu Nepes Semiconductor Co ltd
Priority to CN202010564891.9A priority Critical patent/CN111640723A/zh
Publication of CN111640723A publication Critical patent/CN111640723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及电子器件加工领域，具体公开了一种焊接终端结构及其制造方法、半导体封装结构、电子器件，所述焊接终端结构包括半导体元件、电极焊垫、绝缘层以及用于半导体封装的焊接凸块，位于所述电极焊垫具有开放区域的一侧设有UBM层，UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层。本发明实施例提供的焊接终端结构通过设置了金属粘合层，可以使测试过程中局部变薄的部位恢复原来的厚度，足以消除测试痕迹，从而提高焊接终端结构在半导体封装中的可靠性，解决了现有焊接终端存在因晶圆探针测试时产生测试痕迹而产生不良现象，降低了焊接终端的性能的问题。而提供的制造方法简单，适合工业化生产。

Description

焊接终端结构及其制造方法、半导体封装结构、电子器件
技术领域
本发明涉及电子器件加工领域，具体是一种焊接终端结构及其制造方法、半导体封装结构、电子器件。
背景技术
在微电子学中，相互连接一词通常指在半导体、电容器或激光等有源元件与陶瓷基板或有机基板之间进行电连接的结构或方法。对于电子器件的加工，一般常常采用倒装芯片连接，硅芯片上的焊接终端通过焊球与陶瓷基板或有机基板相连接，实现陶瓷基板或有机基板与硅芯片上已形成的电路之间的电连接和物理连接。为实现这种连接，焊接终端的要求包括：导电性、粘接和机械稳定性、易沉积和易光刻、焊接材料的工艺稳定性等。
然而，以上这些要求随半导体元件及其封装技术的发展而变化。例如，随着半导体元件尺寸变小和连接端数量增加，要求焊接终端位置更精确、机械稳定性更好、缺陷更少。
但是，在对现有的焊接终端进行晶圆探针测试检测晶圆良率时，往往会产生测试痕迹(probe mark)，具有测试痕迹的部位在进行堆叠其它膜层时，容易在高温下发生反应或者出现应力过高的情况下，进而导致产生不良现象，影响了成品的性能，这就对现有的焊接终端提出了更高的要求：需要避免因晶圆探针测试时产生测试痕迹而降低焊接终端的性能。因此，需要设计满足以上这些要求的焊接终端。
发明内容
本发明实施例的目的在于提供一种焊接终端结构，以解决上述背景技术中提出的现有焊接终端存在因晶圆探针测试时产生测试痕迹而产生不良现象，降低了焊接终端的性能的问题。
为实现上述目的，本发明实施例提供如下技术方案：
一种焊接终端结构，包括位于半导体元件一侧表面的电极焊垫，所述焊接终端结构还包括：
绝缘层，位于所述半导体元件上设有所述电极焊垫的一侧，且所述绝缘层设置在所述半导体元件表面未设有所述电极焊垫的部分；
UBM（Under Bump Metal，凸块下金属）层，位于所述电极焊垫具有开放区域的一侧，所述UBM层与所述半导体元件之间通过所述电极焊垫和/或绝缘层进行连接，所述UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层；以及
用于半导体封装的焊接凸块，所述焊接凸块设置在所述UBM层远离所述电极焊垫的一侧。
作为本发明进一步的方案：所述UBM层还包括位于所述金属粘合层朝向所述焊接凸块一侧的防热扩散层，所述防热扩散层用于赋予机械稳定性和热稳定性；所述防热扩散层朝向所述焊接凸块一侧通过焊接键合层与所述焊接凸块连接。
作为本发明再进一步的方案：上述焊接凸块是以覆盖上述焊接键合层侧面区域为特征，即所述焊接凸块只覆盖所述焊接键合层远离所述电极焊垫的一侧。或者，所述防热扩散层是以上述防热扩散层上表面连接所述焊接凸块为特征。
作为本发明再进一步的方案：所述防热扩散层、所述金属粘合层以及所述焊接键合层的同侧侧面位于同一平面，或者，所述金属粘合层和所述防热扩散层的端部突出至所述焊接键合层侧面。
作为本发明再进一步的方案：在所述金属粘合层和所述防热扩散层的端部突出至所述焊接键合层侧面时，所述金属粘合层两端直线距离大小与所述焊接凸块的最大直径大小相同，或者所述金属粘合层两端直线距离大小是所述焊接凸块的最大直径大小的50%-99.9%倍；所述防热扩散层两端直线距离大小与所述焊接凸块的最大直径大小相同，或者所述防热扩散层两端直线距离大小是所述焊接凸块的最大直径大小的50%-99.9%倍。
优选的，在所述金属粘合层和所述防热扩散层的端部突出至所述焊接键合层侧面时，所述金属粘合层两端直线距离大小与所述焊接凸块的最大直径大小相同，所述防热扩散层两端直线距离大小与所述焊接凸块的最大直径大小相同。
作为本发明再进一步的方案：所述金属粘合层的材料与电极焊垫的材料相同，其厚度为100Å到5000Å的范围。
本发明实施例的另一目的在于提供一种焊接终端结构的制造方法，所述的焊接终端结构的制造方法，包括以下步骤：
1）在现有的半导体元件一侧表面设置电极焊垫；
2）在所述半导体元件上设有所述电极焊垫的一侧表面设置绝缘层，且所述绝缘层设置在所述半导体元件表面未设有所述电极焊垫的部分，以暴露所述半导体元件一侧表面的电极焊垫区域；
3）在所述电极焊垫一侧设置UBM层，以使所述UBM层与所述半导体元件之间通过所述电极焊垫和/或绝缘层进行连接，所述UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层；
4）在所述UBM层远离所述电极焊垫的一侧通过回流焊工艺形成所述焊接凸块，得到所述焊接终端结构。
作为本发明再进一步的方案：在所述的焊接终端结构的制造方法中，所述在所述电极焊垫一侧设置UBM层包括：在所述电极焊垫一侧形成金属粘合层的阶段。
作为本发明再进一步的方案：在所述的焊接终端结构的制造方法中，所述在所述电极焊垫一侧设置UBM层包括：在所述电极焊垫一侧依次形成金属粘合层、防热扩散层和焊接键合层的阶段。
本发明实施例的另一目的在于提供一种采用上述的焊接终端结构的制造方法制备得到的焊接终端结构。
本发明实施例的另一目的在于提供一种半导体封装结构，部分包含上述的焊接终端结构。
作为本发明再进一步的方案：所述半导体封装结构即采用倒装芯片连接工艺进行封装。所述半导体封装结构包括用于安装所述焊接终端结构的基板，所述半导体元件通过至少一个焊接凸块与所述基板形成电连接和物理连接，所述基板远离所述焊接终端结构的一侧设置有多个用于与外部进行焊接的基板焊垫。
本发明实施例的另一目的在于提供一种电子器件，部分或全部包含上述半导体封装结构。
与现有技术相比，本发明的有益效果是：
本发明提供的一种焊接终端结构包括位于半导体元件一侧表面的电极焊垫，所述焊接终端结构还包括：绝缘层，位于所述半导体元件上设有所述电极焊垫的一侧，且所述绝缘层设置在所述半导体元件表面未设有所述电极焊垫的部分；UBM层，位于所述电极焊垫具有开放区域的一侧，所述UBM层与所述半导体元件之间通过所述电极焊垫和/或绝缘层进行连接，所述UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层；以及用于半导体封装的焊接凸块，所述焊接凸块设置在所述UBM层远离所述电极焊垫的一侧；通过设置了金属粘合层，可以使测试过程中局部变薄的部位恢复原来的厚度，足以消除测试痕迹，从而提高焊接终端结构在半导体封装中的可靠性，解决了现有焊接终端存在因晶圆探针测试时产生测试痕迹而产生不良现象，降低了焊接终端的性能的问题。而提供的制造方法简单，适合工业化生产，制作的焊接终端结构可以提高热稳定性，进而提高由多重布线结构的半导体元件对焊接凸块工艺的适应性。
附图说明
图1为本发明一实施例提供的焊接终端结构的剖面结构示意图。
图2示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中沉积金属粘合层、防热扩散层与焊接键合层的步骤示意图。
图3示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中涂布感光材料的步骤示意图。
图4示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中镀上附加层的步骤示意图。
图5示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中电镀形成焊接凸块的步骤示意图。
图6示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中去除感光材料的步骤示意图。
图7示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中焊接键合层被蚀刻的步骤示意图。
图8示意性地图示了本发明一实施例焊接终端结构的制造方法的工艺流程中得到的产品的结构示意图。
图9示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中沉积金属粘合层、防热扩散层与焊接键合层的步骤示意图。
图10示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中涂布感光材料的步骤示意图。
图11示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中去除感光材料的步骤示意图。
图12示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中涂布焊膏时的步骤示意图。
图13示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中涂布焊膏后的步骤示意图。
图14示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中形成焊接凸块的步骤示意图。
图15示意性地图示了本发明另一实施例焊接终端结构的制造方法的工艺流程中得到的产品的结构示意图。
图16为本发明另一实施例提供的半导体封装结构的剖面结构示意图。
图中：10-基板；11-基板焊垫；20-电极焊垫；30-半导体元件；40-焊接凸块；50-绝缘层；60-金属粘合层；80-焊接键合层；85-附加层；90-防热扩散层；100-感光材料；110-镂空光罩；120-焊膏；130-刀片。
具体实施方式
为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细地说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。为了使本发明的技术方案更加清楚，本领域熟知的工艺步骤及器件结构在此省略。应理解的是，相同的符号始终代表相同的要素。进而，在附图中的各种要素和区域是概略地图示的。因此，本发明的概念不限于显示在附图中的相对大小或间隔。
虽然第一、第二等术语可以被用于描述各种构成要素，但是，所述构成要素不限于所述术语。所述术语只用于将一个构成要素与其他构成要素区分开。例如，不脱离本发明概念的权利范围的同时，第一构成要素可以被命名为第二构成要素，相反，第二构成要素可以被命名为第一构成要素。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
除非明确地另有所指，否则单数形式的表达还包括复数形式的表达。在本申请中，“包括”或“具有”等的表达应理解为用于制定记载于说明书中的特征、数量、步骤、动作、构成要素、部件，或其组合的存在，而不是提前排除一个或更多其他特征、数量、动作、构成要素、部件，或其组合的存在或附加的可能性。
除非有其他定义，在此使用的所有术语，包括技术术语和科学术语，具有与本发明概念所属的技术领域的普通技术人员共同理解的含义相同的含义。并且，应理解通常被使用的、在词典中定义的术语应解释为所述术语具有与在有关技术的语境中所表示的含义一致的含义，除非在此明确地定义，否则不应被过度解释为表面含义。
在可以不同地实现有些实施例的情况下，可以与描述顺序不同地进行特定工艺。例如，被连续描述的两个工艺在实际上可以被同时进行，也可以与描述的顺序相反的顺序进行。
在附图中，例如，根据制造技术和/或公差，可以预测所示形状的变形。因此，本发明的实施例不应被解释为限于显示在本说明书中的区域的特定形状，例如要包括在制造过程中导致的形状的变化。在此使用的所有“和/或”包括涉及的构成要素的各个或一个以上的所有组合。并且，在本说明书中使用的术语“基板”可以包括基板本身，或者包括基板和形成于其表面的预定层或膜等的堆叠结构。还有，在本说明书中“基板的表面”可以包括基板本身被露出的表面，或者形成于基板上的预定层或膜等的外侧表面。
以下结合附图和具体实施例对本发明的具体实现进行详细描述。
如图1所示，为本发明一个实施例提供的一种焊接终端结构的剖面结构示意图，所述焊接终端结构包括位于半导体元件30一侧表面的电极焊垫20，所述焊接终端结构还包括：
绝缘层50，位于所述半导体元件30上设有所述电极焊垫20的一侧，且所述绝缘层50设置在所述半导体元件30表面未设有所述电极焊垫20的部分；
UBM层，位于所述电极焊垫20具有开放区域的一侧，所述UBM层与所述半导体元件30之间通过所述电极焊垫20和/或绝缘层50进行连接，所述UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层60；以及
用于半导体封装的焊接凸块40，所述焊接凸块40设置在所述UBM层远离所述电极焊垫20的一侧。
需要说明的是，所述晶圆探针测试是集成电路生产中的重要一环，可以节约废芯片封装成本，在集成电路制造中，晶圆良率是完成所有工艺步骤后测试合格的芯片的数量与整片晶圆上的有效芯片的比值，通常是采用晶圆探针测试进行实现，对于工艺控制、成品率管理、产品质量以及降低总测试成本具有重要意义。在现有技术中，可以通过晶圆探针测试等进行良率测试或特性测试，由于晶圆在良率测试或特性测试时会产生测试痕迹(probemark)，电极焊垫20上有测试痕迹的部位比其它没有测试痕迹的部位的厚度更薄，因此在其表面直接堆叠其它膜层时，在高温下发生反应或者应力过高的情况下就会产生不良现象，进而影响成品的性能。
在本发明实施例中，通过设置了金属粘合层60，可以使测试过程中局部变薄的部位恢复原来的厚度，足以消除测试痕迹，从而提高焊接终端结构在半导体封装中的可靠性，避免因晶圆探针测试时在半导体元件30和/或电极焊垫20上产生测试痕迹而降低焊接终端结构的性能。
在本发明的一个实例中，以上半导体元件30可包含多个不同种类的单独元件(individual devices)。
例如，上述单独元件包括各种微电子元件(microelectronic devices)，例如：CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）晶体管，互补金属绝缘体半导体晶体管（complementary metal-insulator-semiconductortransistor），***LSI(large scale integration，大规模集成)，MOSFET（metal-oxide-semiconductor field effect transistor，金属氧化物半导体场效应晶体管），CIS(CMOSimaging sensor，CMOS图像传感器)等图像传感器，MEMS(micro-electro-mechanicalsystem，微机电***)，有源元件，无源元件等。
上述半导体元件30可能是存储器半导体芯片。上述存储器半导体芯片可以是DRAM(Dynamic Random Access Memory，动态随机存取存储器)或SRAM(Static Random AccessMemory，静态随机存取存储器)等挥发性存储器半导体芯片，或者是PRAM(Phase-changeRandom Access Memory，相变随机存储器)，MRAM(Magneto-resistive Random AccessMemory，磁阻随机存取存储器)，FeRAM(Ferroelectric Random Access Memory，铁电随机存取存储器)，RRAM(Resistive Random Access Memory，电阻随机存取存储器)等非挥发性存储器半导体芯片。
在本发明的又一个实例中，所述半导体元件30是具有上表面和与之对应的下表面，在上述半导体元件30上表面形成的电极焊垫20为覆盖在所述半导体元件30上表面上，所述绝缘层50覆盖上述半导体元件30的上表面并用于开放上述电极焊垫20区域，以使所述电极焊垫20朝向所述焊接凸块40的一侧侧面形成开放区域，对应的，所述绝缘层50设置在所述半导体元件30表面未设有所述电极焊垫20的部分，以使所述半导体元件30的上表面完全被电极焊垫20与绝缘层50覆盖。
在本发明的又一个实例中，所述金属粘合层60朝向所述半导体元件30的一侧与所述电极焊垫20连接，且所述金属粘合层60端部还与对应的所述绝缘层50连接。
在本发明的又一个实例中，所述UBM层还包括位于所述金属粘合层60朝向所述焊接凸块40一侧的防热扩散层90，所述防热扩散层90用于赋予机械稳定性和热稳定性；所述防热扩散层90朝向所述焊接凸块40一侧通过焊接键合层80与所述焊接凸块40连接。
进一步的，作为本发明的一种优选实施例，UBM层(60，80，90)连接于电极焊垫20，包含：补偿测试时产生的电极焊垫20上的测试痕迹的金属粘合层60；位于金属粘合层60与焊接键合层80之间，赋予机械稳定性和热稳定性的防热扩散层90；以及与焊接凸块40连接的焊接键合层80。
本实施例中焊接凸块40覆盖UBM层上方部分侧面区域，最好是覆盖焊接键合层80侧面区域。这可以提高焊接凸块40和焊接键合层80之间的粘合力。
如图1所示，焊接键合层80与金属粘合层60及防热扩散层90的截面是垂直的。然而，不限于此，金属粘合层60和防热扩散层90可能会突出到焊接键合层80的侧面。最好是，金属粘合层60和防热扩散层90的宽度（面积）与焊接凸块40的最大宽度(面积)相同。当然，根据不同工艺，也可以比上述焊接凸块40的最大宽度(面积)小0.1至50%。因为焊接凸块40用于去除金属粘合层60和防热扩散层90的痕迹。
此外，焊接凸块40可接触防热扩散层90上表面。这是因为防热扩散层90比焊接键合层80面积大，且焊接凸块40覆盖焊接键合层80的侧面。这可以防止焊接凸块40的焊接（Solder）金属扩散到下层半导体元件30的电极焊垫20区域，并进一步提高机械稳定性和热稳定性。
图2-8所示为本发明一实施例提供的焊接终端结构的制作方法的工艺流程图，用于说明本发明的焊接终端结构如何应用于电镀方式的焊接键合工艺。
首先，如图2所示，为上表面有电极焊垫20和绝缘层50的半导体元件30，在上表面具有电极焊垫20和绝缘层50的半导体元件30中，在半导体元件30的上表面依次沉积金属粘合层60、防热扩散层90、焊接键合层80等。此时，金属粘合层60以Al（铝）为基础，Al合金也可以。
该金属粘合层60的目的是，使用与半导体元件30的电极焊垫20相同的材料来填充晶圆在良率测试或特性测试时产生的测试痕迹，同时发挥金属粘合层60的作用。电极焊垫20的材料一般为铝，电极焊垫20上有测试痕迹的部位比其它没有痕迹的部位的Al厚度更薄，因此在其表面直接堆叠其它膜层时，在高温下发生反应或应力过高的情况下就会产生不良现象。因此，本发明的金属粘合层60的材料与电极焊垫20相同，都是Al，使测试过程中局部变薄的部位恢复原来的厚度，从而提高可靠性，其厚度为100到5000Å的范围，足以消除测试痕迹。
在本发明的一个实例中，防热扩散层90以TiW（钨化钛）为基础，也可以是Ti系合金(Ti-Al，TiN)，其材质必须保证不与半导体元件30上的电极焊垫20中的Al和Ni系合金发生扩散反应，同时保证熔融的焊接凸块40不浸湿或不流动。一般来说，TiW或Ti系合金由于其材料特性，在Ti中添加的合金元素间的结合力非常强，因此即使与第3种其他金属接触，也不会相互扩散反应。因此，本发明的防热扩散层90的两面在分别接触Al和NiV（钒化镍）的情况下，即使被加热到100摄氏度以上的高温，也具有防止相互反应的效果。该防热扩散层90的沉积厚度在100至5000Å范围内。
在本发明的又一个实例中，焊接键合层80以NiV为基础，是Ni系合金，要能与焊接成分反应，形成金属间化合物，维持粘合强度。为防止Ni表面在大气中发生氧化，焊接键合层80可进一步采用Au（金），焊接键合层80的沉积总厚度在100到5000Å范围内。
当焊接终端结构沉积后，即在半导体元件30的上表面依次沉积金属粘合层60、防热扩散层90、焊接键合层80等后，如图3所示，感光材料100涂布后，通过感光蚀刻工艺(Lithography)仅开放需要进行焊接电镀的部位。在焊接电镀前，如图4所示，通过电解或无电解方式，在限定区域(开放的电极焊垫20区域)镀上NiV或Ni系合金，以作为附加层85，其厚度在1到5um之间。
然后，如图5所示，通过电镀形成焊接凸块40，如图6所示，去除感光材料100，以完成电镀的焊接凸块40作为掩膜(Mask)用化学方式蚀刻掉焊接键合层80的NiV。
在焊接键合层80被蚀刻的情况下，最上层金属层是TiW或其合金系的防热扩散层90。该层具有焊接熔融状态下也不会扩散的特性，因此只存在于焊接熔融状态下也不会蚀刻的NiV或NiV/Au的焊接键合层80，参见图7所示。
在本发明的又一个实例中，TiW层是本发明的防热扩散层90，它并不是像在其他发明中那样充当简单的焊坝（Solder Dam），重要的是要起到防热扩散的作用。同时通过Al和TiW连续堆叠，提供电极焊垫20的机械稳定性、热稳定性和焊接凸块工艺便利性，这是本发明的一个重要事项。
在本实施例中，TiW在数百摄氏度以上防止Al扩散，应用于半导体元件布线工艺，同时不与Sn或Pb等焊接材料反应，而且熔融的焊接材料不会浸湿表面，可同时起到防热扩散和焊坝的作用。
接下来的工序将焊接凸块40熔化成球形，焊接凸块40成型后，再以焊接凸块40为掩膜将TiW和Al用化学方式蚀刻掉，即为本发明理想实施例的焊接终端结构的制造，得到的产品具体如图8所示。
图9-15所示为本发明其它实施例的工艺，本发明实施例的焊接终端结构应用于使用刀片130的焊膏120方式的焊接凸块工艺方法。
首先，在上表面具有电极焊垫20和绝缘层50的半导体元件30上，依次沉积金属粘合层60、防热扩散层90、焊接键合层80等(见图9所示)。此时金属粘合层60、防热扩散层90、焊接键合层80的种类及沉积厚度与图2-8所示的实施例中的描述相同。
当焊接终端沉积后，进行感光蚀刻工艺(Lithography)，涂上感光材料100后，在焊接形成的位置留下感光材料100，如图10所示。
在此状态下，以感光材料100为光罩，除形成焊接的位置外，用化学方式蚀刻NiV或NiV/Au，则除了要形成焊接的位置外，其余区域的顶层金属为TiW。
第一阶段蚀刻结束后，如图11所示，去除感光材料100。在准备好的晶圆上，使用金属或同等性能的镂空光罩110，将含有助焊剂的焊膏120涂在焊接键合层80区域，具体见图12与图13所示。
上述涂刷的焊膏120通过回流(Reflow)工艺(如图14所示)成为球形的焊接凸块40，此时除了要做凸块的区域外，其它所有区域顶层都是TiW，因此焊接只与焊接键合层80发生反应。
焊接键合层80完成后，以焊接凸块40为掩膜，用化学方式蚀刻防热扩散层90和金属粘合层60，即为本发明其它实施例的焊接终端结构的制造，得到的产品具体如图15所示。
如上所述，本发明的焊接终端结构及其制造方法应用于倒装芯片的焊接凸块40的焊接终端，可防止晶圆测试产生的半导体元件30和/或电极焊垫20的测试痕迹降低焊接终端特性，同时具有半导体元件30和/或电极焊垫20的铝成分和焊接键合层80之间的物质移动最小化效果。
本发明的另一个效果是，在不使用额外金属层的情况下，提供起到焊坝(防止焊接浸湿，以此限制焊接区域)作用的焊接终端结构。
此外，本发明在制造焊接终端结构时，堆叠与电极焊垫20相同材质的金属粘合层60，从而解决传统问题，使产生的应力最小化。
本发明还具有诸多特点和优点，例如HTOL(High Temperature Operating Life，高温工作寿命)等可防止电负荷作用下可能产生的Al扩散移动的防热扩散层90等。
结合附图16，在本发明的另一种实施例中，提供一种半导体封装结构，部分包含上述的焊接终端结构。
在本发明实施例中，所述的焊接终端结构的制造方法，包括以下步骤：
1）在现有的半导体元件30一侧表面设置电极焊垫20；
2）在所述半导体元件30上设有所述电极焊垫20的一侧表面设置绝缘层50，且所述绝缘层50设置在所述半导体元件30表面未设有所述电极焊垫20的部分，以暴露所述半导体元件30一侧表面的电极焊垫20区域；
3）在所述电极焊垫20一侧设置UBM层，以使所述UBM层与所述半导体元件30之间通过所述电极焊垫20和/或绝缘层50进行连接，所述UBM层包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层60、位于所述金属粘合层60朝向所述焊接凸块40一侧的防热扩散层90，以及用于供所述防热扩散层90朝向所述焊接凸块40一侧与所述焊接凸块40进行连接的焊接键合层80；
具体的，在所述电极焊垫20一侧设置UBM层是在所述电极焊垫20一侧依次形成金属粘合层60、防热扩散层90和焊接键合层80；
4）在上述焊接键合层80上设置形成焊接凸块40所需的光罩图案（Mask Pattern）；
将上述焊接键合层80上部的光罩图案内部用焊接金属填埋；
去除上述光罩图案和光罩图案下部的焊接键合层80；
在所述UBM层远离所述电极焊垫20的一侧通过回流焊工艺形成所述焊接凸块40；
去除绝缘层50上残留的防热扩散层90和金属粘合层60，得到所述焊接终端结构。
在本实施例中，优选的，上述金属粘合层60使用Al，防热扩散层90使用TiW，焊接键合层80使用NiV，以此为特征的半导体封装制造方法。
在本发明的一个实例中，所述半导体封装结构即采用倒装芯片连接工艺进行封装。所述半导体封装结构包括用于安装所述焊接终端结构的基板10，所述半导体元件30通过多个焊接凸块40与所述基板10形成电连接和物理连接，所述基板10远离所述焊接终端结构的一侧设置有多个用于与外部进行焊接的基板焊垫11。
在本发明的又一个实例中，所述焊接凸块40一端分别连接到半导体元件30上对应的电极焊垫20，同时另一端连接到基板10的终端金属层，所述焊接凸块40通过熔融工艺，实现半导体元件30和基板10上的焊接金属层及终端金属层之间的金属融合。
具体见图16所示，为本发明的半导体封装结构，其中，半导体封装结构包含：具有上表面和与之对应的下表面的半导体元件30，在半导体元件30上表面形成的电极焊垫20，覆盖半导体元件30的上表面并开放电极焊垫20区域的绝缘层50，通过绝缘层50开放区域与电极焊垫20连接的UBM层，与UBM层连接的焊接凸块40。
在以上实施例中，提供了一种可靠性更高的半导体封装的焊接终端结构及其制造方法，更具体地说，改进用于微电子封装的焊接终端结构及其制造方法，提高焊接终端结构的热稳定性，提高由Al-Cu、Cu导线和层间绝缘膜组成的多重布线结构的半导体元件对焊接凸块工艺的适应性，是一种改进的焊接终端结构及其制造方法。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。
本发明使用到的标准零件均可以从市场上购买，异形件根据说明书的和附图的记载均可以进行订制，各个零件的具体连接方式均可采用现有技术中成熟的螺栓、铆钉、焊接等常规手段，在此不再详述。
上面对本发明的较佳实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域的普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (10)

1.一种焊接终端结构，包括位于半导体元件一侧表面的电极焊垫，其特征在于，所述焊接终端结构还包括：
绝缘层，位于所述半导体元件上设有所述电极焊垫的一侧，且所述绝缘层设置在所述半导体元件表面未设有所述电极焊垫的部分；
UBM层，位于所述电极焊垫具有开放区域的一侧，所述UBM层与所述半导体元件之间通过所述电极焊垫和/或绝缘层进行连接，所述UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层；以及
用于半导体封装的焊接凸块，所述焊接凸块设置在所述UBM层远离所述电极焊垫的一侧。
2.根据权利要求1所述的焊接终端结构，其特征在于，所述金属粘合层的材料与所述电极焊垫的材料相同，所述金属粘合层的厚度为100Å到5000Å。
3.根据权利要求1所述的焊接终端结构，其特征在于，所述UBM层还包括位于所述金属粘合层朝向所述焊接凸块一侧的防热扩散层，所述防热扩散层朝向所述焊接凸块一侧通过焊接键合层与所述焊接凸块连接。
4.根据权利要求3所述的焊接终端结构，其特征在于，所述防热扩散层、所述金属粘合层以及所述焊接键合层的同侧侧面位于同一平面，或者，所述金属粘合层的端部和所述防热扩散层的端部均突出至所述焊接键合层侧面。
5.根据权利要求4所述的焊接终端结构，其特征在于，在所述金属粘合层的端部和所述防热扩散层的端部均突出至所述焊接键合层侧面时，所述金属粘合层两端直线距离大小与所述焊接凸块的直径大小相同，或者所述金属粘合层两端直线距离大小是所述焊接凸块的直径大小的50%-99.9%倍；所述防热扩散层两端直线距离大小与所述焊接凸块的直径大小相同，或者所述防热扩散层两端直线距离大小是所述焊接凸块的直径大小的50%-99.9%倍。
6.一种如权利要求1-5任一所述的焊接终端结构的制造方法，其特征在于，包括以下步骤：
将半导体元件一侧表面设置电极焊垫；
在所述半导体元件上设有所述电极焊垫的一侧表面设置绝缘层，且所述绝缘层设置在所述半导体元件表面未设有所述电极焊垫的部分，以暴露所述半导体元件一侧表面的电极焊垫区域；
在所述电极焊垫一侧设置UBM层，以使所述UBM层与所述半导体元件之间通过所述电极焊垫和/或绝缘层进行连接，所述UBM层至少包含用于补偿晶圆探针测试时产生的测试痕迹的金属粘合层；
在所述UBM层远离所述电极焊垫的一侧采用回流焊工艺形成所述焊接凸块，得到所述焊接终端结构。
7.一种采用权利要求6所述的焊接终端结构的制造方法制造得到的焊接终端结构。
8.一种半导体封装结构，其特征在于，部分包含如权利要求1或2或3或4或5或7所述的焊接终端结构。
9.根据权利要求8所述的半导体封装结构，其特征在于，所述半导体封装结构包括用于安装所述焊接终端结构的基板，所述半导体元件通过至少一个焊接凸块与所述基板连接。
10.一种电子器件，其特征在于，部分或全部包含如权利要求8或9所述的半导体封装结构。
CN202010564891.9A 2020-06-19 2020-06-19 焊接终端结构及其制造方法、半导体封装结构、电子器件 Pending CN111640723A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010564891.9A CN111640723A (zh) 2020-06-19 2020-06-19 焊接终端结构及其制造方法、半导体封装结构、电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010564891.9A CN111640723A (zh) 2020-06-19 2020-06-19 焊接终端结构及其制造方法、半导体封装结构、电子器件

Publications (1)

Publication Number Publication Date
CN111640723A true CN111640723A (zh) 2020-09-08

Family

ID=72332553

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010564891.9A Pending CN111640723A (zh) 2020-06-19 2020-06-19 焊接终端结构及其制造方法、半导体封装结构、电子器件

Country Status (1)

Country Link
CN (1) CN111640723A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771197B (zh) * 2021-09-29 2022-07-11 昇貿科技股份有限公司 低溫焊錫的焊接結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242868B (en) * 2001-08-21 2005-11-01 Cst Corp Ltd Solder terminal and fabricating method thereof
CN102709263A (zh) * 2011-03-28 2012-10-03 瑞萨电子株式会社 半导体器件及其制造方法
US20130256871A1 (en) * 2012-03-29 2013-10-03 Roden R. Topacio Semiconductor chip device with fragmented solder structure pads
CN103779250A (zh) * 2012-10-22 2014-05-07 展讯通信（上海）有限公司 用于倒装芯片的电学测试的装置和方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242868B (en) * 2001-08-21 2005-11-01 Cst Corp Ltd Solder terminal and fabricating method thereof
CN102709263A (zh) * 2011-03-28 2012-10-03 瑞萨电子株式会社 半导体器件及其制造方法
US20130256871A1 (en) * 2012-03-29 2013-10-03 Roden R. Topacio Semiconductor chip device with fragmented solder structure pads
CN103779250A (zh) * 2012-10-22 2014-05-07 展讯通信（上海）有限公司 用于倒装芯片的电学测试的装置和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771197B (zh) * 2021-09-29 2022-07-11 昇貿科技股份有限公司 低溫焊錫的焊接結構及其製造方法

Similar Documents

Publication Publication Date Title
US6809020B2 (en) Method for forming bump, semiconductor device and method for making the same, circuit board, and electronic device
JP3829325B2 (ja) 半導体素子およびその製造方法並びに半導体装置の製造方法
US7064446B2 (en) Under bump metallization layer to enable use of high tin content solder bumps
KR100454381B1 (ko) 반도체 장치 및 그 제조 방법
KR100426897B1 (ko) 솔더 터미널 및 그 제조방법
JP5355504B2 (ja) 半導体装置の製造方法および半導体装置
US7906425B2 (en) Fluxless bumping process
US20100219528A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
US20030222352A1 (en) Under-bump metallugical structure
JP2006261641A (ja) 半導体パッケージ・アセンブリ
JP2007317979A (ja) 半導体装置の製造方法
JPH11340265A (ja) 半導体装置及びその製造方法
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
US7956472B2 (en) Packaging substrate having electrical connection structure and method for fabricating the same
US7341949B2 (en) Process for forming lead-free bump on electronic component
US7325716B2 (en) Dense intermetallic compound layer
US20050012211A1 (en) Under-bump metallugical structure
CN111640723A (zh) 焊接终端结构及其制造方法、半导体封装结构、电子器件
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
US6897141B2 (en) Solder terminal and fabricating method thereof
US6916732B2 (en) Method of forming bumps
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
TW200929479A (en) Packaging substrate and method for menufacturing the same
TWI223883B (en) Under bump metallurgy structure
US20240047324A1 (en) Semiconductor package and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Shen Zhenggao

Inventor after: Yuan Quan

Inventor before: Wu Hailiang

Inventor before: Shen Zhenggao

Inventor before: Yuan Quan

CB03 Change of inventor or designer information
RJ01 Rejection of invention patent application after publication

Application publication date: 20200908

RJ01 Rejection of invention patent application after publication