JP4816691B2

JP4816691B2 - 電源供給回路及びそのｐａｍ制御方法

Info

Publication number: JP4816691B2
Application number: JP2008179369A
Authority: JP
Inventors: 良中本; 雅文橋本; 圭介嶋谷; 圭一吉坂; 雅一加藤
Original assignee: Daikin Industries Ltd
Current assignee: Daikin Industries Ltd
Priority date: 2008-07-09
Filing date: 2008-07-09
Publication date: 2011-11-16
Anticipated expiration: 2028-07-09
Also published as: JP2010022116A

Description

本発明は、交流電力を直流電力に変換する電源供給回路に関し、特に、コンデンサのリプル電圧の増大防止に係るものである。

従来より、交流電力を整流回路によって直流電力に変換する電源装置（電源供給回路）が知られている。この種の電源装置では、回路内部に複数のコンデンサやリアクトルを有しているため、高調波電流が発生しやすく、これにより、電源効率の低下を招くという問題があった。そのため、特許文献１に開示されるように、いわゆるＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御によって高調波電流を抑制するようにした電源装置が知られている。

具体的には、上記特許文献１に開示される電源装置は、ダイオードをブリッジ状に接続した整流回路と、複数のコンデンサを有する平滑回路とを備えている。より詳しくは、この平滑回路は、直列接続された２つのコンデンサと、該２つのコンデンサに対して並列に接続された１つの平滑コンデンサとによって構成され、整流回路との間で倍電圧整流するように構成されている。また、この電源装置は、ブリッジ状の整流回路の出力端子と交流電源との間に設けられていて、ＯＮ状態の場合に整流回路の出力電力を短絡させる、スイッチング素子を備えている。

また、上記電源装置では、整流回路において、入力電流の波形が入力電圧の波形（正弦波）に近づくように、入力電圧のゼロクロス点に基づいて上記スイッチング素子が所定タイミングでスイッチングされる。具体的には、上記電源装置は、このスイッチング動作によって、入力電流の波形が正弦波になるようにＰＡＭ制御の出力波形のＯＮデューティを制御するよう構成されている。このようなＰＡＭ制御により、電源装置で発生する高調波電流が抑制される。
特開２００１−１４５３５８号公報

ところで、上述の特許文献１に開示されている電源装置では、ＰＡＭ制御の出力波形においてＯＮデューティを制御するようにしているが、ＰＡＭ制御の出力波形のＯＮ−ＯＦＦ幅は一定にしてその位相を制御することにより、入力電流の波形を正弦波に近づけることも考えられる。この場合、上記ＰＡＭ制御のためのパルス信号は、入力電流の波形が正弦波に近づくように入力電圧のゼロクロス点に基づいて出力タイミングが決められる。

しかしながら、例えば入力電圧の波形が外乱等によって歪むと、ＰＡＭ制御のためのパルス信号を出力するタイミングが、上述のように入力電流の波形を正弦波に近づけることのできる所望のタイミングからずれてしまう場合がある。

そうすると、上記スイッチング素子のスイッチングのタイミングが、予定していた入力電圧に対するタイミングとずれるため、上記平滑回路内の直列接続されたコンデンサのチャージ量が偏り、該コンデンサ内のリプル電圧が増大する可能性がある。このように、コンデンサ内のリプル電圧が増大すると、該リプル電圧がコンデンサのサージ耐圧を超えないように、該コンデンサの容量を増大させたり耐圧性を向上させたりする必要がある。

本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、整流回路の出力電力を短絡するスイッチング素子を用いてＰＡＭ制御を行う電源供給回路において、平滑回路内のコンデンサのリプル電圧の増大を防止してコンデンサのコンパクト化及びコスト低減を図ることにある。

上記目的を達成するために、本発明に係る電源供給回路（10）では、整流回路（12）の出力電力を短絡させるスイッチング素子（S）に流れるＰＡＭ電流に基づいて、該スイッチング素子（S）に対してパルス信号を出力するタイミングを変更するようにした。

具体的には、第１の発明は、交流電源（20）に接続され、交流電力を整流する整流回路（12）と、互いに直列に接続された２つのコンデンサ（C1,C2）を有し、上記整流回路（12）の出力側に接続される平滑回路（13）と、ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、を備えた電源供給回路を対象とする。

そして、上記ＰＡＭ制御部（15）は、上記スイッチング素子（S）に流れるＰＡＭ電流に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出する位相差検出部（15d）と、上記位相差検出部（15d）によって検出された位相のずれをなくすように、上記パルス信号の出力位相を補正する位相補正部（15e）と、を備えているものとする。

この構成により、ＰＡＭ制御部（15）によって、整流回路（12）の出力電力を短絡させるスイッチング素子（S）に流れるＰＡＭ電流に基づいて、該スイッチング素子（S）のスイッチングのタイミングを変更することができる。ここで、上記整流回路（12）の出力側に接続される平滑回路（13）内の２つのコンデンサ（C1,C2）へのチャージ量は、上記スイッチング素子（S）に流れるＰＡＭ電流と相関関係にあり、該スイッチング素子(S）のスイッチングのタイミングによって変化する。そのため、上述の構成のように、スイッチング素子（S）に流れるＰＡＭ電流に基づいて該スイッチング素子（S）のスイッチングのタイミングを制御することで、コンデンサ（C1,C2）のチャージ量が偏るのを防止することができる。

すなわち、上記スイッチング素子（S）をスイッチングさせるためのパルス信号の出力タイミングが、入力電圧のゼロクロス点を基準にして入力電流の波形が正弦波になるような所望のタイミングとずれた場合でも、上述の構成によって、入力電圧のゼロクロス点から上記所望のタイミングでパルス信号が出力されるようにタイミングを変えることができるため、上記コンデンサ（C1,C2）のチャージ量の偏りを抑えることができる。

したがって、上述のようなパルス信号の出力タイミングのずれによって上記コンデンサのリプル電圧が増大するのを防止することができ、該コンデンサの容量増大や耐圧性向上の必要がなくなるため、該コンデンサのコンパクト化及びコスト低減を図れる。

上述の構成において、上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されているのが好ましい（第２の発明）。

ここで、上記平滑回路（13）内の２つのコンデンサ（C1,C2）の中点と交流電源とを接続して、整流回路（12）の出力電力を短絡させるスイッチング素子（S）は、該整流回路（12）の入力電圧のゼロクロス点を基準にして、該整流回路（12）の入力電流の波形を正弦波に近づけるようにスイッチング制御される。そのため、上記スイッチング素子（S）のスイッチングのタイミングが所望のタイミングからずれると、ゼロクロス点の前後で該スイッチング素子（S）に流れるＰＡＭ電流に偏りが生じる。

よって、上述のように、整流回路（12）の入力電圧のゼロクロス点を基準にして、その前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出することにより、該スイッチング素子（S）のスイッチングのタイミングのずれを容易に検出することができる。

しかも、上記スイッチング素子（S）のスイッチングのタイミングは、入力電圧のゼロクロス点を基準としているため、上述のように、このゼロクロス点を基準としてＰＡＭ電流の偏りを検出するようにすれば、別に基準点を検出する必要がなくなる。したがって、簡単な構成で確実にＰＡＭ波形の位相のずれによるＰＡＭ電流の偏りを検出することができる。

また、上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のピーク値の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されていてもよい（第３の発明）。

上記整流回路（12）の入力電圧のピーク値を挟んで、その前後のＰＡＭ電流も、スイッチング素子（S）のスイッチングのタイミングのずれによって変化するため、上述のような構成によって、該スイッチング素子（S）に対するパルス信号の位相のずれを検出することができる。

また、上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流の時間積分値の差を検出するように構成されているものとする（第４の発明）。このように、上記スイッチング素子（S）を流れるＰＡＭ電流を時間積分して、入力電圧のゼロクロス点またはピーク値の前後での差を求めることにより、瞬間的なＰＡＭ電流の変化ではなく、パルス信号の出力位相のずれによるＰＡＭ電流の変化の傾向を検出することができる。したがって、上記スイッチング素子（S）に対するパルス信号の位相のずれをＰＡＭ電流に基づいてより正確に検出することができる。

また、上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流のピーク値の差を検出するように構成されていてもよい（第５の発明）し、上記ＰＡＭ電流の差として該ＰＡＭ電流の平均値の差を検出するように構成されていてもよい（第６の発明）。これらの構成により、上記第４の発明のようにＰＡＭ電流の時間積分を求めるような計算を行うことなく、簡単且つ迅速にパルス信号の出力位相のずれを検出することができる。

また、以上の構成において、上記位相補正部（15d）は、上記ＰＡＭ電流に応じて上記パルス信号の出力位相を段階的に補正するように構成されているのが好ましい（第７の発明）。

これにより、スイッチング素子（S）を流れるＰＡＭ電流に応じて、該スイッチング素子（S）に対するパルス信号の出力タイミングをより精度良く且つ適正なタイミングに修正することができる。したがって、より確実にパルス信号の出力位相のずれを防止でき、コンデンサ（C1,C2）のチャージ量の偏りをより確実に防止することができる。

第８の発明は、上述のような構成を有する電源供給回路におけるＰＡＭ制御方法である。具体的には、交流電源（20）に接続され、交流電力を整流する整流回路（12）と、上記整流回路（12）の出力側に接続され、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）と、ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、を備えた電源供給回路のＰＡＭ制御方法を対象とする。

そして、上記ＰＡＭ制御部（15）は、上記入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の時間積分値の差を検出し、上記パルス信号の出力位相が上記整流回路（12）の入力電流の波形を正弦波にするような所定の位相となるように、上記ＰＡＭ電流の時間積分値の差に応じて上記パルス信号の出力位相を段階的に補正するものとする。

以上の方法により、平滑回路（13）を構成する２つのコンデンサ（C1,C2）の中点と交流電源とを接続するスイッチング素子（S）に流れるＰＡＭ電流に基づいて、該スイッチング素子（S）に対するパルス信号の出力タイミングのずれを把握することができ、このずれに応じて該パルス信号の出力タイミングを変更することができる。したがって、上記コンデンサ（C1,C2）のチャージ量の偏りを抑えることができ、リプル電圧の増大を防止することができる。

そして、整流回路（12）の入力電圧のゼロクロス点の前後におけるＰＡＭ電流の時間積分値の差に応じてパルス信号の出力位相の補正を行うことで、瞬間的なＰＡＭ電流の変化に影響を受けることなく、パルス信号の出力位相のずれによるＰＡＭ電流の変化をより正確に検出して、パルス信号の出力位相をより正確に補正することができる。

しかも、上記パルス信号の出力位相の補正をＰＡＭ電流の時間積分値の差に応じて段階的に行うことで、該パルス信号の出力タイミングを適正なタイミングに精度良く修正することができる。

上記第１の発明に係る電源供給回路（10）によれば、スイッチング素子（S）にパルス信号を所定タイミングで出力するＰＡＭ制御部（15）が、該スイッチング素子（S）を流れるＰＡＭ電流に基づいて上記パルス信号の出力位相のずれを検出する位相差検出部（15d）と、その位相のずれをなくすように上記パルス信号の出力位相を補正する位相補正部（15e）と、を備えているため、入力電圧の波形が歪んだ場合でも、それに応じてスイッチング素子（S）のパルス信号の出力タイミングを変更することができ、上記２つのコンデンサ（C1,C2）でチャージ量の偏りが生じるのを防止することができる。これにより、コンデンサ（C1,C2）のリプル電圧が増大するのを防止することができ、該コンデンサ（C1,C2)の容量増大や耐圧性向上などの対策が不要となり、該コンデンサ（C1,C2)のコンパクト化やコスト低減を図れる。

また、第２の発明によれば、上記位相差検出部（15d）は、整流回路（12）の入力電圧のゼロクロス点の前後で上記ＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されているため、該パルス信号の出力位相のずれをより簡単な構成で確実に検出することができる。また、第３の発明のように、上記整流回路（12）の入力電圧のピーク値の前後で上記ＰＡＭ電流の差を検出することによっても、上記パルス信号の出力位相のずれを検出することができる。

また、第４の発明によれば、上記位相差検出部（15d）は、上記ＰＡＭ電流の時間積分値の差に基づいて上記パルス信号の位相のずれを検出するように構成されているため、瞬間的なＰＡＭ電流の変化に影響を受けることなく、パルス信号の出力位相のずれによるＰＡＭ電流の変化を精度良く検出することができる。

また、第５の発明によれば、上記位相差検出部（15d）は、上記ＰＡＭ電流のピーク値の差に基づいて上記パルス信号の位相のずれを検出するように構成されている。さらに、第６の発明によれば、上記位相差検出部（15d）は、上記ＰＡＭ電流の平均値の差に基づいて上記パルス信号の位相のずれを検出するように構成されている。これらの構成により、上記ＰＡＭ電流の時間積分値を求めることなく、簡単且つ迅速にパルス信号の出力位相のずれを検出することができる。

また、第７の発明によれば、上記位相補正部（15e）は、上記ＰＡＭ電流に応じて上記パルス信号の出力位相を段階的に補正するように構成されているため、精度良くパルス信号の出力位相を補正することができ、該コンデンサ（C1,C2）のリプル電圧の増大をより確実に防止することができる。

上記第８の発明に係る電源供給回路におけるＰＡＭ制御方法によれば、平滑回路（13）の２つのコンデンサ（C1,C2）の中点と交流電源とを接続するスイッチング素子（S）を流れるＰＡＭ電流のゼロクロス点前後の時間積分値の差を求め、該スイッチング素子（S）に対して、入力電流が正弦波になるような所定のタイミングでパルス信号が出力されるように、上記時間積分値の差に応じて該パルス信号の出力位相を段階的に補正したため、ＰＡＭ電流に応じて上記パルス信号の出力タイミングを精度良く補正することができる。これにより、上記コンデンサ（C1,C2）のチャージ量の偏りを防止することができ、該コンデンサ（C1,C2）のリプル電圧の増大を防止することができる。したがって、上記コンデンサ（C1,C2）の容量増大や耐圧性向上などの対策が不要となり、該コンデンサ（C1,C2）のコンパクト化やコスト低減を図れる。しかも、上述のように、ＰＡＭ電流の時間積分値の差によってコンデンサ（C1,C2）のチャージ量の偏りを判別することで、上記パルス信号の出力位相のずれを正確に判別することができる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものではない。

（全体構成）
図１に示すように、本実施形態に係る電源供給回路（10）は、コンバータ回路（11）と、インバータ回路（14）と、マイコン（15）とを備えている。すなわち、上記電源供給回路（10）は、交流電力をコンバータ回路（11）によって整流し、その直流をインバータ回路（14）によって三相交流に変換して電動機（30）へ供給するものである。

上記電動機（30）は、例えば空調機の冷媒回路に設けられる圧縮機を駆動するためのものである。ここで、空調機の冷媒回路は、特に図示しないが、圧縮機と凝縮器と膨張機構と蒸発器とが閉回路を構成するように接続されてなり、冷媒が循環して蒸気圧縮式冷凍サイクルを行うように構成されている。この冷媒回路によって、冷房運転では、蒸発器で冷却された空気が室内へ供給され、暖房運転では、凝縮器で加熱された空気が室内へ供給される。

上記コンバータ回路（11）は、交流電源（20）に接続され、交流電力を整流する。このコンバータ回路（11）は、上記交流電源（20）に対し、リアクトル（L）を介して接続されるブリッジ回路（12）と、該ブリッジ回路（12）の出力側に接続される平滑回路（13）と、を備えている。

上記ブリッジ回路（12）は、交流電源（20）に接続され、４つのダイオード（D1〜D4）がブリッジ状に結線されたダイオードブリッジ回路である。つまり、このブリッジ回路（12）は、本発明に係る整流回路を構成している。

上記平滑回路（13）は、上記ブリッジ回路（12）の出力側に設けられている。この平滑回路（13）は、互いに直列に接続された２つのコンデンサ（C1,C2）と、その２つのコンデンサ（C1,C2）に並列に接続された１つのコンデンサ（C3）とで構成されている。直列接続された２つのコンデンサ（C1,C2）は、上記ブリッジ回路（12）の出力端子側（図中の上側）から順に、上コンデンサ（C1）、下コンデンサ（C2）と呼ばれ、この２つのコンデンサによりVoの電圧を分圧し、入力電圧（Vi）が低くてもILの電流を流せるようになっている。上記２つのコンデンサ（C1,C2）に対して並列接続されたコンデンサ（C3）は、２つのコンデンサ（C1,C2）の出力電圧（Vo）を平滑化するものである。そして、上記平滑回路（13）は、図のように上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とが接続されていて、これにより、上記ブリッジ回路（12）との間で倍電圧整流するように構成されている。

また、上記コンバータ回路（11）には、双方向にＯＮ−ＯＦＦ可能なスイッチング素子（S）が設けられている。このスイッチング素子（S）は、ブリッジ回路（12）の入力端子と、互いに直列接続された２つのコンデンサ（C3）の中点との間に設けられている。つまり、本実施形態のコンバータ回路（11）は、スイッチング素子（S）がＯＮされると、倍電圧整流回路に切り換わり、スイッチング素子（S）がＯＦＦされると、全波整流回路に切り換わるように構成されている。

上記インバータ回路（14）は、コンデンサ（C1,C2）の直流を三相交流に変換し、電動機（30）へ供給するように構成されている。なお、このインバータ回路（14）は、特に図示しないが、例えば６つのスイッチング素子が三相ブリッジ状に結線された一般的な構成となっている。

上記マイコン（15）は、インバータ回路（14）のスイッチング制御の他に、コンバータ回路（11）のＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御を行うものであり、本発明に係るＰＡＭ制御部を構成している。また、上記マイコン（15）は、ゼロクロス検出部（15a）と、ＰＡＭ波形出力部（15b）と、タイマー部（15c）と、を備えている。

また、上記電源供給回路（10）には、ブリッジ回路（12）の入力電圧（Vi）を検出する入力電圧検出回路（16）と、入力電流（IL）を検出する入力電流検出回路（17）と、が設けられている。

上記ゼロクロス検出部（15a）は、図２に示すように、上記入力電圧検出回路（16）によって検出された入力電圧（Vi）に応じてゼロクロス信号（ＯＮ−ＯＦＦ信号）を出力するように構成されている。具体的には、上記ゼロクロス検出部（15a）は、入力電圧（Vi）が所定値よりも低いとＯＮ信号を出力し、所定値以上になるとＯＦＦになる。つまり、ＯＮ信号の立ち下がり位置（以下、立ち下がり位置という。）をもって、入力電圧（Vi）が実際のゼロクロス点Ｐに向かって所定値以上になったことが検出される（図２及び図３参照）。したがって、その立ち下がり位置と上記ゼロクロス検出部（15a）の認識するゼロクロス点Ｐ’（図２及び図３の例では、実際のゼロクロス点Ｐと同じ）とは、一定の時間差（tzwav）がある。

上記タイマー部（15c）は、図３に示すように、上記ゼロクロス検出部（15a）の立ち下がり位置が検出されると、カウントがスタートする。そして、上記タイマー部（15c）は、上記ゼロクロス検出部（15a）の次の立ち下がり位置が検出されると、カウントがリセットされて再スタートする。このように、上記タイマー部（15c）は、ゼロクロス検出部（15a）の立ち下がり位置の検出毎に、リセットされてカウントを開始する。

上記ＰＡＭ波形出力部（15b）は、図３に示すように、スイッチング素子（S）をスイッチングするためのパルス信号（以下、ＰＡＭ波形ともいう）を出力するものである。そして、上記ＰＡＭ波形出力部（15b）は、入力電流（IL）の波形が入力電圧（Vi）と同じ正弦波形になるように（若しくは近づくように）、パルス信号を出力する。具体的には、上記ＰＡＭ波形出力部（15b）は、上記ゼロクロス検出部（15a）の立ち下がり位置の検出毎に、タイマー部（15c）のカウントを用いて、所定のタイミング（出力タイミング）でパルス信号を出力する。つまり、上記ゼロクロス検出部（15a）の認識するゼロクロス点Ｐ’（即ち、ゼロクロス検出部（15a）の立ち下がり位置から最初のゼロクロス点）を基準にして所定のタイミングでパルス信号が出力される。

図３に示すように、上記ＰＡＭ波形出力部（15b）は、ゼロクロス点毎に、５つのパルスから成るパルス群が生成されるようにパルス信号を出力する。このパルス群は、中央のパルス１（ＯＮパルス）が他の４つのパルス２〜５より幅広に形成され、そのパルス１を基準に対称形になっている。そして、このパルス群は、図３に示す寸法ｔｗ１〜ｔｗ５が固定されている。つまり、本実施形態では、パルス幅が固定されている。

また、上記ＰＡＭ波形出力部（15b）は、中央のパルス１が常にゼロクロス点を跨って生成されるようにパルス信号を出力する。そして、ＰＡＭ波形出力部（15b）は、立ち下がり位置が検出されると、まず最初にＯＦＦパルスを出力し、その後、ＯＮパルスおよびＯＦＦパルスを交互に出力するように出力タイミングが設定されている。このように、本実施形態では、入力電圧（Vi）の半周期の間に複数のパルス（ＯＮパルス）が生成される、いわゆるマルチパルス制御が行われる。

また、上記ＰＡＭ波形出力部（15b）は、ＰＡＭ波形の位相を、入力電圧（Vi）のゼロクロス点Ｐを基準とし、入力電流（IL）を正弦波にするようなＰＡＭ波形の位相からずらす場合には、設定された出力タイミングをその分、補正するように構成されている。つまり、図３において、ＰＡＭ波形の位相を右側にずらす場合には、その分だけ出力タイミングが遅くなるように補正し、逆に、ＰＡＭ波形の位相を左側にずらす場合には、その分だけ出力タイミングが早くなるように補正する。

次に、具体的なＰＡＭ波形の出力動作について、図３〜図６に基づいて詳細に説明する。

図３に示すように、ゼロクロス検出部（15a）によってゼロクロス信号の立ち下がり位置が検出されると、タイマー部（15c）のカウントがスタートする。そうすると、ＰＡＭ波形出力部（15b）によって、パルス信号が所定のタイミングで出力される。具体的には、図４に示すように、先ず、タイマー部（15c）のカウントが「ｔ１」になると、ＯＦＦパルスが出力される。続いて、タイマー部（15c）のカウントが「ｔ２」、「ｔ３」、・・・「ｔ１８」、「ｔ１９」になる毎に、パルス信号のＯＮ−ＯＦＦが交互に出力される。これにより、入力電圧の一周期分のＰＡＭ波形が出力されることになる。上記のカウント値ｔ１，ｔ２，・・・ｔ１８，ｔ１９は、ゼロクロス点Ｐから所定のタイミングでＰＡＭ波形が出力されるように、立ち下がり位置からゼロクロス点Ｐまでの時間（推定時間）が考慮されている。

そして、次のゼロクロス信号の立ち下がり位置が検出されると、タイマー部（15c）のカウントがリセットされて再スタートする。そうすると、上述したタイミングと同じタイミングでパルス信号が交互に出力される。ここで、ＯＮパルスがゼロクロス点Ｐを跨いで生成されるため、設定通りにＯＦＦパルスから出力することができる。したがって、目標とするＰＡＭ波形を確実に生成することができる。

本実施形態に係る電源供給回路（10）では、入力電圧の歪み等によって入力電流の波形が乱れた場合、ＰＡＭ波形の位相をずらして入力電流の波形を正弦波に近づける制御が行われる。ここでは、ＰＡＭ波形の位相を図３において右側にずらす場合について説明する。

図５に示すように、図３の状態からＰＡＭ波形の位相をΔｔだけ右側にずらす（Δｔ遅らす）ために、ＰＡＭ波形出力部（15b）に設定されている出力タイミングを補正する。つまり、初期時に設定された出力タイミングがΔｔだけ遅くなるように補正される。そのため、ゼロクロス信号の立ち下がり位置が検出されてタイマー部（15c）のカウントがスタートすると、ＰＡＭ波形出力部（15b）が補正されたタイミングでパルス信号を出力する。

具体的には、図６に示すように、先ず、タイマー部（15c）のカウントが「ｔ１＋Δｔ」になると、ＯＦＦパルスが出力される。続いて、タイマー部（15c）のカウントが「ｔ２＋Δｔ」、「ｔ３＋Δｔ」、・・・「ｔ１８＋Δｔ」、「ｔ１９＋Δｔ」になる毎に、パルス信号が交互に出力される。これにより、パルス群のパルス幅および所定寸法ｔｗ１〜ｔｗ５を変更することなくＰＡＭ波形を生成することができる。

また、このようにＰＡＭ波形の位相がずれた場合でも、依然としてパルス１（ＯＮパルス）がゼロクロス点Ｐを跨った状態を維持することができる。したがって、立ち下がり位置の検出毎に、確実にＯＦＦパルスから出力することができる。これにより、目標とするＰＡＭ波形を確実に生成することができる。

なお、上記とは逆に、図３においてＰＡＭ波形の位相をΔｔだけ左側にずらした場合は、タイマー部（15c）のカウントが「ｔ１−Δｔ」になるとＯＦＦパルスが出力され、続いてカウントが「ｔ２−Δｔ」、「ｔ３−Δｔ」、・・・「ｔ１８−Δｔ」、「ｔ１９−Δｔ」になる毎にパルス信号が交互に出力される。この場合も、パルス群のパルス幅および所定寸法ｔｗ１〜ｔｗ５を変更することなくＰＡＭ波形を生成することができる。

（パルス信号の出力位相のずれ検出）
次に、入力電圧（Vi）の実際のゼロクロス点Ｐを基準にした目標とするＰＡＭ波形（入力電流を正弦波にするようなＰＡＭ波形）に対し、実際のＰＡＭ波形の出力位相がずれた場合のずれ量を検出する方法について説明する。

本実施形態に係る電源供給回路（10）では、図７に示すように、上記ＰＡＭ波形の位相（下側）が目標とする位相（上側）からずれた場合、スイッチング素子（S）に対するパルス信号の出力タイミングがずれて、上記平滑回路（13）の２つのコンデンサ（C1,C2）へのチャージ量に偏りが生じてしまう。

上記図７のようにＰＡＭ波形の位相が目標とするＰＡＭ波形の位相からΔｔ遅れた場合の、ＰＡＭ電流波形及び上下コンデンサ（C1,C2）の電圧を図８に示す。この図８から分かるように、例えば、上記図７のように上記ＰＡＭ波形の位相がΔｔ遅れると、上コンデンサ（C1）及び下コンデンサ（C2）共にリプル電圧が増大してしまう。また、上記図７に示すように上記ＰＡＭ波形の位相がずれると、ＰＡＭ制御の際にスイッチング素子（S）を流れる電流（ＰＡＭ電流）が、入力電圧の半周期内で偏りを生じ、該スイッチング素子（S）に大きな電流が流れることになる（図８参照）。

すなわち、上記ＰＡＭ波形の位相が目標とする位相から遅れると、入力電圧の半周期内でＰＡＭ電流が偏るとともに、上下コンデンサ（C1,C2）のリプル電圧が増大する。そうすると、増大したリプル電圧に対応できるように、コンデンサ（C1,C2）の容量を増大したり、耐圧性を向上したりする必要がある。なお、上記図８では、入力電圧（Vi）の実際のゼロクロス点Ｐに対して、マイコン（15）の認識するゼロクロス点Ｐ’が遅れ側にずれている場合を示している。

これに対し、本発明では、上記スイッチング素子（S）を流れるＰＡＭ電流に基づいて上記ＰＡＭ波形の位相のずれを検出し、そのずれをなくすように位相の補正を行って、コンデンサ（C1,C2）へのチャージ量の偏りを抑える。

すなわち、本発明では、上記ＰＡＭ波形の位相が、実際のゼロクロス点Ｐを基準にした目標とするＰＡＭ波形（入力電流を正弦波にするような所定の位相のＰＡＭ波形）に対して、どの程度、どちらにずれているのか（早いのか遅れているのか）を上記スイッチング素子（S）を流れるＰＡＭ電流に基づいて判定し、その判定結果に応じて上記ＰＡＭ波形の位相を補正する。

具体的には、上記電源供給回路（10）は、上記スイッチング素子（S）を流れるＰＡＭ電流を検出するＰＡＭ電流検出回路（18）をさらに備えているものとする。

そして、上記電源供給回路（10）のマイコン（15）は、上記ＰＡＭ電流の時間積分を行うＰＡＭ電流演算部（15f）を有し、且つ該ＰＡＭ電流の時間積分値に基づいて上記ＰＡＭ波形の位相のずれを検出する位相差検出部（15d）と、該位相差検出部（15d）によって検出された位相のずれをなくすように上記ＰＡＭ波形の位相を補正する位相補正部（15e）と、をさらに備えているものとする。

上記ＰＡＭ電流演算部（15f）は、スイッチング素子（S）を流れるＰＡＭ電流の時間積分値を算出し、実際のゼロクロス点Ｐの前後で該時間積分値の差を算出するように構成されている。すなわち、上記ＰＡＭ電流演算部（15f）は、上記ＰＡＭ電流検出回路（18）で検出されたゼロクロス点Ｐ前後のＰＡＭ電流I₁、I₂から時間積分値dI₁、dI₂（図８におけるＰＡＭ電流波形の斜線部分の面積）を求め、それらの差分ΔI（＝dI₁−dI₂）を算出する。

上記位相差検出部（15d）は、上記ＰＡＭ電流演算部（15f）によって算出されたＰＡＭ電流の時間積分値の差に基づいて、上記ＰＡＭ波形の位相のずれを判別するように構成されている。すなわち、上述のように、上記ＰＡＭ波形の位相が目標とする位相からずれている場合、上記スイッチング素子（S）で検出されるＰＡＭ電流は、ゼロクロス点Ｐの前後の一方で大きくなるように偏って流れるため、このＰＡＭ電流の偏りを検出することで、ＰＡＭ波形の位相がどちらにどの程度ずれているかを判別する。

具体的には、上記図８のように、ゼロクロス点Ｐ直後のＰＡＭ電流の時間積分値dI₂が、該ゼロクロス点Ｐ直前のＰＡＭ電流の時間積分値dI₁よりも大きい場合（差ΔIが負の場合）には、ＰＡＭ波形の位相が目標とする位相よりも遅れている（図８では右にずれている）と判断される。逆に、ゼロクロス点Ｐ直後のＰＡＭ電流の時間積分値dI₂が、該ゼロクロス点Ｐ直前のＰＡＭ電流の時間積分値dI₁よりも小さい場合（差分ΔIが正の場合）には、ＰＡＭ波形の位相が目標とする位相よりも進んでいる（図８では左にずれている）と判断される。

したがって、上記位相差検出部（15d）は、上記ΔIの増減によって、また、その増減量によって、上記ＰＡＭ波形が目標とするＰＡＭ波形からどのくらい進んでいるのか若しくはどのくらい遅れているのかを判別することができる。

上記位相補正部（15e）は、上記位相差検出部（15d）によって検出されたＰＡＭ波形の位相のずれに基づいて、既述のように上記ゼロクロス点Ｐ’からＰＡＭ波形を出力するまでの時間を補正するように構成されている。具体的には、図１０のフローに示すように、上記ΔIに応じて決められた上記ＰＡＭ波形の位相補正量（Ｐ１〜Ｐ４）を用いて、ゼロクロス信号の立ち下がり位置からの時間を補正するようにしている。

以下で、ＰＡＭ波形の位相のずれを補正する場合の動作の具体例を上記図１０を用いて説明する。

上記図１０のフローがスタートすると、まずステップＳ１で、上記スイッチング素子（S）のゼロクロス点Ｐ前後のＰＡＭ電流I₁、I₂を検出し、続くステップＳ２で、検出されたＰＡＭ電流I₁、I₂に基づいてそれぞれ時間積分値dI₁、dI₂を求める。そして、ステップＳ３でこれらの差であるΔI（＝dI₁−dI₂）を算出する。

その後、上記ステップＳ４で求めたΔIが上記図１０においてどの領域に入るのかを続くステップＳ４〜Ｓ７で判定する。なお、この実施形態において、ΔIの判定閾値であるα、β、γ、δの関係は、α＞β＞γ＞δとする。また、βとγとの間にはＰＡＭ波形の位相の補正を行わない不感帯を設けるものとする。

具体的には、ステップＳ４で、まず、上記ΔIがαよりも大きいかどうかを判定し、大きいと判定された場合（ＹＥＳの場合）には、ＰＡＭ波形の位相を遅らせる必要があるため、続くステップＳ８で現在のＰＡＭ波形よりもＰ１（μｓ）分、位相を遅らせる。一方、上記ΔIがα以下であると判定された場合（ＮＯの場合）には、ステップＳ５に進んで上記ΔIがβよりも大きいかどうかを判定する。このΔIがβよりも大きいと判定された場合（ＹＥＳの場合）にはステップＳ９で現在のＰＡＭ波形よりもＰ２（μｓ）分、位相を遅らせる。一方、上記ΔIがβ以下であると判定された場合（ＮＯの場合）には、ステップＳ６に進んで、該ΔIがδよりも小さいかどうかの判定を行う。

上記ステップＳ６で上記ΔIがδよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１０で現在のＰＡＭ波形よりもＰ４（μｓ）分、位相を進める一方、上記ΔIがδ以上であると判定された場合（ＮＯの場合）には、ステップＳ７に進んで、上記ΔIがγよりも小さいかどうかの判定を行う。ΔIがγよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１１に進んで、現在のＰＡＭ波形よりもＰ３（μｓ）分、位相を進める一方、上記ΔIがγ以上であると判定された場合（ＮＯの場合）には、該ΔIは、γ以上で且つβ以下であり、不感帯の領域に該当するため、そのままこのフローを終了してスタートへ戻り（リターン）、再びこのフローを開始する。なお、上記ステップＳ８〜Ｓ１１でＰＡＭ波形の位相を補正した後もこのフローを終了してスタートへ戻り（リターン）、再びこのフローを開始する。

（実施形態の効果）
この実施形態によれば、整流回路としてのブリッジ回路（12）の出力側に、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）が接続され、それらのコンデンサ（C1,C2）の中点と交流電源（20）との間に設けられたスイッチング素子（S）をＯＮ状態にすると倍電圧整流を行う倍電圧回路において、該スイッチング素子（S）に対して上記ブリッジ回路（12）の入力電圧のゼロクロス点を基準として所定のタイミングでＰＡＭ波形を出力するマイコン（15）が、上記スイッチング素子（S）を流れるＰＡＭ電流の時間積分値の差に基づいて該ＰＡＭ波形の出力位相のずれを検出する位相差検出部（15d）と、その位相のずれをなくすように上記ＰＡＭ波形の出力位相を補正する位相補正部（15e）と、を備えているため、上記ブリッジ回路（12）の入力電流が正弦波になるようにＰＡＭ波形の位相のずれを精度良く補正することができる。

すなわち、上記２つのコンデンサ（C1,C2）のチャージ量は、ＰＡＭ波形の位相がずれた場合のＰＡＭ電流の偏りによって変化するため、該ＰＡＭ電流の偏りに着目することで、ＰＡＭ波形の位相のずれ及び上記コンデンサ（C1,C2）のチャージ量の偏りを正確に把握することができる。

これにより、上記ＰＡＭ波形の位相を目標とする位相に合わせるように補正できるため、上記コンデンサ（C1,C2）内のチャージ量が偏ってリプル電圧が増大するのを防止できる。したがって、リプル電圧の増大に対応すべくコンデンサ（C1,C2）の容量を増大させたり耐圧性を向上させたりする必要がなくなるので、該コンデンサ（C1,C2）のコンパクト化及びコスト低減を図れる。

しかも、上述のようにＰＡＭ電流の時間積分値の差を用いることで、該ＰＡＭ電流の瞬間的な変化の影響を受けることなく、ＰＡＭ波形の位相のずれによるＰＡＭ電流の変化を精度良く検出することができ、該ＰＡＭ波形の位相のずれをより精度良く検出して補正することができる。

さらに、上記スイッチング素子（S）に対して出力されるパルス信号は、上記ブリッジ回路（12）の入力電圧のゼロクロス点を基準にして出力タイミングが決められているため、上述のように、このゼロクロス点を基準として、その前後でＰＡＭ電流の時間積分値の差を求めることで、別の基準を検出する必要がなくなり、より簡単な構成でＰＡＭ波形の位相のずれを検出することができる。

《その他の実施形態》
上述した実施形態については以下のような構成としてもよい。

上記実施形態では、ゼロクロス点毎に生成するパルス群を５つのパルスから構成するようにしたが、これに限らず、７つや９つのパルスによって構成するようにしてもよい。また、パルス群は、奇数のパルス数に限らず、偶数のパルス数で構成するようにしてもよい。

また、上記実施形態では、ゼロクロス信号の立ち下がり位置からタイマー部（5c）のカウントをスタートさせるようにしたが、本発明はこれに限るものではない。例えば、ゼロクロス検出部（5a）がゼロクロス点Ｐそのものを検出するように構成され、そのゼロクロス点Ｐからタイマー部（5c）のカウントをスタートさせるようにしてもよい。

また、上記実施形態では、ＰＡＭ波形の位相のずれをスイッチング素子（S）を流れるＰＡＭ電流の時間積分値の差に基づいて判定するようにしているが、この限りではなく、ブリッジ回路（12）の入力電圧のゼロクロス点前後におけるＰＡＭ電流のピーク値（パルス１を挟んでその前後のパルス群でのピーク値）の差や、平均値（パルス１を挟んでその前後のパルス群での平均値）の差を用いるようにしてもよい。このように、ＰＡＭ電流のピーク値や平均値を用いることで、上記実施形態のようにＰＡＭ電流の時間積分値を計算する必要がなくなるので、簡単且つ迅速にパルス位相のずれを検出することができる。

また、上記実施形態では、ブリッジ回路（12）の入力電圧のゼロクロス点の前後で、スイッチング素子（S）を流れるＰＡＭ電流の時間積分値の差を求めるようにしているが、この限りではなく、上記入力電圧のピーク値の前後でＰＡＭ電流の時間積分値の差を求めてもよい。

また、上記実施形態では、ＰＡＭ波形の位相のずれを図１０に示すように、スイッチング素子（S）を流れるＰＡＭ電流に応じて数段階に規定された位相補正量（Ｐ１〜Ｐ４）によって位相補正を行うようにしているが、この限りではなく、位相補正量を一定値としてもよい。なお、上記実施形態のように段階的に位相補正を行う場合には、図１０のように４段階に限らず、３段階未満や５段階以上であってもよい。

さらに、上記実施形態では、単相交流を直流に変換するコンバータ回路（11）の場合についてＰＡＭ波形の位相補正を行うようにしているが、この限りではなく、三相交流を直流に変換するコンバータ回路について適用してもよい。

以上説明したように、本発明は、スイッチング素子を流れるＰＡＭ電流に基づいてＰＡＭ制御におけるＰＡＭ波形の位相のずれを判別し、整流回路の入力電流が正弦波になるようにＰＡＭ波形の位相を補正するため、入力電流の高調波成分を抑制する電源供給回路に特に有用である。

実施形態に係る電源供給回路の全体構成を示す配線系統図である。入力電圧とゼロクロス信号との関係を示す波形図である。ＰＡＭ波形の出力状態を示す波形図である。ＰＡＭ波形の出力タイミングを説明するための波形図である。位相がずれた場合のＰＡＭ波形の出力状態を示す波形図である。位相がずれた場合のＰＡＭ波形の出力タイミングを説明するための波形図である。位相がずれた場合のＰＡＭ波形と入力電圧との関係を示す図である。位相がずれた場合のＰＡＭ電流と上下コンデンサの電圧との関係を示す波形図である。位相制御をした場合のＰＡＭ電流と上下コンデンサの電圧との関係を示す波形図である。上下コンデンサの電圧差の変化量に応じて行われる位相補正制御を示すフローチャートである。

符号の説明

10 電源供給回路
12 ブリッジ回路（整流回路）
13 平滑回路
15 マイコン（ＰＡＭ制御部）
15a ゼロクロス検出部
15b ＰＡＭ波形出力部
15c タイマー部
15d 位相差検出部
15e 位相補正部
15f ＰＡＭ電流演算部
18 ＰＡＭ電流検出回路
20 交流電源
S スイッチング素子
D1〜D4 ダイオード
C1,C2 コンデンサ

Claims

交流電源（20）に接続され、交流電力を整流する整流回路（12）と、
互いに直列に接続された２つのコンデンサ（C1,C2）を有し、上記整流回路（12）の出力側に接続される平滑回路（13）と、
ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、
上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、
を備えた電源供給回路であって、
上記ＰＡＭ制御部（15）は、
上記スイッチング素子（S）に流れるＰＡＭ電流に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出する位相差検出部（15d）と、
上記位相差検出部（15d）によって検出された位相のずれをなくすように、上記パルス信号の出力位相を補正する位相補正部（15e）と、
を備えていることを特徴とする電源供給回路。
請求項１において、
上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されていることを特徴とする電源供給回路。
請求項１において、
上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のピーク値の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されていることを特徴とする電源供給回路。
請求項２または３において、
上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流の時間積分値の差を検出するように構成されていることを特徴とすることを特徴とする電源供給回路。
請求項２または３において、
上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流のピーク値の差を検出するように構成されていることを特徴とする電源供給回路。
請求項２または３において、
上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流の平均値の差を検出するように構成されていることを特徴とする電源供給回路。
請求項１において、
上記位相補正部（15d）は、上記ＰＡＭ電流に応じて上記パルス信号の出力位相を段階的に補正するように構成されていることを特徴とする電源供給回路。
交流電源（20）に接続され、交流電力を整流する整流回路（12）と、
上記整流回路（12）の出力側に接続され、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）と、
ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、
上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、
を備えた電源供給回路のＰＡＭ制御方法であって、
上記ＰＡＭ制御部（15）は、上記入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の時間積分値の差を検出し、上記パルス信号の出力位相が上記整流回路（12）の入力電流の波形を正弦波にするような所定の位相となるように、上記ＰＡＭ電流の時間積分値の差に応じて上記パルス信号の出力位相を段階的に補正することを特徴とする電源供給回路のＰＡＭ制御方法。