JP4816691B2 - Power supply circuit and PAM control method thereof - Google Patents
Power supply circuit and PAM control method thereof Download PDFInfo
- Publication number
- JP4816691B2 JP4816691B2 JP2008179369A JP2008179369A JP4816691B2 JP 4816691 B2 JP4816691 B2 JP 4816691B2 JP 2008179369 A JP2008179369 A JP 2008179369A JP 2008179369 A JP2008179369 A JP 2008179369A JP 4816691 B2 JP4816691 B2 JP 4816691B2
- Authority
- JP
- Japan
- Prior art keywords
- pam
- phase
- difference
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
- Control Of Ac Motors In General (AREA)
Description
本発明は、交流電力を直流電力に変換する電源供給回路に関し、特に、コンデンサのリプル電圧の増大防止に係るものである。 The present invention relates to a power supply circuit that converts alternating current power into direct current power, and particularly relates to prevention of increase in ripple voltage of a capacitor.
従来より、交流電力を整流回路によって直流電力に変換する電源装置（電源供給回路）が知られている。この種の電源装置では、回路内部に複数のコンデンサやリアクトルを有しているため、高調波電流が発生しやすく、これにより、電源効率の低下を招くという問題があった。そのため、特許文献１に開示されるように、いわゆるＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御によって高調波電流を抑制するようにした電源装置が知られている。 Conventionally, a power supply device (power supply circuit) that converts AC power into DC power using a rectifier circuit is known. Since this type of power supply device has a plurality of capacitors and reactors in the circuit, harmonic current is likely to be generated, thereby causing a problem that power efficiency is lowered. Therefore, as disclosed in Patent Document 1, a power supply device is known in which harmonic current is suppressed by so-called PAM (Pulse Amplitude Modulation) control.
具体的には、上記特許文献１に開示される電源装置は、ダイオードをブリッジ状に接続した整流回路と、複数のコンデンサを有する平滑回路とを備えている。より詳しくは、この平滑回路は、直列接続された２つのコンデンサと、該２つのコンデンサに対して並列に接続された１つの平滑コンデンサとによって構成され、整流回路との間で倍電圧整流するように構成されている。また、この電源装置は、ブリッジ状の整流回路の出力端子と交流電源との間に設けられていて、ＯＮ状態の場合に整流回路の出力電力を短絡させる、スイッチング素子を備えている。 Specifically, the power supply device disclosed in Patent Document 1 includes a rectifier circuit in which diodes are connected in a bridge shape, and a smoothing circuit having a plurality of capacitors. More specifically, this smoothing circuit is constituted by two capacitors connected in series and one smoothing capacitor connected in parallel to the two capacitors so as to double voltage rectify with the rectifier circuit. It is configured. Further, the power supply device includes a switching element that is provided between the output terminal of the bridge-shaped rectifier circuit and the AC power supply, and short-circuits the output power of the rectifier circuit in the ON state.
また、上記電源装置では、整流回路において、入力電流の波形が入力電圧の波形（正弦波）に近づくように、入力電圧のゼロクロス点に基づいて上記スイッチング素子が所定タイミングでスイッチングされる。具体的には、上記電源装置は、このスイッチング動作によって、入力電流の波形が正弦波になるようにＰＡＭ制御の出力波形のＯＮデューティを制御するよう構成されている。このようなＰＡＭ制御により、電源装置で発生する高調波電流が抑制される。
ところで、上述の特許文献１に開示されている電源装置では、ＰＡＭ制御の出力波形においてＯＮデューティを制御するようにしているが、ＰＡＭ制御の出力波形のＯＮ−ＯＦＦ幅は一定にしてその位相を制御することにより、入力電流の波形を正弦波に近づけることも考えられる。この場合、上記ＰＡＭ制御のためのパルス信号は、入力電流の波形が正弦波に近づくように入力電圧のゼロクロス点に基づいて出力タイミングが決められる。 By the way, in the power supply device disclosed in Patent Document 1 described above, the ON duty is controlled in the output waveform of the PAM control. However, the ON-OFF width of the output waveform of the PAM control is made constant and the phase thereof is set. It can be considered that the waveform of the input current is made close to a sine wave by controlling. In this case, the output timing of the pulse signal for the PAM control is determined based on the zero cross point of the input voltage so that the waveform of the input current approaches a sine wave.
しかしながら、例えば入力電圧の波形が外乱等によって歪むと、ＰＡＭ制御のためのパルス信号を出力するタイミングが、上述のように入力電流の波形を正弦波に近づけることのできる所望のタイミングからずれてしまう場合がある。 However, for example, when the waveform of the input voltage is distorted due to a disturbance or the like, the timing of outputting the pulse signal for PAM control deviates from the desired timing at which the waveform of the input current can be approximated to a sine wave as described above. There is a case.
そうすると、上記スイッチング素子のスイッチングのタイミングが、予定していた入力電圧に対するタイミングとずれるため、上記平滑回路内の直列接続されたコンデンサのチャージ量が偏り、該コンデンサ内のリプル電圧が増大する可能性がある。このように、コンデンサ内のリプル電圧が増大すると、該リプル電圧がコンデンサのサージ耐圧を超えないように、該コンデンサの容量を増大させたり耐圧性を向上させたりする必要がある。 As a result, the switching timing of the switching element deviates from the timing with respect to the planned input voltage, so that the charge amount of the capacitors connected in series in the smoothing circuit is biased, and the ripple voltage in the capacitor may increase. There is. Thus, when the ripple voltage in the capacitor increases, it is necessary to increase the capacity of the capacitor or improve the withstand voltage so that the ripple voltage does not exceed the surge withstand voltage of the capacitor.
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、整流回路の出力電力を短絡するスイッチング素子を用いてＰＡＭ制御を行う電源供給回路において、平滑回路内のコンデンサのリプル電圧の増大を防止してコンデンサのコンパクト化及びコスト低減を図ることにある。 The present invention has been made in view of such a point, and an object of the present invention is to provide a capacitor in a smoothing circuit in a power supply circuit that performs PAM control using a switching element that shorts output power of a rectifier circuit. The purpose of this is to reduce the capacitor size and cost by preventing the ripple voltage from increasing.
上記目的を達成するために、本発明に係る電源供給回路（10）では、整流回路（12）の出力電力を短絡させるスイッチング素子（S）に流れるＰＡＭ電流に基づいて、該スイッチング素子（S）に対してパルス信号を出力するタイミングを変更するようにした。 In order to achieve the above object, in the power supply circuit (10) according to the present invention, based on the PAM current flowing in the switching element (S) that short-circuits the output power of the rectifier circuit (12), the switching element (S) The timing for outputting a pulse signal was changed.
具体的には、第１の発明は、交流電源（20）に接続され、交流電力を整流する整流回路（12）と、互いに直列に接続された２つのコンデンサ（C1,C2）を有し、上記整流回路（12）の出力側に接続される平滑回路（13）と、ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、を備えた電源供給回路を対象とする。 Specifically, the first invention includes a rectifier circuit (12) connected to an AC power source (20) and rectifying AC power, and two capacitors (C1, C2) connected in series with each other, Connect the smoothing circuit (13) connected to the output side of the rectifier circuit (12), the midpoint of the two capacitors (C1, C2) and the AC power supply (20) in the ON state, and the rectifier A switching element (S) for short-circuiting the output power of the circuit (12), and a pulse signal for switching the switching element (S) with a predetermined value based on the zero-cross point of the input voltage of the rectifier circuit (12) A power supply circuit including a PAM control unit (15) that outputs at timing is an object.
そして、上記ＰＡＭ制御部（15）は、上記スイッチング素子（S）に流れるＰＡＭ電流に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出する位相差検出部（15d）と、上記位相差検出部（15d）によって検出された位相のずれをなくすように、上記パルス信号の出力位相を補正する位相補正部（15e）と、を備えているものとする。 The PAM control unit (15) makes the output phase of the pulse signal and the waveform of the input current of the rectifier circuit (12) sinusoidal based on the PAM current flowing through the switching element (S). A phase difference detection unit (15d) that detects a deviation from the phase of the pulse signal and a phase correction that corrects the output phase of the pulse signal so as to eliminate the phase deviation detected by the phase difference detection unit (15d). Part (15e).
この構成により、ＰＡＭ制御部（15）によって、整流回路（12）の出力電力を短絡させるスイッチング素子（S）に流れるＰＡＭ電流に基づいて、該スイッチング素子（S）のスイッチングのタイミングを変更することができる。ここで、上記整流回路（12）の出力側に接続される平滑回路（13）内の２つのコンデンサ（C1,C2）へのチャージ量は、上記スイッチング素子（S）に流れるＰＡＭ電流と相関関係にあり、該スイッチング素子(S）のスイッチングのタイミングによって変化する。そのため、上述の構成のように、スイッチング素子（S）に流れるＰＡＭ電流に基づいて該スイッチング素子（S）のスイッチングのタイミングを制御することで、コンデンサ（C1,C2）のチャージ量が偏るのを防止することができる。 With this configuration, the PAM control unit (15) changes the switching timing of the switching element (S) based on the PAM current flowing in the switching element (S) that short-circuits the output power of the rectifier circuit (12). Can do. Here, the charge amount to the two capacitors (C1, C2) in the smoothing circuit (13) connected to the output side of the rectifier circuit (12) is correlated with the PAM current flowing in the switching element (S). And changes depending on the switching timing of the switching element (S). Therefore, as described above, the charge amount of the capacitors (C1, C2) is biased by controlling the switching timing of the switching element (S) based on the PAM current flowing in the switching element (S). Can be prevented.
すなわち、上記スイッチング素子（S）をスイッチングさせるためのパルス信号の出力タイミングが、入力電圧のゼロクロス点を基準にして入力電流の波形が正弦波になるような所望のタイミングとずれた場合でも、上述の構成によって、入力電圧のゼロクロス点から上記所望のタイミングでパルス信号が出力されるようにタイミングを変えることができるため、上記コンデンサ（C1,C2）のチャージ量の偏りを抑えることができる。 That is, even when the output timing of the pulse signal for switching the switching element (S) deviates from a desired timing such that the waveform of the input current becomes a sine wave with reference to the zero cross point of the input voltage, With this configuration, the timing can be changed so that the pulse signal is output at the desired timing from the zero-cross point of the input voltage, so that the bias amount of the capacitors (C1, C2) can be suppressed.
したがって、上述のようなパルス信号の出力タイミングのずれによって上記コンデンサのリプル電圧が増大するのを防止することができ、該コンデンサの容量増大や耐圧性向上の必要がなくなるため、該コンデンサのコンパクト化及びコスト低減を図れる。 Therefore, it is possible to prevent the ripple voltage of the capacitor from increasing due to the deviation of the output timing of the pulse signal as described above, and it becomes unnecessary to increase the capacity of the capacitor and to improve the withstand voltage. And cost reduction.
上述の構成において、上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されているのが好ましい（第２の発明）。 In the above configuration, the phase difference detection unit (15d) detects a difference in PAM current flowing through the switching element (S) before and after the zero cross point of the input voltage of the rectifier circuit (12), and based on the difference. It is preferable that the output phase shift of the pulse signal is detected (second invention).
ここで、上記平滑回路（13）内の２つのコンデンサ（C1,C2）の中点と交流電源とを接続して、整流回路（12）の出力電力を短絡させるスイッチング素子（S）は、該整流回路（12）の入力電圧のゼロクロス点を基準にして、該整流回路（12）の入力電流の波形を正弦波に近づけるようにスイッチング制御される。そのため、上記スイッチング素子（S）のスイッチングのタイミングが所望のタイミングからずれると、ゼロクロス点の前後で該スイッチング素子（S）に流れるＰＡＭ電流に偏りが生じる。 Here, the switching element (S) for connecting the midpoint of the two capacitors (C1, C2) in the smoothing circuit (13) and the AC power source to short-circuit the output power of the rectifier circuit (12) Switching control is performed so that the waveform of the input current of the rectifier circuit (12) approaches a sine wave with reference to the zero-cross point of the input voltage of the rectifier circuit (12). Therefore, when the switching timing of the switching element (S) deviates from a desired timing, the PAM current flowing in the switching element (S) before and after the zero cross point is biased.
よって、上述のように、整流回路（12）の入力電圧のゼロクロス点を基準にして、その前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出することにより、該スイッチング素子（S）のスイッチングのタイミングのずれを容易に検出することができる。 Therefore, as described above, the difference between the PAM currents flowing through the switching element (S) before and after the zero crossing point of the input voltage of the rectifier circuit (12) is detected to detect the switching element (S). It is possible to easily detect a shift in the switching timing.
しかも、上記スイッチング素子（S）のスイッチングのタイミングは、入力電圧のゼロクロス点を基準としているため、上述のように、このゼロクロス点を基準としてＰＡＭ電流の偏りを検出するようにすれば、別に基準点を検出する必要がなくなる。したがって、簡単な構成で確実にＰＡＭ波形の位相のずれによるＰＡＭ電流の偏りを検出することができる。 In addition, since the switching timing of the switching element (S) is based on the zero-cross point of the input voltage, as described above, if the bias of the PAM current is detected based on the zero-cross point, another reference is made. There is no need to detect points. Therefore, it is possible to reliably detect the deviation of the PAM current due to the phase shift of the PAM waveform with a simple configuration.
また、上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のピーク値の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されていてもよい（第３の発明）。 The phase difference detector (15d) detects a difference in PAM current flowing through the switching element (S) before and after the peak value of the input voltage of the rectifier circuit (12), and based on the difference, the pulse You may be comprised so that the shift | offset | difference of the output phase of a signal may be detected (3rd invention).
上記整流回路（12）の入力電圧のピーク値を挟んで、その前後のＰＡＭ電流も、スイッチング素子（S）のスイッチングのタイミングのずれによって変化するため、上述のような構成によって、該スイッチング素子（S）に対するパルス信号の位相のずれを検出することができる。 Since the PAM current before and after the peak value of the input voltage of the rectifier circuit (12) also changes depending on the switching timing of the switching element (S), the switching element ( The phase shift of the pulse signal with respect to S) can be detected.
また、上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流の時間積分値の差を検出するように構成されているものとする（第４の発明）。このように、上記スイッチング素子（S）を流れるＰＡＭ電流を時間積分して、入力電圧のゼロクロス点またはピーク値の前後での差を求めることにより、瞬間的なＰＡＭ電流の変化ではなく、パルス信号の出力位相のずれによるＰＡＭ電流の変化の傾向を検出することができる。したがって、上記スイッチング素子（S）に対するパルス信号の位相のずれをＰＡＭ電流に基づいてより正確に検出することができる。 The phase difference detection unit (15d) is configured to detect a difference in time integration value of the PAM current as the difference in the PAM current (fourth invention). In this way, the PAM current flowing through the switching element (S) is time-integrated to obtain the difference between the zero crossing point or the peak value of the input voltage, so that the pulse signal is not changed instantaneously. It is possible to detect the tendency of the PAM current change due to the output phase shift. Therefore, the phase shift of the pulse signal with respect to the switching element (S) can be detected more accurately based on the PAM current.
また、上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流のピーク値の差を検出するように構成されていてもよい（第５の発明）し、上記ＰＡＭ電流の差として該ＰＡＭ電流の平均値の差を検出するように構成されていてもよい（第６の発明）。これらの構成により、上記第４の発明のようにＰＡＭ電流の時間積分を求めるような計算を行うことなく、簡単且つ迅速にパルス信号の出力位相のずれを検出することができる。 The phase difference detector (15d) may be configured to detect a difference in peak value of the PAM current as the difference in the PAM current (fifth invention), and the difference in the PAM current. The difference of the average value of the PAM current may be detected as (6th invention). With these configurations, it is possible to detect a shift in the output phase of the pulse signal easily and quickly without performing a calculation for obtaining the time integral of the PAM current as in the fourth aspect of the invention.
また、以上の構成において、上記位相補正部（15d）は、上記ＰＡＭ電流に応じて上記パルス信号の出力位相を段階的に補正するように構成されているのが好ましい（第７の発明）。 In the above configuration, it is preferable that the phase correction unit (15d) is configured to stepwise correct the output phase of the pulse signal in accordance with the PAM current (seventh invention).
これにより、スイッチング素子（S）を流れるＰＡＭ電流に応じて、該スイッチング素子（S）に対するパルス信号の出力タイミングをより精度良く且つ適正なタイミングに修正することができる。したがって、より確実にパルス信号の出力位相のずれを防止でき、コンデンサ（C1,C2）のチャージ量の偏りをより確実に防止することができる。 Thereby, according to the PAM current flowing through the switching element (S), the output timing of the pulse signal to the switching element (S) can be corrected to a more accurate and appropriate timing. Therefore, it is possible to more reliably prevent the deviation of the output phase of the pulse signal, and to more reliably prevent the deviation of the charge amount of the capacitors (C1, C2).
第８の発明は、上述のような構成を有する電源供給回路におけるＰＡＭ制御方法である。具体的には、交流電源（20）に接続され、交流電力を整流する整流回路（12）と、上記整流回路（12）の出力側に接続され、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）と、ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、を備えた電源供給回路のＰＡＭ制御方法を対象とする。 The eighth invention is a PAM control method in a power supply circuit having the above-described configuration. Specifically, the rectifier circuit (12) connected to the AC power source (20) and rectifies AC power, and the two capacitors (C1) connected to the output side of the rectifier circuit (12) and connected in series to each other. , C2), and the middle point of the two capacitors (C1, C2) and the AC power supply (20) in the ON state, and the output power of the rectifier circuit (12) A PAM controller (S) for outputting a switching element (S) to be short-circuited and a pulse signal for switching the switching element (S) at a predetermined timing with reference to a zero-cross point of the input voltage of the rectifier circuit (12). 15), and a PAM control method for a power supply circuit.
そして、上記ＰＡＭ制御部（15）は、上記入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の時間積分値の差を検出し、上記パルス信号の出力位相が上記整流回路（12）の入力電流の波形を正弦波にするような所定の位相となるように、上記ＰＡＭ電流の時間積分値の差に応じて上記パルス信号の出力位相を段階的に補正するものとする。 The PAM control unit (15) detects the difference in the time integral value of the PAM current flowing through the switching element (S) before and after the zero cross point of the input voltage, and the output phase of the pulse signal is the rectifier circuit. The output phase of the pulse signal is corrected stepwise in accordance with the difference in the time integral value of the PAM current so that the waveform of the input current in (12) becomes a sine wave. .
以上の方法により、平滑回路（13）を構成する２つのコンデンサ（C1,C2）の中点と交流電源とを接続するスイッチング素子（S）に流れるＰＡＭ電流に基づいて、該スイッチング素子（S）に対するパルス信号の出力タイミングのずれを把握することができ、このずれに応じて該パルス信号の出力タイミングを変更することができる。したがって、上記コンデンサ（C1,C2）のチャージ量の偏りを抑えることができ、リプル電圧の増大を防止することができる。 Based on the PAM current flowing through the switching element (S) connecting the midpoint of the two capacitors (C1, C2) constituting the smoothing circuit (13) and the AC power supply by the above method, the switching element (S) The deviation of the output timing of the pulse signal with respect to can be grasped, and the output timing of the pulse signal can be changed according to this deviation. Therefore, it is possible to suppress the uneven charge amount of the capacitors (C1, C2) and to prevent the ripple voltage from increasing.
そして、整流回路（12）の入力電圧のゼロクロス点の前後におけるＰＡＭ電流の時間積分値の差に応じてパルス信号の出力位相の補正を行うことで、瞬間的なＰＡＭ電流の変化に影響を受けることなく、パルス信号の出力位相のずれによるＰＡＭ電流の変化をより正確に検出して、パルス信号の出力位相をより正確に補正することができる。 Then, the output phase of the pulse signal is corrected according to the difference in the time integral value of the PAM current before and after the zero cross point of the input voltage of the rectifier circuit (12), so that it is affected by the instantaneous change in the PAM current. Therefore, it is possible to more accurately detect the change in the PAM current due to the shift in the output phase of the pulse signal, and to correct the output phase of the pulse signal more accurately.
しかも、上記パルス信号の出力位相の補正をＰＡＭ電流の時間積分値の差に応じて段階的に行うことで、該パルス信号の出力タイミングを適正なタイミングに精度良く修正することができる。 In addition, by correcting the output phase of the pulse signal stepwise according to the difference in the time integral value of the PAM current, the output timing of the pulse signal can be accurately corrected to an appropriate timing.
上記第１の発明に係る電源供給回路（10）によれば、スイッチング素子（S）にパルス信号を所定タイミングで出力するＰＡＭ制御部（15）が、該スイッチング素子（S）を流れるＰＡＭ電流に基づいて上記パルス信号の出力位相のずれを検出する位相差検出部（15d）と、その位相のずれをなくすように上記パルス信号の出力位相を補正する位相補正部（15e）と、を備えているため、入力電圧の波形が歪んだ場合でも、それに応じてスイッチング素子（S）のパルス信号の出力タイミングを変更することができ、上記２つのコンデンサ（C1,C2）でチャージ量の偏りが生じるのを防止することができる。これにより、コンデンサ（C1,C2）のリプル電圧が増大するのを防止することができ、該コンデンサ（C1,C2)の容量増大や耐圧性向上などの対策が不要となり、該コンデンサ（C1,C2)のコンパクト化やコスト低減を図れる。 According to the power supply circuit (10) according to the first aspect of the invention, the PAM control unit (15) that outputs a pulse signal to the switching element (S) at a predetermined timing causes the PAM current flowing through the switching element (S) to A phase difference detection unit (15d) for detecting a shift in the output phase of the pulse signal based on the phase difference, and a phase correction unit (15e) for correcting the output phase of the pulse signal so as to eliminate the phase shift. Therefore, even if the waveform of the input voltage is distorted, the output timing of the pulse signal of the switching element (S) can be changed accordingly, and the charge amount is biased between the two capacitors (C1, C2). Can be prevented. As a result, the ripple voltage of the capacitor (C1, C2) can be prevented from increasing, and measures such as increasing the capacity of the capacitor (C1, C2) and improving the withstand voltage become unnecessary, and the capacitor (C1, C2) ) Can be made compact and cost can be reduced.
また、第２の発明によれば、上記位相差検出部（15d）は、整流回路（12）の入力電圧のゼロクロス点の前後で上記ＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されているため、該パルス信号の出力位相のずれをより簡単な構成で確実に検出することができる。また、第３の発明のように、上記整流回路（12）の入力電圧のピーク値の前後で上記ＰＡＭ電流の差を検出することによっても、上記パルス信号の出力位相のずれを検出することができる。 According to the second invention, the phase difference detector (15d) detects the difference in the PAM current before and after the zero cross point of the input voltage of the rectifier circuit (12), and based on the difference, the pulse difference is detected. Since the output phase shift of the signal is detected, the output phase shift of the pulse signal can be reliably detected with a simpler configuration. Further, as in the third invention, it is possible to detect the output phase shift of the pulse signal also by detecting the difference in the PAM current before and after the peak value of the input voltage of the rectifier circuit (12). it can.
また、第４の発明によれば、上記位相差検出部（15d）は、上記ＰＡＭ電流の時間積分値の差に基づいて上記パルス信号の位相のずれを検出するように構成されているため、瞬間的なＰＡＭ電流の変化に影響を受けることなく、パルス信号の出力位相のずれによるＰＡＭ電流の変化を精度良く検出することができる。 According to the fourth aspect of the invention, the phase difference detector (15d) is configured to detect a phase shift of the pulse signal based on a difference in time integral value of the PAM current. A change in the PAM current due to a shift in the output phase of the pulse signal can be accurately detected without being affected by an instantaneous change in the PAM current.
また、第５の発明によれば、上記位相差検出部（15d）は、上記ＰＡＭ電流のピーク値の差に基づいて上記パルス信号の位相のずれを検出するように構成されている。さらに、第６の発明によれば、上記位相差検出部（15d）は、上記ＰＡＭ電流の平均値の差に基づいて上記パルス信号の位相のずれを検出するように構成されている。これらの構成により、上記ＰＡＭ電流の時間積分値を求めることなく、簡単且つ迅速にパルス信号の出力位相のずれを検出することができる。 According to the fifth aspect of the invention, the phase difference detector (15d) is configured to detect a phase shift of the pulse signal based on a difference in peak value of the PAM current. Further, according to the sixth invention, the phase difference detector (15d) is configured to detect a phase shift of the pulse signal based on the difference in the average value of the PAM currents. With these configurations, it is possible to detect a shift in the output phase of the pulse signal easily and quickly without obtaining the time integral value of the PAM current.
また、第７の発明によれば、上記位相補正部（15e）は、上記ＰＡＭ電流に応じて上記パルス信号の出力位相を段階的に補正するように構成されているため、精度良くパルス信号の出力位相を補正することができ、該コンデンサ（C1,C2）のリプル電圧の増大をより確実に防止することができる。 Further, according to the seventh invention, the phase correction unit (15e) is configured to correct the output phase of the pulse signal stepwise according to the PAM current. The output phase can be corrected, and an increase in the ripple voltage of the capacitors (C1, C2) can be prevented more reliably.
上記第８の発明に係る電源供給回路におけるＰＡＭ制御方法によれば、平滑回路（13）の２つのコンデンサ（C1,C2）の中点と交流電源とを接続するスイッチング素子（S）を流れるＰＡＭ電流のゼロクロス点前後の時間積分値の差を求め、該スイッチング素子（S）に対して、入力電流が正弦波になるような所定のタイミングでパルス信号が出力されるように、上記時間積分値の差に応じて該パルス信号の出力位相を段階的に補正したため、ＰＡＭ電流に応じて上記パルス信号の出力タイミングを精度良く補正することができる。これにより、上記コンデンサ（C1,C2）のチャージ量の偏りを防止することができ、該コンデンサ（C1,C2）のリプル電圧の増大を防止することができる。したがって、上記コンデンサ（C1,C2）の容量増大や耐圧性向上などの対策が不要となり、該コンデンサ（C1,C2）のコンパクト化やコスト低減を図れる。しかも、上述のように、ＰＡＭ電流の時間積分値の差によってコンデンサ（C1,C2）のチャージ量の偏りを判別することで、上記パルス信号の出力位相のずれを正確に判別することができる。 According to the PAM control method in the power supply circuit according to the eighth aspect of the invention, the PAM flowing through the switching element (S) that connects the midpoint of the two capacitors (C1, C2) of the smoothing circuit (13) and the AC power supply. The time integration value is calculated so that a pulse signal is output at a predetermined timing such that the input current becomes a sine wave to the switching element (S) after obtaining the difference between the time integration values before and after the zero cross point of the current. Since the output phase of the pulse signal is corrected stepwise according to the difference, the output timing of the pulse signal can be accurately corrected according to the PAM current. Thereby, it is possible to prevent the charge amount of the capacitors (C1, C2) from being biased, and to prevent an increase in the ripple voltage of the capacitors (C1, C2). Therefore, measures such as increasing the capacity of the capacitors (C1, C2) and improving the withstand voltage are not required, and the capacitors (C1, C2) can be made compact and cost reduced. In addition, as described above, it is possible to accurately determine the deviation of the output phase of the pulse signal by determining the bias of the charge amount of the capacitor (C1, C2) based on the difference in the time integral value of the PAM current.
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. It should be noted that the following description of the preferred embodiment is merely illustrative in nature and is not intended to limit the present invention, its application, or its use.
（全体構成）
図１に示すように、本実施形態に係る電源供給回路（10）は、コンバータ回路（11）と、インバータ回路（14）と、マイコン（15）とを備えている。すなわち、上記電源供給回路（10）は、交流電力をコンバータ回路（11）によって整流し、その直流をインバータ回路（14）によって三相交流に変換して電動機（30）へ供給するものである。
(overall structure)
As shown in FIG. 1, the power supply circuit (10) according to the present embodiment includes a converter circuit (11), an inverter circuit (14), and a microcomputer (15). That is, the power supply circuit (10) rectifies alternating current power by the converter circuit (11), converts the direct current into three-phase alternating current by the inverter circuit (14), and supplies it to the electric motor (30).
上記電動機（30）は、例えば空調機の冷媒回路に設けられる圧縮機を駆動するためのものである。ここで、空調機の冷媒回路は、特に図示しないが、圧縮機と凝縮器と膨張機構と蒸発器とが閉回路を構成するように接続されてなり、冷媒が循環して蒸気圧縮式冷凍サイクルを行うように構成されている。この冷媒回路によって、冷房運転では、蒸発器で冷却された空気が室内へ供給され、暖房運転では、凝縮器で加熱された空気が室内へ供給される。 The electric motor (30) is for driving a compressor provided in a refrigerant circuit of an air conditioner, for example. Here, the refrigerant circuit of the air conditioner is not particularly shown, but the compressor, the condenser, the expansion mechanism, and the evaporator are connected so as to form a closed circuit, and the refrigerant circulates to form a vapor compression refrigeration cycle. Is configured to do. By this refrigerant circuit, in the cooling operation, air cooled by the evaporator is supplied into the room, and in the heating operation, air heated by the condenser is supplied into the room.
上記コンバータ回路（11）は、交流電源（20）に接続され、交流電力を整流する。このコンバータ回路（11）は、上記交流電源（20）に対し、リアクトル（L）を介して接続されるブリッジ回路（12）と、該ブリッジ回路（12）の出力側に接続される平滑回路（13）と、を備えている。 The converter circuit (11) is connected to an AC power source (20) and rectifies AC power. The converter circuit (11) includes a bridge circuit (12) connected to the AC power source (20) via a reactor (L), and a smoothing circuit connected to the output side of the bridge circuit (12) ( 13) and.
上記ブリッジ回路（12）は、交流電源（20）に接続され、４つのダイオード（D1〜D4）がブリッジ状に結線されたダイオードブリッジ回路である。つまり、このブリッジ回路（12）は、本発明に係る整流回路を構成している。 The bridge circuit (12) is a diode bridge circuit connected to an AC power source (20) and having four diodes (D1 to D4) connected in a bridge shape. That is, the bridge circuit (12) constitutes a rectifier circuit according to the present invention.
上記平滑回路（13）は、上記ブリッジ回路（12）の出力側に設けられている。この平滑回路（13）は、互いに直列に接続された２つのコンデンサ（C1,C2）と、その２つのコンデンサ（C1,C2）に並列に接続された１つのコンデンサ（C3）とで構成されている。直列接続された２つのコンデンサ（C1,C2）は、上記ブリッジ回路（12）の出力端子側（図中の上側）から順に、上コンデンサ（C1）、下コンデンサ（C2）と呼ばれ、この２つのコンデンサによりVoの電圧を分圧し、入力電圧（Vi）が低くてもILの電流を流せるようになっている。上記２つのコンデンサ（C1,C2）に対して並列接続されたコンデンサ（C3）は、２つのコンデンサ（C1,C2）の出力電圧（Vo）を平滑化するものである。そして、上記平滑回路（13）は、図のように上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とが接続されていて、これにより、上記ブリッジ回路（12）との間で倍電圧整流するように構成されている。 The smoothing circuit (13) is provided on the output side of the bridge circuit (12). This smoothing circuit (13) is composed of two capacitors (C1, C2) connected in series with each other and one capacitor (C3) connected in parallel to the two capacitors (C1, C2). Yes. The two capacitors (C1, C2) connected in series are called the upper capacitor (C1) and the lower capacitor (C2) in order from the output terminal side (upper side in the figure) of the bridge circuit (12). The voltage of Vo is divided by two capacitors so that the current of IL can flow even if the input voltage (Vi) is low. The capacitor (C3) connected in parallel to the two capacitors (C1, C2) smoothes the output voltage (Vo) of the two capacitors (C1, C2). In the smoothing circuit (13), the midpoint of the two capacitors (C1, C2) and the AC power source (20) are connected as shown in FIG. It is comprised so that voltage rectification may be carried out between.
また、上記コンバータ回路（11）には、双方向にＯＮ−ＯＦＦ可能なスイッチング素子（S）が設けられている。このスイッチング素子（S）は、ブリッジ回路（12）の入力端子と、互いに直列接続された２つのコンデンサ（C3）の中点との間に設けられている。つまり、本実施形態のコンバータ回路（11）は、スイッチング素子（S）がＯＮされると、倍電圧整流回路に切り換わり、スイッチング素子（S）がＯＦＦされると、全波整流回路に切り換わるように構成されている。 Further, the converter circuit (11) is provided with a switching element (S) that can be turned on and off in both directions. The switching element (S) is provided between the input terminal of the bridge circuit (12) and the midpoint of two capacitors (C3) connected in series with each other. That is, the converter circuit (11) of the present embodiment switches to a voltage doubler rectifier circuit when the switching element (S) is turned on, and switches to a full-wave rectifier circuit when the switching element (S) is turned off. It is configured as follows.
上記インバータ回路（14）は、コンデンサ（C1,C2）の直流を三相交流に変換し、電動機（30）へ供給するように構成されている。なお、このインバータ回路（14）は、特に図示しないが、例えば６つのスイッチング素子が三相ブリッジ状に結線された一般的な構成となっている。 The inverter circuit (14) is configured to convert the direct current of the capacitors (C1, C2) into a three-phase alternating current and supply it to the electric motor (30). Although not particularly shown, the inverter circuit (14) has a general configuration in which, for example, six switching elements are connected in a three-phase bridge shape.
上記マイコン（15）は、インバータ回路（14）のスイッチング制御の他に、コンバータ回路（11）のＰＡＭ（Pulse Amplitude Modulation：パルス振幅変調）制御を行うものであり、本発明に係るＰＡＭ制御部を構成している。また、上記マイコン（15）は、ゼロクロス検出部（15a）と、ＰＡＭ波形出力部（15b）と、タイマー部（15c）と、を備えている。 The microcomputer (15) performs PAM (Pulse Amplitude Modulation) control of the converter circuit (11) in addition to switching control of the inverter circuit (14), and the PAM control unit according to the present invention is provided. It is composed. The microcomputer (15) includes a zero-cross detection unit (15a), a PAM waveform output unit (15b), and a timer unit (15c).
また、上記電源供給回路（10）には、ブリッジ回路（12）の入力電圧（Vi）を検出する入力電圧検出回路（16）と、入力電流（IL）を検出する入力電流検出回路（17）と、が設けられている。 The power supply circuit (10) includes an input voltage detection circuit (16) for detecting the input voltage (Vi) of the bridge circuit (12) and an input current detection circuit (17) for detecting the input current (IL). And are provided.
上記ゼロクロス検出部（15a）は、図２に示すように、上記入力電圧検出回路（16）によって検出された入力電圧（Vi）に応じてゼロクロス信号（ＯＮ−ＯＦＦ信号）を出力するように構成されている。具体的には、上記ゼロクロス検出部（15a）は、入力電圧（Vi）が所定値よりも低いとＯＮ信号を出力し、所定値以上になるとＯＦＦになる。つまり、ＯＮ信号の立ち下がり位置（以下、立ち下がり位置という。）をもって、入力電圧（Vi）が実際のゼロクロス点Ｐに向かって所定値以上になったことが検出される（図２及び図３参照）。したがって、その立ち下がり位置と上記ゼロクロス検出部（15a）の認識するゼロクロス点Ｐ’（図２及び図３の例では、実際のゼロクロス点Ｐと同じ）とは、一定の時間差（tzwav）がある。 As shown in FIG. 2, the zero-cross detection unit (15a) is configured to output a zero-cross signal (ON-OFF signal) according to the input voltage (Vi) detected by the input voltage detection circuit (16). Has been. Specifically, the zero-cross detection unit (15a) outputs an ON signal when the input voltage (Vi) is lower than a predetermined value, and turns OFF when the input voltage (Vi) exceeds a predetermined value. That is, it is detected that the input voltage (Vi) becomes equal to or higher than a predetermined value toward the actual zero cross point P at the falling position of the ON signal (hereinafter referred to as the falling position) (FIGS. 2 and 3). reference). Therefore, there is a certain time difference (tzwav) between the falling position and the zero-cross point P ′ recognized by the zero-cross detector (15a) (same as the actual zero-cross point P in the examples of FIGS. 2 and 3). .
上記タイマー部（15c）は、図３に示すように、上記ゼロクロス検出部（15a）の立ち下がり位置が検出されると、カウントがスタートする。そして、上記タイマー部（15c）は、上記ゼロクロス検出部（15a）の次の立ち下がり位置が検出されると、カウントがリセットされて再スタートする。このように、上記タイマー部（15c）は、ゼロクロス検出部（15a）の立ち下がり位置の検出毎に、リセットされてカウントを開始する。 As shown in FIG. 3, the timer unit (15c) starts counting when the falling position of the zero cross detection unit (15a) is detected. Then, when the next falling position of the zero cross detector (15a) is detected, the timer unit (15c) is reset and restarted. As described above, the timer unit (15c) is reset and starts counting every time the falling position of the zero cross detection unit (15a) is detected.
上記ＰＡＭ波形出力部（15b）は、図３に示すように、スイッチング素子（S）をスイッチングするためのパルス信号（以下、ＰＡＭ波形ともいう）を出力するものである。そして、上記ＰＡＭ波形出力部（15b）は、入力電流（IL）の波形が入力電圧（Vi）と同じ正弦波形になるように（若しくは近づくように）、パルス信号を出力する。具体的には、上記ＰＡＭ波形出力部（15b）は、上記ゼロクロス検出部（15a）の立ち下がり位置の検出毎に、タイマー部（15c）のカウントを用いて、所定のタイミング（出力タイミング）でパルス信号を出力する。つまり、上記ゼロクロス検出部（15a）の認識するゼロクロス点Ｐ’（即ち、ゼロクロス検出部（15a）の立ち下がり位置から最初のゼロクロス点）を基準にして所定のタイミングでパルス信号が出力される。 As shown in FIG. 3, the PAM waveform output unit (15b) outputs a pulse signal (hereinafter also referred to as a PAM waveform) for switching the switching element (S). The PAM waveform output unit (15b) outputs a pulse signal so that the waveform of the input current (IL) becomes the same sine waveform as the input voltage (Vi). Specifically, the PAM waveform output unit (15b) uses the count of the timer unit (15c) at a predetermined timing (output timing) every time the falling position of the zero cross detection unit (15a) is detected. Outputs a pulse signal. That is, a pulse signal is output at a predetermined timing with reference to the zero cross point P ′ recognized by the zero cross detection unit (15a) (that is, the first zero cross point from the falling position of the zero cross detection unit (15a)).
図３に示すように、上記ＰＡＭ波形出力部（15b）は、ゼロクロス点毎に、５つのパルスから成るパルス群が生成されるようにパルス信号を出力する。このパルス群は、中央のパルス１（ＯＮパルス）が他の４つのパルス２〜５より幅広に形成され、そのパルス１を基準に対称形になっている。そして、このパルス群は、図３に示す寸法ｔｗ１〜ｔｗ５が固定されている。つまり、本実施形態では、パルス幅が固定されている。 As shown in FIG. 3, the PAM waveform output unit (15b) outputs a pulse signal so that a pulse group consisting of five pulses is generated for each zero cross point. In this pulse group, the central pulse 1 (ON pulse) is formed wider than the other four pulses 2 to 5, and is symmetric with respect to the pulse 1. In this pulse group, dimensions tw1 to tw5 shown in FIG. 3 are fixed. That is, in this embodiment, the pulse width is fixed.
また、上記ＰＡＭ波形出力部（15b）は、中央のパルス１が常にゼロクロス点を跨って生成されるようにパルス信号を出力する。そして、ＰＡＭ波形出力部（15b）は、立ち下がり位置が検出されると、まず最初にＯＦＦパルスを出力し、その後、ＯＮパルスおよびＯＦＦパルスを交互に出力するように出力タイミングが設定されている。このように、本実施形態では、入力電圧（Vi）の半周期の間に複数のパルス（ＯＮパルス）が生成される、いわゆるマルチパルス制御が行われる。 The PAM waveform output unit (15b) outputs a pulse signal so that the central pulse 1 is always generated across the zero cross point. When the falling position is detected, the PAM waveform output unit (15b) first outputs an OFF pulse, and thereafter, an output timing is set so as to alternately output an ON pulse and an OFF pulse. . Thus, in the present embodiment, so-called multi-pulse control is performed in which a plurality of pulses (ON pulses) are generated during a half cycle of the input voltage (Vi).
また、上記ＰＡＭ波形出力部（15b）は、ＰＡＭ波形の位相を、入力電圧（Vi）のゼロクロス点Ｐを基準とし、入力電流（IL）を正弦波にするようなＰＡＭ波形の位相からずらす場合には、設定された出力タイミングをその分、補正するように構成されている。つまり、図３において、ＰＡＭ波形の位相を右側にずらす場合には、その分だけ出力タイミングが遅くなるように補正し、逆に、ＰＡＭ波形の位相を左側にずらす場合には、その分だけ出力タイミングが早くなるように補正する。 The PAM waveform output unit (15b) shifts the phase of the PAM waveform from the phase of the PAM waveform that makes the input current (IL) a sine wave with the zero cross point P of the input voltage (Vi) as a reference. Is configured to correct the set output timing accordingly. That is, in FIG. 3, when the phase of the PAM waveform is shifted to the right side, the output timing is corrected so as to be delayed, and conversely, when the phase of the PAM waveform is shifted to the left side, the output is output accordingly. Correct so that the timing is earlier.
次に、具体的なＰＡＭ波形の出力動作について、図３〜図６に基づいて詳細に説明する。 Next, a specific PAM waveform output operation will be described in detail with reference to FIGS.
図３に示すように、ゼロクロス検出部（15a）によってゼロクロス信号の立ち下がり位置が検出されると、タイマー部（15c）のカウントがスタートする。そうすると、ＰＡＭ波形出力部（15b）によって、パルス信号が所定のタイミングで出力される。具体的には、図４に示すように、先ず、タイマー部（15c）のカウントが「ｔ１」になると、ＯＦＦパルスが出力される。続いて、タイマー部（15c）のカウントが「ｔ２」、「ｔ３」、・・・「ｔ１８」、「ｔ１９」になる毎に、パルス信号のＯＮ−ＯＦＦが交互に出力される。これにより、入力電圧の一周期分のＰＡＭ波形が出力されることになる。上記のカウント値ｔ１，ｔ２，・・・ｔ１８，ｔ１９は、ゼロクロス点Ｐから所定のタイミングでＰＡＭ波形が出力されるように、立ち下がり位置からゼロクロス点Ｐまでの時間（推定時間）が考慮されている。 As shown in FIG. 3, when the falling position of the zero cross signal is detected by the zero cross detection unit (15a), the timer unit (15c) starts counting. Then, a pulse signal is output at a predetermined timing by the PAM waveform output unit (15b). Specifically, as shown in FIG. 4, first, when the count of the timer unit (15c) reaches “t1”, an OFF pulse is output. Subsequently, each time the count of the timer section (15c) becomes “t2”, “t3”,... “T18”, “t19”, ON / OFF of the pulse signal is alternately output. As a result, a PAM waveform for one cycle of the input voltage is output. The count values t1, t2,... T18, t19 take into account the time (estimated time) from the falling position to the zero cross point P so that the PAM waveform is output from the zero cross point P at a predetermined timing. ing.
そして、次のゼロクロス信号の立ち下がり位置が検出されると、タイマー部（15c）のカウントがリセットされて再スタートする。そうすると、上述したタイミングと同じタイミングでパルス信号が交互に出力される。ここで、ＯＮパルスがゼロクロス点Ｐを跨いで生成されるため、設定通りにＯＦＦパルスから出力することができる。したがって、目標とするＰＡＭ波形を確実に生成することができる。 When the falling position of the next zero cross signal is detected, the count of the timer unit (15c) is reset and restarted. Then, pulse signals are alternately output at the same timing as described above. Here, since the ON pulse is generated across the zero cross point P, it can be output from the OFF pulse as set. Therefore, the target PAM waveform can be reliably generated.
本実施形態に係る電源供給回路（10）では、入力電圧の歪み等によって入力電流の波形が乱れた場合、ＰＡＭ波形の位相をずらして入力電流の波形を正弦波に近づける制御が行われる。ここでは、ＰＡＭ波形の位相を図３において右側にずらす場合について説明する。 In the power supply circuit (10) according to the present embodiment, when the waveform of the input current is disturbed due to distortion of the input voltage or the like, control is performed to shift the phase of the PAM waveform to make the waveform of the input current approximate to a sine wave. Here, a case where the phase of the PAM waveform is shifted to the right side in FIG. 3 will be described.
図５に示すように、図３の状態からＰＡＭ波形の位相をΔｔだけ右側にずらす（Δｔ遅らす）ために、ＰＡＭ波形出力部（15b）に設定されている出力タイミングを補正する。つまり、初期時に設定された出力タイミングがΔｔだけ遅くなるように補正される。そのため、ゼロクロス信号の立ち下がり位置が検出されてタイマー部（15c）のカウントがスタートすると、ＰＡＭ波形出力部（15b）が補正されたタイミングでパルス信号を出力する。 As shown in FIG. 5, in order to shift the phase of the PAM waveform to the right by Δt from the state of FIG. 3 (delay it by Δt), the output timing set in the PAM waveform output unit (15b) is corrected. That is, the output timing set at the initial stage is corrected so as to be delayed by Δt. Therefore, when the falling position of the zero cross signal is detected and the timer unit (15c) starts counting, the PAM waveform output unit (15b) outputs a pulse signal at the corrected timing.
具体的には、図６に示すように、先ず、タイマー部（15c）のカウントが「ｔ１＋Δｔ」になると、ＯＦＦパルスが出力される。続いて、タイマー部（15c）のカウントが「ｔ２＋Δｔ」、「ｔ３＋Δｔ」、・・・「ｔ１８＋Δｔ」、「ｔ１９＋Δｔ」になる毎に、パルス信号が交互に出力される。これにより、パルス群のパルス幅および所定寸法ｔｗ１〜ｔｗ５を変更することなくＰＡＭ波形を生成することができる。 Specifically, as shown in FIG. 6, first, when the count of the timer unit (15c) reaches “t1 + Δt”, an OFF pulse is output. Subsequently, each time the count of the timer section (15c) becomes “t2 + Δt”, “t3 + Δt”,... “T18 + Δt”, “t19 + Δt”, pulse signals are alternately output. Thereby, a PAM waveform can be generated without changing the pulse width of the pulse group and the predetermined dimensions tw1 to tw5.
また、このようにＰＡＭ波形の位相がずれた場合でも、依然としてパルス１（ＯＮパルス）がゼロクロス点Ｐを跨った状態を維持することができる。したがって、立ち下がり位置の検出毎に、確実にＯＦＦパルスから出力することができる。これにより、目標とするＰＡＭ波形を確実に生成することができる。 Further, even when the phase of the PAM waveform is shifted as described above, the state where the pulse 1 (ON pulse) straddles the zero cross point P can still be maintained. Therefore, it is possible to reliably output from the OFF pulse every time the falling position is detected. Thereby, the target PAM waveform can be generated reliably.
なお、上記とは逆に、図３においてＰＡＭ波形の位相をΔｔだけ左側にずらした場合は、タイマー部（15c）のカウントが「ｔ１−Δｔ」になるとＯＦＦパルスが出力され、続いてカウントが「ｔ２−Δｔ」、「ｔ３−Δｔ」、・・・「ｔ１８−Δｔ」、「ｔ１９−Δｔ」になる毎にパルス信号が交互に出力される。この場合も、パルス群のパルス幅および所定寸法ｔｗ１〜ｔｗ５を変更することなくＰＡＭ波形を生成することができる。 Contrary to the above, when the phase of the PAM waveform is shifted to the left by Δt in FIG. 3, an OFF pulse is output when the count of the timer unit (15c) reaches “t1−Δt”, and then the count is Each time “t2−Δt”, “t3−Δt”,... “T18−Δt”, “t19−Δt”, pulse signals are alternately output. Also in this case, the PAM waveform can be generated without changing the pulse width of the pulse group and the predetermined dimensions tw1 to tw5.
（パルス信号の出力位相のずれ検出）
次に、入力電圧（Vi）の実際のゼロクロス点Ｐを基準にした目標とするＰＡＭ波形（入力電流を正弦波にするようなＰＡＭ波形）に対し、実際のＰＡＭ波形の出力位相がずれた場合のずれ量を検出する方法について説明する。
(Detection of deviation of pulse signal output phase)
Next, when the output phase of the actual PAM waveform deviates from the target PAM waveform (PAM waveform in which the input current is a sine wave) based on the actual zero cross point P of the input voltage (Vi). A method for detecting the amount of deviation will be described.
本実施形態に係る電源供給回路（10）では、図７に示すように、上記ＰＡＭ波形の位相（下側）が目標とする位相（上側）からずれた場合、スイッチング素子（S）に対するパルス信号の出力タイミングがずれて、上記平滑回路（13）の２つのコンデンサ（C1,C2）へのチャージ量に偏りが生じてしまう。 In the power supply circuit (10) according to the present embodiment, as shown in FIG. 7, when the phase (lower side) of the PAM waveform deviates from the target phase (upper side), the pulse signal for the switching element (S) Output timing shifts, and the charge amount to the two capacitors (C1, C2) of the smoothing circuit (13) is biased.
上記図７のようにＰＡＭ波形の位相が目標とするＰＡＭ波形の位相からΔｔ遅れた場合の、ＰＡＭ電流波形及び上下コンデンサ（C1,C2）の電圧を図８に示す。この図８から分かるように、例えば、上記図７のように上記ＰＡＭ波形の位相がΔｔ遅れると、上コンデンサ（C1）及び下コンデンサ（C2）共にリプル電圧が増大してしまう。また、上記図７に示すように上記ＰＡＭ波形の位相がずれると、ＰＡＭ制御の際にスイッチング素子（S）を流れる電流（ＰＡＭ電流）が、入力電圧の半周期内で偏りを生じ、該スイッチング素子（S）に大きな電流が流れることになる（図８参照）。 FIG. 8 shows the PAM current waveform and the voltages of the upper and lower capacitors (C1, C2) when the phase of the PAM waveform is delayed by Δt from the phase of the target PAM waveform as shown in FIG. As can be seen from FIG. 8, for example, when the phase of the PAM waveform is delayed by .DELTA.t as shown in FIG. 7, the ripple voltage increases for both the upper capacitor (C1) and the lower capacitor (C2). In addition, when the phase of the PAM waveform is shifted as shown in FIG. 7, the current (PAM current) flowing through the switching element (S) during PAM control is biased within the half cycle of the input voltage, and the switching is performed. A large current flows through the element (S) (see FIG. 8).
すなわち、上記ＰＡＭ波形の位相が目標とする位相から遅れると、入力電圧の半周期内でＰＡＭ電流が偏るとともに、上下コンデンサ（C1,C2）のリプル電圧が増大する。そうすると、増大したリプル電圧に対応できるように、コンデンサ（C1,C2）の容量を増大したり、耐圧性を向上したりする必要がある。なお、上記図８では、入力電圧（Vi）の実際のゼロクロス点Ｐに対して、マイコン（15）の認識するゼロクロス点Ｐ’が遅れ側にずれている場合を示している。 That is, when the phase of the PAM waveform is delayed from the target phase, the PAM current is biased within the half cycle of the input voltage, and the ripple voltage of the upper and lower capacitors (C1, C2) is increased. Then, it is necessary to increase the capacity of the capacitors (C1, C2) or improve the withstand voltage so as to cope with the increased ripple voltage. FIG. 8 shows a case where the zero cross point P ′ recognized by the microcomputer (15) is shifted to the delay side with respect to the actual zero cross point P of the input voltage (Vi).
これに対し、本発明では、上記スイッチング素子（S）を流れるＰＡＭ電流に基づいて上記ＰＡＭ波形の位相のずれを検出し、そのずれをなくすように位相の補正を行って、コンデンサ（C1,C2）へのチャージ量の偏りを抑える。 On the other hand, in the present invention, the phase shift of the PAM waveform is detected based on the PAM current flowing through the switching element (S), and the phase is corrected so as to eliminate the shift, and the capacitors (C1, C2 ) To reduce the amount of charge on
すなわち、本発明では、上記ＰＡＭ波形の位相が、実際のゼロクロス点Ｐを基準にした目標とするＰＡＭ波形（入力電流を正弦波にするような所定の位相のＰＡＭ波形）に対して、どの程度、どちらにずれているのか（早いのか遅れているのか）を上記スイッチング素子（S）を流れるＰＡＭ電流に基づいて判定し、その判定結果に応じて上記ＰＡＭ波形の位相を補正する。 That is, in the present invention, how much the phase of the PAM waveform is relative to the target PAM waveform (a PAM waveform having a predetermined phase that makes the input current a sine wave) with reference to the actual zero cross point P. Which is deviated (whether it is early or late) is determined based on the PAM current flowing through the switching element (S), and the phase of the PAM waveform is corrected according to the determination result.
具体的には、上記電源供給回路（10）は、上記スイッチング素子（S）を流れるＰＡＭ電流を検出するＰＡＭ電流検出回路（18）をさらに備えているものとする。 Specifically, the power supply circuit (10) further includes a PAM current detection circuit (18) for detecting a PAM current flowing through the switching element (S).
そして、上記電源供給回路（10）のマイコン（15）は、上記ＰＡＭ電流の時間積分を行うＰＡＭ電流演算部（15f）を有し、且つ該ＰＡＭ電流の時間積分値に基づいて上記ＰＡＭ波形の位相のずれを検出する位相差検出部（15d）と、該位相差検出部（15d）によって検出された位相のずれをなくすように上記ＰＡＭ波形の位相を補正する位相補正部（15e）と、をさらに備えているものとする。 The microcomputer (15) of the power supply circuit (10) has a PAM current calculation unit (15f) that performs time integration of the PAM current, and based on the time integration value of the PAM current, A phase difference detection unit (15d) for detecting a phase shift, a phase correction unit (15e) for correcting the phase of the PAM waveform so as to eliminate the phase shift detected by the phase difference detection unit (15d), Is further provided.
上記ＰＡＭ電流演算部（15f）は、スイッチング素子（S）を流れるＰＡＭ電流の時間積分値を算出し、実際のゼロクロス点Ｐの前後で該時間積分値の差を算出するように構成されている。すなわち、上記ＰＡＭ電流演算部（15f）は、上記ＰＡＭ電流検出回路（18）で検出されたゼロクロス点Ｐ前後のＰＡＭ電流I1、I2から時間積分値dI1、dI2（図８におけるＰＡＭ電流波形の斜線部分の面積）を求め、それらの差分ΔI（＝dI1−dI2）を算出する。 The PAM current calculation unit (15f) is configured to calculate a time integration value of the PAM current flowing through the switching element (S) and to calculate a difference between the time integration values before and after the actual zero cross point P. . That is, the PAM current calculation unit (15f) calculates the time integration values dI 1 and dI 2 (PAM in FIG. 8) from the PAM currents I 1 and I 2 around the zero cross point P detected by the PAM current detection circuit (18). The area of the shaded portion of the current waveform is obtained, and the difference ΔI (= dI 1 −dI 2 ) is calculated.
上記位相差検出部（15d）は、上記ＰＡＭ電流演算部（15f）によって算出されたＰＡＭ電流の時間積分値の差に基づいて、上記ＰＡＭ波形の位相のずれを判別するように構成されている。すなわち、上述のように、上記ＰＡＭ波形の位相が目標とする位相からずれている場合、上記スイッチング素子（S）で検出されるＰＡＭ電流は、ゼロクロス点Ｐの前後の一方で大きくなるように偏って流れるため、このＰＡＭ電流の偏りを検出することで、ＰＡＭ波形の位相がどちらにどの程度ずれているかを判別する。 The phase difference detection unit (15d) is configured to determine a phase shift of the PAM waveform based on the difference in time integral value of the PAM current calculated by the PAM current calculation unit (15f). . That is, as described above, when the phase of the PAM waveform is deviated from the target phase, the PAM current detected by the switching element (S) is biased so as to increase in one before and after the zero cross point P. Therefore, by detecting the deviation of the PAM current, it is determined to which extent the phase of the PAM waveform is shifted.
具体的には、上記図８のように、ゼロクロス点Ｐ直後のＰＡＭ電流の時間積分値dI2が、該ゼロクロス点Ｐ直前のＰＡＭ電流の時間積分値dI1よりも大きい場合（差ΔIが負の場合）には、ＰＡＭ波形の位相が目標とする位相よりも遅れている（図８では右にずれている）と判断される。逆に、ゼロクロス点Ｐ直後のＰＡＭ電流の時間積分値dI2が、該ゼロクロス点Ｐ直前のＰＡＭ電流の時間積分値dI1よりも小さい場合（差分ΔIが正の場合）には、ＰＡＭ波形の位相が目標とする位相よりも進んでいる（図８では左にずれている）と判断される。 Specifically, as shown in FIG. 8, when the time integrated value dI 2 of the PAM current immediately after the zero cross point P is larger than the time integrated value dI 1 of the PAM current immediately before the zero cross point P (the difference ΔI is negative). In this case, it is determined that the phase of the PAM waveform is delayed from the target phase (shifted to the right in FIG. 8). Conversely, when the time integral value dI 2 of the PAM current immediately after the zero cross point P is smaller than the time integral value dI 1 of the PAM current immediately before the zero cross point P (when the difference ΔI is positive), the PAM waveform It is determined that the phase is ahead of the target phase (shifted to the left in FIG. 8).
したがって、上記位相差検出部（15d）は、上記ΔIの増減によって、また、その増減量によって、上記ＰＡＭ波形が目標とするＰＡＭ波形からどのくらい進んでいるのか若しくはどのくらい遅れているのかを判別することができる。 Therefore, the phase difference detection unit (15d) determines how far the PAM waveform has advanced from the target PAM waveform or how much behind it by the increase / decrease of ΔI and the amount of increase / decrease. Can do.
上記位相補正部（15e）は、上記位相差検出部（15d）によって検出されたＰＡＭ波形の位相のずれに基づいて、既述のように上記ゼロクロス点Ｐ’からＰＡＭ波形を出力するまでの時間を補正するように構成されている。具体的には、図１０のフローに示すように、上記ΔIに応じて決められた上記ＰＡＭ波形の位相補正量（Ｐ１〜Ｐ４）を用いて、ゼロクロス信号の立ち下がり位置からの時間を補正するようにしている。 Based on the phase shift of the PAM waveform detected by the phase difference detection unit (15d), the phase correction unit (15e) is a time until the PAM waveform is output from the zero cross point P ′ as described above. Is configured to correct. Specifically, as shown in the flow of FIG. 10, the time from the falling position of the zero cross signal is corrected using the phase correction amounts (P1 to P4) of the PAM waveform determined according to the ΔI. I am doing so.
以下で、ＰＡＭ波形の位相のずれを補正する場合の動作の具体例を上記図１０を用いて説明する。 Hereinafter, a specific example of the operation when correcting the phase shift of the PAM waveform will be described with reference to FIG.
上記図１０のフローがスタートすると、まずステップＳ１で、上記スイッチング素子（S）のゼロクロス点Ｐ前後のＰＡＭ電流I1、I2を検出し、続くステップＳ２で、検出されたＰＡＭ電流I1、I2に基づいてそれぞれ時間積分値dI1、dI2を求める。そして、ステップＳ３でこれらの差であるΔI（＝dI1−dI2）を算出する。 When the flow of FIG. 10 starts, first, in step S1, the PAM currents I 1 and I 2 around the zero cross point P of the switching element (S) are detected, and in the subsequent step S2, the detected PAM currents I 1 , Time integration values dI 1 and dI 2 are obtained based on I 2 , respectively. In step S3, ΔI (= dI 1 −dI 2 ), which is the difference between them, is calculated.
その後、上記ステップＳ４で求めたΔIが上記図１０においてどの領域に入るのかを続くステップＳ４〜Ｓ７で判定する。なお、この実施形態において、ΔIの判定閾値であるα、β、γ、δの関係は、α＞β＞γ＞δとする。また、βとγとの間にはＰＡＭ波形の位相の補正を行わない不感帯を設けるものとする。 Thereafter, it is determined in subsequent steps S4 to S7 which region in FIG. 10 the ΔI obtained in step S4 falls. In this embodiment, the relationship between α, β, γ, and δ, which are determination threshold values for ΔI, is α> β> γ> δ. In addition, a dead zone in which the phase of the PAM waveform is not corrected is provided between β and γ.
具体的には、ステップＳ４で、まず、上記ΔIがαよりも大きいかどうかを判定し、大きいと判定された場合（ＹＥＳの場合）には、ＰＡＭ波形の位相を遅らせる必要があるため、続くステップＳ８で現在のＰＡＭ波形よりもＰ１（μｓ）分、位相を遅らせる。一方、上記ΔIがα以下であると判定された場合（ＮＯの場合）には、ステップＳ５に進んで上記ΔIがβよりも大きいかどうかを判定する。このΔIがβよりも大きいと判定された場合（ＹＥＳの場合）にはステップＳ９で現在のＰＡＭ波形よりもＰ２（μｓ）分、位相を遅らせる。一方、上記ΔIがβ以下であると判定された場合（ＮＯの場合）には、ステップＳ６に進んで、該ΔIがδよりも小さいかどうかの判定を行う。 Specifically, in step S4, first, it is determined whether or not ΔI is larger than α. If it is determined that it is large (in the case of YES), it is necessary to delay the phase of the PAM waveform, and so on. In step S8, the phase is delayed by P1 (μs) from the current PAM waveform. On the other hand, when it is determined that ΔI is equal to or smaller than α (in the case of NO), the process proceeds to step S5 to determine whether ΔI is larger than β. If it is determined that ΔI is larger than β (in the case of YES), the phase is delayed by P2 (μs) from the current PAM waveform in step S9. On the other hand, if it is determined that ΔI is equal to or less than β (in the case of NO), the process proceeds to step S6, where it is determined whether ΔI is smaller than δ.
上記ステップＳ６で上記ΔIがδよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１０で現在のＰＡＭ波形よりもＰ４（μｓ）分、位相を進める一方、上記ΔIがδ以上であると判定された場合（ＮＯの場合）には、ステップＳ７に進んで、上記ΔIがγよりも小さいかどうかの判定を行う。ΔIがγよりも小さいと判定された場合（ＹＥＳの場合）には、ステップＳ１１に進んで、現在のＰＡＭ波形よりもＰ３（μｓ）分、位相を進める一方、上記ΔIがγ以上であると判定された場合（ＮＯの場合）には、該ΔIは、γ以上で且つβ以下であり、不感帯の領域に該当するため、そのままこのフローを終了してスタートへ戻り（リターン）、再びこのフローを開始する。なお、上記ステップＳ８〜Ｓ１１でＰＡＭ波形の位相を補正した後もこのフローを終了してスタートへ戻り（リターン）、再びこのフローを開始する。 If it is determined in step S6 that ΔI is smaller than δ (in the case of YES), the phase is advanced by P4 (μs) from the current PAM waveform in step S10, while ΔI is greater than or equal to δ. When it is determined that there is (in the case of NO), the process proceeds to step S7, and it is determined whether or not ΔI is smaller than γ. When it is determined that ΔI is smaller than γ (in the case of YES), the process proceeds to step S11 and the phase is advanced by P3 (μs) from the current PAM waveform, while ΔI is equal to or larger than γ. When judged (in the case of NO), ΔI is not less than γ and not more than β and corresponds to the dead zone region. Therefore, this flow is finished and the flow returns to the start (return), and this flow is again performed. To start. Even after correcting the phase of the PAM waveform in the above steps S8 to S11, this flow is ended, the process returns to the start (return), and this flow is started again.
（実施形態の効果）
この実施形態によれば、整流回路としてのブリッジ回路（12）の出力側に、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）が接続され、それらのコンデンサ（C1,C2）の中点と交流電源（20）との間に設けられたスイッチング素子（S）をＯＮ状態にすると倍電圧整流を行う倍電圧回路において、該スイッチング素子（S）に対して上記ブリッジ回路（12）の入力電圧のゼロクロス点を基準として所定のタイミングでＰＡＭ波形を出力するマイコン（15）が、上記スイッチング素子（S）を流れるＰＡＭ電流の時間積分値の差に基づいて該ＰＡＭ波形の出力位相のずれを検出する位相差検出部（15d）と、その位相のずれをなくすように上記ＰＡＭ波形の出力位相を補正する位相補正部（15e）と、を備えているため、上記ブリッジ回路（12）の入力電流が正弦波になるようにＰＡＭ波形の位相のずれを精度良く補正することができる。
(Effect of embodiment)
According to this embodiment, a smoothing circuit (13) having two capacitors (C1, C2) connected in series to each other is connected to the output side of the bridge circuit (12) as a rectifier circuit. In the voltage doubler circuit that performs voltage doubler rectification when the switching element (S) provided between the midpoint of C1 and C2) and the AC power supply (20) is turned on, the switching element (S) A microcomputer (15) that outputs a PAM waveform at a predetermined timing with reference to the zero-cross point of the input voltage of the bridge circuit (12) is based on the difference in time integral value of the PAM current flowing through the switching element (S). Since a phase difference detection unit (15d) that detects a shift in the output phase of the waveform and a phase correction unit (15e) that corrects the output phase of the PAM waveform so as to eliminate the phase shift are provided. Yellowtail The phase shift of the PAM waveform so that an input current is sinusoidal di circuit (12) can be accurately corrected.
すなわち、上記２つのコンデンサ（C1,C2）のチャージ量は、ＰＡＭ波形の位相がずれた場合のＰＡＭ電流の偏りによって変化するため、該ＰＡＭ電流の偏りに着目することで、ＰＡＭ波形の位相のずれ及び上記コンデンサ（C1,C2）のチャージ量の偏りを正確に把握することができる。 That is, the amount of charge of the two capacitors (C1, C2) changes depending on the PAM current bias when the phase of the PAM waveform is shifted. Therefore, by paying attention to the bias of the PAM current, It is possible to accurately grasp the deviation and the deviation of the charge amount of the capacitor (C1, C2).
これにより、上記ＰＡＭ波形の位相を目標とする位相に合わせるように補正できるため、上記コンデンサ（C1,C2）内のチャージ量が偏ってリプル電圧が増大するのを防止できる。したがって、リプル電圧の増大に対応すべくコンデンサ（C1,C2）の容量を増大させたり耐圧性を向上させたりする必要がなくなるので、該コンデンサ（C1,C2）のコンパクト化及びコスト低減を図れる。 As a result, the phase of the PAM waveform can be corrected so as to match the target phase, so that the amount of charge in the capacitors (C1, C2) is biased and the ripple voltage can be prevented from increasing. Therefore, it is not necessary to increase the capacity of the capacitor (C1, C2) or improve the withstand voltage in order to cope with the increase of the ripple voltage, so that the capacitor (C1, C2) can be made compact and the cost can be reduced.
しかも、上述のようにＰＡＭ電流の時間積分値の差を用いることで、該ＰＡＭ電流の瞬間的な変化の影響を受けることなく、ＰＡＭ波形の位相のずれによるＰＡＭ電流の変化を精度良く検出することができ、該ＰＡＭ波形の位相のずれをより精度良く検出して補正することができる。 In addition, as described above, by using the difference in the time integral value of the PAM current, the change in the PAM current due to the phase shift of the PAM waveform is accurately detected without being affected by the instantaneous change in the PAM current. Therefore, the phase shift of the PAM waveform can be detected and corrected with higher accuracy.
さらに、上記スイッチング素子（S）に対して出力されるパルス信号は、上記ブリッジ回路（12）の入力電圧のゼロクロス点を基準にして出力タイミングが決められているため、上述のように、このゼロクロス点を基準として、その前後でＰＡＭ電流の時間積分値の差を求めることで、別の基準を検出する必要がなくなり、より簡単な構成でＰＡＭ波形の位相のずれを検出することができる。 Further, since the output timing of the pulse signal output to the switching element (S) is determined with reference to the zero cross point of the input voltage of the bridge circuit (12), as described above, this zero cross By obtaining the difference in the time integral value of the PAM current before and after the point as a reference, it is not necessary to detect another reference, and the phase shift of the PAM waveform can be detected with a simpler configuration.
《その他の実施形態》
上述した実施形態については以下のような構成としてもよい。
<< Other Embodiments >>
About embodiment mentioned above, it is good also as following structures.
上記実施形態では、ゼロクロス点毎に生成するパルス群を５つのパルスから構成するようにしたが、これに限らず、７つや９つのパルスによって構成するようにしてもよい。また、パルス群は、奇数のパルス数に限らず、偶数のパルス数で構成するようにしてもよい。 In the above embodiment, the pulse group generated for each zero-cross point is composed of five pulses. However, the present invention is not limited to this, and the pulse group may be composed of seven or nine pulses. Further, the pulse group is not limited to an odd number of pulses, and may be composed of an even number of pulses.
また、上記実施形態では、ゼロクロス信号の立ち下がり位置からタイマー部（5c）のカウントをスタートさせるようにしたが、本発明はこれに限るものではない。例えば、ゼロクロス検出部（5a）がゼロクロス点Ｐそのものを検出するように構成され、そのゼロクロス点Ｐからタイマー部（5c）のカウントをスタートさせるようにしてもよい。 In the above embodiment, the count of the timer unit (5c) is started from the falling position of the zero cross signal, but the present invention is not limited to this. For example, the zero cross detection unit (5a) may be configured to detect the zero cross point P itself, and the timer unit (5c) may start counting from the zero cross point P.
また、上記実施形態では、ＰＡＭ波形の位相のずれをスイッチング素子（S）を流れるＰＡＭ電流の時間積分値の差に基づいて判定するようにしているが、この限りではなく、ブリッジ回路（12）の入力電圧のゼロクロス点前後におけるＰＡＭ電流のピーク値（パルス１を挟んでその前後のパルス群でのピーク値）の差や、平均値（パルス１を挟んでその前後のパルス群での平均値）の差を用いるようにしてもよい。このように、ＰＡＭ電流のピーク値や平均値を用いることで、上記実施形態のようにＰＡＭ電流の時間積分値を計算する必要がなくなるので、簡単且つ迅速にパルス位相のずれを検出することができる。 In the above embodiment, the phase shift of the PAM waveform is determined based on the difference in the time integral value of the PAM current flowing through the switching element (S). However, the present invention is not limited to this, and the bridge circuit (12) The difference in the peak value of the PAM current before and after the zero crossing point of the input voltage (peak value of the pulse group before and after the pulse 1) and the average value (average value of the pulse group before and after the pulse 1) ) Difference may be used. In this way, by using the peak value or average value of the PAM current, it is not necessary to calculate the time integral value of the PAM current as in the above embodiment, so that it is possible to detect a pulse phase shift easily and quickly. it can.
また、上記実施形態では、ブリッジ回路（12）の入力電圧のゼロクロス点の前後で、スイッチング素子（S）を流れるＰＡＭ電流の時間積分値の差を求めるようにしているが、この限りではなく、上記入力電圧のピーク値の前後でＰＡＭ電流の時間積分値の差を求めてもよい。 In the above embodiment, the difference in the time integral value of the PAM current flowing through the switching element (S) is obtained before and after the zero-cross point of the input voltage of the bridge circuit (12). You may obtain | require the difference of the time integral value of PAM current before and behind the peak value of the said input voltage.
また、上記実施形態では、ＰＡＭ波形の位相のずれを図１０に示すように、スイッチング素子（S）を流れるＰＡＭ電流に応じて数段階に規定された位相補正量（Ｐ１〜Ｐ４）によって位相補正を行うようにしているが、この限りではなく、位相補正量を一定値としてもよい。なお、上記実施形態のように段階的に位相補正を行う場合には、図１０のように４段階に限らず、３段階未満や５段階以上であってもよい。 Further, in the above embodiment, as shown in FIG. 10, the phase deviation of the phase of the PAM waveform is corrected by the phase correction amounts (P1 to P4) defined in several steps according to the PAM current flowing through the switching element (S). However, the present invention is not limited to this, and the phase correction amount may be a constant value. In the case of performing phase correction step by step as in the above embodiment, the number of steps is not limited to four as shown in FIG. 10, but may be less than three or five or more.
さらに、上記実施形態では、単相交流を直流に変換するコンバータ回路（11）の場合についてＰＡＭ波形の位相補正を行うようにしているが、この限りではなく、三相交流を直流に変換するコンバータ回路について適用してもよい。 Further, in the above-described embodiment, the phase of the PAM waveform is corrected in the case of the converter circuit (11) that converts single-phase alternating current into direct current. However, the present invention is not limited to this, and a converter that converts three-phase alternating current into direct current. You may apply about a circuit.
以上説明したように、本発明は、スイッチング素子を流れるＰＡＭ電流に基づいてＰＡＭ制御におけるＰＡＭ波形の位相のずれを判別し、整流回路の入力電流が正弦波になるようにＰＡＭ波形の位相を補正するため、入力電流の高調波成分を抑制する電源供給回路に特に有用である。 As described above, the present invention determines the phase shift of the PAM waveform in the PAM control based on the PAM current flowing through the switching element, and corrects the phase of the PAM waveform so that the input current of the rectifier circuit becomes a sine wave. Therefore, it is particularly useful for a power supply circuit that suppresses harmonic components of the input current.
10 電源供給回路
12 ブリッジ回路（整流回路）
13 平滑回路
15 マイコン（ＰＡＭ制御部）
15a ゼロクロス検出部
15b ＰＡＭ波形出力部
15c タイマー部
15d 位相差検出部
15e 位相補正部
15f ＰＡＭ電流演算部
18 ＰＡＭ電流検出回路
20 交流電源
S スイッチング素子
D1〜D4 ダイオード
C1,C2 コンデンサ
10 Power supply circuit
12 Bridge circuit (rectifier circuit)
13 Smoothing circuit
15 Microcomputer (PAM controller)
15a Zero cross detector
15b PAM waveform output section
15c Timer section
15d phase difference detector
15e Phase correction unit
15f PAM current calculator
18 PAM current detection circuit
20 AC power supply
S switching element
D1-D4 diode
C1, C2 capacitors
Claims (8)
互いに直列に接続された２つのコンデンサ（C1,C2）を有し、上記整流回路（12）の出力側に接続される平滑回路（13）と、
ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、
上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、
を備えた電源供給回路であって、
上記ＰＡＭ制御部（15）は、
上記スイッチング素子（S）に流れるＰＡＭ電流に基づいて、上記パルス信号の出力位相と上記整流回路（12）の入力電流の波形を正弦波にするようなパルス信号の位相とのずれを検出する位相差検出部（15d）と、
上記位相差検出部（15d）によって検出された位相のずれをなくすように、上記パルス信号の出力位相を補正する位相補正部（15e）と、
を備えていることを特徴とする電源供給回路。 A rectifier circuit (12) connected to an AC power source (20) and rectifying AC power;
A smoothing circuit (13) having two capacitors (C1, C2) connected in series to each other and connected to the output side of the rectifier circuit (12);
A switching element (S) for connecting the midpoint of the two capacitors (C1, C2) and the AC power supply (20) in an ON state to short-circuit the output power of the rectifier circuit (12);
A PAM controller (15) for outputting a pulse signal for switching the switching element (S) at a predetermined timing with reference to a zero-cross point of an input voltage of the rectifier circuit (12);
A power supply circuit comprising:
The PAM control unit (15)
Based on the PAM current flowing through the switching element (S), it is possible to detect a shift between the output phase of the pulse signal and the phase of the pulse signal that makes the waveform of the input current of the rectifier circuit (12) a sine wave. A phase difference detector (15d),
A phase correction unit (15e) for correcting the output phase of the pulse signal so as to eliminate the phase shift detected by the phase difference detection unit (15d);
A power supply circuit comprising:
上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されていることを特徴とする電源供給回路。 In claim 1,
The phase difference detection unit (15d) detects a difference in PAM current flowing through the switching element (S) before and after the zero cross point of the input voltage of the rectifier circuit (12), and based on the difference, A power supply circuit configured to detect a shift in output phase.
上記位相差検出部（15d）は、上記整流回路（12）の入力電圧のピーク値の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の差を検出し、その差に基づいて上記パルス信号の出力位相のずれを検出するように構成されていることを特徴とする電源供給回路。 In claim 1,
The phase difference detector (15d) detects a difference in PAM current flowing through the switching element (S) before and after the peak value of the input voltage of the rectifier circuit (12), and based on the difference, A power supply circuit configured to detect a shift in output phase.
上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流の時間積分値の差を検出するように構成されていることを特徴とすることを特徴とする電源供給回路。 In claim 2 or 3,
The phase difference detection unit (15d) is configured to detect a difference in time integration value of the PAM current as the difference in the PAM current.
上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流のピーク値の差を検出するように構成されていることを特徴とする電源供給回路。 In claim 2 or 3,
The phase difference detector (15d) is configured to detect a difference in peak value of the PAM current as a difference in the PAM current.
上記位相差検出部（15d）は、上記ＰＡＭ電流の差として該ＰＡＭ電流の平均値の差を検出するように構成されていることを特徴とする電源供給回路。 In claim 2 or 3,
The power supply circuit, wherein the phase difference detection unit (15d) is configured to detect a difference in average value of the PAM currents as a difference in the PAM currents.
上記位相補正部（15d）は、上記ＰＡＭ電流に応じて上記パルス信号の出力位相を段階的に補正するように構成されていることを特徴とする電源供給回路。 In claim 1,
The power supply circuit, wherein the phase correction unit (15d) is configured to stepwise correct the output phase of the pulse signal in accordance with the PAM current.
上記整流回路（12）の出力側に接続され、互いに直列に接続された２つのコンデンサ（C1,C2）を有する平滑回路（13）と、
ＯＮ状態で上記２つのコンデンサ（C1,C2）の中点と上記交流電源（20）とを接続して、上記整流回路（12）の出力電力を短絡させるスイッチング素子（S）と、
上記スイッチング素子（S）をスイッチングさせるためのパルス信号を、上記整流回路（12）の入力電圧のゼロクロス点を基準にして所定のタイミングで出力するＰＡＭ制御部（15）と、
を備えた電源供給回路のＰＡＭ制御方法であって、
上記ＰＡＭ制御部（15）は、上記入力電圧のゼロクロス点の前後で上記スイッチング素子（S）に流れるＰＡＭ電流の時間積分値の差を検出し、上記パルス信号の出力位相が上記整流回路（12）の入力電流の波形を正弦波にするような所定の位相となるように、上記ＰＡＭ電流の時間積分値の差に応じて上記パルス信号の出力位相を段階的に補正することを特徴とする電源供給回路のＰＡＭ制御方法。 A rectifier circuit (12) connected to an AC power source (20) and rectifying AC power;
A smoothing circuit (13) having two capacitors (C1, C2) connected in series to each other, connected to the output side of the rectifier circuit (12);
A switching element (S) for connecting the midpoint of the two capacitors (C1, C2) and the AC power supply (20) in an ON state to short-circuit the output power of the rectifier circuit (12);
A PAM controller (15) for outputting a pulse signal for switching the switching element (S) at a predetermined timing with reference to a zero-cross point of an input voltage of the rectifier circuit (12);
A PAM control method for a power supply circuit comprising:
The PAM control unit (15) detects the difference in time integral value of the PAM current flowing through the switching element (S) before and after the zero cross point of the input voltage, and the output phase of the pulse signal is the rectifier circuit (12 ), The output phase of the pulse signal is corrected stepwise in accordance with the difference in the time integral value of the PAM current so that the waveform of the input current becomes a sine wave. PAM control method for power supply circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008179369A JP4816691B2 (en) | 2008-07-09 | 2008-07-09 | Power supply circuit and PAM control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008179369A JP4816691B2 (en) | 2008-07-09 | 2008-07-09 | Power supply circuit and PAM control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010022116A JP2010022116A (en) | 2010-01-28 |
| JP4816691B2 true JP4816691B2 (en) | 2011-11-16 |
Family
ID=41706469
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008179369A Expired - Fee Related JP4816691B2 (en) | 2008-07-09 | 2008-07-09 | Power supply circuit and PAM control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4816691B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5557660B2 (en) * | 2010-09-10 | 2014-07-23 | 株式会社日立産機システム | Power conversion device and equipment using the same |
| JP5838554B2 (en) * | 2011-01-18 | 2016-01-06 | ダイキン工業株式会社 | Power converter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3422218B2 (en) * | 1996-10-11 | 2003-06-30 | ダイキン工業株式会社 | converter |
| JP4493132B2 (en) * | 1999-11-16 | 2010-06-30 | 三洋電機株式会社 | Power supply |
| JP4337316B2 (en) * | 2001-09-28 | 2009-09-30 | ダイキン工業株式会社 | Power converter |
| JP4590859B2 (en) * | 2003-11-26 | 2010-12-01 | ダイキン工業株式会社 | Power converter |
| JP4755504B2 (en) * | 2006-02-16 | 2011-08-24 | 三菱電機株式会社 | Power converter |
-
2008
- 2008-07-09 JP JP2008179369A patent/JP4816691B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010022116A (en) | 2010-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2013035534A1 (en) | Control device for switching power supply circuit, and heat pump unit | |
| CN107800347B (en) | Alternating current motor control method, alternating current motor control circuit and air conditioner | |
| JP4254877B2 (en) | Power supply circuit | |
| US8270187B2 (en) | Electric power supply circuit with PAM waveform correction | |
| JP5734062B2 (en) | Power factor correction equipment | |
| US8218342B2 (en) | Power supply device | |
| JP4254876B2 (en) | Power supply circuit and PAM control method thereof | |
| WO2019026712A1 (en) | Driving device, control method, and program | |
| JP4816691B2 (en) | Power supply circuit and PAM control method thereof | |
| JP6471357B2 (en) | Rectifier circuit device | |
| JP4930156B2 (en) | Power supply circuit | |
| JP5206075B2 (en) | Power supply circuit | |
| WO2019026729A1 (en) | Power supply device, driving device, control method, and program | |
| JP2011097765A (en) | Power-supply circuit | |
| JP4840228B2 (en) | REFRIGERATOR POWER SUPPLY CIRCUIT AND REFRIGERATOR POWER SUPPLY CIRCUIT CONTROL METHOD | |
| JP2022077574A (en) | Power converter | |
| JP2006174642A (en) | Dc power supply unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4816691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |