JP4806764B2 - マイクロストリップラインを備えた印刷回路基板の製造方法、およびストリップラインを備えた印刷回路基板の製造方法 - Google Patents

マイクロストリップラインを備えた印刷回路基板の製造方法、およびストリップラインを備えた印刷回路基板の製造方法 Download PDF

Info

Publication number
JP4806764B2
JP4806764B2 JP2009015336A JP2009015336A JP4806764B2 JP 4806764 B2 JP4806764 B2 JP 4806764B2 JP 2009015336 A JP2009015336 A JP 2009015336A JP 2009015336 A JP2009015336 A JP 2009015336A JP 4806764 B2 JP4806764 B2 JP 4806764B2
Authority
JP
Japan
Prior art keywords
insulating layer
printed circuit
circuit board
signal line
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009015336A
Other languages
English (en)
Other versions
JP2010062516A (ja
Inventor
キム ヒュン−キュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010062516A publication Critical patent/JP2010062516A/ja
Application granted granted Critical
Publication of JP4806764B2 publication Critical patent/JP4806764B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0221—Coaxially shielded signal lines comprising a continuous shielding layer partially or wholly surrounding the signal lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、マイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法に関する。
近来、デジタル製品の高性能化に伴って、半導体素子間に伝達される信号の周波数が上昇している。これのため、高周波の信号を伝達するためにマイクロストリップラインまたはストリップライン構造を有する印刷回路基板が使用されている。
図１には従来技術によるマイクロストリップラインを備えた印刷回路基板１０が示されており、図２には従来技術によるストリップラインを備えた印刷回路基板２０が示されている。
従来技術によれば、図１に示すように、絶縁層１１の一面に信号線１３が形成され、絶縁層の他面に接地層１２が形成されるか、あるいは図２に示すように、絶縁層２１の一面に電源層２４が形成され、絶縁層２１の他面に接地層２２が形成され、絶縁層２１内部に信号線２３が埋め込まれて、半導体素子間にデジタル信号を伝達することになる。
しかし、従来技術によれば、隣接している信号線間のクロストーク（cross talk）及び信号伝達の歪み、すなわち、分散（dispersion）現象からノイズ（noise）が発生して、伝送される信号の最大帯域幅が制限されるという問題点があった。
特許文献１ 特開平０７−２７３５１０号公報
特許文献２ 特開２００８−０３４７４２号公報
こうした従来技術の問題点を解決するために、本発明は、信号線間のクロストーク及び分散現象を低減させることができるマイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法を提供する。
本発明の一実施形態によれば、第１絶縁層と、第１絶縁層の一面に埋め込まれた信号線と、第１絶縁層を貫通し、信号線の両側に信号線と並んで配置された複数の導電体と、第１絶縁層の他面に導電体と電気的に接続されるように形成された接地層と、を含むマイクロストリップラインを備えた印刷回路基板が提供される。
ここで、信号線は複数であり、信号線と導電体は交互に配置されることができる。
また、信号線は一対の単位信号線で構成され、一対の単位信号線は差動対をなすことができる。
そして、信号線から導電体までの各距離は互いに等しくすることができる。
一方、信号線と導電体の互いに対向する側面は平行であることができる。
また、信号線の幅は絶縁層の他面に向かって先細りになるようにすることができる。
そして、接地層に形成される第２絶縁層、及び第２絶縁層に形成される電源層をさらに含むことができる。
本発明の他の実施形態によれば、キャリアに信号線を形成するステップと、第１絶縁層の一面にキャリアを加圧して、第１絶縁層の一面に信号線を埋め込むステップと、第１絶縁層に第１絶縁層を貫通し、信号線の両側に信号線と並んで配置される複数の導電体を形成するステップと、第１絶縁層の他面に導電体と電気的に接続されるように接地層を形成するステップと、を含むマイクロストリップラインを備えた印刷回路基板の製造方法が提供される。
ここで、導電体を形成するステップは、第１絶縁層に貫通孔を形成するステップと、貫通孔に導電性物質を充填するステップと、を含むことができる。
また、接地層を形成するステップの後に、接地層に第２絶縁層を形成するステップと、第２絶縁層に電源層を形成するステップと、をさらに含むことができる。
本発明のまた他の実施形態によれば、第１絶縁層と、第１絶縁層の一面に埋め込まれた信号線と、第１絶縁層を貫通し、信号線の両側に信号線と並んで配置された複数の導電体と、第１絶縁層の他面に導電体と電気的に接続されるように形成された接地層と、第１絶縁層の一面に信号線を覆うように形成された第２絶縁層と、第２絶縁層に形成された電源層と、を含むストリップラインを備えた印刷回路基板が提供される。
ここで、信号線は複数であり、信号線と導電体は交互に配置されることができる。
また、信号線は一対の単位信号線で構成され、一対の単位信号線は差動対をなすことができる。
そして、信号線から導電体までの各距離は互いに等しくすることができる。
一方、信号線と導電体の互いに対向する側面は平行であることができる。
また、信号線の幅は、絶縁層の他面に向かって先細りになるようにすることができる。
本発明のまた他の実施形態によれば、キャリアに信号線を形成するステップと、第１絶縁層の一面にキャリアを加圧することにより、第１絶縁層の一面に信号線を形成するステップと、キャリアを除去するステップと、第１絶縁層に第１絶縁層を貫通し、信号線の両側に信号線と並んで配置される複数の導電体を形成するステップと、第１絶縁層の他面に導電体と電気的に接続されるように接地層を形成するステップと、第１絶縁層の一面に信号線を覆うように第２絶縁層を形成するステップと、第２絶縁層に電源層を形成するステップと、を含むストリップラインを備えた印刷回路基板の製造方法が提供される。
ここで、導電体を形成するステップは、第１絶縁層に貫通孔を形成するステップと、貫通孔に導電性物質を充填するステップと、を含むことができる。
本発明の実施例によれば、信号線間のクロストーク及び分散現象が低減され、高速デジタル信号の伝送品質を向上させることができる。
従来技術によるマイクロストリップラインを備えた印刷回路基板を示す断面図である。 従来技術によるストリップラインを備えた印刷回路基板を示す断面図である。 本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板の一実施例を示す斜視図である。 本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板の一実施例を示す断面図である。 本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例を示す順序図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例の一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の一実施例を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の一実施例の変形された形態を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例を示す順序図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。 本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板の製造方法の一実施例による一工程を示す断面図である。
本発明によるマイクロストリップラインを備えた印刷回路基板、ストリップラインを備えた印刷回路基板、及びそれらの製造方法の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一かつ対応の構成要素には同一の図面符号を付し、これに対する重複説明は省略する。
図３は本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板１００の一実施例を示す斜視図であり、図４は本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板１００の一実施例を示す断面図である。
本実施例によれば、第１絶縁層１１０と、第１絶縁層１１０の一面に埋め込まれた信号線１２０と、第１絶縁層１１０を貫通し、信号線１２０の両側に信号線１２０と並んで配置された複数の導電体１３０と、第１絶縁層１１０の他面に導電体１３０と電気的に接続されるように形成された接地層１４０と、を含むマイクロストリップラインを備えた印刷回路基板１００が提示される。
本実施例によれば、隣接している信号線１２０間のクロストーク及び高周波信号と低周波信号のインダクタンス（inductance）差によるデジタル信号歪み、すなわち、分散現象が低減されるので、高速デジタル信号伝送の品質を向上させることができる。
以下、図３から図８を参照して、本実施例の各構成について詳細に説明する。
本実施例によるマイクロストリップライン構造は、信号線１２０、接地層１４０、これらの間に介在される第１絶縁層１１０、及び信号線１２０の両側に配置される導電体１３０を含む。
信号線１２０は、第１絶縁層１１０の一面に埋め込まれ、所定間隔で複数形成されることができる。各信号線１２０には交流電流が流れ、隣接している信号線１２０間に形成されるカップリングキャパシタンス（coupling capacitance）によりクロストーク現象が発生することがある。このクロストーク現象は、信号線１２０と信号線１２０との間を後述する導電体１３０で遮ることにより低減できる。これについては、後で導電体１３０を説明しながら詳細に説明する。
また、接地層１４０は、第１絶縁層１１０の他面に後述する導電体１３０と電気的に接続されるように形成される。ここで、接地層１４０の一部は電流の経路として利用されることができる。これについては後で導電体１３０を説明しながら詳細に説明する。
複数の導電体１３０は、第１絶縁層１１０を貫通し、信号線１２０の両側に信号線１２０と並んで配置される。すなわち、導電体１３０は第１絶縁層１１０の一面及び他面を貫通するように形成され、信号線１２０を基準として信号線１２０の両側に配置される一対の導電体１３０が信号線１２０の電流進行方向と平行に形成されるので、信号線１２０は両側に配置された一対の導電体１３０及び接地層１４０により囲まれるようになる。
これにより、接地層１４０に伝達される交流電流の周波数変化により、接地層１４０における電流経路の変化が最小化されるため、高周波信号と低周波信号のインダクタンス差によるデジタル信号伝達の歪み、すなわち、分散現象が低減されることができる。以下、従来技術と比べて詳細に説明する。
従来技術によれば、高周波電流が導体表面の近くのみを流れる現象である表皮効果（Skin effect）及び、高周波電流が他の導体の近くに、より集中して流れる現象である近接效果（proximity effect）から、接地層１４０における高周波電流が流れる時の電流経路が、低周波電流が流れる時の電流経路より狭くなる。
これにより、高周波電流が低周波電流よりインダクタンスが小さくなり、交流電流の伝達速度が周波数に応じて変化することになり、結局、伝達されるデジタル信号が歪むという分散現象が発生することになる。
しかし、本実施例によれば、上述したように、信号線１２０が導電体１３０及び接地層１４０により囲まれるので、接地層１４０だけでなく、信号線１２０に隣接している導電体１３０の側面も電流経路として利用されるようになる。
すなわち、信号線１２０から接地層１４０までの距離とほぼ同じ距離に導電体１３０が形成されて、低周波の電流が流れる場合だけでなく、高周波の電流が接地層１４０に流れる場合にも接地層１４０と共に導電体１３０の側面が電流の経路として利用できるようになる。
このように、周波数に応ずる電流経路の変化が最小化され、上述した分散現象を顕著に低減させることができる。
さらに、高周波での電流経路として接地層１４０だけでなく、導電体１３０の側面も利用することにより、抵抗を最小化することができ、伝達されるデジタル信号の品質をさらに向上させることができる。
ここで、信号線１２０から導電体１３０までの各距離ｄ１，ｄ２は、互いに等しく形成される。これにより、上述した電流経路も対称をなして、ノイズを減少させることができるようになり、伝達されるデジタル信号の品質をさらに向上させることができる。
一方、信号線１２０は複数であり、各信号線１２０と各導電体１３０が互いに交互に配置される。したがって、導電体１３０が各信号線１２０の間で障害物のような機能を行うので、隣接している信号線１２０間のクロストーク現象を低減させることができる。
すなわち、信号線１２０は、第１絶縁層１１０に完全に埋め込まれており、導電体１３０は、第１絶縁層１１０を貫通して第１絶縁層１１０の一面から他面まで形成されるので、隣接している信号線１２０は導電体１３０により完全に遮られる。
隣接している信号線１２０は、これらの間で発生するカップリングキャパシタンスによりクロストーク現象が起こって、伝達されるデジタル信号にノイズが発生することがあった。これを防止するために、本実施例では、複数の信号線１２０間ごとにこれらを遮る導電体１３０を配置して、隣接している信号線１２０間にキャパシタンスが形成されることを防止できるようになり、クロストークを顕著に低減することができる。
次に、図５から図８を参照して本実施例の変形された形態について上述した内容との相違点を中心に説明する。
図５から図８は本発明の一実施形態によるマイクロストリップラインを備えた印刷回路基板１００の一実施例の変形された形態を示す断面図である。
図５を参照すると、信号線１２０は、一対の単位信号線１２２，１２４で構成されることができ、このような単位信号線１２２，１２４は、差動対をなすことができる。これにより、ノイズのためにある単位信号線１２２に伝達される交流電流が変化しても、他の単位信号線１２４がこれを補って変化することになり、結果的に、伝達されるデジタル信号の品質を向上させることができる。
また、図６を参照すると、信号線１２０と導電体１３０の互いに対向する側面が平行であり、信号線１２０の断面が台形状を有するように、信号線１２０の幅が絶縁層の他面に向かって先細りになることができる。信号線１２０と導電体１３０の互いに対向する側面が平行に形成されることにより、これらの間の距離を一定に維持することができるので、ノイズ発生を低減させ、より效率的に高品質のデジタル信号を伝達することができる。
さらに、図６に示すように、信号線１２０と導電体１３０の対向する側面を平行にすると共に、信号線１２０の下部の幅を上部の幅より狭く形成することにより、信号線１２０の表面の各地点から接地層１４０及び導電体１３０までの距離を比較的均一に維持することができるので、ノイズ発生を低減させ、より效率的にデジタル信号を伝達することができる。
この場合、導電体１３０は、図６に示すように、下部から上部に向かって先細りになるように形成される。これにより、第１絶縁層１１０の一面に余裕空間が増加して、第１絶縁層１１０の一面に埋め込まれる信号線１２０の密集度が増加できるようになる。
図７を参照すると、信号線１２０は、断面が台形状を有し、差動対をなす単位信号線１２２，１２４が示されているが、これに対する詳細な説明は省略する。
一方、図８に示すように、本実施例による印刷回路基板１００は、接地層１４０に形成される第２絶縁層１５０及び第２絶縁層１５０に形成される電源層１６０をさらに備えることもできる。
次に、本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板２００を製造する方法の一実施例について説明する。
図９は本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板２００の製造方法の一実施例を示す順序図である。図１０から図１７は本発明の他の実施形態によるマイクロストリップラインを備えた印刷回路基板２００の製造方法の一実施例の各工程を示す断面図である。
本実施例によれば、キャリア２０５に信号線２２０を形成するステップと、第１絶縁層２１０の一面にキャリア２０５を加圧して、第１絶縁層２１０の一面に信号線２２０を埋め込むステップと、第１絶縁層２１０に第１絶縁層２１０を貫通し、信号線２２０の両側に信号線２２０と並んで配置される複数の導電体２３０を形成するステップと、第１絶縁層２１０の他面に導電体２３０と電気的に接続されるように接地層２４０を形成するステップと、を含むマイクロストリップラインを備えた印刷回路基板２００の製造方法が提示される。
本実施例によれば、隣接している信号線２２０間のクロストーク現象及び高周波と低周波のインダクタンス差によるデジタル信号歪み、すなわち、分散現象が低減された印刷回路基板２００を実現することができる。
以下、図９から図１７を参照して各工程について詳細に説明する。
先ず、ステップＳ１１０で、図１０に示すように、キャリア２０５に信号線２２０を形成する。例えば、電解メッキなどを用いてキャリア２０５に信号線２２０を形成することができる。また、サブトラクティブ（Subtractive）工程やインクジェット工程などの多様な方式を用いて信号線２２０を形成することもできる。
次に、ステップＳ１２０で、図１１に示すように、第１絶縁層２１０の一面にキャリア２０５を加圧して、第１絶縁層２１０の一面に信号線２２０を埋め込む。これは、信号線２２０を第１絶縁層２１０の一面に埋め込むためにキャリア２０５と第１絶縁層２１０とを加熱圧着する工程であって、このようにキャリア２０５を用いることにより、容易に信号線２２０を第１絶縁層２１０に埋め込むことができ、信号線２２０と第１絶縁層２１０との間の接着力も向上させることができる。
次に、ステップＳ１３０で、図１２に示すように、キャリア２０５を除去する。これは、信号線２２０が外部に露出される工程であって、キャリア２０５を分離したり、またはエッチングで除去したりすることで行われる。
次に、ステップＳ１４０で、図１３及び図１４に示すように、第１絶縁層２１０に第１絶縁層２１０を貫通し、信号線２２０の両側に信号線２２０と並んで配置される複数の導電体２３０を形成する。ここで、導電体２３０は、信号線２２０の両側に配置され、信号線２２０の電流進行方向と平行に延長されて、接地層２４０と共に信号線２２０を囲む。また、導電体２３０は複数の信号線２２０間ごとに配置されて信号線２２０間を遮る。これにより、導電体２３０は分散現象及びクロストーク現象を低減させることができる。これについては上述した一実施例で説明したので、詳細な説明は省略する。
以下では、上記のような導電体２３０を形成するための工程を説明する。
まず、ステップＳ１４２で、図１３に示すように、第１絶縁層２１０に貫通孔２３２を形成する。すなわち、信号線２２０が導電体２３０間に配置されるようにして第１絶縁層２１０に貫通孔２３２を形成する。次に、ステップＳ１４４で、図１４に示すように、貫通孔２３２に導電性物質を充填する。例えば、貫通孔２３２の内部をメッキしたり、貫通孔２３２の内部に導電性ペーストを充填したりすることで行われる。
次に、ステップＳ１５０で、図１５に示すように、第１絶縁層２１０の他面に導電体２３０と電気的に接続されるように接地層２４０を形成する。例えば、第１絶縁層２１０の他面をメッキしたり、第１絶縁層２１０の他面に銅箔を積層したりすることで行われる。
このような接地層２４０は、その一部が電流経路として利用され、上述した導電体２３０は、この接地層２４０と電気的に接続されて接地層２４０と共に電流経路として利用できるようになる。
次に、ステップＳ１６０で、図１６に示すように、接地層２４０に第２絶縁層２５０を形成する。これは、前工程で形成された接地層２４０に第２絶縁層２５０を形成する工程で、例えば、接地層２４０に第２絶縁層２５０を積層することにより行われることができる。
次に、ステップＳ１７０で、図１７に示すように、第２絶縁層２５０に電源層２６０を形成する。これは、電源層２６０を形成するための工程であって、例えば、第２絶縁層２５０の他面をメッキしたり、第２絶縁層２５０の他面に銅箔を積層したりすることで行われる。
本実施例では、第１絶縁層２１０の一面に信号線２２０を埋め込む工程（Ｓ１２０）を行った後に、第１絶縁層２１０に複数の導電体２３０を形成する工程（Ｓ１４０）を行う方法を一例として提示したが、これに反して、複数の導電体２３０を形成する工程（Ｓ１４０）を行った後に、信号線２２０を埋め込む工程（Ｓ１２０）を行うこともでき、これも本発明の権利範囲に含まれることは明らかである。
一方、図３から図７に示すように、多様な形態のマイクロストリップラインを備えた印刷回路基板１００を製造することができ、これを製造する工程は上述した本実施例と同一または類似であるため、これに対する説明は省略する。
以下、本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板３００の一実施例について説明する。
図１８は本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板３００の一実施例を示す断面図である。図１９から図２１は本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板３００の一実施例の変形された形態を示す断面図である。
本実施例によれば、図１８に示すように、第１絶縁層３１０と、第１絶縁層３１０の一面に埋め込まれた信号線３２０と、第１絶縁層３１０を貫通し、信号線３２０の両側に信号線３２０と並んで配置された複数の導電体３３０と、第１絶縁層３１０の他面に導電体３３０と電気的に接続されるように形成された接地層３４０と、第１絶縁層３１０の一面に信号線３２０を覆うように形成された第２絶縁層３５０と、第２絶縁層３５０に形成された電源層３６０と、を含むストリップラインを備えた印刷回路基板３００が提示される。
本実施例によれば、隣接している信号線３２０間のクロストーク現象及び高周波と低周波のインダクタンス差によるデジタル信号歪み、すなわち、分散現象が低減されて、高速デジタル信号の伝送品質を向上させることができる。
本実施例における第１絶縁層３１０、信号線３２０、単位信号線３２２，３２４、導電体３３０、接地層３４０の構成及びそれらの機能は、前述したマイクロストリップラインを備えた印刷回路基板１００の一実施例で説明したので、これに対する説明は省略し、以下では、その相違点である第２絶縁層３５０及び電源層３６０について説明する。
第２絶縁層３５０は、第１絶縁層３１０の一面に信号線３２０を覆うように形成され、電源層３６０はこの第２絶縁層３５０に形成される。これにより、信号線３２０が第１絶縁層３１０と第２絶縁層３５０との間に埋め込まれることになり、第１絶縁層３１０の他面には接地層３４０が、第２絶縁層３５０には電源層３６０が形成されたストリップライン構造が形成されることができる。
次に、本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板４００を製造する方法の一実施例について説明する。
図２２は、本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板４００の製造方法の一実施例を示す順序図である。図２３から図３０は本発明のまた他の実施形態によるストリップラインを備えた印刷回路基板４００の製造方法の一実施例の各工程を示す断面図である。
本実施例によれば、キャリア４０５に信号線４２０を形成するステップと、第１絶縁層４１０に第１絶縁層４１０を貫通し、信号線４２０の両側に信号線４２０と並んで配置される複数の導電体４３０を形成するステップと、第１絶縁層４１０の一面にキャリア４０５を加圧して、第１絶縁層４１０の一面に信号線４２０を埋め込むステップと、キャリア４０５を除去するステップと、第１絶縁層４１０の他面に導電体４３０と電気的に接続されるように接地層４４０を形成するステップと、第１絶縁層４１０の一面に信号線４２０を覆うように第２絶縁層４５０を形成するステップと、第２絶縁層４５０に電源層４６０を形成するステップと、を含むストリップラインを備えた印刷回路基板４００の製造方法が提示される。
本実施例によれば、隣接している信号線４２０間のクロストーク現象及び高周波と低周波のインダクタンス差によるデジタル信号歪み、すなわち、分散現象が低減された印刷回路基板４００を実現することができる。
本実施例における、ステップＳ２１０で、図２３に示すように、キャリア４０５に信号線４２０を形成する工程、ステップＳ２２２で、図２４に示すように、第１絶縁層４１０に貫通孔４３２を形成し、ステップＳ２２４で、図２５に示すように、貫通孔４３２に導電性物質を充填し、ステップＳ２２０で、第１絶縁層４１０に複数の導電体４３０を形成する工程、ステップＳ２３０で、図２６に示すように、第１絶縁層４１０の一面に信号線４２０を埋め込む工程と、ステップＳ２４０で、図２７に示すように、キャリア４０５を除去する工程、ステップＳ２５０で、図２８に示すように、第１絶縁層４１０の他面に接地層４４０を形成する工程については、上述した、ストリップラインを備えた印刷回路基板（図１７の２００）の製造方法の一実施例で説明したので、これに対する説明は省略し、以下では、その相違点である第２絶縁層４５０の形成工程（Ｓ２６０）及び電源層４６０の形成工程（Ｓ２７０）について説明する。
接地層４４０を形成した後に、ステップＳ２６０で、図２９に示すように、第１絶縁層４１０の一面に、信号線４２０を覆うように第２絶縁層４５０を形成する。これは、信号線４２０を完全に埋め込むために、信号線４２０を覆う第２絶縁層４５０を形成する工程で、例えば、第１絶縁層４１０の一面に半硬化状態の第２絶縁層４５０を積層することで行われる。
次に、ステップＳ２７０で、図３０に示すように、第２絶縁層４５０に電源層４６０を形成する。これは、第２絶縁層４５０上に電源層４６０を形成してストリップライン構造を完成するための工程で、例えば、第２絶縁層４５０をメッキしたり、第２絶縁層４５０に銅箔を積層したりすることで行われる。
本実施例では、第１絶縁層４１０に複数の導電体４３０を形成する工程（Ｓ２２０）を行った後に、第１絶縁層４１０の一面に信号線４２０を埋め込む工程（Ｓ２３０）を行う方法を一例として提示したが、これに反して、信号線４２０を埋め込む工程（Ｓ２３０）を行った後に、複数の導電体４３０を形成する工程（Ｓ２２０）を行うこともでき、これも本発明の権利範囲に含まれることは明らかである。
一方、図１９から図２１に示すように、多様な形態のストリップラインを備えた印刷回路基板３００を製造することができ、これを製造する工程は上述した本実施例と同一また類似であるため、これに対する説明は省略する。
以上、本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
上述した実施例の他、多様な実施例が本発明の特許請求の範囲内に存在する。
１００ 印刷回路基板
１１０ 第１絶縁層
１２０ 信号線
１２２，１２４ 単位信号線
１３０ 導電体
１４０ 接地層
１５０ 第２絶縁層
１６０ 電源層

Claims (15)

  1. キャリア（carrier）に信号線を形成するステップと、
    第１絶縁層の一面に前記キャリアを加圧することにより、前記第１絶縁層の一面に前記信号線を埋め込むステップと、
    前記第１絶縁層に前記第１絶縁層を貫通し、前記信号線の両側に前記信号線と並んで配置される導電体を複数形成するステップと、
    前記第１絶縁層の他面に前記導電体と電気的に接続されるように接地層を形成するステップと、
    を含むマイクロストリップラインを備えた印刷回路基板の製造方法。
  2. 前記導電体を形成するステップが、
    前記第１絶縁層に貫通孔を形成するステップと、
    前記貫通孔に導電性物質を充填するステップと、
    を含むことを特徴とする請求項１に記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  3. 前記接地層を形成するステップの後に、
    前記接地層に第２絶縁層を形成するステップと、
    前記第２絶縁層に電源層を形成するステップと、
    をさらに含む請求項１または請求項２に記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  4. 前記信号線が複数であり、
    前記信号線と前記導電体が交互に配置されたことを特徴とする請求項１から請求項３の何れか１つに記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  5. 前記信号線が一対の単位信号線で構成され、
    前記一対の単位信号線は差動対（differential pair）をなすことを特徴とする請求項１から請求項４の何れか１つに記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  6. 前記信号線から前記導電体までの各距離が互いに等しいことを特徴とする請求項１から請求項５の何れか１つに記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  7. 前記信号線と前記導電体の互いに対向する側面が平行であることを特徴とする請求項１から請求項６の何れか１つに記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  8. 前記信号線の幅が、前記第１絶縁層の他面に向かって先細りになることを特徴とする請求項７に記載のマイクロストリップラインを備えた印刷回路基板の製造方法。
  9. キャリアに信号線を形成するステップと、
    第１絶縁層の一面に前記キャリアを加圧することにより、前記第１絶縁層の一面に前記信号線を埋め込むステップと、
    前記キャリアを除去するステップと、
    前記第１絶縁層に前記第１絶縁層を貫通し、前記信号線の両側に前記信号線と並んで配置される導電体を複数形成するステップと、
    前記第１絶縁層の他面に前記導電体と電気的に接続されるように接地層を形成するステップと、
    前記第１絶縁層の一面に前記信号線を覆うように第２絶縁層を形成するステップと、
    前記第２絶縁層に電源層を形成するステップと、
    を含むストリップラインを備えた印刷回路基板の製造方法。
  10. 前記導電体を形成するステップが、
    前記第１絶縁層に貫通孔を形成するステップと、
    前記貫通孔に導電性物質を充填するステップと、
    を含むことを特徴とする請求項９に記載のストリップラインを備えた印刷回路基板の製造方法。
  11. 前記信号線が複数であり、
    前記信号線と前記導電体が交互に配置されたことを特徴とする請求項９または請求項１０に記載のストリップラインを備えた印刷回路基板の製造方法。
  12. 前記信号線が一対の単位信号線で構成され、
    前記一対の単位信号線は差動対をなすことを特徴とする請求項９から請求項１１の何れか１つに記載のストリップラインを備えた印刷回路基板の製造方法。
  13. 前記信号線から前記導電体までの各距離が互いに等しいことを特徴とする請求項９から請求項１２の何れか１つに記載のストリップラインを備えた印刷回路基板の製造方法。
  14. 前記信号線と前記導電体の互いに対向する側面が平行であることを特徴とする請求項９から請求項１３の何れか１つに記載のストリップラインを備えた印刷回路基板の製造方法。
  15. 前記信号線の幅が、前記第１絶縁層の他面に向かって先細りになることを特徴とする請求項１４に記載のストリップラインを備えた印刷回路基板の製造方法。
JP2009015336A 2008-09-04 2009-01-27 マイクロストリップラインを備えた印刷回路基板の製造方法、およびストリップラインを備えた印刷回路基板の製造方法 Expired - Fee Related JP4806764B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080087265A KR100999529B1 (ko) 2008-09-04 2008-09-04 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
KR10-2008-0087265 2008-09-04

Publications (2)

Publication Number Publication Date
JP2010062516A JP2010062516A (ja) 2010-03-18
JP4806764B2 true JP4806764B2 (ja) 2011-11-02

Family

ID=41724562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009015336A Expired - Fee Related JP4806764B2 (ja) 2008-09-04 2009-01-27 マイクロストリップラインを備えた印刷回路基板の製造方法、およびストリップラインを備えた印刷回路基板の製造方法

Country Status (3)

Country Link
US (3) US8294529B2 (ja)
JP (1) JP4806764B2 (ja)
KR (1) KR100999529B1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542264B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
TWI542260B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
US8946562B2 (en) 2012-01-18 2015-02-03 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US8766104B2 (en) 2012-01-18 2014-07-01 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9351395B2 (en) 2012-01-18 2016-05-24 Covidien Lp Printed circuit boards including strip-line circuitry and methods of manufacturing same
US9277645B2 (en) 2012-01-18 2016-03-01 Covidien Lp Method of manufacturing a printed circuit board
KR20140115231A (ko) 2013-03-20 2014-09-30 삼성전자주식회사 안테나, 사용자 단말 장치, 및 안테나 제어 방법
US10079158B2 (en) * 2014-12-12 2018-09-18 Intel Corporation Vertical trench routing in a substrate
KR102045235B1 (ko) 2016-03-31 2019-11-15 삼성전자주식회사 전자부품 패키지 및 그 제조방법
US10652999B2 (en) 2016-10-01 2020-05-12 Intel Corporation Mutual inductance suppressor for crosstalk immunity enhancement
CN108076580B (zh) * 2016-11-15 2021-01-22 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置
US11289814B2 (en) 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
CN111788737B (zh) 2017-11-10 2022-11-15 雷神公司 毫米波传输线架构
US10813210B2 (en) * 2017-11-10 2020-10-20 Raytheon Company Radio frequency circuit comprising at least one substrate with a conductively filled trench therein for electrically isolating a first circuit portion from a second circuit portion
CN111602299B (zh) 2017-11-10 2023-04-14 雷神公司 增材制造技术(amt)薄型辐射器
US11089687B2 (en) 2018-02-28 2021-08-10 Raytheon Company Additive manufacturing technology (AMT) low profile signal divider
AU2019228500B2 (en) 2018-02-28 2023-07-20 Raytheon Company Snap-RF interconnections
CN108966481A (zh) * 2018-06-25 2018-12-07 中国电子科技集团公司第二十九研究所 一种印制电路板屏蔽墙结构及其实现方法
JP7215249B2 (ja) * 2019-03-11 2023-01-31 住友大阪セメント株式会社 光変調器及びそれを用いた光送信装置
CN112566353A (zh) * 2019-09-26 2021-03-26 中兴通讯股份有限公司 一种电路板及通信设备
US11239193B2 (en) * 2020-01-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US10849220B1 (en) * 2020-01-23 2020-11-24 Super Micro Computer, Inc. Setting the impedance of signal traces of a circuit board using a reference trace
CN113766725B (zh) * 2020-06-03 2023-06-20 鹏鼎控股(深圳)股份有限公司 高频电路板及其制作方法
CN113573463B (zh) * 2021-06-08 2023-07-11 华为技术有限公司 电路板

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2721312A (en) * 1951-06-30 1955-10-18 Itt Microwave cable
US3324014A (en) * 1962-12-03 1967-06-06 United Carr Inc Method for making flush metallic patterns
JPS4930870A (ja) * 1972-07-24 1974-03-19
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
JPH06314862A (ja) * 1993-04-28 1994-11-08 Nitto Denko Corp フレキシブル回路基板
US6486394B1 (en) * 1996-07-31 2002-11-26 Dyconex Patente Ag Process for producing connecting conductors
JPH11298097A (ja) * 1998-04-10 1999-10-29 Canon Inc プリント配線板
JP3241019B2 (ja) * 1999-03-15 2001-12-25 日本電気株式会社 コプレーナ線路
JP2001102696A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 配線基板及びその製造方法
JP3384995B2 (ja) * 2000-05-18 2003-03-10 株式会社ダイワ工業 多層配線基板及びその製造方法
US6624729B2 (en) 2000-12-29 2003-09-23 Hewlett-Packard Development Company, L.P. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
JP2002299918A (ja) * 2001-01-29 2002-10-11 Murata Mfg Co Ltd マイクロストリップ線路及びそれを用いた共振素子、フィルタ、高周波回路並びにそれらを用いた電子回路、回路モジュール及び通信装置
JP4734723B2 (ja) * 2001-01-31 2011-07-27 凸版印刷株式会社 同軸ビアホールを用いた多層配線基板の製造方法
JP2003224408A (ja) * 2002-01-30 2003-08-08 Kyocera Corp 高周波用配線基板
KR100573494B1 (ko) * 2003-11-21 2006-04-26 대덕전자 주식회사 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN1902990A (zh) * 2003-12-24 2007-01-24 莫莱克斯公司 电磁屏蔽的槽传输线
JP2005229041A (ja) * 2004-02-16 2005-08-25 Alps Electric Co Ltd 高周波配線構造および高周波配線構造の製造方法
TWI273871B (en) * 2004-10-04 2007-02-11 Via Tech Inc Signal transmission structure
JP4267586B2 (ja) 2005-03-18 2009-05-27 富士通株式会社 磁気記録装置
JP2007174075A (ja) 2005-12-20 2007-07-05 Shinko Electric Ind Co Ltd 差動伝送路構造および配線基板
JP4829028B2 (ja) * 2006-07-31 2011-11-30 富士通株式会社 回路基板及び回路基板の製造方法
KR100735759B1 (ko) * 2006-08-04 2007-07-06 삼성전자주식회사 다층 인쇄 회로 기판
US8922293B2 (en) * 2008-06-09 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Microstrip lines with tunable characteristic impedance and wavelength

Also Published As

Publication number Publication date
US8294529B2 (en) 2012-10-23
US8607448B2 (en) 2013-12-17
JP2010062516A (ja) 2010-03-18
KR100999529B1 (ko) 2010-12-08
US20130008025A1 (en) 2013-01-10
US20100052993A1 (en) 2010-03-04
KR20100028298A (ko) 2010-03-12
US20130009729A1 (en) 2013-01-10
US8674781B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
JP4806764B2 (ja) マイクロストリップラインを備えた印刷回路基板の製造方法、およびストリップラインを備えた印刷回路基板の製造方法
US8898891B2 (en) Method for fabricating a printed circuit board having differential trace profile
KR101573959B1 (ko) 다층 배선 기판
JP6588524B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
US8304659B2 (en) Differential trace profile for printed circuit boards
US6479765B2 (en) Vialess printed circuit board
US9781824B2 (en) Differential transmission circuit, optical module and manufacturing method of differential transmission circuit
JP2002353588A (ja) 配線基板及び配線基板の製造方法
JP6655577B2 (ja) 伝送線路及びその製造方法
CN102413629A (zh) 一种印制电路板及其制造方法
JP6367479B2 (ja) 伝送線路ビア構造
JP2010114137A (ja) 多層プリント配線板
TWI306729B (en) Method for making circuit board and multi-layer substrate with plated through hole structure
US7432776B2 (en) Dielectric-filled transmission lines
EP4106499A1 (en) Method for manufacturing a carrier material and a carrier material with deheating properties
JP2006042098A (ja) 高周波用配線基板
CN104619112A (zh) 多电路层电路板
JP2007305756A (ja) 回路基板
TWI343110B (en) Process of embedded circuit board having a conductive hole
US11871510B2 (en) Circuit board having complementary signal conducting patterns
CN104254191A (zh) 无芯层封装基板及其制作方法
JP5406252B2 (ja) プリント配線回路及びその製造方法
CN106332435A (zh) 柔性电路板及其制作方法
WO2004054332A2 (en) Strip-line topology for a high speed pcb with low dissipation
JP2005276859A (ja) 高周波用配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110719

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110720

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140826

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees