JP2007174075A - 差動伝送路構造および配線基板 - Google Patents
差動伝送路構造および配線基板 Download PDFInfo
- Publication number
- JP2007174075A JP2007174075A JP2005366671A JP2005366671A JP2007174075A JP 2007174075 A JP2007174075 A JP 2007174075A JP 2005366671 A JP2005366671 A JP 2005366671A JP 2005366671 A JP2005366671 A JP 2005366671A JP 2007174075 A JP2007174075 A JP 2007174075A
- Authority
- JP
- Japan
- Prior art keywords
- differential transmission
- conductive layer
- transmission path
- insulating layer
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】インピーダンス整合をとることが容易であるとともに小型化が可能である差動伝送路構造、および当該差動伝送路構造を有する配線基板を提供する。
【解決手段】絶縁層と、前記絶縁層と積層される、接地された導電層と、前記絶縁層に形成された差動伝送路と、を有し、前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴とする差動伝送路構造。
【選択図】図2A
【解決手段】絶縁層と、前記絶縁層と積層される、接地された導電層と、前記絶縁層に形成された差動伝送路と、を有し、前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴とする差動伝送路構造。
【選択図】図2A
Description
本発明は、差動伝送路構造と、当該差動伝送路構造を用いた配線基板に関する。
近年の配線基板や電子部品の小型化・高速化の要求から、配線基板や電子部品に占める差動伝送路構造の小型化が求められている。
図1A,図1Bは、従来の差動伝送路構造の一例を模式的に示した断面図である。まず、図1Aを参照するに、本図に示す差動伝送路構造10は、いわゆるマイクロストリップライン(MSL)構造を有している。前記差動伝送路構造10は、接地された導電層14上に積層された絶縁層(誘電層)15上に、配線17A、17Bを含む、差動伝送路17が形成されて構成されており、前記差動伝送路17は、保護層(絶縁層)16で覆われた構造になっている。また、前記導電層14は、導電層12上に形成された絶縁層13上に形成されており、当該導電層12は、コア基板11上に形成されている。
また、前記コア基板11の、前記差動伝送路17が形成された側の反対側には、該コア基板11の側から順に、導電層18、絶縁層19、導電層20、絶縁層21、導電層22、保護層(絶縁層)23が、積層されている。
また、図1Bを参照するに、本図に示す差動伝送路構造30は、いわゆるストリップライン(SL)構造を有している。前記差動伝送路構造30は、接地された導電層32上に積層された絶縁層(誘電層)33中に、配線36A、36Bを含む、差動伝送路36が形成されて構成されており、前記絶縁層33上には接地された導電層34が形成されている。また、当該導電層34上には、保護層(絶縁層)35が形成されている。
前記絶縁層33は、絶縁層(誘電層)33A、絶縁層(誘電層)33Bが積層されて形成されており、前記配線36A、36Bは該絶縁層33A上に形成され、該絶縁層33Bは、該配線36A,36Bを覆うように形成されている。しかし、実際には当該絶縁33A、33Bは渾然一体となって、実質的に一つの絶縁層33として機能する。
また、前記導電層32はコア基板31上に形成され、該導電層32と前記導電層34を接続する、ビアプラグ43、44が、それぞれ絶縁層33A、33Bに形成されている。
また、前記コア基板31の、前記差動伝送路36が形成された側の反対側には、該コア基板31の側から順に、導電層37、絶縁層38、導電層39、絶縁層40、導電層41、保護層(絶縁層)42が、積層されている。
特開2004−14800号公報
特開2004−129053号公報
特開2005−277028号公報
しかし、上記の差動伝送路構造においては、所定のインピーダンス整合を行いながら、かつ差動伝送路を小型化することが困難となる問題を有していた。
例えば、上記の構造では、絶縁層(誘電層)をビルドアップ樹脂(ビルドアップ法)で形成するため、絶縁層の厚さは30〜50μm程度となるのが一般的である。ここで、例えばインピーダンスが100オームの差動伝送路を設計すると、配線幅を加工限界(20μm程度)まで小さくしたとしても、配線間隔を、配線幅の1.5倍から2倍以上にする必要が生じてしまう。
すなわち、配線幅と絶縁層の厚さによっては、2つの配線の間隔よりも、配線と接地された導体層の間隔のほうが小さくなってしまう場合がある。さらに、配線から広がる電界は、対向面積の大きい導電層方向に広がるため、対向する2つの配線間での結合の影響が小さくなり、実質上差動伝送路の利点が生かされなくなってしまう。さらに、横方向に広がった配線領域には他の配線などの構造体を形成することができず、多くの配線エリアを必要とすることになってしまう。
また、上記の構造でインピーダンス整合をとるためには、配線幅を極力小さくする必要が生じてしまい、伝送損失が大きくなってしまう問題が生じていた。
そこで、本発明は、上記の問題を解決した、新規で有用な差動伝送路構造、および当該差動伝送路構造を有する配線基板を提供することを統括的課題としている。
本発明の具体的な課題は、インピーダンス整合をとることが容易であるとともに小型化が可能である差動伝送路構造、および当該差動伝送路構造を有する配線基板を提供することである。
本発明の第1の観点では、上記の課題を、絶縁層と、前記絶縁層と積層される、接地された導電層と、前記絶縁層に形成された差動伝送路と、を有し、前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴とする差動伝送路構造により、解決する。
当該差動伝送路構造は、インピーダンス整合をとることが容易であるとともに小型化が可能である特徴を有している。
また、前記絶縁層の上側に第1の導電層が、前記絶縁層の下側に第2の導電層が形成され、前記差動伝送路の位置に対応して、当該第1の導電層と当該第2の導電層が除外された領域が形成されていると、SL構造のインピーダンス整合をとることが容易となるとともに小型化が可能となる。
また、前記導電層が除去された領域の、当該導電層の開口の端部から、前記差動伝送路までの距離が、前記差動伝送路を構成する配線の幅と、前記差動伝送路を構成する2つの配線の間隔とを加えた値以上とされると、インピーダンス整合と小型化がさらに容易となる。
また、本発明の第2の観点では、上記の課題を、差動伝送路構造を有する配線基板であって、前記差動伝送路構造は、絶縁層と、前記絶縁層と積層される、接地された導電層と、前記絶縁層に形成された差動伝送路と、を有し、前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴とする配線基板により、解決する。
当該配線基板では、伝送経路構造のインピーダンス整合をとることが容易であるとともに小型化が可能である特徴を有している。
また、前記絶縁層の上側に第1の導電層が、前記絶縁層の下側に第2の導電層が形成され、前記差動伝送路の位置に対応して、当該第1の導電層と当該第2の導電層が除外された領域が形成されていると、SL構造のインピーダンス整合をとることが容易となるとともに小型化が可能となる。
本発明によれば、インピーダンス整合をとることが容易であるとともに小型化が可能である差動伝送路構造、および当該差動伝送路構造を有する配線基板を提供することが可能となる。
本発明による差動伝送路構造は、絶縁層と、前記絶縁層と積層される、接地された導電層と、前記絶縁層に形成された差動伝送路と、を有し、前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴としている。
従来の差動伝送路構造では、差動伝送路の配線幅と絶縁層の厚さによっては、2つの配線の間隔よりも、配線と接地された導体層の間隔のほうが小さくなってしまう場合があった。このため、伝送経路構造を小型化しようとすると、インピーダンス整合をとることが困難となってしまう問題が生じていた。
一方、本発明による差動伝送路構造では、差動伝送路の周囲に絶縁層(誘電層)を介して設置される接地された導電層が、差動伝送路の位置に対応して除去されている。このため、差動伝送路のインピーダンス整合をとることが容易となり、伝送経路の配線の幅や、配線の間隔の設計の自由度が向上する。このため、伝送経路構造を小型化することが可能となり、当該伝送経路構造を用いた配線基板を小型化することが可能となる。
次に、上記の差動伝送路構造のさらに具体的な実施の一例に関して、図面に基づき以下に説明する。
図2A,図2Bは、本発明の実施例1による差動伝送路構造の一例を模式的に示した断面図である。
まず、図2Aを参照するに、本図に示す差動伝送路構造100は、いわゆるMSL構造を有している。前記差動伝送路構造100は、接地された導電層104上に積層された絶縁層(誘電層)105上に、配線107A、107Bを含む、差動伝送路107が形成されて構成されており、前記差動伝送路107は、保護層(絶縁層)106で覆われた構造になっている。また、前記導電層104は、導電層102上に形成された絶縁層103上に形成されており、当該導電層102は、コア基板101上に形成されている。また、前記導電層102は接地されている。
また、前記コア基板101の、前記差動伝送路107が形成された側の反対側には、該コア基板101の側から順に、導電層108、絶縁層109、導電層110、絶縁層111、導電層112、保護層(絶縁層)113が、積層されている。
上記の本実施例による差動伝送路構造100では、前記差動伝送路107に対応して、前記導電層104が除去された領域(開口部104A)が形成されていることが特徴である。このため、前記差動伝送路107を構成する配線107A、107Bから、接地された導電層までの距離(例えば導電層104、または導電層102までの距離)が従来に比べて大きくなり、配線107A、107Bと、接地された導電層との結合の影響が小さくなる。この結果、前記差動伝送路107を構成する配線107A、107Bの間の結合の影響が大きくなる。
このため、上記の差動伝送路107のインピーダンス整合をとることが容易となる。また、インピーダンス整合を取るにあたって、差動伝送路107の構造の制約が小さくなり、差動伝送路が占める領域を小さくすることが可能となる効果を奏する。例えば、前記配線107Aと配線107Bの間の距離Sを、小さくすることが可能となり、伝送経路を小型化することが可能となる。また、インピーダンス整合をとるにあたって、前記配線107A、107Bの配線幅の制約が小さくなるため、伝送損失を抑制することも可能となる。
また、配線107A、107Bと、接地された導電層の結合の影響が小さくなり、相対的に前記配線107A、107Bの間の結合の影響が大きくなるため、伝送経路の外から進入するノイズ(コモンモードノイズ)の影響を受けにくくなり、また、接地ラインを伝わるEMIの影響も受けにくくなる効果を奏する。
このように、本実施例による伝送経路構造100では、インピーダンス整合をとることが容易であるとともに小型化が可能であり、さらに伝送損失を抑制することも可能になっている。また、ノイズの影響も受けにくい特徴がある。
また、前記開口部104Aの端部から、前記差動伝送路107までの距離Lが、前記配線107A,107Bの幅Wと、前記配線107A,107Bの間隔Sとを加えた値以上とされると、インピーダンス整合がさらに容易となり、作動伝送路の小型化がさらに容易となる。
また、上記の構造を、図2Bに示すように、例えばSL構造に適用することも可能である。図2Bを参照するに、本図に示す差動伝送路構造130は、いわゆるSL構造を有している。前記差動伝送路構造130は、接地された導電層132上に積層された絶縁層(誘電層)133中に、配線136A、136Bを含む、差動伝送路136が形成され、前記絶縁層133上には接地された導電層134が形成されて構成されている。また、当該導電層134上には、保護層(絶縁層)135が形成されている。
前記絶縁層133は、絶縁層(誘電層)133A、絶縁層(誘電層)133Bが積層されて形成されており、前記配線136A、136Bは該絶縁層133A上に形成され、該絶縁層133Bは、該配線136A,136Bを覆うように形成されている。しかし、実際には当該絶縁133A、133Bは渾然一体となって、実質的に一つの絶縁層133として機能する。
また、前記導電層132はコア基板131上に形成され、該導電層132と前記導電層134を接続する、ビアプラグ143、144が、それぞれ絶縁層133A、133Bに形成されている。
また、前記コア基板131の、前記差動伝送路136が形成された側の反対側には、該コア基板131の側から順に、導電層137、絶縁層138、導電層139、絶縁層140、導電層141、保護層(絶縁層)142が、積層されている。
上記の本実施例による差動伝送路構造130では、前記差動伝送路136に対応して、前記絶縁層133の下側に形成された前記導電層132が除去された領域(開口部132A)が形成されている。同様に、前記差動伝送路136に対応して、前記絶縁層133の上側に形成された前記導電層134が除去された領域(開口部134A)が形成されていることが特徴である。
このため、当該差動伝送路構造130は、図2Aに示した差動伝送路構造100と同様の効果を奏する。すなわち、上記の伝送経路136のインピーダンス整合をとることが容易となるとともに、インピーダンス整合を取るにあたって、差動伝送路136の構造の制約が小さくなり、伝送経路が占める領域を小さくすることが可能となる効果を奏する。
例えば、前記配線136Aと配線136Bの間の距離Sを、小さくすることが可能となり、伝送経路を小型化することが可能となる。また、インピーダンス整合をとるにあたって、前記配線136A、136Bの配線幅の制約が小さくなるため、伝送損失を抑制することも可能となる。
また、伝送経路の外から進入するノイズ(コモンモードノイズ)の影響を受けにくくなり、また、接地ラインを伝わるEMIの影響も受けにくくなる効果を奏する。
また、前記開口部132Aの端部から、前記差動伝送路136までの距離L1が、前記配線136A,136Bの幅Wと、前記配線136A,136Bの間隔Sとを加えた値以上とされると、インピーダンス整合がさらに容易となり、作動伝送構造の小型化がさらに容易となる。
同様に、前記開口部134Aの端部から、前記差動伝送路136までの距離L2が、前記配線136A,136Bの幅Wと、前記配線136A,136Bの間隔Sとを加えた値以上とされると、インピーダンス整合がさらに容易となり、作動伝送構造の小型化がさらに容易となる。
このように、本実施例による伝送経路構造130では、インピーダンス整合をとることが容易であるとともに小型化が可能であり、さらに伝送損失を抑制することも可能になっている。また、ノイズの影響も受けにくい特徴がある。
次に、上記に示した本実施例による差動伝送路構造130について、シミュレーションにより、インピーダンスを算出した結果について、以下に説明する。また、比較のため、以下の図3A〜図3Cに示す差動伝送路構造を3種類構成し、同様にインピーダンスの算出を行った。
図3A〜図3Cは、インピーダンス測定の比較用に構成した差動伝送路構造である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。以下の構造で特に説明しない部分は、図2Bの差動伝送路構造130と同様とする。
まず、図3Aに示す差動伝送路構造130Aは、導電層132に開口部(導電層が除去された領域)が形成されておらず、差動伝送路構造130に比べて、差動伝送路136と導電層132の距離が小さくなっている領域がある。
また、図3Bに示す差動伝送路構造130Bは、導電層132に開口部が形成されておらず、さらに導電層134が、差動伝送路136から離れた領域で除去されている。
また、図3Cに示す差動伝送路構造130Cは、前記差動伝送路構造130の、開口部132A、134Aに相当する部分に導電層132、134が形成され、導電層が形成される部分と除去される部分が当該差動伝送路構造130と略逆になっている。
図4A,図4Bは、上記の差動伝送路130、130A、130B、130Cについて、配線136A,136Bの間隔Sを変更した場合のインピーダンスを算出した結果を示す図である。なお、比較のため、導電層132、134のいずれにも開口部を形成しない、従来の構造に相当する差動伝送路構造(図中、「開口部なし」と表記)についての結果について併せて示している。
図4A、図4Bに示した場合とも、配線136A,136Bの厚さは15μmとしている。また、図4Aに示した場合では、絶縁層133A,133Bの厚さを共に30μm、図4Bに示した場合では、絶縁層133A,133Bの厚さを共に50μmとしている。
まず、図4Aを参照するに、従来の構造では、間隔Sを大きくした場合であっても、差動伝送路の一般的なインピーダンスである100オームに整合することが困難であることがわかる。
一方、前記差動伝送路構造130、130A、130B、130Cの結果について見ると、インピーダンスを100オームとすることが可能となっており、差動伝送路近傍の導電層を除去することが、インピーダンスの整合を容易にしていることがわかる。また、前記差動伝送路構造130、130A、130B、130Cのうちで、前記差動伝送路130が、インピーダンスを100オームに整合する場合に、Sを最も小さくすることが可能であることがわかる。この場合、差動伝送路が閉める領域を最も小さくすることが可能であり、配線の設置の自由度が最も高くなる。
すなわち、接地された導電層を除去する場合には、差動伝送路に対応した位置の導電層を除去することが好ましいことがわかる。
また、図4Bを参照するに、本図に示す場合では、従来の構造であっても、Sを大きくすればインピーダンスを100オームに整合することが可能となっている。
しかし、図4Aに示した場合と同様に、間隔Sを小さくするには導電層を除去したほうが好ましく、差動伝送路に対応した位置の導電層を除去すること、すなわち差動伝送路130の構造とすることがさらに好ましいことがわかる。
また、本発明による差動伝送路構造は、実施例1に示した構造に限定されるものではない。例えば、以下に示す構造とすることも可能である。
図5A,図5Bは、本発明の実施例2による差動伝送路構造の一例を模式的に示した断面図である。
まず、図5Aを参照するに、本図に示す差動伝送路構造200は、コア基板201上に、接地された導電層202、絶縁層(誘電層)203、接地された導電層204、絶縁層(誘電層)205、接地された導電層206、保護層(絶縁層)207が順に積層された構造を有している。また、前記導電層202、204、206に、それぞれ開口部202A、204A、206Aが形成されている。
上記の構造において、絶縁層203上の、前記開口部204Aに相当する部分に配線208Bが、絶縁層205上の、前記開口部206Aに相当する部分に配線208Aがそれぞれ形成され、当該配線208A,208Bにより、差動伝送路208が構成されている。
上記の構造においても、前記差動伝送路208の位置に対応して、前記導電層202、204、206が除去された領域(開口部202A、204A、206A)が形成されており、実施例1に記載した差動伝送路構造100、130Aと同様の効果を奏する。
本実施例の場合には、前記配線部208A,208Bが、多層に積層された絶縁層の異なる層上にそれぞれ形成されている。
さらに、前記配線208A,208Bが、平面視した場合に重ならない位置、すなわち斜め方向にずらして形成されているため、当該前記配線208A,208Bの間隔を確保することが容易となり、インピーダンス整合が容易となっている。
また、図5Bは、図5Aの差動伝送路構造の変形例である、差動伝送構造200Aを示す図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
本図に示す場合、コア基板201上の、前記開口部202Aに相当する部分に配線208Bが、絶縁層205上の、前記開口部206Aに相当する部分に配線208Aがそれぞれ形成され、当該配線208A,208Bにより、差動伝送路208が構成されている。
本実施例の場合、前記配線208A、208Bの間に、絶縁層が2層(203、205)挿入されるため、当該前記配線208A,208Bの間隔を確保することが容易となり、インピーダンス整合が容易となっている。
また、図6は、上記の差動伝送路構造を用いた配線基板の構成例を模式的に示す図である。
図6を参照するに、本実施例による配線基板300は、例えばビルドアップ法などにより形成され、ビルドアップ樹脂よりなる絶縁層301、302、303、304、305が積層された構造を有している。
また、前記絶縁層301の、前記絶縁層302と接する側の反対側にはパターン配線306が、前記絶縁層302にはパターン配線308が、前記絶縁層304にはパターン配線310が、前記絶縁層305の、前記絶縁層304と接する側の反対側にはパターン配線312が形成されている。
また、前記パターン配線306、308を接続するビアプラグ307と、前記パターン配線308、310、312を接続するビアプラグ309、前記パターン配線310、312を接続するビアプラグ311、前記パターン配線306、308、310、312を接続するビアプラグ318が、絶縁層に形成されている。
また、前記絶縁層301を覆うとともに、前記パターン配線306の一部が露出するように、ソルダーレジスト層316が形成されている。前記ソルダーレジスト層316から露出した前記パターン配線306には、半田ボール317が形成されている。
また、前記絶縁層305を覆うとともに、前記パターン配線312の一部が露出するように、ソルダーレジスト層315が形成されている。前記ソルダーレジスト層315から露出した前記パターン配線312には、半田ボール313を介して、半導体チップ314が実装されている。
上記の構造において、配線310A、310Bを含む差動伝送路310が、前記絶縁層304に形成されている。また、前記差動伝送路310の上側に積層される前記絶縁層305上には、例えば接地された導電層である(前記差動伝送路構造130の導電層134に相当する)、パターン配線312が形成されている。この場合、前記開口部134Aに相当する導電層が除去された領域が、領域316Aとして確保されていることがわかる。
また、前記差動伝送路310の下側に積層される前記絶縁層302には、例えば、接地された導電層である(前記差動伝送路構造130の導電層132に相当する)、パターン配線308が形成されている。この場合、前記開口部132Aに相当する導電層が除去された領域が、領域309Aとして確保されていることがわかる。
上記の構造では、差動伝送路310のインピーダンス整合をとることが容易となり、伝送路の配線の幅や、配線の間隔の設計の自由度が大きい特徴がある。このため、差動伝送路構造を小型化することが可能となり、当該差動伝送路構造を用いた配線基板300を小型化することが可能となる。
また、上記の差動伝送路構造を用いた場合、配線基板のスペースを有効に使用することが可能になり、様々なパターン配線やビアプラグ、もしくはデバイスを、効率よくレイアウトすることが可能になる効果を奏する。
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
本発明によれば、インピーダンス整合をとることが容易であるとともに小型化が可能である差動伝送路構造、および当該差動伝送路構造を有する配線基板を提供することが可能となる。
100,130,200,200A 差動伝送構造
101,131,201 コア基板
102,104,108,110,112,132,134,137,139,131,202,204,206 導電層
103,105,106,109,111,113,133,133A,133B,135,138,140,142,203,205,207 絶縁層
107,136,208 差動伝送路
107A,107B,136A,136B,208A,208B 配線
300 配線基板
301、302,303,304,305 絶縁層
306,308,310,312 パターン配線
307,309,311,318 ビアプラグ
315,316 ソルダーレジスト層
313,317 半田ボール
314 半導体チップ
310 差動伝送路
310A,310B 配線
101,131,201 コア基板
102,104,108,110,112,132,134,137,139,131,202,204,206 導電層
103,105,106,109,111,113,133,133A,133B,135,138,140,142,203,205,207 絶縁層
107,136,208 差動伝送路
107A,107B,136A,136B,208A,208B 配線
300 配線基板
301、302,303,304,305 絶縁層
306,308,310,312 パターン配線
307,309,311,318 ビアプラグ
315,316 ソルダーレジスト層
313,317 半田ボール
314 半導体チップ
310 差動伝送路
310A,310B 配線
Claims (5)
- 絶縁層と、
前記絶縁層と積層される、接地された導電層と、
前記絶縁層に形成された差動伝送路と、を有し、
前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴とする差動伝送路構造。 - 前記絶縁層の上側に第1の導電層が、前記絶縁層の下側に第2の導電層が形成され、前記差動伝送路の位置に対応して、当該第1の導電層と当該第2の導電層が除外された領域が形成されていることを特徴とする請求項1記載の差動伝送路構造。
- 前記導電層が除去された領域の、当該導電層の開口の端部から、前記差動伝送路までの距離が、前記差動伝送路を構成する配線の幅と、前記差動伝送路を構成する2つの配線の間隔とを加えた値以上とされることを特徴とする請求項1または2項記載の差動伝送路構造。
- 差動伝送路構造を有する配線基板であって、
前記差動伝送路構造は、
絶縁層と、
前記絶縁層と積層される、接地された導電層と、
前記絶縁層に形成された差動伝送路と、を有し、
前記差動伝送路の位置に対応して、前記導電層が除去された領域が形成されていることを特徴とする配線基板。 - 前記絶縁層の上側に第1の導電層が、前記絶縁層の下側に第2の導電層が形成され、前記差動伝送路の位置に対応して、当該第1の導電層と当該第2の導電層が除外された領域が形成されていることを特徴とする請求項4記載の配線基板。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366671A JP2007174075A (ja) | 2005-12-20 | 2005-12-20 | 差動伝送路構造および配線基板 |
US11/641,000 US20070164401A1 (en) | 2005-12-20 | 2006-12-19 | Differential transmission line structure and wiring substrate |
KR1020060129990A KR20070065817A (ko) | 2005-12-20 | 2006-12-19 | 차동 전송로 구조 및 배선 기판 |
TW095147830A TW200806139A (en) | 2005-12-20 | 2006-12-20 | Differential transmission line structure and wiring substrate |
CNA2006101674581A CN1988249A (zh) | 2005-12-20 | 2006-12-20 | 差动传输线结构和布线基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366671A JP2007174075A (ja) | 2005-12-20 | 2005-12-20 | 差動伝送路構造および配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007174075A true JP2007174075A (ja) | 2007-07-05 |
Family
ID=38184938
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366671A Pending JP2007174075A (ja) | 2005-12-20 | 2005-12-20 | 差動伝送路構造および配線基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070164401A1 (ja) |
JP (1) | JP2007174075A (ja) |
KR (1) | KR20070065817A (ja) |
CN (1) | CN1988249A (ja) |
TW (1) | TW200806139A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009266903A (ja) * | 2008-04-22 | 2009-11-12 | Opnext Japan Inc | 光通信モジュールおよびフレキシブルプリント基板 |
JP2012033691A (ja) * | 2010-07-30 | 2012-02-16 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
JP4993037B2 (ja) * | 2009-08-11 | 2012-08-08 | 株式会社村田製作所 | 信号線路 |
JP2012156190A (ja) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | 半導体装置及び配線基板 |
JP2013012699A (ja) * | 2011-05-27 | 2013-01-17 | Taiyo Yuden Co Ltd | 多層基板 |
JP2016111029A (ja) * | 2014-12-02 | 2016-06-20 | 三菱電機株式会社 | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100999529B1 (ko) | 2008-09-04 | 2010-12-08 | 삼성전기주식회사 | 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법 |
CN101814644B (zh) * | 2009-02-23 | 2013-10-23 | 华硕电脑股份有限公司 | 滤波器 |
JP5859219B2 (ja) * | 2011-04-22 | 2016-02-10 | 日本オクラロ株式会社 | 差動伝送線路、及び通信装置 |
KR101824644B1 (ko) * | 2017-05-08 | 2018-02-01 | 주식회사 기가레인 | 선폭 축소형 연성회로기판 및 그 제조방법 |
TWI682697B (zh) * | 2018-05-03 | 2020-01-11 | 緯創資通股份有限公司 | 差動傳輸線以及佈線基板 |
JP7091862B2 (ja) * | 2018-06-14 | 2022-06-28 | 住友電工デバイス・イノベーション株式会社 | 可変減衰器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7015569B1 (en) * | 2004-08-26 | 2006-03-21 | Lsi Logic Corporation | Method and apparatus for implementing a co-axial wire in a semiconductor chip |
-
2005
- 2005-12-20 JP JP2005366671A patent/JP2007174075A/ja active Pending
-
2006
- 2006-12-19 KR KR1020060129990A patent/KR20070065817A/ko not_active Application Discontinuation
- 2006-12-19 US US11/641,000 patent/US20070164401A1/en not_active Abandoned
- 2006-12-20 TW TW095147830A patent/TW200806139A/zh unknown
- 2006-12-20 CN CNA2006101674581A patent/CN1988249A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009266903A (ja) * | 2008-04-22 | 2009-11-12 | Opnext Japan Inc | 光通信モジュールおよびフレキシブルプリント基板 |
JP4993037B2 (ja) * | 2009-08-11 | 2012-08-08 | 株式会社村田製作所 | 信号線路 |
JP2012033691A (ja) * | 2010-07-30 | 2012-02-16 | Nitto Denko Corp | 配線回路基板およびその製造方法 |
US8797114B2 (en) | 2010-07-30 | 2014-08-05 | Nitto Denko Corporation | Differential transmission line with a set relationship to a ground conductor and method of manufacturing |
JP2012156190A (ja) * | 2011-01-24 | 2012-08-16 | Fujitsu Semiconductor Ltd | 半導体装置及び配線基板 |
JP2013012699A (ja) * | 2011-05-27 | 2013-01-17 | Taiyo Yuden Co Ltd | 多層基板 |
US8735732B2 (en) | 2011-05-27 | 2014-05-27 | Taiyo Yuden Co., Ltd. | Multilayer substrate |
US9107305B2 (en) | 2011-05-27 | 2015-08-11 | Taiyo Yuden Co., Ltd. | Multilayer substrate |
JP2016111029A (ja) * | 2014-12-02 | 2016-06-20 | 三菱電機株式会社 | 多層基板、フレキシブル基板、リジッド−フレキシブル基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体デバイス、情報処理モジュール、通信モジュール、情報処理装置および通信装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20070065817A (ko) | 2007-06-25 |
CN1988249A (zh) | 2007-06-27 |
US20070164401A1 (en) | 2007-07-19 |
TW200806139A (en) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007174075A (ja) | 差動伝送路構造および配線基板 | |
JP2728372B2 (ja) | 電気コネクタ | |
JP4930590B2 (ja) | 多層基板 | |
US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
JP2008525972A (ja) | 直交型アーキテクチャ電子システムに特に適用可能な中立面 | |
US8072774B2 (en) | Substrate including wiring for transmitting signal, apparatus and system including the substrate | |
JP2008526034A (ja) | 直交型アーキテクチャ電子システムに特に適用可能な中立面 | |
JP2008288505A (ja) | コモンモードチョークコイル | |
JPH06236788A (ja) | ソケット | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
US7170361B1 (en) | Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices | |
JP2010080744A (ja) | プリント基板および電子機器 | |
JP4371766B2 (ja) | プリント配線板 | |
WO2020261790A1 (ja) | 信号伝送回路、電子制御装置 | |
JP2008072022A (ja) | 信号伝送ケーブルのコネクタ、信号伝送ケーブルに信号を出力する信号伝送装置 | |
JP2008078156A (ja) | モジュラコネクタ | |
TWI769682B (zh) | 具有電磁屏蔽功能的電連接器 | |
TWI692997B (zh) | 線路基板 | |
JP2003338693A (ja) | 同軸ケーブルの接続方法及び多層プリント基板 | |
JP2008078157A (ja) | モジュラコネクタ | |
WO2024004846A1 (ja) | モジュール | |
WO2021020332A1 (ja) | モジュール | |
JP2001223114A (ja) | ノイズ除去ユニット | |
WO2017169545A1 (ja) | 高周波モジュール | |
US20090273907A1 (en) | Circuit board and process thereof |