CN113766725B - 高频电路板及其制作方法 - Google Patents

高频电路板及其制作方法 Download PDF

Info

Publication number
CN113766725B
CN113766725B CN202010494280.1A CN202010494280A CN113766725B CN 113766725 B CN113766725 B CN 113766725B CN 202010494280 A CN202010494280 A CN 202010494280A CN 113766725 B CN113766725 B CN 113766725B
Authority
CN
China
Prior art keywords
layer
circuit board
holes
substrate layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010494280.1A
Other languages
English (en)
Other versions
CN113766725A (zh
Inventor
沈芾云
胡先钦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Original Assignee
Avary Holding Shenzhen Co Ltd
Qing Ding Precision Electronics Huaian Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avary Holding Shenzhen Co Ltd, Qing Ding Precision Electronics Huaian Co Ltd filed Critical Avary Holding Shenzhen Co Ltd
Priority to CN202010494280.1A priority Critical patent/CN113766725B/zh
Priority to TW109129801A priority patent/TWI749744B/zh
Priority to US17/029,355 priority patent/US11197368B1/en
Priority to US17/512,901 priority patent/US11700685B2/en
Publication of CN113766725A publication Critical patent/CN113766725A/zh
Application granted granted Critical
Publication of CN113766725B publication Critical patent/CN113766725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明一种高频电路板，其包括一内层线路板以及两个外层线路板。所述内层线路板包括第一导电线路层及第一基材层，所述第一导电线路层包括信号线路及间隔设置于所述信号线路两侧的两个接地线路，所述第一基材层覆盖所述第一导电线路层的一侧并开设有多个第一通孔，所述信号线路从所述多个第一通孔中露出。所述两个外层线路板分别设置在第一导电线路层及第一基材层外侧。所述外层线路板包括第二基材层及覆盖所述第二基材层的第二导电线路层，所述第二基材层与所述内层线路板相抵接，且所述第二基材层开设有多个第二通孔，所述多个第二通孔与所述多个第一通孔相互错开。本发明还提供所述高频电路板的制作方法。

Description

高频电路板及其制作方法
技术领域
本发明涉及电路板领域，尤其涉及一种高频电路板及其制作方法。
背景技术
电子信号传输中，高频传输的信号线路信号衰减主要来自于介质损耗引起的衰减。其中，介质损耗与介质损耗因数及介电常数正相关。为减少传输损失，业内普遍做法是采用具有低介电常数的液晶高分子聚合物作为包覆信号线的基材层。但上述材质的介质损耗依然比较大，导致采用上述材质制成的电路板的传输线具有较大的信号衰减。
发明内容
有鉴于此，有必要提供一种能够解决上述技术问题的高频电路板及其制作方法。
本发明提供一种高频电路板，其包括一内层线路板以及两个外层线路板。所述内层线路板包括第一导电线路层及第一基材层，所述第一导电线路层包括信号线路及间隔设置于所述信号线路两侧的两个接地线路，所述第一基材层覆盖所述第一导电线路层的一侧并开设有多个第一通孔，所述信号线路从所述多个第一通孔中露出。所述两个外层线路板分别设置在第一导电线路层及第一基材层外侧。每个外层线路板包括第二基材层及覆盖所述第二基材层的第二导电线路层，所述第二基材层与所述内层线路板相抵接，且所述第二基材层开设有多个第二通孔，所述多个第二通孔与所述多个第一通孔相互错开。
本发明还提供一种高频电路板的制作方法，其包括以下步骤：提供一内层线路板，所述内层线路板包括第一基材层及设置于所述第一基材层一侧的第一导电线路层，所述第一导电线路层包括信号线路及间隔设置于所述信号线路两侧的两个接地线路，所述第一基材层上形成有与所述信号线路相对应的多个第一通孔；提供两个覆铜板，所述覆铜板包括第二基材层及设置于所述第二基材层一侧的铜箔层，所述第二基材层上形成有多个第二通孔；将所述两个覆铜板分别压合至所述内层线路板的两侧，所述第二基材层与所述内层线路板相抵接，所述多个第二通孔与所述信号线路相对应并与所述多个第一通孔相互错开；在所述铜箔上形成第二导电线路层，从而制得所述高频电路板。
本发明提供的高频电路板及其制作方法，在所述内层线路板的第一基材层及所述外层线路板的第二基材层上对应所述信号线路开设多个第一通孔及多个第二通孔，使得具有低介电常数的空气能够局部包覆所述信号线路，从而降低所述信号线路在传输中的衰减。另外，所述多个第二通孔和所述多个第一通孔相互错开，使得所述覆铜板压合至所述内层线路板时，其铜箔层不会出现下陷问题。
附图说明
图1是本发明一实施方式提供的高频电路板的剖视图。
图2A是图1所示高频电路板的第一导电线路层的俯视图。
图2B是图1所示高频电路板的第一基材层的俯视图。
图2C是图1所示高频电路板的第二基材层的俯视图。
图3是本发明一实施方式提供的内层线路板的剖视图。
图4是在图3所示内层线路板的两侧提供覆铜板后的剖视图。
图5是将图4所示的覆铜板压合在内层线路板上后的剖视图。
图6是在图5所示的结构上形成过孔后的剖视图。
图7是在图6所示的结构上形成导电柱后的剖视图。
主要元件符号说明
高频电路板 100
内层线路板 10
外层线路板 30
第一基材层 11
第一导电线路层 13
信号线路 131
接地线路 132
通槽 134
第一开口区 111
第一非开口区 113
第一通孔 114
第二开口区 311
第二非开口区 313
第二通孔 314
胶层 40
开口 41
防护层 70
覆铜板 80
铜箔层 81
导电柱 60
过孔 61
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。
请参阅图1，本发明一实施方式提供一种高频电路板100，其包括一内层线路板10以及分别设置于所述内层线路板10相背两侧的两个外层线路板30。
所述内层线路板10为单面线路板，其包括第一基材层11及设置于所述第一基材层11一侧的第一导电线路层13。
请参阅图2A，所述第一导电线路层13由铜制成，其包括信号线路131及间隔设置于所述信号线路131两侧的两个接地线路132。所述第一导电线路层13开设有多个通槽134，每个通槽134贯通所述第一导电线路层13。所述多个通槽134分别将所述信号线路131以及和所述两个接地线路132隔离开。所述第一基材层11覆盖所述第一导电线路层13的一侧。
请参阅图2B，所述第一基材层11包括相互连接的第一开口区111及第一非开口区113，其中所述第一开口区111与所述信号线路131相对应。在所述高频电路板100的宽度方向W上，所述第一开口区111的宽度不超过所述信号线路131的宽度。所述第一开口区111开设有多个第一通孔114，所述信号线路131从所述多个第一通孔114中露出。所述第一通孔114贯通所述第一基材层11邻接所述第一导电线路层13的一表面及背离所述第一导电线路层13的另一表面。所述第一通孔114的横截面可为圆孔形、槽孔形等。所述多个第一通孔114沿着所述信号线路131的长度方向间隔排列。
所述第一基材层11可为硬性树脂层，如环氧树脂、玻纤布等，也可为柔性树脂层，如聚萘二甲酸乙二醇酯(PEN)，聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚四氟乙烯(Teflon)、聚硫胺(PA)、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalate copolymer)等。本实施方式中，所述第一基材层11选用具有低介电常数的材质，且其介电常数小于3.5，例如聚萘二甲酸乙二醇酯。
所述两个外层线路板30设置于所述第一基材层11及所述第一导电线路层13的外侧。所述外层线路板30包括第二基材层31及第二导电线路层33。所述第二基材层31与所述内层线路板10相抵接，所述第二导电线路层33覆盖所述第二基材层31背离所述内层线路板10的一侧。
请参阅图2C，所述第二基材层31包括相互连接的第二开口区311及第二非开口区313，其中所述第二开口区311与所述信号线路131相对应。在所述高频电路板100的宽度方向W上，所述第二开口区311的宽度不小于所述信号线路131的宽度。所述第二开口区311开设有多个第二通孔314，所述信号线路131从所述多个第二通孔314中露出。所述第二通孔314贯通所述第二基材层31邻接及背离所述内层线路板10的两表面。所述第二通孔314的横截面可为圆孔形、槽孔形等。所述多个第二通孔314沿着所述信号线路131的长度方向间隔排列。
所述多个第二通孔314和所述多个第一通孔114相互错开，以避免在制备所述高频电路板100时，将形成所述外层线路板30的覆铜板压合至所述内层线路板10上时其铜箔层会出现下陷问题。本实施方式中，所述多个第二通孔314和所述多个第一通孔114相互交错排列。
所述第二基材层31的材质可为硬性树脂层或柔性树脂层。所述第二基材层31的材质和所述第一基材层11的材质可相同也可不相同。本实施方式中，所述第二基材层31选用具有低介电常数的材质，且其介电常数小于3.5。
可选地，所述高频电路板100还包括两个胶层40，所述两个外层线路板30分别通过所述两个胶层40与所述内层线路板10的两侧相粘接。其中一个胶层40夹设于所述第一基材层11和一个外层线路板30的第二基材层31之间，另一个胶层40夹设于所述第一导电线路层13和另一个外层线路板30的第二基材层31之间。所述胶层40设置有开口41，在所述高频电路板100的宽度方向上，所述开口41的宽度大于所述信号线路131的宽度并小于所述两个接地线路132之间的宽度。所述信号线路131位于其中一个胶层40的开口41中，且该胶层40部分填充所述通槽134。
所述第二导电线路层33用作所述信号线路131的外层屏蔽层。所述高频电路板100还包括位于所述信号线路131相对两侧的多个导电柱60。所述导电柱60与所述第二导电线路层33和所述接地线路132电连接，并共同围绕在所述信号线路131的周围，以构成外部环绕的电磁屏蔽结构。位于所述信号线路131一侧的多个导电柱60沿所述信号线路131的长度方向呈等距离或非等距离间隔设置。本实施方式中，所述导电柱60贯通所述第一基材层11、所述两个胶层40及所述两个第二基材层31，并与所述接地线路132及所述两个第二导电线路层33电连接。
进一步地，所述高频电路板100还包括两个防护层70。所述两个防护层70分别设置于所述两个外层线路板30的外侧，用于保护第二导电线路层33，以免受到外界水汽侵袭或异物刮伤等。所述防护层70可选用粘贴方式的覆盖膜层(cover-lay，CVL)或印刷方式的油墨来形成。所述两个防护层70可通过一胶层40贴附于所述两个外层线路板30的外侧。
本发明一实施方式还提供一种高频电路板的制作方法，其包括以下步骤：
S1：提供一内层线路板，所述内层线路板包括第一基材层及设置于所述第一基材层一侧的第一导电线路层，所述第一导电线路层包括信号线路及间隔设置于所述信号线路两侧的两个接地线路，所述第一基材层上形成有与所述信号线路相对应的多个第一通孔；
S2：提供两个覆铜板，每个覆铜板包括第二基材层及设置于所述第二基材层一侧的铜箔层，所述第二基材层上形成有多个第二通孔；
S3：将所述两个覆铜板分别压合至所述内层线路板的两侧，所述第二基材层与所述内层线路板相抵接，所述多个第二通孔与所述多个第一通孔相互错开；
S4：在所述铜箔上形成第二导电线路层，从而制得所述高频电路板。
请参阅图3，在步骤S1中，提供一内层线路板10。所述内层线路板10包括第一基材层11及设置于所述第一基材层11一侧的第一导电线路层13，所述第一导电线路层13包括信号线路131及间隔设置于所述信号线路131两侧的两个接地线路132。所述第一基材层11对应所述信号线路131开设有多个第一通孔114，所述信号线路131从所述多个第一通孔114中露出。
所述第一导电线路层13由铜制成。所述第一导电线路层13开设有多个通槽134，每个通槽134贯通所述第一导电线路层13。所述多个通槽134分别将所述信号线路131以及和所述两个接地线路132隔离开。所述第一基材层11覆盖所述第一导电线路层13的一侧。
所述第一基材层11包括相互连接的第一开口区111及第一非开口区113，其中所述第一开口区111与所述信号线路131相对应。在所述高频电路板100的宽度方向W上，所述第一开口区111的宽度不超过所述信号线路131的宽度。所述第一开口区111开设有所述多个第一通孔114。所述第一通孔114的横截面可为圆孔形、槽孔形等。所述多个第一通孔114沿着所述信号线路131的长度方向间隔排列。所述多个第一通孔114可通过镭射或冲型等方式形成。
所述第一基材层11可为硬性树脂层，如环氧树脂、玻纤布等，也可为柔性树脂层，如聚萘二甲酸乙二醇酯(PEN)，聚酰亚胺(PI)、聚乙烯对苯二甲酸乙二醇酯(PET)、聚四氟乙烯(Teflon)、聚硫胺(PA)、聚甲基丙烯酸甲酯(PMMA)、聚碳酸酯(PC)或聚酰亚胺-聚乙烯-对苯二甲酯共聚物(Polyamide polyethylene-terephthalate copolymer)等。本实施方式中，所述第一基材层11选用具有低介电常数的材质，且其介电常数小于3.5，例如聚萘二甲酸乙二醇酯。
请参阅图4，在步骤S2中，提供两个覆铜板80，所述覆铜板80包括第二基材层31及设置于所述第二基材层31一侧的铜箔层81，所述第二基材层31上形成有多个第二通孔314。
所述第二基材层31包括相互连接的第二开口区311及第二非开口区313，其中所述第二开口区311与所述信号线路131相对应。在所述高频电路板100的宽度方向W上，所述第二开口区311的宽度不小于所述信号线路131的宽度。所述第二开口区311开设有所述多个第二通孔314。所述多个第二通孔314可通过镭射或冲型等方式形成。
所述第二基材层31的材质可为硬性树脂层或柔性树脂层。所述第二基材层31的材质和所述第一基材层11的材质可相同也可不相同。本实施方式中，所述第二基材层31选用具有低介电常数的材质，且其介电常数小于3.5。
请参阅图5，在步骤S3中，将所述两个覆铜板80分别压合至所述内层线路板10的相背两侧，所述第二基材层31与所述内层线路板10相抵接，所述多个第二通孔314与所述多个第一通孔114相互错开。本实施方式中，本实施方式中，所述多个第二通孔314和所述多个第一通孔114相互交错排列。
可选的，在压合所述两个覆铜板80时，所述两个覆铜板80分别通过两个胶层40粘接至所述内层线路板10的两侧。其中一个胶层40夹设于所述第一基材层11和一个外层线路板30的第二基材层31之间，另一个胶层40夹设于所述第一导电线路层13和另一个外层线路板30的第二基材层31之间。所述胶层40可为半固化片。所述胶层40设置有开口41。在所述高频电路板100的宽度方向上，所述开口41的宽度大于所述信号线路131的宽度并小于所述两个接地线路132之间的宽度。压合后，所述信号线路131位于其中一个胶层40的开口41中，且该胶层40部分填充所述通槽134。
进一步地，请参阅图6及图7，在步骤S3之后，还包括以下步骤：形成多个导电柱60，所述多个导电柱60分两列设置于所述信号线路131的两侧，并电连接所述覆铜板80的铜箔层81和所述接地线路132。
所述导电柱60具体可采用以下步骤形成：在所述第一基材层11、所述两个胶层40及所述两个第二基材层31上形成过孔61，所述接地线路132从所述过孔61中露出；在所述过孔61中填充或电镀导电材料形成所述导电柱60。
请参阅图1及图7，在步骤S4中，在所述两个铜箔层81上形成两个第二导电线路层33，从而制得所述高频电路板100。所述铜箔层81经过光刻工艺形成所述第二导电线路层33。所述第二导电线路层33和相应的第二基材层31构成外层线路板30。
进一步地，在形成第二导电线路层33之后还包括以下步骤：在所述两个第二导电线路层33的外侧形成两个防护层70。所述防护层70用于保护第二导电线路层33，以免受到外界水汽侵袭或异物刮伤等。所述防护层70可选用粘贴方式的覆盖膜层(cover-lay，CVL)或印刷方式的油墨来形成。所述两个防护层70可通过一胶层40贴附于所述两个外层线路板30的外侧。
本发明提供的高频电路板100及其制作方法，在所述内层线路板10的第一基材层11及所述外层线路板30的第二基材层31上对应所述信号线路131开设多个第一通孔114及多个第二通孔314，使得具有低介电常数的空气能够局部包覆所述信号线路131，从而降低所述信号线路131在传输中的衰减。另外，所述多个第二通孔314和所述多个第一通孔114相互错开，使得所述覆铜板80压合至所述内层线路板10时，其铜箔层81不会出现下陷问题。
以上所揭露的仅为本发明较佳实施方式而已，当然不能以此来限定本发明之权利范围，因此依本发明所作的等同变化，仍属本发明所涵盖的范围。

Claims (8)

1.一种高频电路板，其特征在于，包括：
一内层线路板，所述内层线路板包括第一导电线路层及第一基材层，所述第一导电线路层包括信号线路及间隔设置于所述信号线路两侧的两个接地线路，所述第一基材层覆盖所述第一导电线路层的一侧并开设有多个第一通孔，所述信号线路从所述多个第一通孔中露出；以及
分别设置在所述第一导电线路层及所述第一基材层外侧的两个外层线路板，所述外层线路板包括第二基材层及覆盖所述第二基材层的第二导电线路层，所述第二基材层与所述内层线路板相抵接，且所述第二基材层开设有多个第二通孔，所述多个第二通孔与所述多个第一通孔相互错开；
所述高频电路板还包括夹设在所述内层线路板与所述两个外层线路板之间的两个胶层，所述胶层对应所述信号线路设置有开口，所述信号线路从所述开口露出。
2.如权利要求1所述的高频电路板，其特征在于，在所述高频电路板的宽度方向上，所述开口的宽度大于所述信号线路的宽度并小于所述两个接地线路之间的宽度。
3.如权利要求1所述的高频电路板，其特征在于，所述第一基材层包括第一开口区，所述多个第一通孔开设于所述第一开口区，所述第二基材层包括第二开口区，所述多个第二通孔开设于所述第二开口区，在所述高频电路板的宽度方向上，所述第一开口区的宽度不超过所述信号线路的宽度，所述第二开口区的宽度不小于所述信号线路的宽度。
4.如权利要求1所述的高频电路板，其特征在于，所述高频电路板还包括多个导电柱，所述导电柱电连接相应的接地线路和所述第二导电线路层。
5.一种高频电路板的制作方法，其包括以下步骤：
提供一内层线路板，所述内层线路板包括第一基材层及设置于所述第一基材层一侧的第一导电线路层，所述第一导电线路层包括信号线路及间隔设置于所述信号线路两侧的两个接地线路，所述第一基材层上形成有与所述信号线路相对应的多个第一通孔；
提供两个覆铜板，所述覆铜板包括第二基材层及设置于所述第二基材层一侧的铜箔层，所述第二基材层上形成有多个第二通孔；
将所述两个覆铜板分别压合至所述内层线路板的两侧，所述第二基材层与所述内层线路板相抵接，所述多个第二通孔与所述信号线路相对应并与所述多个第一通孔相互错开；
在所述铜箔层上形成第二导电线路层，从而制得所述高频电路板；
在压合所述两个覆铜板时，所述两个覆铜板分别通过两个胶层粘接至所述内层线路板的两侧，所述胶层设置有开口，所述信号线路从所述开口露出。
6.如权利要求5所述的高频电路板的制作方法，其特征在于，在所述高频电路板的宽度方向上，所述开口的宽度大于所述信号线路的宽度并小于所述两个接地线路之间的宽度。
7.如权利要求5所述的高频电路板的制作方法，其特征在于，所述第一基材层包括第一开口区，所述多个第一通孔开设于所述第一开口区，所述第二基材层包括第二开口区，所述多个第二通孔开设于所述第二开口区，在所述高频电路板的宽度方向上，所述第一开口区的宽度不超过所述信号线路的宽度，所述第二开口区的宽度不小于所述信号线路的宽度。
8.如权利要求5所述的高频电路板的制作方法，其特征在于，在压合所述两个覆铜板后还包括步骤：形成多个导电柱，所述多个导电柱分两列设置于所述信号线路的两侧，并电连接所述覆铜板的铜箔层和所述接地线路。
CN202010494280.1A 2020-06-03 2020-06-03 高频电路板及其制作方法 Active CN113766725B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010494280.1A CN113766725B (zh) 2020-06-03 2020-06-03 高频电路板及其制作方法
TW109129801A TWI749744B (zh) 2020-06-03 2020-08-31 高頻電路板及其製作方法
US17/029,355 US11197368B1 (en) 2020-06-03 2020-09-23 High-frequency circuit board and method for manufacturing the same
US17/512,901 US11700685B2 (en) 2020-06-03 2021-10-28 Method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010494280.1A CN113766725B (zh) 2020-06-03 2020-06-03 高频电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN113766725A CN113766725A (zh) 2021-12-07
CN113766725B true CN113766725B (zh) 2023-06-20

Family

ID=78783123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010494280.1A Active CN113766725B (zh) 2020-06-03 2020-06-03 高频电路板及其制作方法

Country Status (3)

Country Link
US (2) US11197368B1 (zh)
CN (1) CN113766725B (zh)
TW (1) TWI749744B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11445618B2 (en) * 2020-11-25 2022-09-13 Avary Holding (Shenzhen) Co., Limited. Flexible circuit board and method for manufacturing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102083282A (zh) * 2009-11-27 2011-06-01 富葵精密组件(深圳)有限公司 电路板制作方法
CN106470523A (zh) * 2015-08-19 2017-03-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN106973483A (zh) * 2016-01-13 2017-07-21 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN108289368A (zh) * 2017-01-09 2018-07-17 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696906B1 (en) * 2001-05-30 2004-02-24 Hewlett-Packard Development Company, L.P. Low dielectric loss signal line having a conductive trace supported by filaments
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US6747340B2 (en) * 2002-03-15 2004-06-08 Memx, Inc. Multi-level shielded multi-conductor interconnect bus for MEMS
JP4024563B2 (ja) * 2002-03-15 2007-12-19 株式会社日立製作所 半導体装置
EP2395598B1 (en) * 2003-03-04 2018-08-22 Nuvotronics, LLC Coaxial waveguide microstructures and methods of formation
KR100999529B1 (ko) * 2008-09-04 2010-12-08 삼성전기주식회사 마이크로 스트립 라인을 구비한 인쇄회로기판, 스트립라인을 구비한 인쇄회로기판 및 그들의 제조 방법
CN103179785B (zh) * 2011-12-21 2016-01-13 深南电路有限公司 一种线路板及其制作方法
CN106332434B (zh) * 2015-06-24 2019-01-04 鹏鼎控股(深圳)股份有限公司 柔性线路板及其制作方法
CN106488642A (zh) * 2015-08-27 2017-03-08 富葵精密组件(深圳)有限公司 柔性线路板及其制作方法
CN106922072A (zh) * 2015-12-28 2017-07-04 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
KR102350739B1 (ko) * 2017-03-06 2022-01-13 삼성전자주식회사 복수의 신호선들을 포함하는 기판 및 이를 포함하는 전자 장치
TWI750428B (zh) * 2018-11-22 2021-12-21 易鼎股份有限公司 包括導電樹脂層的導電線路結構
JP7363103B2 (ja) * 2019-05-30 2023-10-18 東洋インキＳｃホールディングス株式会社 電磁波シールドシートおよびプリント配線板
US11721632B2 (en) * 2019-10-28 2023-08-08 Intel Corporation Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
KR20210073802A (ko) * 2019-12-11 2021-06-21 삼성전기주식회사 전자부품 내장기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102083282A (zh) * 2009-11-27 2011-06-01 富葵精密组件(深圳)有限公司 电路板制作方法
CN106470523A (zh) * 2015-08-19 2017-03-01 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN106973483A (zh) * 2016-01-13 2017-07-21 富葵精密组件(深圳)有限公司 柔性电路板及其制作方法
CN108289368A (zh) * 2017-01-09 2018-07-17 鹏鼎控股(深圳)股份有限公司 高频信号传输结构及其制作方法

Also Published As

Publication number Publication date
US11700685B2 (en) 2023-07-11
TW202147939A (zh) 2021-12-16
TWI749744B (zh) 2021-12-11
US11197368B1 (en) 2021-12-07
US20220053629A1 (en) 2022-02-17
CN113766725A (zh) 2021-12-07
US20210385939A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US10674610B1 (en) Multilayer rigid flexible printed circuit board and method for manufacturing the same
US9743533B2 (en) Method for manufacturing rigid-flexible printed circuit board
US6236572B1 (en) Controlled impedance bus and method for a computer system
US20200253056A1 (en) Printed circuit board and method for manufacturing the same
US5571608A (en) Apparatus and method of making laminate an embedded conductive layer
US8978244B2 (en) Method for manufacturing printed circuit board
US20080179079A1 (en) Printed-Wiring Board, Bending Processing Method for Printed-Wiring Board, and Electronic Equipment
US9980386B1 (en) Flexible printed circuit board and method for manufacturing the same
US7457129B2 (en) Multilayer printed wiring board
US20110036619A1 (en) Flex-rigid wiring board and method for manufacturing the same
CN113766725B (zh) 高频电路板及其制作方法
KR20100079336A (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
CN113747654B (zh) 柔性电路板及其制作方法
CN112423472A (zh) 软硬结合电路板及其制作方法
CN111132443B (zh) 含屏蔽结构的电路板及其制作方法
CN114025470B (zh) 软硬复合电路板及其制造方法
KR102671977B1 (ko) 인쇄회로기판
KR100632564B1 (ko) 경연성 인쇄회로기판 및 그 제조방법
CN112533368A (zh) 软硬结合电路板及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant