JP4793168B2 - Multilayer capacitor and multilayer capacitor mounting structure - Google Patents

Multilayer capacitor and multilayer capacitor mounting structure Download PDF

Info

Publication number
JP4793168B2
JP4793168B2 JP2006226553A JP2006226553A JP4793168B2 JP 4793168 B2 JP4793168 B2 JP 4793168B2 JP 2006226553 A JP2006226553 A JP 2006226553A JP 2006226553 A JP2006226553 A JP 2006226553A JP 4793168 B2 JP4793168 B2 JP 4793168B2
Authority
JP
Japan
Prior art keywords
electrode
external electrode
multilayer capacitor
external
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006226553A
Other languages
Japanese (ja)
Other versions
JP2007294839A (en
Inventor
直樹 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006226553A priority Critical patent/JP4793168B2/en
Publication of JP2007294839A publication Critical patent/JP2007294839A/en
Application granted granted Critical
Publication of JP4793168B2 publication Critical patent/JP4793168B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、積層コンデンサに関し、より詳細には、サージ電流による影響を防止する構造が備えられた積層コンデンサ及びその実装構造に関する。   The present invention relates to a multilayer capacitor, and more particularly to a multilayer capacitor provided with a structure for preventing the influence of a surge current and a mounting structure thereof.

従来、サージ電流による積層コンデンサの絶縁破壊を防止するために、バリスタやサージアブソーバなどの部品が用いられていた。しかしながら、近年、電子機器の軽薄短小化に伴い、実装基板における実装面積を削減することが強く求められている。そのため、積層コンデンサ自体に耐サージ機能を付加することにより、上記サージ吸収用の部品を省略することが提案されている。   Conventionally, parts such as varistors and surge absorbers have been used to prevent dielectric breakdown of multilayer capacitors due to surge current. However, in recent years, as electronic devices become lighter, thinner, and smaller, it is strongly required to reduce the mounting area of the mounting substrate. Therefore, it has been proposed to omit the surge absorbing component by adding a surge resistance function to the multilayer capacitor itself.

例えば、下記の特許文献１には、図１７に示す積層コンデンサ５０１が開示されている。積層コンデンサ５０１では、ある電位に接続される内部電極が引き出されているセラミック積層体５０２の第１の端面を覆うように第１の外部電極５０３が形成されている。そして、第１の端面５０３と反対側の第２の端面を覆うように第２の外部電極５０４が形成されている。第２の外部電極５０４は、複数の内部電極５０５に電気的に接続されている。内部電極５０５は、外部電極５０３に電気的に接続されている内部電極（図示されず）とは異なる電位に接続される内部電極である。   For example, Patent Document 1 below discloses a multilayer capacitor 501 shown in FIG. In the multilayer capacitor 501, a first external electrode 503 is formed so as to cover the first end face of the ceramic multilayer body 502 from which an internal electrode connected to a certain potential is drawn. A second external electrode 504 is formed so as to cover the second end surface opposite to the first end surface 503. The second external electrode 504 is electrically connected to the plurality of internal electrodes 505. The internal electrode 505 is an internal electrode connected to a potential different from that of an internal electrode (not shown) that is electrically connected to the external electrode 503.

外部電極５０３，５０５のセラミック積層体５０２の上面に至っている回り込み部５０３ａ，５０４ａに連なるように、放電用電極５０６，５０７が形成されている。放電用電極５０６，５０７は、セラミック積層体５０２の上面において所定の距離を隔てて対向されている。   Discharge electrodes 506 and 507 are formed so as to continue to the wraparound portions 503a and 504a that reach the upper surface of the ceramic laminate 502 of the external electrodes 503 and 505. The discharge electrodes 506 and 507 are opposed to each other with a predetermined distance on the upper surface of the ceramic laminate 502.

上記放電用電極５０６，５０７間の距離は、外部電極５０３，５０４間の距離よりも小さくされており、従って、放電用電極５０６，５０７間で放電を生じさせ、サージを吸収することが可能とされている。   The distance between the discharge electrodes 506 and 507 is smaller than the distance between the external electrodes 503 and 504. Therefore, it is possible to generate a discharge between the discharge electrodes 506 and 507 and absorb the surge. Has been.

他方、特許文献１には、図１８に示す積層コンデンサ５１１も開示されている。ここでは、セラミック積層体５１２の第１の端面を覆うように、図示されていない内部電極に接続されている第１の外部電極５１３が形成されている。第１の端面とは反対側の第２の端面を覆うように、第２の外部電極５１４が形成されている。外部電極５１４は、複数の内部電極５１５に電気的に接続されている。他方、セラミック積層体５１２内には、内部電極５１５とは異なる電位に接続される複数の内部電極５１６が形成されており、内部電極５１６は、ラミック積層体５１２の側面において、第３の外部電極５１７に電気的に接続されている。従って、３端子型の積層コンデンサが構成されている。   On the other hand, Patent Document 1 also discloses a multilayer capacitor 511 shown in FIG. Here, a first external electrode 513 connected to an internal electrode (not shown) is formed so as to cover the first end face of the ceramic laminate 512. A second external electrode 514 is formed so as to cover the second end surface opposite to the first end surface. The external electrode 514 is electrically connected to the plurality of internal electrodes 515. On the other hand, a plurality of internal electrodes 516 connected to a potential different from that of the internal electrodes 515 are formed in the ceramic multilayer body 512, and the internal electrodes 516 are formed on the side surfaces of the ceramic multilayer body 512 with the third external electrodes. 517 is electrically connected. Accordingly, a three-terminal multilayer capacitor is configured.

第３の外部電極５１７は、セラミック積層体５１２の長さ方向中央において、一対の側面から上面及び下面に至るように設けられている。そして、セラミック積層体５１２の上面においては、第１の外部電極５１３，５１４のセラミック積層体５１２の上面に至っている回り込み部５１３ａ，５１４ａから、第３の外部電極５１７側に向かって突出された放電電極５１８，５１９が、回り込み部５１３ａ，５１４ａと連ねられて設けられている。   The third external electrode 517 is provided from the pair of side surfaces to the upper surface and the lower surface at the center in the length direction of the ceramic laminate 512. On the upper surface of the ceramic laminate 512, the discharge projecting toward the third external electrode 517 from the wraparound portions 513a and 514a reaching the upper surface of the ceramic laminate 512 of the first external electrodes 513 and 514. Electrodes 518 and 519 are provided so as to be connected to the wraparound portions 513a and 514a.

他方、セラミック積層体５１２の上面において、第１，第２の外部電極５１３，５１４側に突出している放電電極５２０，５２１が第３の外部電極５１７に連ねられている。積層コンデンサ５１１においても、放電電極５１８，５２０間及び５１９，５２１間の距離が短くされているので、これらの間で放電を生じさせることにより、サージを吸収することができるとされている。   On the other hand, discharge electrodes 520 and 521 projecting toward the first and second external electrodes 513 and 514 are connected to the third external electrode 517 on the upper surface of the ceramic laminate 512. Also in the multilayer capacitor 511, the distance between the discharge electrodes 518 and 520 and the distance between 519 and 521 is shortened, and it is supposed that surge can be absorbed by causing discharge between them.

他方、サージ電流からの保護機能とは全く別の目的を達成するための構造として、下記の特許文献２には、図１９に示すセラミック電子部品の実装構造が開示されている。   On the other hand, as a structure for achieving a purpose completely different from the protection function against surge current, the following Patent Document 2 discloses a ceramic electronic component mounting structure shown in FIG.

図１９に示す実装構造６０１では、配線基板６０２上に、セラミックス素子６０３が実装されている。配線基板６０２の上面には、電極ランド６０４〜６０６が形成されている。セラミックス素子６０３は、一方端に電極部６０７を有し、他方端に電極部６０８を有する。電極部６０７，６０８は、外部と電気的に接続するための電極部分であり、半田６０９，６１０を介して、電極ランド６０４，６０６に電気的に接続されている。   In a mounting structure 601 shown in FIG. 19, a ceramic element 603 is mounted on a wiring board 602. Electrode lands 604 to 606 are formed on the upper surface of the wiring board 602. The ceramic element 603 has an electrode portion 607 at one end and an electrode portion 608 at the other end. The electrode portions 607 and 608 are electrode portions for electrical connection to the outside, and are electrically connected to the electrode lands 604 and 606 via the solders 609 and 610.

他方、セラミックス素子６０３の下面中央には、電極部６０７，６０７とは別に、ダミー電極６１１が形成されている。ダミー電極６１１は、配線基板６０２の上面に設けられた電極ランド６０５に接合されている。ダミー電極６１１を、電極ランド６０５に接合することにより、セラミックス素子６０３の配線基板６０２に対する接合強度が高められるとされている。
特開平６−２５１９８１号公報 特開平１１−４０９１８号公報 On the other hand, a dummy electrode 611 is formed in the center of the lower surface of the ceramic element 603 separately from the electrode portions 607 and 607. The dummy electrode 611 is bonded to an electrode land 605 provided on the upper surface of the wiring substrate 602. By bonding the dummy electrode 611 to the electrode land 605, the bonding strength of the ceramic element 603 to the wiring substrate 602 is increased.
JP-A-6-251981 Japanese Patent Laid-Open No. 11-40918

図１７に示した積層コンデンサ５０１では、例えば放電電極５０６から放電電極５０７側に放電した電流は、外部電極５０４を経て内部電極５０５側に戻ってくる可能性が存在する。そのため、積層コンデンサ５０１の絶縁破壊を防止することはできるものの、他の実装部品が破壊されるおそれがあった。   In the multilayer capacitor 501 shown in FIG. 17, for example, a current discharged from the discharge electrode 506 to the discharge electrode 507 side may return to the internal electrode 505 side via the external electrode 504. Therefore, although the dielectric breakdown of the multilayer capacitor 501 can be prevented, other mounted components may be destroyed.

図１８に示した積層コンデンサ５１１では、アース電位に接続される外部電極５１７と、内部電極５１６とが電気的に接続されているので、例えば放電電極５１８，５１９から放電電極５２０，５２１に放電した電流が、内部電極５１６側に流れ、セラミック積層体５１２が破壊するおそれがあった。すなわち、アース電位に接続される外部電極５１７を有する３端子型の積層コンデンサ５１１では、上記放電電極５１８〜５２１を設けたとしても、放電電流による積層コンデンサ５１１の破壊が生じるという問題があった。   In the multilayer capacitor 511 shown in FIG. 18, since the external electrode 517 connected to the ground potential and the internal electrode 516 are electrically connected, for example, discharge was performed from the discharge electrodes 518 and 519 to the discharge electrodes 520 and 521. There is a possibility that the current flows to the internal electrode 516 side and the ceramic laminate 512 is broken. That is, the three-terminal multilayer capacitor 511 having the external electrode 517 connected to the ground potential has a problem that even if the discharge electrodes 518 to 521 are provided, the multilayer capacitor 511 is destroyed by a discharge current.

特許文献２に記載の実装構造では、セラミック素子６０３の下面中央にダミー電極６１１が形成されていた。ダミー電極６１１と電極ランド６０５とを、半田などの導電性接合剤で接合する場合、導電性接合剤の逃げ場が存在しないため、導電性接合剤が押し拡げられがちであった。その結果、導電性接合剤が、電極部６０７，６０８を電極ランド６０４，６０６に接合するための半田６０９，６１０に接触し、短絡するおそれがあった。   In the mounting structure described in Patent Document 2, the dummy electrode 611 is formed at the center of the lower surface of the ceramic element 603. When the dummy electrode 611 and the electrode land 605 are bonded with a conductive bonding agent such as solder, the conductive bonding agent tends to be expanded because there is no escape area of the conductive bonding agent. As a result, the conductive bonding agent may come into contact with the solders 609 and 610 for bonding the electrode portions 607 and 608 to the electrode lands 604 and 606, thereby causing a short circuit.

本発明の目的は、上述した従来技術の現状に鑑み、サージ耐電圧を効果的に高めることが可能とされており、それによって静電気放電に際しての破壊等が生じ難い、信頼性に優れた積層コンデンサ及びそのような積層コンデンサの実装構造を提供することにある。   An object of the present invention is to make it possible to effectively increase the surge withstand voltage in view of the above-described current state of the prior art, thereby preventing breakdown and the like during electrostatic discharge, and having excellent reliability. And it is providing the mounting structure of such a multilayer capacitor.

本願の第１の発明に係る積層コンデンサは、対向し合っている第１，第２の主面と、第１，第２の主面を結ぶ複数の側面とを有するセラミック積層体と、前記セラミック積層体内において、前記第１，第２の主面に平行な方向に延びるように配置された第１の内部電極と、前記内部電極とセラミック層を介して重なり合うように配置された第２の内部電極と、前記第１の内部電極に電気的に接続されるように設けられた第１の外部電極と、前記第２の内部電極に電気的に接続されるように設けられた第２の外部電極とを備え、第２の外部電極は第１の外部電極とは異なる電位に接続され、前記第２の主面側から実装される、積層コンデンサであって、前記セラミック積層体の少なくとも前記第１の主面または前記側面において、前記第１の外部電極と第２の外部電極との間に位置する部分を有するように設けられた第３の外部電極をさらに備え、第３の外部電極は、前記第１の内部電極及び第２の内部電極のいずれにも電気的に接続されないように配置されていることを特徴とする。   According to a first aspect of the present invention, a multilayer capacitor includes a ceramic multilayer body having first and second main surfaces facing each other and a plurality of side surfaces connecting the first and second main surfaces, and the ceramic. A first internal electrode disposed so as to extend in a direction parallel to the first and second main surfaces in the laminate, and a second internal disposed so as to overlap with the internal electrode via a ceramic layer An electrode, a first external electrode provided to be electrically connected to the first internal electrode, and a second external electrode provided to be electrically connected to the second internal electrode A multilayer capacitor, wherein the second external electrode is connected to a potential different from that of the first external electrode and is mounted from the second main surface side, wherein at least the first of the ceramic multilayer body is provided. 1 main surface or the side surface, the first outside A third external electrode provided so as to have a portion located between the electrode and the second external electrode, wherein the third external electrode is formed of the first internal electrode and the second internal electrode; They are arranged so as not to be electrically connected to any of them.

第１の発明の積層コンデンサでは、第１の外部電極と第２の外部電極との間に、電位差が与えられ、静電容量が取り出されるが、第３の外部電極は、第１の内部電極及び第２の内部電極のいずれにも電気的に接続されないように、かつ第１の外部電極と第２の外部電極との間に位置する部分を有するように設けられているので、セラミック積層体の外表面において、第１の外部電極と第２の外部電極との間でサージ電流が流れようとした場合、第１の外部電極または第２の外部電極と第３の外部電極との間でサージ電流が放電し、サージ電流が第３の外部電極に逃がされることになる。従って、第３の外部電極をサージリーク回路等に接続することにより、サージ電流を逃すことができる。よって、サージ耐電圧を高めることが可能とされている。   In the multilayer capacitor of the first invention, a potential difference is given between the first external electrode and the second external electrode, and the capacitance is taken out, but the third external electrode is the first internal electrode. The ceramic laminate is provided so as not to be electrically connected to any of the second internal electrode and the second internal electrode and to have a portion located between the first external electrode and the second external electrode. When a surge current is about to flow between the first external electrode and the second external electrode on the outer surface of the first external electrode, between the first external electrode or the second external electrode and the third external electrode The surge current is discharged, and the surge current is released to the third external electrode. Therefore, a surge current can be released by connecting the third external electrode to a surge leak circuit or the like. Therefore, the surge withstand voltage can be increased.

第１の発明の積層コンデンサのある特定の局面では、前記セラミック積層体の前記複数の側面が、対向し合っている第１，第２の側面と、対向し合っている第３，第４の側面とを有する。従って、汎用されている直方体状の形状を有する積層コンデンサとして、サージ耐電圧性に優れた本発明の積層コンデンサを提供することができる。   In a specific aspect of the multilayer capacitor of the first invention, the plurality of side surfaces of the ceramic multilayer body are opposed to the first and second side surfaces facing each other, and the third and fourth side surfaces facing each other. And have side faces. Therefore, the multilayer capacitor of the present invention having excellent surge withstand voltage can be provided as a multilayer capacitor having a generally rectangular parallelepiped shape.

第１の発明の積層コンデンサの他の特定の局面では、前記第１の外部電極が前記第１の側面に形成されており、前記第２の外部電極が前記第２の側面に形成されている。この場合には、第１，第２の外部電極が、対向し合っている第１，第２の側面に形成されているので、本発明のコンデンサの実装の容易化、第１，第２の外部電極間の距離の増大を容易に図ることができる。   In another specific aspect of the multilayer capacitor of the first invention, the first external electrode is formed on the first side surface, and the second external electrode is formed on the second side surface. . In this case, since the first and second external electrodes are formed on the first and second side surfaces facing each other, the mounting of the capacitor of the present invention is facilitated. It is possible to easily increase the distance between the external electrodes.

本願の第２の発明に係る積層コンデンサは、対向し合っている第１，第２の主面と、対向し合っている第１，第２の側面と、対向し合っている第３，第４の側面とを有するセラミック積層体と、前記セラミック積層体内において、第１，第２の主面に平行な方向に延びるように形成された複数の内部電極と、前記複数の内部電極の内のいずれかの内部電極に電気的に接続されるように前記セラミック積層体の第１の側面に設けられた第１の外部電極と、前記複数の内部電極の内のいずれかの内部電極に電気的に接続されるように前記セラミック積層体の第２の側面に設けられた第２の外部電極とを備え、前記第２の外部電極は、前記第１の外部電極とは異なる電位に接続され、第２の側面側から実装されるように構成されており、前記セラミック積層体内において、異なる電位に接続される内部電極同士がセラミック層を介して重なり合うことにより、静電容量を取り出すための容量取り出しユニットが配置されている積層コンデンサであって、前記セラミック積層体の少なくとも第１の主面または側面において、前記第１の外部電極と前記第２の外部電極との間であって、かつ、前記容量取り出しユニットの端部の内、第１，第２の外部電極によって囲まれていない容量取り出しユニットの端部が位置している部分の前記セラミック積層体外表面部分を覆うように設けられた第３の外部電極をさらに備え、前記第３の外部電極は、前記複数の内部電極のいずれにも電気的に接続されないように配置されていることを特徴とする。   The multilayer capacitor in accordance with the second invention of the present application is the first and second main surfaces facing each other, the first and second side surfaces facing each other, and the third and third facing each other. A plurality of internal electrodes formed so as to extend in a direction parallel to the first and second main surfaces in the ceramic multilayer body, and among the plurality of internal electrodes, A first external electrode provided on a first side surface of the ceramic laminate so as to be electrically connected to any one of the internal electrodes, and an electric electrode connected to any one of the plurality of internal electrodes A second external electrode provided on a second side surface of the ceramic laminate so as to be connected to the second external electrode, the second external electrode being connected to a potential different from that of the first external electrode, It is configured to be mounted from the second side surface, and the ceramic In the multilayer capacitor, internal capacitors connected to different potentials overlap with each other via a ceramic layer, whereby a multilayer capacitor in which a capacitance extraction unit for extracting capacitance is arranged, At least on the first main surface or the side surface, between the first external electrode and the second external electrode, and among the end portions of the capacitance extraction unit, the first and second external electrodes A third external electrode provided so as to cover the outer surface portion of the ceramic laminate at a portion where the end of the capacity extraction unit that is not surrounded by is located, and the third external electrode includes the plurality of external electrodes The internal electrodes are arranged so as not to be electrically connected to any of the internal electrodes.

第２の発明に係る積層コンデンサでは、第３の外部電極が、内部電極のいずれにも電気的に接続されないようにかつ第１，第２の外部電極間に位置する部分を有するように設けられている。従って、第３の外部電極をサージリーク回路などに接続することにより、サージ電流を逃がすことができ、サージ耐電圧を高めることが可能とされている。   In the multilayer capacitor according to the second invention, the third external electrode is provided so as not to be electrically connected to any of the internal electrodes and to have a portion located between the first and second external electrodes. ing. Therefore, by connecting the third external electrode to a surge leak circuit or the like, the surge current can be released and the surge withstand voltage can be increased.

第２の発明に係る積層コンデンサにおけるセラミック積層体内の容量取り出しユニットの構成は様々に変形することができる。   In the multilayer capacitor according to the second aspect of the present invention, the configuration of the capacitance extraction unit in the ceramic multilayer body can be variously modified.

第２の発明のある特定の局面では、前記複数の内部電極として、前記セラミック積層体の第１の側面に引き出された第１の内部電極と、前記セラミック積層体の前記第２の側面に引き出された第２の内部電極と、前記第１，第２の内部電極に対してセラミック層を介して重なり合うように配置されており、かつ前記セラミック積層体の第１，第２の側面に至っていない非接続型内部電極とを有し、前記第１の内部電極と前記非接続型内部電極とが重なり合っている部分により第１の容量取り出しユニットが構成されており、前記非接続型内部電極と前記第２の内部電極とが重なり合っている部分により第２の容量取り出しユニットが構成されている。   In a specific aspect of the second invention, as the plurality of internal electrodes, a first internal electrode drawn to a first side surface of the ceramic laminate and a second side surface of the ceramic laminate are drawn. The second internal electrode and the first and second internal electrodes are arranged so as to overlap with each other via a ceramic layer, and do not reach the first and second side surfaces of the ceramic laminate. A first capacitance extraction unit is configured by a portion where the first internal electrode and the non-connected internal electrode overlap each other, and the non-connected internal electrode and the non-connected internal electrode, A portion where the second internal electrode overlaps constitutes a second capacity extraction unit.

また、第２の発明の積層コンデンサの他の特定の局面では、前記複数の内部電極として、前記セラミック積層体の第１の側面に引き出された第１の内部電極と、前記セラミック積層体の第２の側面に引き出された第２の内部電極と、前記第１の内部電極にセラミック層を介して重なり合うように配置された第１の非接続型内部電極と、前記第１の非接続型内部電極及び前記第２の内部電極にセラミック層を介して重なり合うように配置された第２の非接続型内部電極とを有し、前記第１の内部電極と前記第１の非接続型内部電極とが重なり合っている領域により第１の容量取り出しユニットが構成されており、前記第１，第２の非接続型内部電極が重なり合っている部分により第２の容量取り出しユニットが構成されており、前記第２の非接続型内部電極と前記第２の内部電極とが重なり合っている部分により第３の容量取り出しユニットが構成されている。   According to another specific aspect of the multilayer capacitor of the second invention, the plurality of internal electrodes include a first internal electrode drawn out on a first side surface of the ceramic multilayer body, and a first of the ceramic multilayer body. A second internal electrode drawn to the side surface of the first internal electrode, a first non-connected internal electrode arranged to overlap the first internal electrode via a ceramic layer, and the first non-connected internal An electrode and a second non-connected internal electrode arranged to overlap the second internal electrode with a ceramic layer interposed therebetween, the first internal electrode and the first non-connected internal electrode The first capacitor extraction unit is configured by the overlapping region, and the second capacitor extraction unit is configured by the portion where the first and second non-connecting internal electrodes overlap. 2 non-contact Type the internal electrode and the second portion and the internal electrodes are overlapped third capacitor extraction unit is configured.

第２の発明に係る積層コンデンサのさらに他の特定の局面では、前記複数の内部電極として、前記第１の側面に引き出された第１の内部電極と、前記セラミック積層体の第２の側面に引き出された第２の内部電極とを有し、第１，第２の内部電極がセラミック積層体内において、第１，第２の側面を結ぶ方向中央において第１，第２の内部電極が重なり合っている部分により上記容量取り出しユニットが構成されており、該容量取り出しユニットの前記第１の主面側端部及び第２の主面側端部が、前記第１，第２の外部電極よりもセラミック積層体の内側に位置している。   In still another specific aspect of the multilayer capacitor according to the second invention, the plurality of internal electrodes include a first internal electrode drawn out to the first side surface and a second side surface of the ceramic multilayer body. The first and second internal electrodes overlap in the center of the direction connecting the first and second side surfaces in the ceramic laminate. The capacitor take-out unit is configured by the portion, and the first main surface side end portion and the second main surface side end portion of the capacity take-out unit are made of ceramic than the first and second external electrodes. It is located inside the laminate.

第１，第２の発明（本発明）の積層コンデンサでは、好ましくは、前記第１の外部電極が少なくとも前記第３の側面または前記第４の側面に回り込んだ第１の回り込み部を有し、前記第２の外部電極が少なくとも前記第３の側面または前記第４の側面に回り込んだ第２の回り込み部を有し、前記第３の外部電極は、前記セラミック積層体の前記第３の側面または第４の側面において、前記第１の回り込み部と前記第２の回り込み部との間に設けられている。この場合には、セラミック積層体の第１の主面側及び第２の主面側を導電性ペーストなどに浸漬する浸漬法により、第１，第２の回り込み部を有する第１，第２の外部電極を容易に形成することができる。また、第３の外部電極が、第１，第２の回り込み部間に設けられているので、サージ電流を容易に逃がすことができ、サージ耐電圧をより一層高めることができる。   In the multilayer capacitor of the first and second inventions (the present invention), preferably, the first external electrode has at least a first wraparound portion that wraps around the third side surface or the fourth side surface. The second external electrode has a second wraparound portion that wraps around at least the third side surface or the fourth side surface, and the third external electrode includes the third external electrode of the ceramic laminate. In the side surface or the fourth side surface, it is provided between the first wraparound portion and the second wraparound portion. In this case, the first and second wrap-around portions having the first and second wraparound portions are immersed by a conductive paste or the like by immersing the first main surface side and the second main surface side of the ceramic laminate. The external electrode can be easily formed. Further, since the third external electrode is provided between the first and second wraparound portions, the surge current can be easily released, and the surge withstand voltage can be further increased.

好ましくは、前記第３の外部電極が、前記第２の主面に回り込む第３の回り込み部を有し、前記第３の回り込み部は、前記第３の側面または前記第４の側面上に位置している前記第３の外部電極部分から遠ざかるにつれて面積が小さくなるような形状とされている。この場合には、第３の回り込み部が上記のような形状とされているので、基板上に第２の主面側から積層コンデンサが実装された際に、第１，第２の外部電極を基板上の電極ランドと接続するための導電性接合剤と、第３の回り込み部との接触が生じ難く、所望でない短絡を確実に防止することができる。   Preferably, the third external electrode has a third wraparound portion that wraps around the second main surface, and the third wraparound portion is located on the third side surface or the fourth side surface. The area is reduced as the distance from the third external electrode portion increases. In this case, since the third wraparound portion has the shape as described above, when the multilayer capacitor is mounted on the substrate from the second main surface side, the first and second external electrodes are connected. Contact between the conductive bonding agent for connecting to the electrode land on the substrate and the third wraparound portion hardly occurs, and an undesired short circuit can be surely prevented.

上記第３の回り込み部が第３，第４の側面上に位置している第３の外部電極部分から遠ざかるにつれて面積が小さくなる形状としては、例えば半円または半楕円形状が挙げられる。   As the shape whose area decreases as the third wraparound portion moves away from the third external electrode portion located on the third and fourth side surfaces, for example, a semicircle or semi-elliptical shape can be mentioned.

本発明に係る積層コンデンサのさらに他の特定の局面では、前記第３の外部電極が、前記セラミック積層体の第１の主面から、前記第３，第４の側面を経て、第２の主面に至るように形成されている。   In still another specific aspect of the multilayer capacitor in accordance with the present invention, the third external electrode extends from the first main surface of the ceramic multilayer body to the second main surface through the third and fourth side surfaces. It is formed to reach the surface.

本発明に係る積層コンデンサの他の特定の局面では、前記第１の外部電極として、複数の第１の外部電極を有し、前記第２の外部電極として複数の第２の外部電極を有し、前記セラミック積層体の第１の側面に、少なくとも１つの第１の外部電極及び少なくとも１つの第２の外部電極が形成されており、前記第２の側面に、残りの第１の外部電極及び残りの第２の外部電極が形成されており、前記第１，第２の外部電極が、セラミック積層体の第１の主面に至っている第１，第２の回り込み部をそれぞれ有し、前記第３の外部電極が、前記第１の主面において、前記第１，第２の回り込み部間に至るように形成されている。   In another specific aspect of the multilayer capacitor according to the present invention, the first external electrode includes a plurality of first external electrodes, and the second external electrode includes a plurality of second external electrodes. , At least one first external electrode and at least one second external electrode are formed on the first side surface of the ceramic laminate, and the remaining first external electrode and the second side electrode are formed on the second side surface. The remaining second external electrodes are formed, and the first and second external electrodes respectively have first and second wraparound portions that reach the first main surface of the ceramic laminate, A third external electrode is formed on the first main surface so as to reach between the first and second wraparound portions.

このように、複数の第１の外部電極及び複数の第２の外部電極が設けられている積層コンデンサにおいても、第１，第２の外部電極の第１，第２の回り込み部間に第３の外部電極を配置することにより、サージ電流を第３の外部電極から確実に逃がすことができる。   Thus, even in the multilayer capacitor in which the plurality of first external electrodes and the plurality of second external electrodes are provided, the third capacitor is interposed between the first and second wraparound portions of the first and second external electrodes. By arranging the external electrode, the surge current can be surely released from the third external electrode.

この場合においても、好ましくは、前記第３の外部電極が、前記第３の側面または前記第４の側面から前記第２の主面に回り込む第３の回り込み部を有し、前記第３の回り込み部は、前記第３の側面または前記第４の側面に形成された前記第３の外部電極本体から遠ざかるにつれて面積が小さくなるような形状とされている。このような形状としては、半円または半楕円形状が好適に用いられる。   Also in this case, preferably, the third external electrode has a third wraparound portion that wraps around from the third side surface or the fourth side surface to the second main surface, and the third wraparound portion. The portion is shaped such that the area decreases as the distance from the third external electrode body formed on the third side surface or the fourth side surface increases. As such a shape, a semicircle or a semi-elliptical shape is preferably used.

本発明に係る積層コンデンサでは、第３の外部電極は、セラミック積層体の第１の主面上にのみ形成されていてもよい。この場合においても、第３の外部電極をサージリーク回路等に接続することにより、サージ電流を確実に逃がすことができる。   In the multilayer capacitor according to the present invention, the third external electrode may be formed only on the first main surface of the ceramic multilayer body. Even in this case, the surge current can be surely released by connecting the third external electrode to a surge leak circuit or the like.

本発明に係る積層コンデンサのさらに他の特定の局面では、前記セラミック積層体が、内部電極が積層されているセラミック層部分に比べて、比誘電率が相対的に高い高誘電率セラミック層を有し、該高誘電率セラミック層が、前記内部電極が積層されているセラミック層部分の積層方向外側に設けられている。この場合には、セラミック積層体の表面に比誘電率が高い高誘電率セラミック層が配置されていることになるため、沿面放電がより一層生じやすく、従ってサージ耐電圧をより一層高めることができる。   In still another specific aspect of the multilayer capacitor according to the present invention, the ceramic multilayer body has a high dielectric constant ceramic layer having a relatively high relative dielectric constant as compared with a ceramic layer portion where the internal electrodes are laminated. The high dielectric constant ceramic layer is provided on the outer side in the stacking direction of the ceramic layer portion on which the internal electrodes are stacked. In this case, since a high dielectric constant ceramic layer having a high relative dielectric constant is disposed on the surface of the ceramic laminate, creeping discharge is more likely to occur, and therefore the surge withstand voltage can be further increased. .

本発明に係る積層コンデンサのさらに別の特定の局面では、前記高誘電率セラミック層が、前記セラミック積層体の内部電極がセラミック層を介して積層されている部分の外側であって、前記セラミック積層体の側面側にも配置されている。   In still another specific aspect of the multilayer capacitor according to the present invention, the high dielectric constant ceramic layer is outside a portion where internal electrodes of the ceramic multilayer body are laminated via a ceramic layer, and the ceramic multilayer It is also arranged on the side of the body.

本発明に係る積層コンデンサの実装構造は、本発明に従って構成された積層コンデンサと、前記積層コンデンサを実装するための実装基板とからなり、前記実装基板は、前記第１の外部電極と電気的に接続される第１のランド電極と、前記第２の外部電極と電気的に接続される第２のランド電極と、前記第３の外部電極と電気的に接続される第３のランド電極とを備えることを特徴とする。   A mounting structure of a multilayer capacitor according to the present invention includes a multilayer capacitor configured according to the present invention and a mounting substrate for mounting the multilayer capacitor, and the mounting substrate is electrically connected to the first external electrode. A first land electrode connected; a second land electrode electrically connected to the second external electrode; and a third land electrode electrically connected to the third external electrode. It is characterized by providing.

また、本発明の積層コンデンサの実装構造の他の特定の局面では、本発明に従って構成された積層コンデンサと、前記積層コンデンサを実装するための実装基板とからなり、前記実装基板は、前記第１の外部電極と電気的に接続される第１のランド電極と、前記第２の外部電極と電気的に接続される第２のランド電極と、前記第３の外部電極と電気的に接続される第３のランド電極とを備え、前記第３の外部電極と前記第３のランド電極とが、半田または導電性接着剤により接続されている。   In another specific aspect of the multilayer capacitor mounting structure of the present invention, the multilayer capacitor includes a multilayer capacitor configured according to the present invention and a mounting board for mounting the multilayer capacitor, wherein the mounting board is the first mounting board. A first land electrode electrically connected to the external electrode, a second land electrode electrically connected to the second external electrode, and an electrically connected to the third external electrode A third land electrode, and the third external electrode and the third land electrode are connected by solder or a conductive adhesive.

本発明に係る積層コンデンサの実装構造のさらに他の特定の局面では、本発明に従って構成された積層コンデンサと、前記積層コンデンサを実装するための実装基板とからなり、前記実装基板は、前記第１の外部電極と電気的に接続される第１のランド電極と、前記第２の外部電極と電気的に接続される第２のランド電極と、前記第３の外部電極電気的に接続される第３のランド電極とを備え、前記第３の外部電極と前記第３のランド電極とがワイヤボンディングにより接続されている。   According to still another specific aspect of the multilayer capacitor mounting structure according to the present invention, the multilayer capacitor includes a multilayer capacitor configured according to the present invention and a mounting substrate for mounting the multilayer capacitor, wherein the mounting substrate is the first capacitor. A first land electrode electrically connected to the external electrode, a second land electrode electrically connected to the second external electrode, and a third land electrode electrically connected to the third external electrode. 3 land electrodes, and the third external electrode and the third land electrode are connected by wire bonding.

第１の発明に係る積層コンデンサでは、第１の内部電極に電気的に接続されている第１の外部電極と、第２の内部電極に電気的に接続されている第２の外部電極とが異なる電位に接続される。すなわち、第１，第２の外部電極間に電位差を与えることにより、コンデンサとしての機能を得ることができ、第１の外部電極と第２の外部電極との間に位置する部分を外表面に有するように第３の外部電極が形成されており、第３の外部電極は、第１，第２の内部電極のいずれにも電気的に接続されていない。従って、第１の外部電極と第２の外部電極との間でサージ電流が流れようとした場合、第１の外部電極または第２の外部電極と第３の外部電極との間で放電が生じ、サージ電流を第３の外部電極に逃がすことができる。すなわち、第３の外部電極をサージ電流を逃がすための電極または回路部分に接続することにより、積層コンデンサのサージ耐電圧を効果的に高めることが可能となる。よって、電流が流れた場合にも、破壊等が生じ難い、信頼性に優れた、積層コンデンサを提供することが可能となる。   In the multilayer capacitor according to the first invention, the first external electrode electrically connected to the first internal electrode and the second external electrode electrically connected to the second internal electrode are provided. Connected to different potentials. That is, by providing a potential difference between the first and second external electrodes, a function as a capacitor can be obtained, and a portion located between the first external electrode and the second external electrode is formed on the outer surface. A third external electrode is formed so as to have the third external electrode, and the third external electrode is not electrically connected to any of the first and second internal electrodes. Therefore, when a surge current is about to flow between the first external electrode and the second external electrode, a discharge occurs between the first external electrode or the second external electrode and the third external electrode. The surge current can be released to the third external electrode. That is, the surge withstand voltage of the multilayer capacitor can be effectively increased by connecting the third external electrode to an electrode or circuit portion for releasing a surge current. Therefore, even when a current flows, it is possible to provide a multilayer capacitor that does not easily break down and has excellent reliability.

第２の発明に係る積層コンデンサでは、第１，第２の外部電極が、容量取り出しユニットを構成している複数の内部電極のいずれかに電気的に接続されており、セラミック積層体の少なくとも第１の主面または側面において、第１の外部電極と第２の外部電極との間であって、かつ容量取り出しユニットの端部の内、第１，第２の外部電極によって囲まれていない容量取り出しユニット端部が位置している部分のセラミック積層体外表面部分を覆うように第３の外部電極が形成されているので、第１，第２の外部電極間にサージ電流が流れようとした場合、第１の内部電極または第２の外部電極と第３の外部電極との間で放電が生じる。従って、サージ電流を第３の外部電極に逃がすことができる。よって、第３の外部電極をサージ電流を逃がすための電極または回路部分に接続することにより、積層コンデンサのサージ耐電圧を効果的に高めることが可能となる。   In the multilayer capacitor according to the second invention, the first and second external electrodes are electrically connected to any one of the plurality of internal electrodes constituting the capacitance extraction unit, and at least the first multilayer ceramic body is provided. A capacitance that is between the first external electrode and the second external electrode on one main surface or side surface and that is not surrounded by the first and second external electrodes in the end of the capacitance extraction unit Since the third external electrode is formed so as to cover the outer surface of the ceramic laminate at the part where the take-out unit end is located, a surge current is about to flow between the first and second external electrodes A discharge occurs between the first internal electrode or the second external electrode and the third external electrode. Therefore, the surge current can be released to the third external electrode. Therefore, it is possible to effectively increase the surge withstand voltage of the multilayer capacitor by connecting the third external electrode to an electrode or circuit portion for releasing a surge current.

第２の発明では、上記サージ耐電圧を高め得るだけでなく、第３の外部電極が容量取り出しユニット端部が位置しているセラミック積層体外表面部分を覆うように形成されているので、電歪効果によるセラミック積層体の変形を抑制することができ、セラミック積層体のクラックや破壊を確実に防止することが可能となる。   In the second invention, not only the surge withstand voltage can be increased, but also the third external electrode is formed so as to cover the outer surface portion of the ceramic laminated body where the end of the capacitance extraction unit is located. The deformation of the ceramic laminate due to the effect can be suppressed, and cracks and destruction of the ceramic laminate can be surely prevented.

上記のように、本願の第１，第２の発明は、異なる電位に接続される第１，第２の外部電極間に内部電極に電気的に接続されない第３の外部電極を配置したことにより、第１の外部電極または第２の外部電極から第３の外部電極にサージ電流を速やかに流し、サージ電流による破壊等を抑制し、サージ耐電圧を高めたことにおいて共通するものである。   As described above, according to the first and second inventions of the present application, the third external electrode that is not electrically connected to the internal electrode is disposed between the first and second external electrodes that are connected to different potentials. This is common in that a surge current is quickly passed from the first external electrode or the second external electrode to the third external electrode, the breakdown due to the surge current is suppressed, and the surge withstand voltage is increased.

以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。   Hereinafter, the present invention will be clarified by describing specific embodiments of the present invention with reference to the drawings.

図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る積層コンデンサが実装基板に実装されている実装構造を示す正面図及び底面図であり、図２（ａ），（ｂ）及び（ｃ）は、第１の実施形態の積層コンデンサの横断面図、正面断面図及び積層コンデンサ実装構造における各部分の寸法を説明するための模式的平面図である。   FIGS. 1A and 1B are a front view and a bottom view showing a mounting structure in which the multilayer capacitor according to the first embodiment of the present invention is mounted on a mounting substrate, and FIGS. b) and (c) are a schematic cross-sectional view for explaining the dimensions of each part of the multilayer capacitor of the first embodiment, a front sectional view, and a multilayer capacitor mounting structure.

図２（ａ）及び（ｂ）に示すように、本実施形態の積層コンデンサ１は、セラミック積層体２を有する。セラミック積層体２は、適宜の誘電体セラミックスを用いて形成されている。このような誘電体セラミックスとしては、例えばＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などを用いることができる。なお、誘電体セラミックスの焼成温度は、後述する内部電極を構成する金属の融点よりも低くされることが求められ、従って内部電極構成金属の融点を考慮して誘電体セラミックスが選択される。 As shown in FIGS. 2A and 2B, the multilayer capacitor 1 of this embodiment includes a ceramic multilayer body 2. The ceramic laminate 2 is formed using an appropriate dielectric ceramic. As such dielectric ceramics, for example, BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 can be used. The firing temperature of the dielectric ceramic is required to be lower than the melting point of the metal constituting the internal electrode described later, and therefore the dielectric ceramic is selected in consideration of the melting point of the internal electrode constituting metal.

セラミック積層体２は、直方体状の形状を有する。すなわち、セラミック積層体２は、第１の主面としての上面２ａと、第２の主面としての下面２ｂと、上面２ａ及び下面２ｂを結ぶ第１〜第４の側面とを有する。図２（ｂ）においては、第１の側面２ｃと第１の側面２ｃと対向している第２の側面２ｄが図示されており、図２（ａ）では、第３の側面２ｅと、第３の側面２ｅと対向している第４の側面２ｆが図示されている。   The ceramic laminate 2 has a rectangular parallelepiped shape. That is, the ceramic laminate 2 has an upper surface 2a as a first main surface, a lower surface 2b as a second main surface, and first to fourth side surfaces connecting the upper surface 2a and the lower surface 2b. In FIG. 2 (b), the first side surface 2c and the second side surface 2d facing the first side surface 2c are shown. In FIG. 2 (a), the third side surface 2e, A fourth side surface 2f facing the third side surface 2e is shown.

セラミック積層体２内には、複数の第１の内部電極３と、複数の第２の内部電極４とがセラミック層を介して重なり合うように配置されている。複数の第１の内部電極３と複数の第２の内部電極４とがセラミック層を介して重なり合う部分が容量取り出しユニットを構成している。本実施例では、１つの容量取り出しユニットが構成されている。複数の第１，第２の内部電極３，４は、上面２ａ及び下面２ｂと平行な方向に延ばされている。そして、複数の第１の内部電極３が、第１の側面２ｃに引き出されており、複数の第２の内部電極４が、第２の側面２ｄに引き出されている。内部電極３，４は、第３，第４の側面２ｅ、２ｆには至っていない（図２（ａ）参照）。   In the ceramic laminate 2, a plurality of first internal electrodes 3 and a plurality of second internal electrodes 4 are arranged so as to overlap each other with a ceramic layer interposed therebetween. A portion where the plurality of first internal electrodes 3 and the plurality of second internal electrodes 4 overlap with each other through the ceramic layer constitutes a capacitance extraction unit. In this embodiment, one capacity extraction unit is configured. The plurality of first and second inner electrodes 3 and 4 extend in a direction parallel to the upper surface 2a and the lower surface 2b. A plurality of first internal electrodes 3 are drawn out to the first side face 2c, and a plurality of second internal electrodes 4 are drawn out to the second side face 2d. The internal electrodes 3 and 4 do not reach the third and fourth side surfaces 2e and 2f (see FIG. 2A).

上記内部電極３，４は、後述するように、セラミックグリーンシート上に導電ペーストを塗布し、導電ペーストが塗布されたセラミックグリーンシートを積層し、一体焼成することにより、導電ペーストの焼き付け電極層として形成される。この場合、導電ペーストとしては、金属粉末と、有機バインダーと、ガラスフリットと、溶剤とを含む導電ペーストが用いられるが、上記電極構成金属材料は特に限定されない。このような内部電極を構成する金属材料としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｔ、Ａｕなどを挙げることができる。   As will be described later, the internal electrodes 3 and 4 are formed by applying a conductive paste on a ceramic green sheet, laminating the ceramic green sheets coated with the conductive paste, and firing them as an electrode layer for baking the conductive paste. It is formed. In this case, as the conductive paste, a conductive paste containing a metal powder, an organic binder, glass frit, and a solvent is used, but the electrode-constituting metal material is not particularly limited. Examples of the metal material constituting such an internal electrode include Cu, Ni, Ag, Pt, and Au.

上記セラミック積層体２の製造に際しては、上述したように、セラミックグリーンシート上に、第１，第２の内部電極３，４に応じた電極パターンを導電ペーストをスクリーン印刷することにより形成する。しかる後、電極パターンが印刷された複数のセラミックグリーンシートを適宜の枚数、積層する。そして、上下に、電極パターンが印刷されていないセラミックグリーンシートを適宜の枚数積層し、未焼成のセラミック積層体を得る。この未焼成のセラミック積層体を焼成することにより、セラミック積層体２が得られる。このようなセラミック積層体２を得る方法は、積層セラミックコンデンサの製造方法として従来よりの周知の製法である。   When manufacturing the ceramic laminate 2, as described above, electrode patterns corresponding to the first and second internal electrodes 3 and 4 are formed on the ceramic green sheet by screen printing a conductive paste. Thereafter, an appropriate number of ceramic green sheets on which electrode patterns are printed are stacked. Then, an appropriate number of ceramic green sheets on which no electrode pattern is printed are laminated on the upper and lower sides to obtain an unfired ceramic laminate. The ceramic laminate 2 is obtained by firing this unfired ceramic laminate. The method for obtaining such a ceramic laminate 2 is a conventionally well-known method for producing a multilayer ceramic capacitor.

第１の側面２ｃ上には、第１の外部電極５が形成されており、第２の側面２ｄ上には、第２の外部電極６が形成されている。第１の外部電極５は、第１の側面２ｃ上において複数の第１の内部電極３に電極に接続されている。また、第１の外部電極５は、第１の回り込み部５ａを有する。第１の回り込み部５ａとは、外部電極５に連なっており、セラミック積層体２の上面２ａ、下面２ｂ及び第３，第４の側面２ｅ、２ｆ上に至っている外部電極部分である。   A first external electrode 5 is formed on the first side surface 2c, and a second external electrode 6 is formed on the second side surface 2d. The first external electrode 5 is connected to the plurality of first internal electrodes 3 on the first side surface 2c. Further, the first external electrode 5 has a first wraparound portion 5a. The first wraparound portion 5a is an external electrode portion that continues to the external electrode 5 and reaches the upper surface 2a, the lower surface 2b, and the third and fourth side surfaces 2e and 2f of the ceramic laminate 2.

他方、第２の外部電極６は、第２の回り込み部６ａを有する。第２の回り込み部６ａは、セラミック積層体２の上面２ａ、下面２ｂ及び第３，第４の側面２ｅ，２ｆに至っている外部電極部分である。   On the other hand, the second external electrode 6 has a second wraparound portion 6a. The second wraparound portion 6a is an external electrode portion that reaches the upper surface 2a, the lower surface 2b, and the third and fourth side surfaces 2e and 2f of the ceramic laminate 2.

また、積層コンデンサ１では、セラミック積層体２の長さ方向中央において、第３の外部電極７Ａ，７Ｂが形成されている。第３の外部電極７Ａ，７Ｂは、それぞれ、セラミック積層体２の上面２ａから、第３，第４の側面２ｅ，２ｆを経て下面２ｂに至っている。すなわち、第３の外部電極７Ａ，７Ｂは、それぞれ、第３，第４の側面２ｅ，２ｆ上に位置している第３の外部電極本体部と、外部電極本体部に連なっており、かつセラミック積層体２の上面２ａ及び下面２ｂ上に至っている回り込み部７ａ，７ｂを有する。回り込み部７ａ，７ｂの内、第２の主面に至っている回り込み部７ｂが、本発明における第３の回り込み部である。   In the multilayer capacitor 1, third external electrodes 7 </ b> A and 7 </ b> B are formed in the center in the length direction of the ceramic multilayer body 2. The third external electrodes 7A and 7B extend from the upper surface 2a of the ceramic laminate 2 to the lower surface 2b via the third and fourth side surfaces 2e and 2f, respectively. That is, the third external electrodes 7A and 7B are respectively connected to the third external electrode main body portion located on the third and fourth side surfaces 2e and 2f, the external electrode main body portion, and ceramic. The laminated body 2 has wrap-around portions 7a and 7b reaching the upper surface 2a and the lower surface 2b. Of the wraparound portions 7a and 7b, the wraparound portion 7b reaching the second main surface is the third wraparound portion in the present invention.

図３（ａ）は、本実施形態の積層コンデンサ１の外観を示す斜視図である。図３（ａ）に示されているように、第３の外部電極７Ａ，７Ｂの回り込み部７ａ，７ａは、それぞれ、上記第３の外部電極本体部から遠ざかるにつれて面積が小さくなる形状とされ、より具体的には平面視した場合に半円形状を有するように構成されている。回り込み部７ｂ，７ｂもまた回り込み部７ａ，７ａと同様の形状とされている。   FIG. 3A is a perspective view showing an appearance of the multilayer capacitor 1 of the present embodiment. As shown in FIG. 3 (a), the wraparound portions 7a and 7a of the third external electrodes 7A and 7B are shaped so that the area decreases as the distance from the third external electrode body portion increases. More specifically, it is configured to have a semicircular shape when viewed in plan. The wraparound portions 7b and 7b have the same shape as the wraparound portions 7a and 7a.

このような第３の外部電極７Ａ，７Ｂは、例えば、導電ペーストを第３の外部電極７Ａ，７Ｂの幅に応じたスリットを介して付与することにより形成することができる。   Such third external electrodes 7A and 7B can be formed, for example, by applying a conductive paste through a slit corresponding to the width of the third external electrodes 7A and 7B.

すなわち、図３（ｂ）に略図的に示すように、スリット１０２が上面に開いている治具１０１を用意する。スリット１０２は、上記第３の外部電極７Ａ，７Ｂの外部電極本体部の幅方向寸法に応じた幅方向寸法を有し、スリット１０２の長さ方向寸法、すなわち図３（ｂ）における紙面−紙背方向の寸法が、上記セラミック積層体２の上面と下面との間の距離よりも大きくされている。スリット１０２の下方には、導電ペースト貯溜部が設けられており、該導電ペースト貯溜部は、スリット１０２よりも大きな空間を有し、導電ペースト貯溜部内に、導電ペースト１０３が収納されている。治具１０１のスリット１０２が設けられている側とは反対側の面に、弾性部材１０４が圧接されている。治具１０１の上面から、セラミック積層体２を押し付けることにより、弾性部材１０４が押圧され、該弾性部材１０４の反発力により、導電ペースト１０３が、セラミック積層体２の外表面に付着される。この場合、スリット１０２の長さ方向寸法が、セラミック積層体２の厚み方向寸法、すなわち上面２ａと下面２ｂとを結ぶ方向よりも長くされているので、導電ペーストは、セラミック積層体２の側面２ｅだけでなく、上面２ａ，下面２ｂにも至るように付与される。このようにして、上記回り込み部７ａ，７ｂを有する第３の外部電極７Ａを形成することができる。   That is, as schematically shown in FIG. 3B, a jig 101 having a slit 102 opened on the upper surface is prepared. The slit 102 has a width-direction dimension corresponding to the width-direction dimension of the external electrode body portion of the third external electrodes 7A, 7B, and is a length-direction dimension of the slit 102, that is, the sheet surface-paper back in FIG. The dimension in the direction is set larger than the distance between the upper surface and the lower surface of the ceramic laminate 2. A conductive paste reservoir is provided below the slit 102. The conductive paste reservoir has a larger space than the slit 102, and the conductive paste 103 is accommodated in the conductive paste reservoir. The elastic member 104 is pressed against the surface of the jig 101 opposite to the side on which the slit 102 is provided. The elastic member 104 is pressed by pressing the ceramic laminate 2 from the upper surface of the jig 101, and the conductive paste 103 is attached to the outer surface of the ceramic laminate 2 by the repulsive force of the elastic member 104. In this case, since the lengthwise dimension of the slit 102 is made longer than the thicknesswise dimension of the ceramic laminate 2, that is, the direction connecting the upper surface 2a and the lower surface 2b, the conductive paste is used as the side surface 2e of the ceramic laminate 2. In addition, it is applied so as to reach the upper surface 2a and the lower surface 2b. In this way, the third external electrode 7A having the wraparound portions 7a and 7b can be formed.

もっとも、第３の外部電極７Ａ，７Ｂは、上記以外の方法で形成されてもよい。   However, the third external electrodes 7A and 7B may be formed by methods other than those described above.

第１〜第３の外部電極５〜７Ａ，７Ｂを構成する電極材料は特に限定されない。このような電極材料としては、Ｃｕ、Ｎｉ、Ａｇ、Ｐｔ、またはＡｇ−Ｐｄなどを挙げることができる。   The electrode material which comprises the 1st-3rd external electrodes 5-7A and 7B is not specifically limited. Examples of such an electrode material include Cu, Ni, Ag, Pt, and Ag—Pd.

もっとも、外部電極５〜７Ａ，７Ｂは、半田付により積層コンデンサ１を実装する場合には、外表面にＳｉメッキ層を有するように形成されていることが望ましい。この場合、導電性に優れたＣｕ層上に、Ｎｉメッキ層及びＳｎメッキ層を順に積層した積層膜により外部電極５〜７Ａ，７Ｂを形成することが、導電抵抗を低くし、かつ半田付性を高めることができるので、好ましい。   However, when mounting the multilayer capacitor 1 by soldering, the external electrodes 5 to 7A and 7B are desirably formed so as to have a Si plating layer on the outer surface. In this case, forming the external electrodes 5 to 7A and 7B by a laminated film in which a Ni plating layer and a Sn plating layer are sequentially laminated on a Cu layer having excellent conductivity reduces the conductive resistance and solderability. Can be increased, which is preferable.

また、導電性接着剤を用いて積層コンデンサ１が実装される場合には、外部電極はＡｇ、ＰｄまたはＡｇ−Ｐｄなどの導電性が高い電極材料により形成されていることが望ましい。さらに、ワイヤボンディングにより積層コンデンサ１が接続される場合には、外部電極５〜７Ａ，７Ｂは、Ａｕのように、ワイヤボンディングが可能であり、かつ導電性が高い金属材料により形成されていることが望ましい。   Further, when the multilayer capacitor 1 is mounted using a conductive adhesive, it is desirable that the external electrode be formed of an electrode material having high conductivity such as Ag, Pd, or Ag—Pd. Further, when the multilayer capacitor 1 is connected by wire bonding, the external electrodes 5 to 7A and 7B are made of a metal material that can be wire-bonded and has high conductivity like Au. Is desirable.

本実施形態の積層コンデンサ１では、第１の外部電極５と第２の外部電極６とが、実装時に異なる電位に接続され、第１，第２の外部電極５，６間で静電容量が取り出される。本実施形態の積層コンデンサ１の特徴は、第３の外部電極７Ａ，７Ｂが、セラミック積層体２の外表面に設けられていることにある。   In the multilayer capacitor 1 of the present embodiment, the first external electrode 5 and the second external electrode 6 are connected to different potentials during mounting, and the electrostatic capacitance is between the first and second external electrodes 5 and 6. It is taken out. The feature of the multilayer capacitor 1 of the present embodiment is that the third external electrodes 7A and 7B are provided on the outer surface of the ceramic multilayer body 2.

すなわち、第３の外部電極７Ａ，７Ｂは、第１の外部電極５と第２の外部電極６との間に位置するように設けられており、かつ第３の外部電極７Ａ，７Ｂは、第１の内部電極３及び第２の内部電極４のいずれにも電極に接続されていない。従って、第３の外部電極７Ａ，７Ｂをサージ電流をリークされ得る回路部分または電極に接続することにより、サージ耐電圧を効果的に高めることが可能とされている。これを図１（ａ）及び（ｂ）〜図５を参照しつつ説明する。   That is, the third external electrodes 7A and 7B are provided so as to be positioned between the first external electrode 5 and the second external electrode 6, and the third external electrodes 7A and 7B Neither the first internal electrode 3 nor the second internal electrode 4 is connected to the electrode. Therefore, it is possible to effectively increase the surge withstand voltage by connecting the third external electrodes 7A and 7B to a circuit portion or an electrode that can leak a surge current. This will be described with reference to FIGS. 1 (a) and 1 (b) to FIG.

図１（ａ）及び（ｂ）に示すように、積層コンデンサ１は、例えば実装基板１０上に表面実装される。このような実装基板１０は、適宜の絶縁性材料からなり、上面に第１〜第３の電極ランド１１〜１３を有する。積層コンデンサ１の第１の外部電極５が、第１の電極ランド１１上に、第２の外部電極６が第２の電極ランド１２上に、第３の外部電極７Ａ，７Ｂが、第３の電極ランド１３上に載置され、半田や導電性接着剤（図示せず）により接合され実装されている。   As shown in FIGS. 1A and 1B, the multilayer capacitor 1 is surface-mounted on a mounting substrate 10, for example. Such a mounting substrate 10 is made of an appropriate insulating material, and has first to third electrode lands 11 to 13 on the upper surface. The first external electrode 5 of the multilayer capacitor 1 is on the first electrode land 11, the second external electrode 6 is on the second electrode land 12, and the third external electrodes 7A and 7B are It is mounted on the electrode land 13 and is joined and mounted by solder or a conductive adhesive (not shown).

実使用時には、第１の電極ランド１１と第２の電極ランド１２との間で静電容量が取り出されるが、第３の外部電極７Ａ，７Ｂは、第３の電極ランド１３に電気的に接続されたサージリーク回路１４に電気的に接続されている。サージリーク回路１４とは、サージ電流をリークさせ得る適宜の回路部分であり、このようなサージリーク回路としては、例えばグラウンド電位に接続されている電極あるいはサージ電流を吸収し得る適宜の回路を挙げることができる。   In actual use, capacitance is taken out between the first electrode land 11 and the second electrode land 12, but the third external electrodes 7 A and 7 B are electrically connected to the third electrode land 13. The surge leakage circuit 14 is electrically connected. The surge leak circuit 14 is an appropriate circuit portion that can leak a surge current. Examples of such a surge leak circuit include an electrode connected to a ground potential or an appropriate circuit that can absorb the surge current. it can.

本実施形態の積層コンデンサ１では、第３の外部電極７Ａ，７Ｂは、上記サージリーク回路１４に電気的に接続されているので、例えば、第１の外部電極５から第２の外部電極６側にサージ電流が流れようとした場合、第１の外部電極５と、第３の外部電極７Ａ，７Ｂとの間でサージ電流が放電し、サージ電流が第３の外部電極７Ａ，７Ｂから第３の電極ランド１３を介してサージリーク回路１４に逃がされることになる。一般に、沿面放電は、電極間の距離が短いほど発生しやすくなることが知られている。平等電界下で測定された空間放電電界強度は、以下の実験式（１）で表わされることが知られている。   In the multilayer capacitor 1 of the present embodiment, the third external electrodes 7A and 7B are electrically connected to the surge leak circuit 14, so that, for example, the first external electrode 5 is connected to the second external electrode 6 side. When the surge current is about to flow, the surge current is discharged between the first external electrode 5 and the third external electrodes 7A and 7B, and the surge current is transferred from the third external electrodes 7A and 7B to the third The surge leakage circuit 14 escapes through the electrode land 13. Generally, it is known that creeping discharge is more likely to occur as the distance between the electrodes is shorter. It is known that the spatial discharge electric field intensity measured under an equal electric field is represented by the following empirical formula (1).

Ｅｓ＝２４．０５×δ×｛１＋０．３２８／√（δ×ｄ）｝…式（１）
実験式（１）において、Ｅｓは、空間放電電界強度（ｋＶ／ｃｍ）を示し、δは相対空気密度であり、通常は１であり、ｄは放電距離（ｃｍ）を示す。 Es = 24.05 × δ × {1 + 0.328 / √ (δ × d)} (1)
In the empirical formula (1), Es represents the space discharge electric field strength (kV / cm), δ represents the relative air density, usually 1, and d represents the discharge distance (cm).

この場合、放電電圧Ｖａは、以下の式で表わされる。   In this case, the discharge voltage Va is expressed by the following equation.

Ｖａ＝Ｅｓ・ｄ
なお、放電電圧Ｖａの単位はｋＶとなる。 Va = Es · d
The unit of the discharge voltage Va is kV.

他方、従来より、サージ電流が放電する際の電極間の距離、すなわち放電距離と、放電電圧とには、図４に示す関係のあることが知られている。この図４に示す結果は、例えば、高電圧工学（電気学会編）などに記載されている。   On the other hand, conventionally, it is known that the distance between electrodes when a surge current is discharged, that is, the discharge distance and the discharge voltage have the relationship shown in FIG. The results shown in FIG. 4 are described in, for example, high voltage engineering (edited by the Institute of Electrical Engineers).

一般に、沿面放電は空間放電よりも低い電圧で生じる。また、比誘電率に差がある材料同士が接している場合には、その界面で沿面放電が生じ、比誘電率が大きいほど沿面放電が生じ易いことが知られている。積層コンデンサ１では、第３の外部電極７Ａ，７Ｂの少なくとも一部が、第１の外部電極５と、第２の外部電極６との間に設けられているため、言い換えれば、第１の外部電極５と第３の外部電極７Ａ，７Ｂとの距離は、第１，第２の外部電極５，６間の距離よりも小さい。また、セラミック積層体２は、誘電体セラミックスを用いて構成されているので、セラミック積層体２とその周囲の空気との間に大きな比誘電率差が生じ、かつセラミック積層体の比誘電率が比較的高いため、第１の外部電極５から第３の外部電極７Ａ，７Ｂにサージ電流が放電しやすくなっている。そのため、サージ電流を第３の外部電極７Ａ，７Ｂからサージリーク回路１４に速やかにかつ確実に逃がすことが可能とされている。   Generally, creeping discharge occurs at a lower voltage than space discharge. Further, it is known that when materials having different relative dielectric constants are in contact with each other, creeping discharge occurs at the interface, and creeping discharge is more likely to occur as the relative dielectric constant increases. In the multilayer capacitor 1, at least a part of the third external electrodes 7A and 7B is provided between the first external electrode 5 and the second external electrode 6, in other words, the first external electrode The distance between the electrode 5 and the third external electrodes 7A and 7B is smaller than the distance between the first and second external electrodes 5 and 6. In addition, since the ceramic laminate 2 is configured using dielectric ceramics, a large relative dielectric constant difference is generated between the ceramic laminate 2 and the surrounding air, and the relative dielectric constant of the ceramic laminate is high. Since it is relatively high, surge current is easily discharged from the first external electrode 5 to the third external electrodes 7A and 7B. Therefore, the surge current can be quickly and reliably released from the third external electrodes 7A and 7B to the surge leak circuit 14.

第３の外部電極７Ａ，７Ｂは、上記のように、サージ電流を逃がすための電極すなわちサージリーク電極として機能するものである。この場合、第３の外部電極の電気抵抗は小さいほど望ましい。従って、上記のように、第３の外部電極７Ａ，７Ｂは、第１，第２の外部電極５，６と同様に、金属材料を用いて形成されていることが望ましい。もっとも、第３の外部電極７Ａ，７Ｂは、サージ電流をにがすことができる限り、金属以外の材料、例えば導電性樹脂などの適宜の導電性材料により形成されていてもよい。   As described above, the third external electrodes 7A and 7B function as an electrode for releasing a surge current, that is, a surge leak electrode. In this case, the electric resistance of the third external electrode is preferably as small as possible. Therefore, as described above, the third external electrodes 7A and 7B are desirably formed using a metal material, similarly to the first and second external electrodes 5 and 6. However, the third external electrodes 7A and 7B may be formed of a material other than metal, for example, an appropriate conductive material such as a conductive resin, as long as the surge current can be removed.

次に、第１の実施形態の積層コンデンサ１において、第１，第３の外部電極５，７Ａ、７Ｂ間の距離と、放電電圧との関係をより具体的な実験結果に基づき説明する。   Next, in the multilayer capacitor 1 of the first embodiment, the relationship between the distance between the first and third external electrodes 5, 7A, 7B and the discharge voltage will be described based on more specific experimental results.

図２（ｃ）に各寸法を示すように、いま、積層コンデンサ１の第１，第２の側面２ｃ，２ｄを結ぶ方向を長手方向とし、第３，第４の側面２ｅ，２ｆを結ぶ方向を幅方向とする積層コンデンサ１の長手方向寸法をＬ、幅方向寸法をＷ、セラミック積層体２の幅方向寸法をＷａ、第１，第２の外部電極５，６の上記積層コンデンサ長手方向寸法をｅ、外部電極５と外部電極６との間の距離をｇとする。この場合、積層コンデンサ長手方向においては、Ｌ＝２ｅ＋ｇの関係がある。   As shown in FIG. 2C, the direction connecting the first and second side surfaces 2c and 2d of the multilayer capacitor 1 is the longitudinal direction, and the direction connecting the third and fourth side surfaces 2e and 2f. The longitudinal dimension of the multilayer capacitor 1 is L, the width dimension is W, the width dimension of the ceramic laminate 2 is Wa, and the multilayer capacitor longitudinal dimension of the first and second external electrodes 5 and 6 is E, and the distance between the external electrode 5 and the external electrode 6 as g. In this case, there is a relationship of L = 2e + g in the longitudinal direction of the multilayer capacitor.

いま、Ｌを約１．０〜３．２ｍｍ、Ｗを約０．５〜２．５ｍｍの範囲とした積層コンデンサを想定する。   Now, a multilayer capacitor in which L is in the range of about 1.0 to 3.2 mm and W is in the range of about 0.5 to 2.5 mm is assumed.

第３の外部電極７Ａ，７Ｂの上記積層コンデンサ長手方向寸法をａ、幅方向寸法をｂとし、第１の外部電極５と第３の外部電極７Ａ，７Ｂとの間の距離をｃ１、第３の外部電極７Ａ，７Ｂと、第２の外部電極６との間の距離をｃ２と表わすこととする。この場合、第３の外部電極７Ａ，７Ｂの寸法は、以下の式で示される。   The longitudinal dimension of the third external electrodes 7A and 7B in the multilayer capacitor is a, the width dimension is b, and the distance between the first external electrode 5 and the third external electrodes 7A and 7B is c1 and the third external electrode 7A and 7B. The distance between the external electrodes 7A and 7B and the second external electrode 6 is represented as c2. In this case, the dimensions of the third external electrodes 7A and 7B are expressed by the following equations.

ａ＝ｇ−（ｃ１＋ｃ２）
従って、前述した図３から明らかなように、放電距離が短いほど、言い換えれば第３の外部電極７Ａ，７Ｂが、第１の外部電極５に近いほど、すなわち距離ｃ１が小さいほど、沿面放電開始電圧を低下させることができる。 a = g- (c1 + c2)
Therefore, as apparent from FIG. 3 described above, creeping discharge starts as the discharge distance is shorter, in other words, as the third outer electrodes 7A and 7B are closer to the first outer electrode 5, that is, as the distance c1 is smaller. The voltage can be reduced.

よって、距離ｃ１が約０．１〜３．０ｍｍの範囲で、距離ｃ１を選択することにより、所望の耐電圧特性を得ることができることがわかる。   Therefore, it can be seen that a desired withstand voltage characteristic can be obtained by selecting the distance c1 within the range of the distance c1 of about 0.1 to 3.0 mm.

なお、距離ｃ１＝ｃ２である必要は必ずしもない。もっとも、ｃ１＜ｃ２である場合には、第３の外部電極７Ａ，７Ｂ側を入力側に用いることが望ましい。すなわち、第３の外部電極７Ａ，７Ｂとの間の距離が短い側の第１または第２の外部電極５，６を入力側とする必要があるため、第１，第２の外部電極５，６の方向性が規定されるおそれがある。これに対して、ｃ１＝ｃ２の場合には、第１，第２の外部電極５，６のいずれを入力側に用いたとしても、サージ耐電圧性は変わらないため、方向性をなくすことができる。   Note that the distance c1 is not necessarily c2. However, when c1 <c2, it is desirable to use the third external electrodes 7A and 7B as the input side. That is, since the first or second external electrode 5 or 6 on the side where the distance between the third external electrodes 7A and 7B is short must be set as the input side, the first and second external electrodes 5 and 5 are required. There is a possibility that the directionality of 6 is defined. On the other hand, when c1 = c2, the surge withstand voltage does not change regardless of which of the first and second external electrodes 5 and 6 is used on the input side. it can.

従って、好ましくは、距離ｃ１＝ｃ２である。なお、この場合、外部電極７の上記積層コンデンサ長手方向寸法ａは、約０．１〜２．８ｍｍとなる。   Therefore, the distance c1 = c2 is preferable. In this case, the multilayer capacitor longitudinal dimension a of the external electrode 7 is about 0.1 to 2.8 mm.

本実施形態では、第３の外部電極７Ａ，７Ｂの外表面間の距離ｂは、図２（ｃ）に示されているようにｂ＝Ｗとされているが、ｂはＷと等しい必要は必ずしもない。   In this embodiment, the distance b between the outer surfaces of the third external electrodes 7A and 7B is b = W as shown in FIG. 2C, but b needs to be equal to W. Not necessarily.

また、第３の外部電極７Ａ，７Ｂの厚みをｈとしたとき、ｈは、（Ｗ−Ｗａ）／２とほぼ等しくされることになり、ｈは１０〜８０μｍの範囲で設定すればよい。   In addition, when the thickness of the third external electrodes 7A and 7B is h, h is approximately equal to (W−Wa) / 2, and h may be set in the range of 10 to 80 μm.

上述した通り、本実施形態の積層コンデンサ１では、実使用時に際し、入力側から流入してきたサージ電流を、第１の外部電極５または第２の外部電極６と第３の外部電極７Ａ，７Ｂとの間で放電させ、サージ回路へ逃がすことができる。従って、サージ耐電圧性を高め、積層コンデンサ１の破壊を確実に防止することが可能となる。   As described above, in the multilayer capacitor 1 of the present embodiment, the surge current flowing in from the input side during the actual use is applied to the first external electrode 5 or the second external electrode 6 and the third external electrodes 7A and 7B. Can be discharged between and discharged to the surge circuit. Therefore, it is possible to increase surge voltage resistance and reliably prevent the multilayer capacitor 1 from being broken.

特に、本実施形態では、第３の外部電極７Ａ，７Ｂは、上述したように、セラミック積層体２の第３，第４の側面２ｅ，２ｆ上に位置している第３の外部電極本体部と、第３の外部電極本体部に連ねられており、上面２ａ及び下面２ｂ上に至っている回り込み部７ａ，７ｂをそれぞれ有している。しかも、回り込み部７ａ，７ｂは、半円状の形状を有し、第３の外部電極本体部から遠ざかるにつれて面積が小さくされているため、上面２ａ及び下面２ｂ上において、大きな面積を占めておらず、下面２ｂの中央に至っていない。図１９に示した従来の実装構造では、セラミック素子の下面中央にダミー電極６１１が形成されており、該ダミー電極６１１を、電極ランド６０５に接続するための電気的接続剤が押し拡げられて、短絡するおそれがあった。   In particular, in the present embodiment, the third external electrodes 7A and 7B are the third external electrode main body portions located on the third and fourth side surfaces 2e and 2f of the ceramic laminate 2, as described above. Are connected to the third external electrode main body and have wraparound portions 7a and 7b reaching the upper surface 2a and the lower surface 2b, respectively. In addition, the wraparound portions 7a and 7b have a semicircular shape, and the area decreases as the distance from the third external electrode main body portion increases. Therefore, the wraparound portions 7a and 7b do not occupy a large area on the upper surface 2a and the lower surface 2b. It does not reach the center of the lower surface 2b. In the conventional mounting structure shown in FIG. 19, a dummy electrode 611 is formed at the center of the lower surface of the ceramic element, and an electrical connecting agent for connecting the dummy electrode 611 to the electrode land 605 is expanded. There was a risk of short circuit.

これに対して、本実施形態の積層コンデンサ１では、上記のように、第３の外部電極７Ａ，７Ｂの第３の回り込み部７ｂは、セラミック積層体２の下面２ｂの中央に至らないように形成されている。従って、たとえ、回り込み部７ｂ，７ｂや、第３の外部電極本体部をサージ電流をリークするための回路部分または電極に接続するに際し、接続に用いた電気的接合剤が押し拡げられたとしても、短絡を引き起こすおそれが小さい。   In contrast, in the multilayer capacitor 1 of the present embodiment, as described above, the third wraparound portion 7b of the third external electrodes 7A and 7B does not reach the center of the lower surface 2b of the ceramic multilayer body 2. Is formed. Therefore, even if the electrical bonding agent used for connection is expanded when connecting the wraparound portions 7b and 7b or the third external electrode main body portion to the circuit portion or electrode for leaking the surge current. The possibility of causing a short circuit is small.

このような短絡を防止するには、好ましくは、第３の外部電極７Ａ，７Ｂは、実装面である下面２ｂ上に至っていないことが望ましい。もっとも、本実施形態のように、比較的小さな第４の回り込み部７ａ，７ｂが下面２ｂ上に位置していてもよい。その場合には、下面２ｂ上における沿面放電にも容易に対応することができる。加えて、上面２ａ及び下面２ｂ、あるいは第３，第４の側面２ｅ，２ｆのいずれの面側から実装基板に実装してもよいため、実装に際しての設計の自由度も高められる。また、実装後に、サージリーク回路との接続も容易に行うことができる。   In order to prevent such a short circuit, it is preferable that the third external electrodes 7A and 7B do not reach the lower surface 2b which is the mounting surface. But like this embodiment, the comparatively small 4th wraparound part 7a, 7b may be located on the lower surface 2b. In that case, it is possible to easily cope with creeping discharge on the lower surface 2b. In addition, since it may be mounted on the mounting substrate from any one of the upper surface 2a and the lower surface 2b or the third and fourth side surfaces 2e and 2f, the degree of freedom in design at the time of mounting is increased. In addition, connection with a surge leak circuit can be easily performed after mounting.

図５（ａ）及び（ｂ）は、本発明の第２の実施形態に係る積層コンデンサを実装基板に実装してなる積層コンデンサの実装構造を示す正面図及び平面図である。   FIGS. 5A and 5B are a front view and a plan view showing a multilayer capacitor mounting structure in which the multilayer capacitor according to the second embodiment of the present invention is mounted on a mounting substrate.

第２の実施形態の積層コンデンサ２１においては、セラミック積層体２の上面２ａ上に、第３の外部電極２２が形成されている。第３の外部電極２２は、セラミック積層体２の上面において、略中央に部分的に形成されている。第３の外部電極２２が、上記のように形成されている点を除いては、積層コンデンサ２１は、第１の実施形態積層コンデンサ１と同様に形成されている。   In the multilayer capacitor 21 of the second embodiment, a third external electrode 22 is formed on the upper surface 2 a of the ceramic multilayer body 2. The third external electrode 22 is partially formed substantially at the center on the upper surface of the ceramic laminate 2. The multilayer capacitor 21 is formed in the same manner as the multilayer capacitor 1 of the first embodiment except that the third external electrode 22 is formed as described above.

本実施形態では、第３の外部電極２２の積層コンデンサの幅方向に沿う寸法ｂは約０．１〜２．５ｍｍの範囲で任意に設定することができる。   In the present embodiment, the dimension b along the width direction of the multilayer capacitor of the third external electrode 22 can be arbitrarily set within a range of about 0.1 to 2.5 mm.

また、実装基板２３上には、第１の電極ランド２４と、第２の電極ランド２５とが設けられており、第１，第２の電極ランド２４，２５に、第１，第２の外部電極５，６が電気的に接続されるようにして、積層コンデンサ２１が実装基板２３上に実装されている。   A first electrode land 24 and a second electrode land 25 are provided on the mounting substrate 23, and the first and second electrode lands 24 and 25 are connected to the first and second external lands. The multilayer capacitor 21 is mounted on the mounting substrate 23 so that the electrodes 5 and 6 are electrically connected.

第３の外部電極２２は、リード線２７により、サージリーク回路２８に電気的に接続されている。このように、第３の外部電極２２は、リード線２７などのボンディングワイヤにより、サージリーク回路に電気的に接続されていてもよい。   The third external electrode 22 is electrically connected to the surge leak circuit 28 by a lead wire 27. As described above, the third external electrode 22 may be electrically connected to the surge leak circuit by the bonding wire such as the lead wire 27.

また、リード線２７により、サージリーク回路２８に接続すればよいため、サージリーク回路を積層基板２４上において、適宜の位置に配置することができ、それによって設計の自由度を高めることができる。すなわち、積層コンデンサ２１の近傍にサージリーク回路を配置することができない場合であっても、サージリーク回路に積層コンデンサ２１の第３の外部電極２２を容易にかつ確実に接続することができる。   Further, since the lead leak 27 may be connected to the surge leak circuit 28, the surge leak circuit can be disposed at an appropriate position on the multilayer substrate 24, thereby increasing the degree of freedom in design. That is, even when the surge leak circuit cannot be disposed in the vicinity of the multilayer capacitor 21, the third external electrode 22 of the multilayer capacitor 21 can be easily and reliably connected to the surge leak circuit.

また、第３の外部電極２２のように、サージ電流をリークさせる機能を有する第３の外部電極は、セラミック積層体２の上面２ａの一部にのみ限定されて設けられていてもよい。   In addition, like the third external electrode 22, the third external electrode having a function of leaking a surge current may be provided limited to only a part of the upper surface 2 a of the ceramic laminate 2.

図５（ｂ）では、第３の外部電極２２は、上面２ａに設けられていたが、側面２ｅまたは側面２ｆに設けられていてもよい。すなわち、第１の実施形態のように、セラミック積層体２の側面から上面及び下面に至るように形成されていてもよく、いずれにしても、セラミック積層体２の少なくとも第１の主面としての上面２ａまたは側面２ｅ，２ｆに形成されておればよい。   In FIG. 5B, the third external electrode 22 is provided on the upper surface 2a, but may be provided on the side surface 2e or the side surface 2f. That is, as in the first embodiment, the ceramic laminate 2 may be formed so as to extend from the side surface to the upper surface and the lower surface, and in any case, at least as the first main surface of the ceramic laminate 2 What is necessary is just to form in the upper surface 2a or the side surfaces 2e and 2f.

なお、第３の外部電極２２は、セラミック積層体２の１つの面だけでなく、複数の面にそれぞれ形成されていてもよい。   Note that the third external electrode 22 may be formed not only on one surface of the ceramic laminate 2 but also on a plurality of surfaces.

図６（ａ）は本発明の第３の実施形態に係る積層コンデンサの正面断面図であり、（ｂ）は該積層コンデンサを基板上に実装した実装構造の模式的平面図であり、（ｃ）は実装構造における積層コンデンサの横断面方向を示す断面図である。   FIG. 6A is a front sectional view of a multilayer capacitor according to a third embodiment of the present invention, and FIG. 6B is a schematic plan view of a mounting structure in which the multilayer capacitor is mounted on a substrate. ) Is a cross-sectional view showing the cross-sectional direction of the multilayer capacitor in the mounting structure.

第３の実施形態の積層コンデンサ１１１では、直方体状のセラミック積層体１１２が用いられている。セラミック積層体１１２は、前述したセラミック積層体２と同様の誘電体セラミックスにより構成されている。セラミック積層体１１２は、第１の主面としての上面１１２ａと、第２の主面としての下面１１２ｂと、対向し合う第１，第２の側面１１２ｃ，１１２ｄと、対向し合う第３，第４の側面１１２ｅ，１１２ｆとを有する。   In the multilayer capacitor 111 of the third embodiment, a rectangular parallelepiped ceramic multilayer body 112 is used. The ceramic laminate 112 is made of the same dielectric ceramic as the ceramic laminate 2 described above. The ceramic laminate 112 includes an upper surface 112a as a first main surface, a lower surface 112b as a second main surface, and first and second side surfaces 112c and 112d facing each other, and third and third surfaces facing each other. 4 side surfaces 112e and 112f.

上面１１２ａ，及び下面１１２ｂと平行に延びるように、セラミック積層体１１２内には、複数の第１の内部電極１１３と、複数の非接続型内部電極１１４と、複数の第２の内部電極１１５とが形成されている。複数の第１の内部電極１１３は、第１の側面１１２ｃに引き出されており、かつセラミック層を介して、非接続型内部電極１１４と重なり合っている。複数の第１の内部電極１１３と、複数の非接続型内部電極１１４とが重なり合っている部分において、第１の容量取り出しユニットが構成されている。   A plurality of first internal electrodes 113, a plurality of unconnected internal electrodes 114, and a plurality of second internal electrodes 115 are provided in the ceramic laminate 112 so as to extend in parallel with the upper surface 112a and the lower surface 112b. Is formed. The plurality of first internal electrodes 113 are drawn out to the first side surface 112c and overlap the non-connection-type internal electrode 114 through a ceramic layer. In a portion where the plurality of first internal electrodes 113 and the plurality of non-connection-type internal electrodes 114 overlap, a first capacitance extraction unit is configured.

他方、非接続型内部電極１１４は、第１の側面１１２ｃ及び第２の側面１１２ｄに露出していないが、第１の側面１１２ｃと第２の側面１１２ｄとを結ぶ方向に延ばされている。   On the other hand, the unconnected internal electrode 114 is not exposed on the first side surface 112c and the second side surface 112d, but extends in a direction connecting the first side surface 112c and the second side surface 112d.

そして、第２の内部電極１１５が、セラミック積層体１１２の第２の側面１１２ｄに引き出されている。非接続型内部電極１１４と、複数の第２の内部電極１１５がセラミック層を介して重なり合っている部分において、第２の容量取り出しユニットが構成されている。   Then, the second internal electrode 115 is drawn out to the second side surface 112 d of the ceramic laminate 112. A second capacitance extraction unit is configured in a portion where the non-connection type internal electrode 114 and the plurality of second internal electrodes 115 overlap with each other via the ceramic layer.

他方、第１の実施形態の積層コンデンサ１と同様に、第１，第２の外部電極１１６，１１７が、第１，第２の側面１１２ｃ，１１２ｄを覆うように形成されている。   On the other hand, similarly to the multilayer capacitor 1 of the first embodiment, the first and second external electrodes 116 and 117 are formed so as to cover the first and second side surfaces 112c and 112d.

第１の外部電極１１６は、複数の第１の内部電極１１３に電気的に接続されており、第２の外部電極１１７は、複数の第２の内部電極１１５に電気的に接続されている。従って、第１，第２の外部電極１１６，１１７間には、２つの容量取り出しユニットが直列に接続されていることになる。   The first external electrode 116 is electrically connected to the plurality of first internal electrodes 113, and the second external electrode 117 is electrically connected to the plurality of second internal electrodes 115. Therefore, two capacitance extraction units are connected in series between the first and second external electrodes 116 and 117.

本実施形態においても、外部電極１１６，１１７は、それぞれ、セラミック積層体１１２の上面１１２ａ，１１２ｂ及び側面１１２ｅ，１１２ｆの一部に至る図１の回り込み部１１６ａ及び第２の回り込み部１１７ａをそれぞれ有する。また、第１，第２の外部電極１１６，１１７間に、第３の外部電極１１８Ａ，１１８Ｂが形成されている。ここでは、第１の内部電極１１３と、非接続型内部電極１１４とが重なり合って構成されている第１の容量取り出しユニットの一方の端部は、一点鎖線Ｚ１で示す位置にあり、この位置は、第１の外部電極１１６の第１の回り込み部１１６ａで囲まれた領域に位置している。同様に、第２の取り出しユニットの側面１１２ｄ側の端部は、第２の外部電極１１７で囲まれている領域に位置している。   Also in this embodiment, the external electrodes 116 and 117 respectively have the wraparound portion 116a and the second wraparound portion 117a in FIG. 1 reaching the upper surfaces 112a and 112b and the side surfaces 112e and 112f of the ceramic laminate 112, respectively. . In addition, third external electrodes 118A and 118B are formed between the first and second external electrodes 116 and 117, respectively. Here, one end of the first capacitance extraction unit configured by overlapping the first internal electrode 113 and the non-connection-type internal electrode 114 is at a position indicated by a one-dot chain line Z1, and this position is The first external electrode 116 is located in a region surrounded by the first wraparound portion 116a. Similarly, the end portion on the side surface 112d side of the second extraction unit is located in a region surrounded by the second external electrode 117.

他方、第１の容量取り出しユニットのセラミック積層体１１２の内側の端部は、一点鎖線Ｚ４の位置にある。同様に、第２の容量取り出しユニットのセラミック積層体１１２の内側の端部は、一点鎖線Ｚ５で示す位置にある。   On the other hand, the inner end portion of the ceramic laminated body 112 of the first capacity extraction unit is located at a position indicated by a dashed line Z4. Similarly, the inner end portion of the ceramic laminated body 112 of the second capacity extraction unit is located at a position indicated by an alternate long and short dash line Z5.

なお、一点鎖線Ｚ２は、第１の外部電極１１６の第１の回り込み部１０６ａの内側端部が位置している部分を示し、一点鎖線Ｚ３，Ｚ６は、それぞれ、第３の外部電極１１８Ａの端部が位置している部分を示し、一点鎖線Ｚ３と一点鎖線Ｚ６との間の寸法が外部電極１１８Ａの幅方向寸法に相当する。また、一点鎖線Ｚ６は、第２の外部電極１１７の第２の回り込み部１１７ａの先端が位置する部分を示す。一点鎖線Ｚ６と、一点鎖線Ｚ７との間が、第３の外部電極１１８Ａと、回り込み部１１２ｂとの間の距離を示し、一点鎖線Ｚ２と一点鎖線Ｚ３との間の距離が、第３の外部電極１１８Ａと第１の回り込み部１１６ａとの間の距離を示す。また、第１の外部電極１１６の外側表面と、一点鎖線Ｚ２との間の距離が、外部電極１１６の外側表面から回り込み部１１６ａの先端までの距離を示す。   The alternate long and short dash line Z2 indicates a portion where the inner end of the first wraparound portion 106a of the first external electrode 116 is located, and alternate long and short dash lines Z3 and Z6 indicate the end of the third external electrode 118A. The portion between the two-dot chain line Z3 and the one-dot chain line Z6 corresponds to the width direction dimension of the external electrode 118A. The alternate long and short dash line Z6 indicates a portion where the tip of the second wraparound portion 117a of the second external electrode 117 is located. The distance between the alternate long and short dash line Z6 and the alternate long and short dash line Z7 indicates the distance between the third external electrode 118A and the wraparound portion 112b, and the distance between the alternate long and short dash line Z2 and the alternate long and short dash line Z3 The distance between the electrode 118A and the first wraparound portion 116a is shown. Further, the distance between the outer surface of the first external electrode 116 and the alternate long and short dash line Z2 indicates the distance from the outer surface of the outer electrode 116 to the tip of the wraparound portion 116a.

上記のように、第３の外部電極１１８Ａ，１１８Ｂは、第１，第２の容量取り出しユニットの上記内側端部を囲むように形成されている。言い換えれば、第１，第２の容量取り出しユニットの内側端部が位置している部分のセラミック積層体１１２の外表面部分を覆うように、第３の外部電極１１８Ａ，１１８Ｂが形成されている。   As described above, the third external electrodes 118A and 118B are formed so as to surround the inner end portions of the first and second capacitance extraction units. In other words, the third external electrodes 118A and 118B are formed so as to cover the outer surface portion of the ceramic laminate 112 where the inner end portions of the first and second capacitance extraction units are located.

第３の外部電極１１８Ａ，１１８Ｂは、前述した第１の実施形態の第３の外部電極７Ａ，７Ｂと同様に、第１，第２の外部電極１１６，１１７間に位置しており、それぞれ、第３、第４の側面１１２ｅ，１１２ｆ間から上面１１２ａ，下面１１２ｂに至るように形成されている。従って、第３の外部電極１１８Ａ，１１８Ｂは、サージ電流をリークするための回路や電極部分に電気的に接続された場合、第１の外部電極１１６または第２の外部電極１１７から沿面放電により流れてきたサージ電流を効果的に逃がすことができる。   The third external electrodes 118A and 118B are located between the first and second external electrodes 116 and 117 in the same manner as the third external electrodes 7A and 7B of the first embodiment described above. It is formed so as to reach between the upper surface 112a and the lower surface 112b from between the third and fourth side surfaces 112e and 112f. Therefore, the third external electrodes 118A and 118B flow from the first external electrode 116 or the second external electrode 117 by creeping discharge when electrically connected to a circuit or electrode portion for leaking a surge current. Can effectively escape the surge current.

従って、好ましくは、第１の実施形態の場合と同様に、図２（ｃ）を参照して説明した寸法関係となるように第１，第２の外部電極１１６，１１７、セラミック積層体１１２、第３の外部電極１１８Ａ，１１８Ｂ及び積層コンデンサ１１１の外寸を設定することが望ましい。   Therefore, preferably, as in the case of the first embodiment, the first and second external electrodes 116 and 117, the ceramic laminate 112, and the dimensional relationship described with reference to FIG. It is desirable to set the outer dimensions of the third external electrodes 118A and 118B and the multilayer capacitor 111.

ところで、積層コンデンサ１１１に電圧が印加された場合、異なる電位に接続される電極間では、電歪効果により、セラミック積層体１１２の一部が伸縮する。例えば、第１の内部電極１１３と、非接続型内部電極１１４とが積層されている部分、すなわち第１の容量取り出しユニットでは、セラミック層が厚み方向に伸び、セラミック積層体１１２の長さ方向及び幅方向には縮むような変位が生じる。この場合、容量取り出しユニットと、容量取り出しユニット以外の部分との界面において応力が生じる。従って、容量取り出しユニットの端部においてクラックが発生する可能性がある。   By the way, when a voltage is applied to the multilayer capacitor 111, a part of the ceramic multilayer body 112 expands and contracts due to the electrostrictive effect between electrodes connected to different potentials. For example, in the portion where the first internal electrode 113 and the unconnected internal electrode 114 are laminated, that is, in the first capacitance extraction unit, the ceramic layer extends in the thickness direction, and the length direction of the ceramic laminate 112 and A displacement that shrinks in the width direction occurs. In this case, stress is generated at the interface between the capacity extraction unit and a portion other than the capacity extraction unit. Therefore, cracks may occur at the end of the capacity extraction unit.

しかしながら、本実施形態では、第１の容量取り出しユニットの外側端部は、第１の外部電極１１６で囲まれている領域に設けられており、内側端部は、一点鎖線Ｚ４で示す位置にあり、第３の外部電極１１８Ａ，１１８Ｂで囲まれている領域に存在する。従って、第１の外部電極１１６及び第３の外部電極１１８Ａ，１１８Ｂの存在により、上記電歪効果による歪みを抑制でき、セラミック積層体１１２の破壊等が生じ難い。   However, in the present embodiment, the outer end portion of the first capacitance extraction unit is provided in a region surrounded by the first external electrode 116, and the inner end portion is at the position indicated by the alternate long and short dash line Z4. In the region surrounded by the third external electrodes 118A and 118B. Therefore, the presence of the first external electrode 116 and the third external electrodes 118A and 118B can suppress distortion due to the electrostrictive effect, and the ceramic laminated body 112 is hardly damaged.

第２の容量取り出しユニットにおいても同様であり、容量取り出しユニットの外側端部が第２の外部電極１１７で囲まれた領域に位置しており、内側端部が、一点鎖線Ｚ５の位置にあり、第３の外部電極１１８Ａ，１１８Ｂで囲まれ領域に存在する。従って、第２の容量取り出しユニットが設けられている部分においても、電歪効果によるセラミック積層体１１２の破壊が生じ難い。   The same applies to the second capacity extraction unit, where the outer end of the capacity extraction unit is located in a region surrounded by the second external electrode 117, and the inner end is at the position of the alternate long and short dash line Z5, The region is surrounded by the third external electrodes 118A and 118B. Therefore, even in the portion where the second capacity extraction unit is provided, the ceramic laminate 112 is not easily broken due to the electrostrictive effect.

本実施形態においても、図６（ａ）に示すように、第３の外部電極１１８Ａ，１１８Ｂは、第２の主面としての下面に至る第３の回り込み部１１８ａ，１１８ｂを有する。回り込み部１１８ａ，１１８ｂの平面形状は図６（ｂ）に示されている正面側の回り込み部と同様に、半円形状とされている。すなわち、側面１１２ｅ，１１２ｆ上に位置している第３の外部電極本体部から遠ざかるにつれて、回り込み部１１８ａ，１１８ｂは面積が小さくなる形状とされている。従って、導電性接着剤等により、回り込み部１１８ａ，１１８ｂが電極ランド１３に押し付けられた場合に、導電性接着剤が押し拡げられたとしても、他の部分との短絡が生じ難い。   Also in this embodiment, as shown in FIG. 6A, the third external electrodes 118A and 118B have third wraparound portions 118a and 118b that reach the lower surface as the second main surface. The planar shape of the wraparound portions 118a and 118b is a semicircular shape, similar to the wraparound portion on the front side shown in FIG. That is, as the distance from the third external electrode main body located on the side surfaces 112e and 112f increases, the wraparound portions 118a and 118b have a shape that decreases in area. Accordingly, when the wraparound portions 118a and 118b are pressed against the electrode land 13 by a conductive adhesive or the like, even if the conductive adhesive is expanded, it is difficult for a short circuit to occur with other portions.

図７及び図８は、上記第３の実施形態の積層コンデンサ１１１の変形例を説明するための各正面断面図である。図７に示す積層コンデンサ１２１では、セラミック積層体１１２内において、３個の容量取り出しユニットが構成されている。すなわち、複数の第１の内部電極１２３が第１の外部電極１１６と電気的に接続されるように、セラミック積層体１１２の第１の側面１１２ｃに引き出されている。そして、第１の内部電極１２３とセラミック層を介して重なり合うように、複数の第１の非接続型内部電極１２４が形成されている。また、第１の非接続型内部電極１２４と部分的にセラミックスを介して重なり合うように第２の非接続型内部電極１２５が形成されている。   7 and 8 are front sectional views for explaining modifications of the multilayer capacitor 111 of the third embodiment. In the multilayer capacitor 121 shown in FIG. 7, three capacitance extraction units are configured in the ceramic multilayer body 112. That is, the plurality of first internal electrodes 123 are drawn out to the first side surface 112 c of the ceramic laminate 112 so as to be electrically connected to the first external electrode 116. A plurality of first unconnected internal electrodes 124 are formed so as to overlap with the first internal electrode 123 via the ceramic layer. In addition, a second non-connection type internal electrode 125 is formed so as to partially overlap the first non-connection type internal electrode 124 via ceramics.

複数の第２の非接続型内部電極１２５とセラミックスを介して重なり合うように、かつセラミック積層体１１２の第２の側面１１２ｄに引き出されるように、第２の内部電極１２６が形成されている。   A second internal electrode 126 is formed so as to overlap with the plurality of second non-connected internal electrodes 125 via ceramics and to be drawn to the second side surface 112d of the ceramic laminate 112.

従って、第１の内部電極１２３と第１の非接続型内部電極１２４とが重なり合っている部分において、第１の容量取り出しユニットが形成されており、第１，第２の非接続型内部電極１２４，１２５がセラミック層を介して重なり合う部分により第２の容量取り出しユニットが構成されており、第２の非接続型内部電極１２５と第２の内部電極１２６とがセラミック層を介して重なり合う部分により第３の容量取り出しユニットが構成されている。そして、複数の第３の外部電極１２７Ａ、１２８Ａがセラミック積層体１１２の長さ方向において隔てられて形成されている。本実施形態においても、第３の外部電極１２７Ａ，１２８Ａと対向するように、図示されていない側の側面部分に、それぞれ、第３の外部電極が対向配置されている。そして、第３の外部電極１２７Ａ，１２８Ａにより、サージ電流に対する保護を図ることができる。   Therefore, the first capacitance extraction unit is formed in the portion where the first internal electrode 123 and the first non-connection type internal electrode 124 overlap, and the first and second non-connection type internal electrodes 124 are formed. , 125 constitute a second capacitance extraction unit by the portion where the ceramic layers overlap with each other, and the second non-connecting type internal electrode 125 and the second internal electrode 126 overlap with each other via the ceramic layer. 3 capacity extraction units are configured. A plurality of third external electrodes 127 </ b> A and 128 </ b> A are formed to be separated in the length direction of the ceramic laminate 112. Also in the present embodiment, the third external electrodes are arranged to face the side portions on the side not shown so as to face the third external electrodes 127A and 128A, respectively. The third external electrodes 127A and 128A can protect against surge current.

また、本変形例においては、第１の容量取り出しユニットの外側端部が、一点鎖線Ｖ１で示す位置にあり、この部分では、第１の外部電極１１６により取り込まれている。第１の容量取り出しユニットの内側端部は、一点鎖線Ｖ２で示す位置にあり、第３の外部電極１２７Ｂともう一方の第３の外部電極により取り囲まれている。また、第２の容量取り出しユニットの一方端部は一点鎖線Ｖ３の位置にあり、第３の外部電極１２７Ｂと、外部電極１２７Ｂと対をなす第３の外部電極に囲まれている。第２の容量取り出しユニットの他方端部は一点鎖線Ｖ４で示す位置にあり、第３の外部電極１２８Ｂと、第３の外部電極１２８Ｂと対向配置された第３の外部電極に囲まれた位置にある。また、第３の容量取り出しユニットの内側端部は一点鎖線Ｖ５で示す位置にあり、第３の外部電極１２８Ｂと、外部電極１２８Ｂと対をなす第３の外部電極に囲まれている。第３の容量取り出しユニットの外側端部は、第２の外部電極１２７に囲まれた位置にある。従って、本変形例においても、電歪効果によるチップの変形を確実に防止することができる。   In the present modification, the outer end portion of the first capacitance extraction unit is located at the position indicated by the alternate long and short dash line V1, and is taken in by the first external electrode 116 at this portion. The inner end portion of the first capacitance extraction unit is located at a position indicated by a one-dot chain line V2, and is surrounded by the third external electrode 127B and the other third external electrode. One end of the second capacitance extraction unit is at the position of the alternate long and short dash line V3, and is surrounded by the third external electrode 127B and the third external electrode paired with the external electrode 127B. The other end of the second capacitance extraction unit is located at a position indicated by a one-dot chain line V4, and is located at a position surrounded by the third external electrode 128B and the third external electrode arranged to face the third external electrode 128B. is there. The inner end of the third capacitance extraction unit is located at a position indicated by a one-dot chain line V5, and is surrounded by the third external electrode 128B and the third external electrode paired with the external electrode 128B. The outer end portion of the third capacitance extraction unit is at a position surrounded by the second external electrode 127. Therefore, also in this modified example, the deformation of the chip due to the electrostrictive effect can be reliably prevented.

図８は、第３の実施形態の積層コンデンサ１１１のさらに他の変形例を示す正面断面図である。本変形例の積層コンデンサ１３１では、複数の第１の内部電極１３２と、複数の第２の内部電極１３３とが、セラミック積層体１１２の長さ方向中央においてのみセラミック層を介して重なり合っている。従って、容量取り出しユニットの一方端部は、一点鎖線Ｚ１で示す位置にあり、他方端部は一点鎖線Ｚ２で示す位置にある。第３の外部電極７Ａ及び対をなす第３の外部電極は、上記一点鎖線Ｚ１，Ｚ２で示す位置よりもセラミック積層体１１２の長さ方向外側に至るように形成されている。従って、容量取り出しユニットの両端を取り囲むように、第３の外部電極７Ｂ及び対をなす第３の外部電極が形成されているため、電歪効果によるセラミック積層体１１２の破損を抑制することができる。   FIG. 8 is a front cross-sectional view showing still another modification of the multilayer capacitor 111 of the third embodiment. In the multilayer capacitor 131 of this modification, the plurality of first internal electrodes 132 and the plurality of second internal electrodes 133 overlap with each other only through the ceramic layer at the longitudinal center of the ceramic multilayer body 112. Therefore, one end of the capacity extraction unit is at a position indicated by a one-dot chain line Z1, and the other end is at a position indicated by a one-dot chain line Z2. The third external electrode 7A and the third external electrode forming a pair are formed so as to reach the outside in the length direction of the ceramic laminate 112 from the positions indicated by the alternate long and short dash lines Z1 and Z2. Therefore, since the third external electrode 7B and the third external electrode pairing with the third external electrode 7B are formed so as to surround both ends of the capacity extraction unit, it is possible to suppress damage to the ceramic laminate 112 due to the electrostrictive effect. .

加えて、本実施形態では、第３の外部電極７Ａにより、サージ電流からの保護を図ることができる。   In addition, in the present embodiment, protection from surge current can be achieved by the third external electrode 7A.

なお、本実施形態では、第２の内部電極１３３が形成されている位置に、第１のダミー電極１３４が形成されており、第１の内部電極１３２が形成されている高さ位置に第２のダミー電極１３５がそれぞれ形成されている。ダミー電極１３４，１３５は、特に設けられずともよい。   In the present embodiment, the first dummy electrode 134 is formed at the position where the second internal electrode 133 is formed, and the second position is formed at the height position where the first internal electrode 132 is formed. Each dummy electrode 135 is formed. The dummy electrodes 134 and 135 may not be provided in particular.

前述した第２の実施形態の積層コンデンサ２１からも明らかなように、本発明においてサージリーク電極として機能する第３の外部電極は様々な形態でセラミック積層体２の外表面に形成することができる。このような変形例を、図９〜図１１に示す。   As apparent from the multilayer capacitor 21 of the second embodiment described above, the third external electrode functioning as a surge leak electrode in the present invention can be formed on the outer surface of the ceramic multilayer body 2 in various forms. Such a modification is shown in FIGS.

図９（ａ）及び（ｂ）に示す積層コンデンサ３４では、第３の外部電極３５，３６は、上面２ａには至っていないことを除いては、前述した外部電極７Ａ，７Ｂと同様に形成されている。   In the multilayer capacitor 34 shown in FIGS. 9A and 9B, the third external electrodes 35 and 36 are formed in the same manner as the external electrodes 7A and 7B described above except that they do not reach the upper surface 2a. ing.

また、図１０に示す積層コンデンサ３７では、第３の外部電極３８は、セラミック積層体２の上面２ａを横断し、側面２ｅ，２ｆに至り、かつ下面２ｂ上を横断するように形成されている。すなわち、外部電極３８は、セラミック積層体２を巻回するように形成されている。   In the multilayer capacitor 37 shown in FIG. 10, the third external electrode 38 is formed so as to cross the upper surface 2a of the ceramic multilayer body 2, reach the side surfaces 2e and 2f, and cross the upper surface 2b. . That is, the external electrode 38 is formed to wind the ceramic laminate 2.

図９及び図１０から明らかなように、第１，第２の外部電極５，６間に位置する電極部分を有する、サージリーク電極としての第３の外部電極は、様々な形態で形成され得る。   As is apparent from FIGS. 9 and 10, the third external electrode as a surge leak electrode having an electrode portion located between the first and second external electrodes 5 and 6 can be formed in various forms.

図１１（ａ）は、本発明の第４の実施形態に係る積層コンデンサの横断面図であり、図１１（ｂ）は、第４の実施形態の積層コンデンサの変形例を説明するための積層コンデンサの正面断面図である。   FIG. 11A is a cross-sectional view of the multilayer capacitor in accordance with the fourth embodiment of the present invention, and FIG. 11B is a multilayer diagram for explaining a modification of the multilayer capacitor of the fourth embodiment. It is front sectional drawing of a capacitor | condenser.

図１１（ａ）に示す積層コンデンサ４１では、第３の外部電極７Ａ，７Ｂは、第１の実施形態の第３の外部電極７Ａ，７Ｂと同様に形成されている。本実施形態では、セラミック積層体２において、上面２ａ側、下面２ｂ側及び側面２ｅ，２ｆ側に、それぞれ、内部電極積層部分のセラミック層よりも相対的に比誘電率が高い高誘電率層４２ａ〜４２ｄが設けられている。前述したように、沿面放電は、比誘電率が異なる材料間の界面で生じやすく、かつ比誘電率が高い材料の表面ほど、沿面放電が生じやすい。第４の実施形態では、セラミック積層体２の外表面が、上記高誘電率セラミック層４２ａ〜４２ｄで形成されているため、沿面放電がより一層生じやすくされており、従って、第３の外部電極７Ａ，７Ｂと、例えば入力側外部電極としての第１の外部電極５または第２の外部電極６との間の放電が生じやすくされている。従って、サージ電流をより速やかにサージリーク回路に逃がすことができる。   In the multilayer capacitor 41 shown in FIG. 11A, the third external electrodes 7A and 7B are formed in the same manner as the third external electrodes 7A and 7B of the first embodiment. In the present embodiment, in the ceramic laminate 2, the high dielectric constant layer 42a having a relative dielectric constant relatively higher than that of the ceramic layer of the internal electrode laminate portion on the upper surface 2a side, the lower surface 2b side, and the side surfaces 2e and 2f side. -42d are provided. As described above, creeping discharge is likely to occur at an interface between materials having different relative dielectric constants, and creeping discharge is more likely to occur on the surface of a material having a higher relative dielectric constant. In the fourth embodiment, since the outer surface of the ceramic laminate 2 is formed of the high dielectric constant ceramic layers 42a to 42d, creeping discharge is more easily generated. Therefore, the third external electrode The discharge between 7A, 7B and, for example, the first external electrode 5 or the second external electrode 6 as an input-side external electrode is easily generated. Therefore, the surge current can be released to the surge leak circuit more quickly.

図１１（ｂ）に示す変形例の積層コンデンサ４３では、セラミック積層体２の上面２ａ及び下面２ｂ側にのみ高誘電率セラミック層４４ａ，４４ｂが設けられている。このように、高誘電率セラミック層４４ａ，４４ｂは、側面２ｅ，２ｆ側には設けられずともよい。   In the multilayer capacitor 43 of the modification shown in FIG. 11B, high dielectric constant ceramic layers 44a and 44b are provided only on the upper surface 2a and lower surface 2b side of the ceramic multilayer body 2. As described above, the high dielectric constant ceramic layers 44a and 44b may not be provided on the side surfaces 2e and 2f.

もっとも、好ましくは、図１１（ａ）に示したように、上面２ａ及び下面２ｂ側だけでなく、側面２ｅ，２ｆ側にも高誘電率セラミック層４２ａ〜４２ｄを設けることにより、放電をより容易に起こさせることができ、望ましい。   However, preferably, as shown in FIG. 11A, it is easier to discharge by providing the high dielectric constant ceramic layers 42a to 42d not only on the upper surface 2a and lower surface 2b side but also on the side surfaces 2e and 2f side. Can be awakened and desirable.

上記のような高誘電率セラミック層４２ａ〜４２ｄ及び４４ａ，４４ｂを形成するセラミック材料については特に限定されず、内部電極同士が積層されている内側のセラミック層部分のセラミックスよりも比誘電率が高い適宜のセラミックスを用いることができる。   The ceramic material for forming the high dielectric constant ceramic layers 42a to 42d and 44a, 44b as described above is not particularly limited, and has a relative dielectric constant higher than that of the ceramic in the inner ceramic layer portion where the internal electrodes are laminated. Appropriate ceramics can be used.

前述してきた変形例では、１つの外部電極と１つの第２の外部電極とを有する積層コンデンサにつき説明したが、本発明は、第１，第２の外部電極が複数設けられている積層コンデンサにも適用することができる。このような変形例を図１２（ａ）及び（ｂ）〜図１６を参照して説明する。   In the modification described above, the multilayer capacitor having one external electrode and one second external electrode has been described. However, the present invention provides a multilayer capacitor having a plurality of first and second external electrodes. Can also be applied. Such a modification will be described with reference to FIGS. 12 (a) and 12 (b) to FIG.

図１２（ａ）に示す積層コンデンサ５１では、セラミックスよりなるセラミック積層体５２が用いられている。セラミック積層体５２は、図１３に示す第１のセラミックグリーンシート５３と、第２のセラミックグリーンシート５４を適宜の枚数交互に積層し、上下に無地のセラミックグリーンシートを適宜の枚数積層して得られたセラミック積層体を焼成することにより得られている。第１のセラミックグリーンシート５３においては、第１の内部電極５５が導電ペーストの印刷により形成されており、第２のセラミックグリーンシート５４には、同じく導電性ペーストの印刷により第２の内部電極５６が形成されている。   In the multilayer capacitor 51 shown in FIG. 12A, a ceramic multilayer body 52 made of ceramics is used. The ceramic laminate 52 is obtained by alternately laminating an appropriate number of first ceramic green sheets 53 and second ceramic green sheets 54 shown in FIG. 13 and laminating an appropriate number of plain ceramic green sheets above and below. It is obtained by firing the resulting ceramic laminate. In the first ceramic green sheet 53, the first internal electrode 55 is formed by printing a conductive paste. On the second ceramic green sheet 54, the second internal electrode 56 is also printed by the conductive paste. Is formed.

第１の内部電極５５は、セラミックグリーンシート５３の一方の側縁に引き出されている電極引き出し部５５ａ，５５ｂと、他方の側縁に引き出されている電極引き出し部５５ｃ，５５ｄとを有する。また、内部電極５６も、一方の側縁に引き出されている電極引き出し部５６ａ，５６ｂと、他方の側縁に引き出されている電極引き出し部５６ｃ，５６ｄとを有する。   The first internal electrode 55 has electrode lead portions 55a and 55b drawn to one side edge of the ceramic green sheet 53 and electrode lead portions 55c and 55d drawn to the other side edge. The internal electrode 56 also has electrode lead portions 56a and 56b drawn to one side edge and electrode lead portions 56c and 56d drawn to the other side edge.

図１２（ａ）に示したセラミック積層体５２は、上面５２ａと、下面５２ｂと、第１〜第４の側面５２ｃ，５２ｄ、５２ｅ、５２ｆを有する。上記電極引き出し部５５ａ，５５ｂ，５６ａ，５６ｂは、最終的に、セラミック積層体５２の第３の側面５３ｃに引き出されている。そして、第３の側面５３ｃ上においては、上下方向に延びるように、第１の外部電極５７，５８と、第２の外部電極５９，６０とが形成されている。   The ceramic laminate 52 shown in FIG. 12A has an upper surface 52a, a lower surface 52b, and first to fourth side surfaces 52c, 52d, 52e, and 52f. The electrode lead portions 55a, 55b, 56a, and 56b are finally drawn out to the third side surface 53c of the ceramic laminate 52. On the third side surface 53c, first external electrodes 57 and 58 and second external electrodes 59 and 60 are formed so as to extend in the vertical direction.

同様に、側面５８ｆ側においても、複数の第１の外部電極６１，６２と、複数の第２の外部電極６３，６４が形成されている。上記第１の外部電極５７，５８，６１，６２は、それぞれ、前述した電極引き出し部５５ａ，５５ｂ，５５ｃ，５５ｄに接続されており、第２の外部電極５９，６０，６３，６４は，電極引き出し部５６ａ，５６ｂ，５６ｃ，５６ｄに接続されている。   Similarly, a plurality of first external electrodes 61 and 62 and a plurality of second external electrodes 63 and 64 are also formed on the side surface 58f side. The first external electrodes 57, 58, 61, 62 are connected to the electrode lead portions 55a, 55b, 55c, 55d, respectively, and the second external electrodes 59, 60, 63, 64 are electrodes. It is connected to the lead-out portions 56a, 56b, 56c, 56d.

従って、第１の外部電極５７，５８と、第２の外部電極５９，６０とがセラミック積層体５２の長さ方向において交互に配置されており、同様に、第１の外部電極６１，６２と第２の外部電極６３，６４もまた、セラミック積層体５２の第１，第２の側面５２ｃ，５２ｄを結ぶ方向に長さ方向において交互に配置されている。   Therefore, the first external electrodes 57 and 58 and the second external electrodes 59 and 60 are alternately arranged in the length direction of the ceramic laminate 52. Similarly, the first external electrodes 61 and 62 and The second external electrodes 63 and 64 are also alternately arranged in the length direction in the direction connecting the first and second side surfaces 52 c and 52 d of the ceramic laminate 52.

本実施形態においては、第３の外部電極６５が、隣り合う第１，第２の外部電極間に位置する電極部分を有するように形成されている。すなわち、第３の外部電極６５は、セラミック積層体５２の上面５２ａから、対向し合っている５２ｃ，５２ｄを経て、下面５２ｂに至るように形成されている。従って、側面５２ｃ側の外部電極５７〜６０と、側面５２ｆ側の外部電極６１〜６４との間に、第３の外部電極６５が存在することとなる。また、第３の外部電極６５は、セラミック積層体５２の幅方向に延びる電極部分６５ａ〜６５ｃを有する。電極部分６５ａ〜６５ｃは、いずれも、隣り合う第１，第２の外部電極回り込み部間に至るように設けられている。例えば、第１の外部電極５７と、第２の外部電極５９のセラミック積層体５２の上面５２ａにおける第１の回り込み部５７ａと、第２の回り込み部５９ａとの間に至るように、外部電極部分６５ａが設けられている。従って、第１，第２の外部電極５８，５９間においては、いずれか一方からサージ電流がいずれか他方に流れようとした場合、外部電極６５に向って放電し、サージ電流が速やかに、第３の外部電極６５からサージリーク回路に流されることになる。   In the present embodiment, the third external electrode 65 is formed so as to have an electrode portion located between adjacent first and second external electrodes. That is, the third external electrode 65 is formed so as to reach from the upper surface 52a of the ceramic laminate 52 to the lower surface 52b through the facing 52c and 52d. Therefore, the third external electrode 65 exists between the external electrodes 57 to 60 on the side surface 52c side and the external electrodes 61 to 64 on the side surface 52f side. The third external electrode 65 includes electrode portions 65 a to 65 c extending in the width direction of the ceramic laminate 52. The electrode portions 65a to 65c are all provided so as to reach between adjacent first and second external electrode wraparound portions. For example, the external electrode portion extends so as to reach between the first wraparound portion 57a and the second wraparound portion 59a on the upper surface 52a of the ceramic laminate 52 of the first external electrode 57 and the second external electrode 59. 65a is provided. Therefore, between the first and second external electrodes 58 and 59, when a surge current is about to flow from either one to the other, it discharges toward the external electrode 65, and the surge current quickly 3 flows from the external electrode 65 to the surge leak circuit.

また、第３の外部電極６５は、第２の主面に至る第３の回り込み部６５ｄ，６５ｄを有する。回り込み部６５ｄ，６５ｄは、第３の外部電極６５の側面上に位置している部分から遠ざかるにつれて面積が小さくなる形状、すなわち半円形状とされている。従って、第３の回り込み部６５ｄが、基板上の電極ランド等に導電性接着剤等により接合された際に、導電性接着剤が押し拡げられたとしても、他の部分の短絡のおそれが少ない。このように、面積が遠ざかるにつれて小さくなる形状としては、半円形状に限らず、半楕円形状であってもよい。   The third external electrode 65 has third wraparound portions 65d and 65d that reach the second main surface. The wraparound portions 65d and 65d have a shape in which the area decreases as the distance from the portion located on the side surface of the third external electrode 65 increases, that is, a semicircular shape. Accordingly, when the third wraparound portion 65d is joined to the electrode land or the like on the substrate with the conductive adhesive or the like, even if the conductive adhesive is expanded, there is little risk of short-circuiting in other parts. . Thus, the shape that becomes smaller as the area goes away is not limited to a semicircular shape, but may be a semielliptical shape.

図１４（ａ）及び（ｂ）は、本発明の積層コンデンサのさらに他の変形例の斜視図及び底面図である。積層コンデンサ７１は、直方体状のセラミック積層体７２を有する。セラミック積層体７２は、図１２に示す第１〜第４のセラミックグリーンシート７３〜７６を図示の順序で複数回積層する工程を経られて得られたセラミック積層体である。従って、セラミック積層体７２内においては、第１の内部電極７７，７８と、第２の内部電極７９，８０とが図１２に示すように交互に積層されている。   14A and 14B are a perspective view and a bottom view of still another modified example of the multilayer capacitor of the present invention. The multilayer capacitor 71 has a rectangular parallelepiped ceramic multilayer body 72. The ceramic laminated body 72 is a ceramic laminated body obtained through a process of laminating the first to fourth ceramic green sheets 73 to 76 shown in FIG. 12 a plurality of times in the illustrated order. Therefore, in the ceramic laminate 72, the first internal electrodes 77, 78 and the second internal electrodes 79, 80 are alternately laminated as shown in FIG.

セラミック積層体７２においては、第３，第４の側面７２ｅ，７２ｆ上に、それぞれ、第１の外部電極８１，８２，８３，８４が形成されている。第１の外部電極８１は、第１の内部電極７８の電極引き出し部７８ａに引き出されており、第２の外部電極８２が、第２の内部電極７９の電極引き出し部７９ａに引き出されている。第１の外部電極８３が、第１の内部電極７７の電極引き出し部材７７ａに、第２の外部電極８４が、第２の内部電極８０の電極引き出し部８０ａに接続されている。   In the ceramic laminate 72, first external electrodes 81, 82, 83, and 84 are formed on the third and fourth side surfaces 72e and 72f, respectively. The first external electrode 81 is drawn to the electrode lead portion 78 a of the first internal electrode 78, and the second external electrode 82 is drawn to the electrode lead portion 79 a of the second internal electrode 79. The first external electrode 83 is connected to the electrode lead member 77 a of the first internal electrode 77, and the second external electrode 84 is connected to the electrode lead portion 80 a of the second internal electrode 80.

本実施形態においても、第３の外部電極８５が、第１の外部電極８１，８３と、第２の外部電極８２、８４との間に位置する電極部分を有するように形成されている。すなわち、外部電極８１〜８４は、セラミック積層体７２の上面７２ａ及び下面７２ｂに至る第１，第２の回り込み部８１ａ〜８４ａをそれぞれ有するが、第３の外部電極８５は、上面７２ａ上において、これらの回り込み部間に位置する部分を有するように、十字状の形状を有している。そして、第３の外部電極８５は、側面７２ｃ，７２ｄを経て、下面に至っている。第３の外部電極８５は、第２の主面上に至っている第３の回り込み部８５ａ，８５ａを有する。第３の回り込み部８５ａ，８５ａは、第３の回り込み部６５ｄと同様に、半円形状とされており、第３の外部電極本体部から遠ざかるにつれて面積が小さくなる形状とされている。   Also in this embodiment, the third external electrode 85 is formed to have an electrode portion located between the first external electrodes 81 and 83 and the second external electrodes 82 and 84. That is, the external electrodes 81 to 84 have first and second wrap-around portions 81a to 84a that reach the upper surface 72a and the lower surface 72b of the ceramic laminate 72, respectively, but the third external electrode 85 is formed on the upper surface 72a. It has a cross shape so as to have a portion located between these wraparound portions. The third external electrode 85 reaches the lower surface through the side surfaces 72c and 72d. The third external electrode 85 has third wraparound portions 85a and 85a reaching the second main surface. The third wraparound portions 85a and 85a have a semicircular shape, like the third wraparound portion 65d, and have a shape that decreases in area as the distance from the third external electrode main body portion increases.

他方、図１６に示す変形例の積層コンデンサ９１は、積層コンデンサ７１のセラミック積層体７２と類似した構造を有する。もっとも、積層コンデンサ９１では、セラミック積層体９２の第３の側面９２ｅに、複数の第１の外部電極９３，９４が、第４の側面９２ｆに、複数の第２の外部電極９５，９６が形成されている。外部電極９３〜９６は、それぞれ、第１，第２の回り込み部９３ａ，９４ａ，９５ａ，９６ａを有する。回り込み部９３ａ，９４ａ，９６ａは、上面９２ａと、下面９２ｂに設けられている。従って、第３の外部電極９７は、上面９２ａにおいて、回り込み部９３ａと、９５ａとの間に位置するように、かつ外部電極９８は、回り込み部９４ａと回り込み部９４ｂとの間に位置するように設けられている。   On the other hand, the multilayer capacitor 91 of the modification shown in FIG. 16 has a structure similar to the ceramic multilayer body 72 of the multilayer capacitor 71. However, in the multilayer capacitor 91, a plurality of first external electrodes 93, 94 are formed on the third side surface 92e of the ceramic multilayer body 92, and a plurality of second external electrodes 95, 96 are formed on the fourth side surface 92f. Has been. The external electrodes 93 to 96 have first and second wraparound portions 93a, 94a, 95a, and 96a, respectively. The wraparound portions 93a, 94a, and 96a are provided on the upper surface 92a and the lower surface 92b. Therefore, the third external electrode 97 is positioned between the wraparound portions 93a and 95a on the upper surface 92a, and the external electrode 98 is positioned between the wraparound portion 94a and the wraparound portion 94b. Is provided.

さらに、第３の外部電極９７，９８は、それぞれ、側面９２ｃまたは側面９２ｄを経由して、下面に至るように形成されている。   Further, the third external electrodes 97 and 98 are formed so as to reach the lower surface via the side surface 92c or the side surface 92d, respectively.

図１２〜図１６に示した各変形例から明らかなように、本発明の積層コンデンサは、セラミック積層体の１つの側面に複数の極性が異なる外部電極が形成されている構造を有していてもよい。   As apparent from the respective modifications shown in FIGS. 12 to 16, the multilayer capacitor of the present invention has a structure in which a plurality of external electrodes having different polarities are formed on one side surface of the ceramic multilayer body. Also good.

（ａ）は、本発明の第１の実施形態の積層コンデンサを実装基板に実装した実装構造を示す正面図であり、（ｂ）は、その平面図。(A) is a front view which shows the mounting structure which mounted the multilayer capacitor of the 1st Embodiment of this invention in the mounting board | substrate, (b) is the top view. （ａ）は、本発明の第１の実施形態の積層コンデンサの横断面であり、（ｂ）は、正面断面図であり、（ｃ）は、その各部分の寸法を説明するため平面図。(A) is a cross section of the multilayer capacitor of the 1st Embodiment of this invention, (b) is front sectional drawing, (c) is a top view in order to demonstrate the dimension of each part. （ａ）及び（ｂ）は、第１の実施形態の積層コンデンサの斜視図及び第１の実施形態の積層コンデンサの製造に際し、セラミック積層体に第３の外部電極を形成する工程を説明するための部分切欠正面断面図。(A) And (b) is a perspective view of the multilayer capacitor of the first embodiment and a step of forming a third external electrode on the ceramic multilayer body in manufacturing the multilayer capacitor of the first embodiment. FIG. 放電距離と放電電圧との関係を示す図。The figure which shows the relationship between discharge distance and discharge voltage. （ａ）及び（ｂ）は、本発明の第２の実施形態に係る積層コンデンサを実装基板に実装してなる実装構造の正面図及び平面図。(A) And (b) is the front view and top view of a mounting structure which mount the multilayer capacitor based on the 2nd Embodiment of this invention on a mounting board. （ａ）は、本発明の第３の実施形態の積層コンデンサの正面断面図であり、（ｂ）及び（ｃ）は、第３の実施形態の積層コンデンサを基板上に実装した実装構造の平面図及び模式的断面図。(A) is front sectional drawing of the multilayer capacitor of the 3rd Embodiment of this invention, (b) and (c) are the planes of the mounting structure which mounted the multilayer capacitor of 3rd Embodiment on the board | substrate. The figure and typical sectional drawing. 第３の実施形態の積層コンデンサの変形例を示す正面断面図。FIG. 10 is a front cross-sectional view showing a modification of the multilayer capacitor of the third embodiment. 第３の実施形態の積層コンデンサの他の変形例を示す正面断面図。FIG. 10 is a front cross-sectional view illustrating another modification of the multilayer capacitor of the third embodiment. （ａ）及び（ｂ）は、本発明の積層コンデンサの他の変形例を説明するための斜視図及び底面図。(A) And (b) is the perspective view and bottom view for demonstrating the other modification of the multilayer capacitor of this invention. 本発明の積層コンデンサさらに他の変形例を説明するための横断面図。The cross-sectional view for demonstrating the further another modification of the multilayer capacitor of this invention. （ａ）は、本発明の第４の実施形態の積層コンデンサの横断面であり、（ｂ）は、第４の実施形態の変形例に係る積層コンデンサの正面断面図。(A) is a cross section of the multilayer capacitor of the 4th Embodiment of this invention, (b) is front sectional drawing of the multilayer capacitor which concerns on the modification of 4th Embodiment. （ａ）は、本発明の積層コンデンサのさらに他の変形例を説明するための斜視図であり、（ｂ）は、該積層コンデンサの底面図。(A) is a perspective view for demonstrating the further another modification of the multilayer capacitor of this invention, (b) is a bottom view of this multilayer capacitor. 図１２に示した積層コンデンサを製造するのに用いられた複数枚のセラミックグリーンシート及びセラミックグリーンシート上に形成されている電極パターンを説明するための分解斜視図。FIG. 13 is an exploded perspective view for explaining a plurality of ceramic green sheets used for manufacturing the multilayer capacitor shown in FIG. 12 and an electrode pattern formed on the ceramic green sheets. （ａ）は、本発明の積層コンデンサのさらに他の変形例を説明するための斜視図であり、（ｂ）は、該積層コンデンサの底面図。(A) is a perspective view for demonstrating the further another modification of the multilayer capacitor of this invention, (b) is a bottom view of this multilayer capacitor. 図１４に示した積層コンデンサの製造に際して用意された複数枚のセラミックグリーンシート及びその上に形成される電極パターンを説明する分解斜視図。FIG. 15 is an exploded perspective view illustrating a plurality of ceramic green sheets prepared in manufacturing the multilayer capacitor illustrated in FIG. 14 and an electrode pattern formed thereon. 本発明の積層コンデンサのさらに別の変形例を説明するための斜視図。The perspective view for demonstrating another modification of the multilayer capacitor of this invention. 従来の積層コンデンサの一例を説明するための斜視図。The perspective view for demonstrating an example of the conventional multilayer capacitor. 従来の積層コンデンサの他の例を説明するための斜視図。The perspective view for demonstrating the other example of the conventional multilayer capacitor. 従来のセラミック電子部品の実装構造の一例を示す正面断面図。Front sectional drawing which shows an example of the mounting structure of the conventional ceramic electronic component.

符号の説明Explanation of symbols

１…積層コンデンサ
２…セラミック積層体
２ａ…上面（一方主面）
２ｂ…下面（他方主面）
２ｃ，２ｄ…第１，第２の側面
２ｅ，２ｆ…第３，第４の側面
３…第１の内部電極
４…第２の内部電極
５…第１の外部電極
５ａ…第１の回り込み部
６…第２の外部電極
６ａ…第２の回り込み部
７…第３の外部電極
１０…実装基板
１１〜１３…第１〜第３の電極ランド
１４…サージリーク回路
２１…積層コンデンサ
２２…第３の外部電極
２４…実装基板
２５，２６…第１，第２の電極ランド
２７…リード線
２８…サージリーク回路の電極
３１…積層コンデンサ
３２，３３…第３の外部電極
３４…積層コンデンサ
３５，３６…第３の外部電極
３７…積層コンデンサ
３８…第３の外部電極
４１…積層コンデンサ
４２ａ〜４２ｄ…高誘電率セラミック層
４３…積層コンデンサ
４４ａ、４４ｂ…高誘電率セラミック層
５１…積層コンデンサ
５２…セラミック積層体
５２ａ…上面
５２ｂ…下面
５２ｃ，５２ｄ，５２ｅ，５２ｆ…第１〜第４の側面
５３，５４…セラミックグリーンシート
５５…第１の内部電極
５５ａ〜５５ｄ…電極引き出し部
５６…第２の内部電極
５６ａ〜５６ｄ…電極引き出し部
５７，５９，６１，６１…第１の外部電極
５７ａ…第１の回り込み部
５９，６０，６３，６４…第２の外部電極
５９ａ…第２の回り込み部
６５…第３の外部電極
６５ａ〜６５ｃ…外部電極部分
６５ｄ…第３の回り込み部
７１…積層コンデンサ
７２…セラミック積層体
７２ａ…上面
７２ｂ…下面
７２ｃ，７２ｄ…第１，第２の側面
７２ｅ，７２ｆ…第３，第４の側面
７３〜７６…セラミックグリーンシート
７７〜８０…内部電極
７７ａ〜８０ａ…電極引き出し部
８１，８３…第１の外部電極
８２，８４…第２の外部電極
８５…第３の外部電極
８５ａ…第３の回り込み部
９１…積層コンデンサ
９２…セラミック積層体
９２ａ…上面
９２ｂ…下面
９２ｃ〜９２ｆ…側面
９３，９４…第１の外部電極
９５，９６…第２の外部電極
９６，９８…第３の外部電極
１１１…積層コンデンサ
１１２…セラミック積層体
１１２ａ…上面
１１２ｂ…下面
１１２ｃ，１１２ｄ…第１，第２の側面
１１２ｅ，１１２ｆ…第３，第４の側面
１１３…第１の内部電極
１１４…非接続型内部電極
１１５…第２の内部電極
１１６，１１７…第１，第２の外部電極
１１６ａ，１１７ａ…第１，第２の回り込み部
１１８Ａ，１１８Ｂ…第３の外部電極
１１８ａ，１１８ｂ…第３の回り込み部
１２１…積層コンデンサ
１２３…第１の内部電極
１２４…第１の非接続型内部電極
１２５…第２の非接続型内部電極
１２６…第２の内部電極
１２７Ａ，１２８Ａ…第３の外部電極
１３１…積層コンデンサ
１３２…第１の内部電極
１３３…第２の内部電極
１３４，１３５…ダミー電極 DESCRIPTION OF SYMBOLS 1 ... Multilayer capacitor 2 ... Ceramic laminated body 2a ... Upper surface (one main surface)
2b ... Lower surface (the other main surface)
2c, 2d ... 1st, 2nd side surface 2e, 2f ... 3rd, 4th side surface 3 ... 1st internal electrode 4 ... 2nd internal electrode 5 ... 1st external electrode 5a ... 1st wraparound part DESCRIPTION OF SYMBOLS 6 ... 2nd external electrode 6a ... 2nd wraparound part 7 ... 3rd external electrode 10 ... Mounting board 11-13 ... 1st-3rd electrode land 14 ... Surge leak circuit 21 ... Multilayer capacitor 22 ... 3rd External electrode 24 ... Mounting substrate 25, 26 ... First and second electrode lands 27 ... Lead wire 28 ... Surge leak circuit electrode 31 ... Multilayer capacitor 32,33 ... Third external electrode 34 ... Multilayer capacitor 35,36 ... First 3 external electrode 37 ... multilayer capacitor 38 ... third external electrode 41 ... multilayer capacitor 42a to 42d ... high dielectric constant ceramic layer 43 ... multilayer capacitor 44a, 44b ... high dielectric constant ceramic layer 51 ... multilayer capacitor Densa 52 ... Ceramic laminate 52a ... Upper surface 52b ... Lower surface 52c, 52d, 52e, 52f ... First to fourth side surfaces 53,54 ... Ceramic green sheet 55 ... First internal electrode 55a-55d ... Electrode lead 56 ... Second internal electrode 56a to 56d ... Electrode lead-out portion 57, 59, 61, 61 ... First external electrode 57a ... First wraparound portion 59, 60, 63, 64 ... Second external electrode 59a ... Second Wraparound portion 65 ... third external electrodes 65a to 65c ... external electrode portion 65d ... third wraparound portion 71 ... multilayer capacitor 72 ... ceramic laminate 72a ... upper surface 72b ... lower surface 72c, 72d ... first and second side surfaces 72e , 72f... 3rd and 4th side surfaces 73 to 76... Ceramic green sheets 77 to 80... Internal electrodes 77a to 80a. DESCRIPTION OF SYMBOLS 1,83 ... 1st external electrode 82, 84 ... 2nd external electrode 85 ... 3rd external electrode 85a ... 3rd wraparound part 91 ... Multilayer capacitor 92 ... Ceramic laminated body 92a ... Upper surface 92b ... Lower surface 92c-92f ... side surfaces 93, 94 ... first external electrodes 95, 96 ... second external electrodes 96, 98 ... third external electrodes 111 ... multilayer capacitor 112 ... ceramic laminate 112a ... upper surface 112b ... lower surface 112c, 112d ... first , Second side surfaces 112e, 112f ... third and fourth side surfaces 113 ... first internal electrode 114 ... non-connection type internal electrode 115 ... second internal electrode 116, 117 ... first and second external electrodes 116a 117a, first and second wraparound portions 118A, 118B, third external electrodes 118a, 118b, third wraparound portion 121, multilayer capacitor 123 1st internal electrode 124 ... 1st non-connection type internal electrode 125 ... 2nd non-connection type internal electrode 126 ... 2nd internal electrode 127A, 128A ... 3rd external electrode 131 ... Multilayer capacitor 132 ... 1st Internal electrode 133 ... second internal electrode 134, 135 ... dummy electrode

Claims (19)

対向し合っている第１，第２の主面と、第１，第２の主面を結ぶ複数の側面とを有するセラミック積層体と、
前記セラミック積層体内において、前記第１，第２の主面に平行な方向に延びるように配置された第１の内部電極と、
前記内部電極とセラミック層を介して重なり合うように配置された第２の内部電極と、
前記第１の内部電極に電気的に接続されるように設けられた第１の外部電極と、
前記第２の内部電極に電気的に接続されるように設けられた第２の外部電極とを備え、第２の外部電極は第１の外部電極とは異なる電位に接続され、前記第２の主面側から実装される、積層コンデンサであって、
前記セラミック積層体の少なくとも前記第１の主面または前記側面において、前記第１の外部電極と第２の外部電極との間に位置する部分を有するように設けられた第３の外部電極をさらに備え、第３の外部電極は、前記第１の内部電極及び第２の内部電極のいずれにも電気的に接続されないように配置されている、積層コンデンサ。 A ceramic laminate having first and second main surfaces facing each other and a plurality of side surfaces connecting the first and second main surfaces;
A first internal electrode arranged to extend in a direction parallel to the first and second main surfaces in the ceramic laminate;
A second internal electrode disposed so as to overlap with the internal electrode via a ceramic layer;
A first external electrode provided to be electrically connected to the first internal electrode;
A second external electrode provided so as to be electrically connected to the second internal electrode, wherein the second external electrode is connected to a potential different from that of the first external electrode, A multilayer capacitor mounted from the main surface side,
A third external electrode provided so as to have a portion located between the first external electrode and the second external electrode on at least the first main surface or the side surface of the ceramic laminate; And the third external electrode is disposed so as not to be electrically connected to any of the first internal electrode and the second internal electrode. 前記セラミック積層体の前記複数の側面が、対向し合っている第１，第２の側面と、対向し合っている第３，第４の側面とを有する、請求項１に記載の積層コンデンサ。   2. The multilayer capacitor according to claim 1, wherein the plurality of side surfaces of the ceramic multilayer body have first and second side surfaces facing each other and third and fourth side surfaces facing each other. 前記第１の外部電極が前記第１の側面に形成されており、前記第２の外部電極が前記第２の側面に形成されている、請求項２に記載の積層コンデンサ。   The multilayer capacitor according to claim 2, wherein the first external electrode is formed on the first side surface, and the second external electrode is formed on the second side surface. 対向し合っている第１，第２の主面と、対向し合っている第１，第２の側面と、対向し合っている第３，第４の側面とを有するセラミック積層体と、
前記セラミック積層体内において、第１，第２の主面に平行な方向に延びるように形成された複数の内部電極と、
前記複数の内部電極の内のいずれかの内部電極に電気的に接続されるように前記セラミック積層体の第１の側面に設けられた第１の外部電極と、
前記複数の内部電極の内のいずれかの内部電極に電気的に接続されるように前記セラミック積層体の第２の側面に設けられた第２の外部電極とを備え、前記第２の外部電極は、前記第１の外部電極とは異なる電位に接続され、第２の側面側から実装されるように構成されており、前記セラミック積層体内において、異なる電位に接続される内部電極同士がセラミック層を介して重なり合うことにより、静電容量を取り出すための容量取り出しユニットが配置されている積層コンデンサであって、
前記セラミック積層体の少なくとも第１の主面または側面において、前記第１の外部電極と前記第２の外部電極との間であって、かつ、前記容量取り出しユニットの端部の内、第１，第２の外部電極によって囲まれていない容量取り出しユニットの端部が位置している部分の前記セラミック積層体外表面部分を覆うように設けられた第３の外部電極をさらに備え、前記第３の外部電極は、前記複数の内部電極のいずれにも電気的に接続されないように配置されている、積層コンデンサ。 A ceramic laminate having first and second main surfaces facing each other, first and second side surfaces facing each other, and third and fourth side surfaces facing each other;
A plurality of internal electrodes formed to extend in a direction parallel to the first and second main surfaces in the ceramic laminate;
A first external electrode provided on a first side surface of the ceramic laminate so as to be electrically connected to any one of the plurality of internal electrodes;
A second external electrode provided on a second side surface of the ceramic laminate so as to be electrically connected to any one of the plurality of internal electrodes, and the second external electrode Is connected to a potential different from that of the first external electrode, and is configured to be mounted from the second side surface side, and the internal electrodes connected to different potentials in the ceramic laminate are ceramic layers. Is a multilayer capacitor in which a capacitance take-out unit for taking out the electrostatic capacitance is arranged by overlapping,
At least on the first main surface or side surface of the ceramic laminate, between the first external electrode and the second external electrode, and among the end portions of the capacitance extraction unit, A third external electrode provided so as to cover the outer surface portion of the ceramic laminate at a portion where the end of the capacitance extraction unit not surrounded by the second external electrode is located; The multilayer capacitor, wherein the electrode is disposed so as not to be electrically connected to any of the plurality of internal electrodes. 前記複数の内部電極として、前記セラミック積層体の第１の側面に引き出された第１の内部電極と、前記セラミック積層体の前記第２の側面に引き出された第２の内部電極と、前記第１，第２の内部電極に対してセラミック層を介して重なり合うように配置されており、かつ前記セラミック積層体の第１，第２の側面に至っていない非接続型内部電極とを有し、前記第１の内部電極と前記非接続型内部電極とが重なり合っている部分により第１の容量取り出しユニットが構成されており、前記非接続型内部電極と前記第２の内部電極とが重なり合っている部分により第２の容量取り出しユニットが構成されている、請求項４に記載の積層コンデンサ。   As the plurality of internal electrodes, a first internal electrode drawn out to a first side surface of the ceramic laminate, a second internal electrode drawn out to the second side surface of the ceramic laminate, and the first A non-connected internal electrode that is arranged to overlap the second internal electrode via a ceramic layer and does not reach the first and second side surfaces of the ceramic laminate, A portion where the first capacitance extraction unit is configured by the portion where the first internal electrode and the non-connected internal electrode overlap, and the portion where the non-connected internal electrode and the second internal electrode overlap The multilayer capacitor according to claim 4, wherein the second capacitance extraction unit is configured by the above. 前記複数の内部電極として、前記セラミック積層体の第１の側面に引き出された第１の内部電極と、前記セラミック積層体の第２の側面に引き出された第２の内部電極と、前記第１の内部電極にセラミック層を介して重なり合うように配置された第１の非接続型内部電極と、前記第１の非接続型内部電極及び前記第２の内部電極にセラミック層を介して重なり合うように配置された第２の非接続型内部電極とを有し、前記第１の内部電極と前記第２の非接続型内部電極とが重なり合っている領域により第１の容量取り出しユニットが構成されており、前記第１，第２の非接続型内部電極が重なり合っている部分により第２の容量取り出しユニットが構成されており、前記第２の非接続型内部電極と前記第２の内部電極とが重なり合っている部分により第３の容量取り出しユニットが構成されている、請求項４に記載の積層コンデンサ。   As the plurality of internal electrodes, a first internal electrode drawn to a first side surface of the ceramic laminate, a second internal electrode drawn to a second side surface of the ceramic laminate, and the first A first non-connection-type internal electrode arranged so as to overlap with the internal electrode of the first non-connection-type internal electrode, and the first non-connection-type internal electrode and the second internal electrode via the ceramic layer. A first non-connection-type internal electrode is arranged, and a first capacitance extraction unit is configured by a region where the first internal electrode and the second non-connection-type internal electrode overlap each other. The second capacitance extraction unit is configured by a portion where the first and second non-connecting internal electrodes overlap, and the second non-connecting internal electrode and the second internal electrode overlap. Part Third capacitor extraction unit is constituted by, the multilayer capacitor of claim 4. 前記複数の内部電極として、前記第１の側面に引き出された第１の内部電極と、前記セラミック積層体の第２の側面に引き出された第２の内部電極とを有し、第１，第２の内部電極がセラミック積層体内において、第１，第２の側面を結ぶ方向中央において第１，第２の内部電極が重なり合っている部分により前記容量取り出しユニットが構成されており、該容量取り出しユニットの前記第１の主面側端部及び第２の主面側端部が、前記第１，第２の外部電極よりもセラミック積層体の内側に位置している、請求項４に記載の積層コンデンサ。   The plurality of internal electrodes include a first internal electrode drawn out to the first side surface and a second internal electrode drawn out to a second side surface of the ceramic laminate, In the ceramic laminate, the capacitance extraction unit is configured by a portion where the first and second internal electrodes overlap in the center in the direction connecting the first and second side surfaces in the ceramic laminate. 5. The laminate according to claim 4, wherein the first principal surface side end and the second principal surface side end of the ceramic body are located on the inner side of the ceramic laminate than the first and second external electrodes. Capacitor. 前記第１の外部電極が少なくとも前記第３の側面または前記第４の側面に回り込んだ第１の回り込み部を有し、
前記第２の外部電極が少なくとも前記第３の側面または前記第４の側面に回り込んだ第２の回り込み部を有し、
前記第３の外部電極は、前記セラミック積層体の前記第３の側面または第４の側面において、前記第１の回り込み部と前記第２の回り込み部との間に設けられていることを特徴とする、請求項３〜７のいずれか１項に記載の積層コンデンサ。 The first external electrode has a first wraparound portion that wraps around at least the third side surface or the fourth side surface;
The second external electrode has a second wraparound portion that wraps around at least the third side surface or the fourth side surface;
The third external electrode is provided between the first wraparound portion and the second wraparound portion on the third side surface or the fourth side surface of the ceramic laminate. The multilayer capacitor according to any one of claims 3 to 7. 前記第３の外部電極が、前記第２の主面に回り込む第３の回り込み部を有し、
前記第３の回り込み部は、前記第３の側面または前記第４の側面上に位置している前記第３の外部電極部分から遠ざかるにつれて面積が小さくなるような形状であることを特徴とする、請求項８に記載の積層コンデンサ。 The third external electrode has a third wraparound portion that wraps around the second main surface,
The third wraparound portion has a shape such that the area decreases as the distance from the third external electrode portion located on the third side surface or the fourth side surface increases. The multilayer capacitor according to claim 8. 前記第３の回り込み部は、半円または半楕円形状であることを特徴とする、請求項９に記載の積層コンデンサ。   The multilayer capacitor according to claim 9, wherein the third wraparound portion has a semicircular or semielliptical shape. 前記第１の外部電極として、複数の第１の外部電極を有し、前記第２の外部電極として複数の第２の外部電極を有し、
前記セラミック積層体の第１の側面に、少なくとも１つの第１の外部電極及び少なくとも１つの第２の外部電極が形成されており、
前記第２の側面に、残りの第１の外部電極及び残りの第２の外部電極が形成されており、
前記第１，第２の外部電極が、セラミック積層体の第１の主面に至っている第１，第２の回り込み部をそれぞれ有し、
前記第３の外部電極が、前記第１の主面において、前記第１，第２の回り込み部間に至るように形成されている、請求項２〜１０のいずれか１項に記載の積層コンデンサ。 The first external electrode has a plurality of first external electrodes, the second external electrode has a plurality of second external electrodes,
At least one first external electrode and at least one second external electrode are formed on the first side surface of the ceramic laminate,
A remaining first external electrode and a remaining second external electrode are formed on the second side surface,
The first and second external electrodes respectively have first and second wraparound portions reaching the first main surface of the ceramic laminate;
11. The multilayer capacitor according to claim 2, wherein the third external electrode is formed on the first main surface so as to reach between the first and second wraparound portions. . 前記第３の外部電極が、前記第３の側面または前記第４の側面から前記第２の主面に回り込む第３の回り込み部を有し、
前記第３の回り込み部は、前記第３の側面または前記第４の側面上に位置している前記第３の外部電極部分から遠ざかるにつれて面積が小さくなるような形状であることを特徴とする、請求項１１に記載の積層コンデンサ。 The third external electrode has a third wraparound portion that wraps around the second main surface from the third side surface or the fourth side surface,
The third wraparound portion has a shape such that the area decreases as the distance from the third external electrode portion located on the third side surface or the fourth side surface increases. The multilayer capacitor according to claim 11. 前記第３の回り込み部は、半円または半楕円形状であることを特徴とする、請求項１２に記載の積層コンデンサ。   The multilayer capacitor according to claim 12, wherein the third wraparound portion has a semicircular or semielliptical shape. 前記第３の外部電極が、前記セラミック積層体の第１の主面上のみに形成されている、請求項１〜１３のいずれか１項に記載の積層コンデンサ。   The multilayer capacitor according to claim 1, wherein the third external electrode is formed only on the first main surface of the ceramic multilayer body. 前記セラミック積層体が、内部電極が積層されているセラミック層部分に比べて、比誘電率が相対的に高い高誘電率セラミック層を有し、該高誘電率セラミック層が、前記内部電極が積層されているセラミック層部分の積層方向外側に設けられている、請求項１〜１４のいずれか１項に記載の積層コンデンサ。   The ceramic laminate has a high dielectric constant ceramic layer having a relatively high relative dielectric constant compared to the ceramic layer portion on which the internal electrodes are laminated, and the high dielectric constant ceramic layer is laminated with the internal electrodes. The multilayer capacitor according to claim 1, wherein the multilayer capacitor is provided on the outer side in the stacking direction of the ceramic layer portion. 前記高誘電率セラミック層が、前記セラミック積層体の内部電極がセラミック層を介して積層されている部分の外側であって、前記セラミック積層体の側面側にも配置されている、請求項１５に記載の積層コンデンサ。   The high dielectric constant ceramic layer is disposed outside a portion where the internal electrode of the ceramic laminate is laminated via the ceramic layer, and is also disposed on a side surface side of the ceramic laminate. The multilayer capacitor described. 請求項１〜請求項１６のいずれか１項に記載された積層コンデンサと、
前記積層コンデンサを実装するための実装基板とからなり、
前記実装基板は、
前記第１の外部電極と電気的に接続される第１のランド電極と、
前記第２の外部電極と電気的に接続される第２のランド電極と、
前記第３の外部電極と電気的に接続される第３のランド電極とを備えることを特徴とする、積層コンデンサの実装構造。 A multilayer capacitor according to any one of claims 1 to 16, and
A mounting substrate for mounting the multilayer capacitor;
The mounting substrate is
A first land electrode electrically connected to the first external electrode;
A second land electrode electrically connected to the second external electrode;
A multilayer capacitor mounting structure comprising: a third land electrode electrically connected to the third external electrode. 請求項１〜請求項１６のいずれか１項に記載された積層コンデンサと、
前記積層コンデンサを実装するための実装基板とからなり、
前記実装基板は、
前記第１の外部電極と電気的に接続される第１のランド電極と、
前記第２の外部電極と電気的に接続される第２のランド電極と、
前記第３の外部電極と電気的に接続される第３のランド電極とを備え、
前記第３の外部電極と前記第３のランド電極とが、半田または導電性接着剤により接続されていることを特徴とする、積層コンデンサの実装構造。 A multilayer capacitor according to any one of claims 1 to 16, and
A mounting substrate for mounting the multilayer capacitor;
The mounting substrate is
A first land electrode electrically connected to the first external electrode;
A second land electrode electrically connected to the second external electrode;
A third land electrode electrically connected to the third external electrode,
The multilayer capacitor mounting structure, wherein the third external electrode and the third land electrode are connected by solder or a conductive adhesive. 請求項１〜１６のいずれか１項に記載された積層コンデンサと、
前記積層コンデンサを実装するための実装基板とからなり、
前記実装基板は、
前記第１の外部電極と電気的に接続される第１のランド電極と、
前記第２の外部電極と電気的に接続される第２のランド電極と、
前記第３の外部電極電気的に接続される第３のランド電極とを備え、
前記第３の外部電極と前記第３のランド電極とが、ワイヤボンディングにより接続されていることを特徴とする、積層コンデンサの実装構造。 A multilayer capacitor according to any one of claims 1 to 16, and
A mounting substrate for mounting the multilayer capacitor;
The mounting substrate is
A first land electrode electrically connected to the first external electrode;
A second land electrode electrically connected to the second external electrode;
A third land electrode electrically connected to the third external electrode,
The multilayer capacitor mounting structure, wherein the third external electrode and the third land electrode are connected by wire bonding.
JP2006226553A 2006-03-31 2006-08-23 Multilayer capacitor and multilayer capacitor mounting structure Active JP4793168B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006226553A JP4793168B2 (en) 2006-03-31 2006-08-23 Multilayer capacitor and multilayer capacitor mounting structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006099113 2006-03-31
JP2006099113 2006-03-31
JP2006226553A JP4793168B2 (en) 2006-03-31 2006-08-23 Multilayer capacitor and multilayer capacitor mounting structure

Publications (2)

Publication Number Publication Date
JP2007294839A JP2007294839A (en) 2007-11-08
JP4793168B2 true JP4793168B2 (en) 2011-10-12

Family

ID=38765127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006226553A Active JP4793168B2 (en) 2006-03-31 2006-08-23 Multilayer capacitor and multilayer capacitor mounting structure

Country Status (1)

Country Link
JP (1) JP4793168B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130147A (en) * 2007-11-26 2009-06-11 Shinko Electric Ind Co Ltd Electronic chip component, and mounting method for electronic chip component
JP4849123B2 (en) * 2008-12-22 2012-01-11 Ｔｄｋ株式会社 Manufacturing method of multilayer capacitor
JP4582245B1 (en) 2009-06-05 2010-11-17 株式会社村田製作所 Electronic component manufacturing method and manufacturing apparatus
CN103403822B (en) * 2011-03-03 2016-08-10 株式会社村田制作所 Laminated ceramic capacitor
KR101548769B1 (en) * 2011-04-29 2015-09-11 삼성전기주식회사 Multi-layered capacitor and manufacturing method thereof
KR20130023612A (en) 2011-08-29 2013-03-08 삼성전기주식회사 Multi-layered ceramic electronic parts
JP5620938B2 (en) * 2012-03-30 2014-11-05 太陽誘電株式会社 Multilayer ceramic capacitor
KR102086479B1 (en) * 2013-04-04 2020-03-09 삼성전기주식회사 Ceramic capacitor
CN103400736B (en) * 2013-08-02 2016-08-10 爱普科斯电子(孝感)有限公司 Possesses the gas-discharge tube of high follow current interrupt ability
JP6137069B2 (en) * 2013-10-01 2017-05-31 株式会社村田製作所 Capacitor mounting structure and capacitor
JP2014239259A (en) 2014-08-13 2014-12-18 株式会社村田製作所 Multilayer capacitor and mounting structure of multilayer capacitor
KR101528432B1 (en) * 2014-11-14 2015-06-11 가부시키가이샤 무라타 세이사쿠쇼 Three terminal condenser

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140918A (en) * 1997-07-22 1999-02-12 Taiyo Yuden Co Ltd Ceramics element, component-mounting board and wiring board
JPH11144997A (en) * 1997-11-04 1999-05-28 Mitsubishi Materials Corp Three-terminal capacitor
JP2002252136A (en) * 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd Laminated electronic component
JP2002270453A (en) * 2001-03-08 2002-09-20 Matsushita Electric Ind Co Ltd Multilayer electronic component
JPWO2006085492A1 (en) * 2005-02-09 2008-06-26 松下電器産業株式会社 Chip parts with electrostatic protection

Also Published As

Publication number Publication date
JP2007294839A (en) 2007-11-08

Similar Documents

Publication Publication Date Title
JP4793168B2 (en) Multilayer capacitor and multilayer capacitor mounting structure
JP6483007B2 (en) Surface mount electronic components and electronic component mounting boards
JP5955919B2 (en) Multilayer chip electronic component and its mounting board
KR101434108B1 (en) Multi-layered ceramic capacitor, mounting circuit board thereof and manufacturing method the same
JP6554833B2 (en) Composite electronic components and resistive elements
JP6180898B2 (en) Multilayer ceramic capacitor and multilayer ceramic capacitor mounting board
JP4525773B2 (en) Multilayer ceramic capacitor
KR102584974B1 (en) Multilayer ceramic electronic component and interposer included therein
JP2018041929A (en) Composite electronic component and resistive element
KR101504002B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JPWO2008044483A1 (en) Composite electrical element
KR20180057105A (en) Capacitor and method of fabricating the same
JP6696121B2 (en) Composite electronic components and resistance elements
JP2008060214A (en) Mounting structure of laminated ceramic electronic component
KR20150115184A (en) Multi-layered ceramic capacitor and board having the same mounted thereon
JP2016076582A (en) Ceramic electronic component
JP2018041930A (en) Composite electronic component and resistive element
JP3906995B2 (en) Ceramic capacitor
JP5861531B2 (en) Multilayer capacitor
JP2021022725A (en) Electronic component and mounting substrate thereof
KR101823224B1 (en) Chip electronic component and circuit board for mounting the same
JP2001015371A (en) Chip-type ceramic electronic component and manufacture thereof
JP5790305B2 (en) Coil parts
KR102126420B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP2005302942A (en) Multilayer wiring board and manufacturing method thereof the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110628

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110711

R150 Certificate of patent or registration of utility model

Ref document number: 4793168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140805

Year of fee payment: 3