JP5861531B2 - Multilayer capacitor - Google Patents

Multilayer capacitor Download PDF

Info

Publication number
JP5861531B2
JP5861531B2 JP2012071857A JP2012071857A JP5861531B2 JP 5861531 B2 JP5861531 B2 JP 5861531B2 JP 2012071857 A JP2012071857 A JP 2012071857A JP 2012071857 A JP2012071857 A JP 2012071857A JP 5861531 B2 JP5861531 B2 JP 5861531B2
Authority
JP
Japan
Prior art keywords
internal electrode
region
element body
internal electrodes
internal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012071857A
Other languages
Japanese (ja)
Other versions
JP2013206966A (en
Inventor
喜一 宮澤
喜一 宮澤
俊宏 井口
俊宏 井口
青木　崇
崇 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012071857A priority Critical patent/JP5861531B2/en
Publication of JP2013206966A publication Critical patent/JP2013206966A/en
Application granted granted Critical
Publication of JP5861531B2 publication Critical patent/JP5861531B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、積層コンデンサに関する。   The present invention relates to a multilayer capacitor.

積層コンデンサとして、複数の誘電体層が積層されてなる素体と、素体の外表面に配置された複数の端子電極と、互いに対向するように素体内に配置され、対応する端子電極に接続された複数の内部電極と、を備えたものが知られている（たとえば、特許文献１参照）。   As a multilayer capacitor, an element body in which a plurality of dielectric layers are laminated and a plurality of terminal electrodes arranged on the outer surface of the element body are arranged in the element body so as to face each other and connected to corresponding terminal electrodes. A plurality of internal electrodes are known (for example, see Patent Document 1).

特開２００４−１７９３４９号公報JP 2004-179349 A

積層コンデンサに電圧を印加した場合、電歪効果によって素体に印加電圧に応じた大きさの機械的歪みが生じる。特に交流電圧を印加したときには、この機械的歪みによって積層コンデンサに振動（電歪振動）が発生する。そのため、積層コンデンサを基板などに実装し、交流電圧を印加すると、電歪振動が基板などに伝播して、いわゆる音鳴きが発生することがある。   When a voltage is applied to the multilayer capacitor, mechanical distortion having a magnitude corresponding to the applied voltage is generated in the element body due to the electrostrictive effect. In particular, when an AC voltage is applied, vibration (electrostrictive vibration) is generated in the multilayer capacitor due to this mechanical strain. For this reason, when a multilayer capacitor is mounted on a substrate or the like and an AC voltage is applied, electrostrictive vibration propagates to the substrate or the like, and so-called noise may occur.

本発明は、基板などに実装した場合に生じる音鳴きを低減することが可能な積層コンデンサを提供することを目的とする。   An object of the present invention is to provide a multilayer capacitor capable of reducing noise generated when mounted on a substrate or the like.

本発明に係る積層コンデンサは、複数の誘電体層が積層されてなる素体と、素体の外表面に配置された第一及び第二端子電極と、素体内に配置され、第一端子電極に接続された第一及び第二内部電極と、複数の誘電体層の積層方向で第一内部電極と対向するように素体内に配置され、第二端子電極に接続された第三内部電極と、複数の誘電体層の積層方向で第二内部電極と対向するように素体内に配置され、第二端子電極に接続された第四内部電極と、を備え、素体は、第一内部電極と第三内部電極とにより挟まれる第一領域と、第二内部電極と第四内部電極とにより挟まれる第二領域と、を有しており、第一領域と第二領域とは、積層方向及び積層方向に直交する方向それぞれにおいて離間して位置していることを特徴とする。   The multilayer capacitor in accordance with the present invention includes an element body in which a plurality of dielectric layers are laminated, first and second terminal electrodes disposed on an outer surface of the element body, a first terminal electrode disposed in the element body, A first internal electrode connected to the first internal electrode, a third internal electrode disposed in the element body so as to face the first internal electrode in the stacking direction of the plurality of dielectric layers, and connected to the second terminal electrode; A fourth internal electrode disposed in the element body so as to face the second internal electrode in the stacking direction of the plurality of dielectric layers, and connected to the second terminal electrode, and the element body includes the first internal electrode And a second region sandwiched between the second internal electrode and the fourth internal electrode, and the first region and the second region are stacked in the stacking direction. And it is located apart in each direction orthogonal to the lamination direction.

本発明に係る積層コンデンサでは、第一内部電極と第三内部電極とにより挟まれる第一領域と、第二内部電極と第四内部電極とにより挟まれる第二領域とは、積層コンデンサに電圧を印加した際に、上述した機械的歪みが生じる領域となる。しかしながら、第一領域と第二領域とが、積層方向及び積層方向に直交する方向それぞれにおいて離間して位置しているため、機械的歪みが生じる領域が積層方向及び積層方向に直交する方向それぞれに分散して配置されることとなる。この結果、基板などに実装した場合に生じる音鳴きを低減することができる。   In the multilayer capacitor according to the present invention, the first region sandwiched between the first internal electrode and the third internal electrode and the second region sandwiched between the second internal electrode and the fourth internal electrode apply a voltage to the multilayer capacitor. When applied, it becomes a region where the mechanical strain described above occurs. However, since the first region and the second region are spaced apart from each other in the stacking direction and the direction orthogonal to the stacking direction, the regions where mechanical strain occurs are respectively in the stacking direction and the direction orthogonal to the stacking direction. It will be distributed. As a result, it is possible to reduce noise generated when mounted on a substrate or the like.

複数の第一内部電極と、複数の第三内部電極と、を備え、複数の第一内部電極と複数の第三内部電極とにより挟まれる第一領域は、積層方向に離間して位置する複数の領域部分を含んでいてもよい。この場合、積層コンデンサに電圧を印加した際に機械的歪みが生じる領域である第一領域の各領域部分が、積層方向に分散して配置されることとなる。この結果、基板などに実装した場合に生じる音鳴きをより一層低減することができる。   A plurality of first internal electrodes and a plurality of third internal electrodes are provided, and a first region sandwiched between the plurality of first internal electrodes and the plurality of third internal electrodes is a plurality spaced apart in the stacking direction The region portion may be included. In this case, each region portion of the first region, which is a region in which mechanical distortion occurs when a voltage is applied to the multilayer capacitor, is arranged in a distributed manner in the stacking direction. As a result, it is possible to further reduce noise generated when mounted on a substrate or the like.

複数の第二内部電極と、複数の第四内部電極と、を備え、複数の第二内部電極と複数の第四内部電極とにより挟まれる第二領域は、積層方向に離間して位置する複数の領域部分を含んでいてもよい。この場合、積層コンデンサに電圧を印加した際に機械的歪みが生じる領域である第二領域の各領域部分が、積層方向に分散して配置されることとなる。この結果、基板などに実装した場合に生じる音鳴きをより一層低減することができる。   A plurality of second internal electrodes and a plurality of fourth internal electrodes are provided, and a second region sandwiched between the plurality of second internal electrodes and the plurality of fourth internal electrodes is a plurality that are spaced apart in the stacking direction The region portion may be included. In this case, each area portion of the second area, which is an area where mechanical distortion occurs when a voltage is applied to the multilayer capacitor, is arranged in a distributed manner in the lamination direction. As a result, it is possible to further reduce noise generated when mounted on a substrate or the like.

本発明によれば、基板などに実装した場合に生じる音鳴きを低減することが可能な積層コンデンサを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the multilayer capacitor which can reduce the noise generated when it mounts on a board | substrate etc. can be provided.

本実施形態に係る積層コンデンサを示す斜視図である。It is a perspective view which shows the multilayer capacitor which concerns on this embodiment. 図１におけるII−II線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the II-II line | wire in FIG. 図２におけるIII−III線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the III-III line in FIG. 図２におけるIV−IV線に沿った断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure along the IV-IV line in FIG. 本実施形態の変形例に係る積層コンデンサ断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer capacitor which concerns on the modification of this embodiment. 本実施形態の変形例に係る積層コンデンサ断面構成を説明するための図である。It is a figure for demonstrating the cross-sectional structure of the multilayer capacitor which concerns on the modification of this embodiment.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

図１〜図４を参照して、本実施形態に係る積層コンデンサ１の構成を説明する。図１は、本実施形態に係る積層コンデンサを示す斜視図である。図２は、図１におけるII−II線に沿った断面構成を説明するための図である。図３及び図４は、図２におけるIII−III線及びIV−IV線に沿ったそれぞれの断面構成を説明するための図である。   With reference to FIGS. 1-4, the structure of the multilayer capacitor 1 which concerns on this embodiment is demonstrated. FIG. 1 is a perspective view showing the multilayer capacitor in accordance with this embodiment. FIG. 2 is a view for explaining a cross-sectional configuration along the line II-II in FIG. 3 and 4 are diagrams for explaining the respective cross-sectional configurations along the line III-III and the line IV-IV in FIG.

積層コンデンサ１は、素体２と、素体２の外表面に配置される第一端子電極３及び第二端子電極４と、を備えている。   The multilayer capacitor 1 includes an element body 2, and a first terminal electrode 3 and a second terminal electrode 4 disposed on the outer surface of the element body 2.

素体２は、図１〜図４に示されるように、略直方体形状を呈しており、その外表面として、互いに対向する略長方形状の第一及び第二主面２ａ，２ｂと、互いに対向する第一及び第二側面２ｃ，２ｄと、互いに対向する第三及び第四側面２ｅ，２ｆと、を有している。第一及び第二側面２ｃ，２ｄは、第一及び第二主面２ａ，２ｂの間を連結するように第一及び第二主面２ａ，２ｂの短辺方向に伸びている。第三及び第四側面２ｅ，２ｆは、第一及び第二主面２ａ，２ｂ間を連結するように第一及び第二主面２ａ，２ｂの長辺方向に伸びている。   As shown in FIGS. 1 to 4, the element body 2 has a substantially rectangular parallelepiped shape, and has substantially rectangular first and second main surfaces 2 a and 2 b facing each other as outer surfaces thereof. And first and second side surfaces 2c and 2d, and third and fourth side surfaces 2e and 2f facing each other. The first and second side surfaces 2c and 2d extend in the short side direction of the first and second main surfaces 2a and 2b so as to connect the first and second main surfaces 2a and 2b. The third and fourth side surfaces 2e and 2f extend in the long side direction of the first and second main surfaces 2a and 2b so as to connect the first and second main surfaces 2a and 2b.

素体２は、第一及び第二主面２ａ，２ｂの対向方向に複数の誘電体層７が積層されて構成されている。素体２では、複数の誘電体層７の積層方向（以下、単に「積層方向」と称する。）が第一及び第二主面２ａ，２ｂの対向方向と一致する。各誘電体層７は、例えば誘電体材料（ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、又は（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際の素体２では、各誘電体層７の間の境界が視認できない程度に一体化されている。 The element body 2 is configured by laminating a plurality of dielectric layers 7 in the opposing direction of the first and second main surfaces 2a and 2b. In the element body 2, the stacking direction of the plurality of dielectric layers 7 (hereinafter simply referred to as “stacking direction”) coincides with the opposing direction of the first and second main surfaces 2 a and 2 b. Each dielectric layer 7 is a sintered body of a ceramic green sheet containing, for example, a dielectric material (dielectric ceramic such as BaTiO 3 series, Ba (Ti, Zr) O 3 series, or (Ba, Ca) TiO 3 series). Consists of The actual element body 2 is integrated so that the boundary between the dielectric layers 7 is not visible.

積層コンデンサ１では、第一又は第二主面２ａ，２ｂが、他の部品（たとえば、回路基板又は電子部品など）に対向する実装面となる。すなわち、積層コンデンサ１は、第一又は第二主面２ａ，２ｂが他の部品と対向するように、はんだ付けなどにより実装される。   In the multilayer capacitor 1, the first or second main surface 2a, 2b is a mounting surface facing another component (for example, a circuit board or an electronic component). That is, the multilayer capacitor 1 is mounted by soldering or the like so that the first or second main surfaces 2a and 2b face other components.

第一端子電極３は、素体２の第一側面２ｃに配置されている。第一端子電極３は、第一側面２ｃ全面を覆うように、第一及び第二主面２ａ，２ｂ並びに第三及び第四側面２ｅ，２ｆの端部（第一側面２ｃ側の端部）にわたって形成されている。第二端子電極４は、素体２の第二側面２ｄに配置されている。第二端子電極４は、第二側面２ｄ全面を覆うように、第一及び第二主面２ａ，２ｂ並びに第三及び第四側面２ｅ，２ｆの端部（第二側面２ｄ側の端部）に亘って形成されている。第一及び第二端子電極３，４は、第一及び第二側面２ｃ，２ｄの対向方向に対向している。   The first terminal electrode 3 is disposed on the first side surface 2 c of the element body 2. The first terminal electrode 3 covers the entire first side surface 2c so that the first and second main surfaces 2a and 2b and the end portions of the third and fourth side surfaces 2e and 2f (the end portion on the first side surface 2c side). Is formed over. The second terminal electrode 4 is disposed on the second side surface 2 d of the element body 2. The second terminal electrode 4 has ends of the first and second main surfaces 2a, 2b and the third and fourth side surfaces 2e, 2f (ends on the second side surface 2d side) so as to cover the entire surface of the second side surface 2d. It is formed over. The first and second terminal electrodes 3 and 4 face each other in the facing direction of the first and second side faces 2c and 2d.

第一及び第二端子電極３，４は、たとえば導電性金属粉末及びガラスフリットを含む導電性ペーストを素体２の外表面に付与し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極の上にめっき層が形成されることもある。端子電極３，４は、素体２の表面上においては互いに電気的に絶縁されて形成されている。   The first and second terminal electrodes 3 and 4 are formed, for example, by applying a conductive paste containing conductive metal powder and glass frit to the outer surface of the element body 2 and baking it. If necessary, a plating layer may be formed on the baked terminal electrode. The terminal electrodes 3 and 4 are formed on the surface of the element body 2 so as to be electrically insulated from each other.

積層コンデンサ１は、図２〜図４に示されるように、内部電極として、複数の第一内部電極１１と、複数の第二内部電極１３と、複数の第三内部電極１５と、複数の第四内部電極１７と、を備えている。第一〜第四内部電極１１，１３，１５，１７は、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ｎｉ又はＣｕなど）からなる。内部電極は、上記導電性材料を含む導電性ペーストの焼結体として構成される。   As shown in FIGS. 2 to 4, the multilayer capacitor 1 includes a plurality of first internal electrodes 11, a plurality of second internal electrodes 13, a plurality of third internal electrodes 15, and a plurality of first electrodes as internal electrodes. And four internal electrodes 17. The first to fourth internal electrodes 11, 13, 15, and 17 are made of a conductive material (for example, Ni or Cu) that is normally used as an internal electrode of a multilayer electric element. The internal electrode is configured as a sintered body of a conductive paste containing the conductive material.

第一内部電極１１は、略矩形形状を呈しており、その一端が第一側面２ｃに引き出されて露出している。第一端子電極３は、第一内部電極１１の第一側面２ｃに露出した部分をすべて覆うように形成されている。これにより、第一内部電極１１は、第一端子電極３に直接的に接続されることとなる。第二内部電極１３は、略矩形形状を呈しており、その一端が第一側面２ｃに引き出されて露出している。第一端子電極３は、第二内部電極１３の第一側面２ｃに露出した部分もすべて覆うように形成されている。これにより、第二内部電極１３も、第一端子電極３に直接的に接続されることとなる。   The first internal electrode 11 has a substantially rectangular shape, and one end thereof is drawn out to the first side surface 2c and exposed. The 1st terminal electrode 3 is formed so that all the parts exposed to the 1st side surface 2c of the 1st internal electrode 11 may be covered. As a result, the first internal electrode 11 is directly connected to the first terminal electrode 3. The second internal electrode 13 has a substantially rectangular shape, and one end thereof is drawn out to the first side surface 2c and exposed. The 1st terminal electrode 3 is formed so that all the parts exposed to the 1st side surface 2c of the 2nd internal electrode 13 may also be covered. As a result, the second internal electrode 13 is also directly connected to the first terminal electrode 3.

第一内部電極１１と第二内部電極１３とは、第一側面２ｃと第二側面２ｄとの対向方向での長さ、すなわち素体２の長手方向での長さが異なる。本実施形態では、第一内部電極１１の素体２の長手方向での長さは、第二内部電極１３の素体２の長手方向での長さよりも短く設定されている。第一内部電極１１の他端は、素体２における第一側面２ｃと第二側面２ｄとの対向方向での中央部近傍まで延びている。第二内部電極１３の他端は、第二側面２ｄの近傍まで延びている。   The first internal electrode 11 and the second internal electrode 13 have different lengths in the opposing direction of the first side surface 2c and the second side surface 2d, that is, the length in the longitudinal direction of the element body 2. In the present embodiment, the length of the first internal electrode 11 in the longitudinal direction of the element body 2 is set shorter than the length of the second internal electrode 13 in the longitudinal direction of the element body 2. The other end of the first internal electrode 11 extends to the vicinity of the central portion in the facing direction of the first side surface 2 c and the second side surface 2 d of the element body 2. The other end of the second internal electrode 13 extends to the vicinity of the second side surface 2d.

複数の第一内部電極１１からなる第一内部電極群と複数の第二内部電極１３からなる第二内部電極群とは、積層方向（第一主面２ａと第二主面２ｂとの対向方向）において異なる位置に配置されている。すなわち、第一内部電極群と第二内部電極群とは、素体２内において、第一主面２ａから第二主面２ｂに向かう方向で、第一内部電極群、第二内部電極群の順で配置されている。   A first internal electrode group composed of a plurality of first internal electrodes 11 and a second internal electrode group composed of a plurality of second internal electrodes 13 are arranged in the stacking direction (the opposing direction of the first main surface 2a and the second main surface 2b). ) In different positions. That is, the first internal electrode group and the second internal electrode group are the first internal electrode group and the second internal electrode group in the element body 2 in the direction from the first main surface 2a to the second main surface 2b. Arranged in order.

第三内部電極１５は、略矩形形状を呈しており、その一端が第二側面２ｄに引き出されて露出している。第二端子電極４は、第三内部電極１５の第二側面２ｄに露出した部分をすべて覆うように形成されている。これにより、第三内部電極１５は、第二端子電極４に直接的に接続されることとなる。第四内部電極１７は、略矩形形状を呈しており、その一端が第二側面２ｄに引き出されて露出している。第二端子電極４は、第四内部電極１７の第二側面２ｄに露出した部分もすべて覆うように形成されている。これにより、第四内部電極１７も、第二端子電極４に直接的に接続されることとなる。   The third internal electrode 15 has a substantially rectangular shape, and one end thereof is drawn out to the second side surface 2d and exposed. The second terminal electrode 4 is formed so as to cover all portions exposed to the second side surface 2d of the third internal electrode 15. As a result, the third internal electrode 15 is directly connected to the second terminal electrode 4. The fourth internal electrode 17 has a substantially rectangular shape, and one end thereof is drawn out to the second side surface 2d and exposed. The second terminal electrode 4 is formed so as to cover all portions exposed to the second side surface 2d of the fourth internal electrode 17. As a result, the fourth internal electrode 17 is also directly connected to the second terminal electrode 4.

第三内部電極１５と第四内部電極１７とは、素体２の長手方向での長さが異なる。本実施形態では、第四内部電極１７の素体２の長手方向での長さは、第三内部電極１５の素体２の長手方向での長さよりも短く設定されている。第四内部電極１７の他端は、素体２における第一側面２ｃと第二側面２ｄとの対向方向での中央部近傍まで延びている。第三内部電極１５の他端は、第一側面２ｃの近傍まで延びている。   The third internal electrode 15 and the fourth internal electrode 17 have different lengths in the longitudinal direction of the element body 2. In the present embodiment, the length of the fourth internal electrode 17 in the longitudinal direction of the element body 2 is set shorter than the length of the third internal electrode 15 in the longitudinal direction of the element body 2. The other end of the fourth internal electrode 17 extends to the vicinity of the center in the facing direction of the first side surface 2 c and the second side surface 2 d of the element body 2. The other end of the third internal electrode 15 extends to the vicinity of the first side surface 2c.

複数の第三内部電極１５からなる第三内部電極群と複数の第四内部電極１７からなる第四内部電極群とは、積層方向において異なる位置に配置されている。すなわち、第三内部電極群と第四内部電極群とは、素体２内において、第一主面２ａから第二主面２ｂに向かう方向で、第三内部電極群、第四内部電極群の順で配置されている。   The third internal electrode group composed of the plurality of third internal electrodes 15 and the fourth internal electrode group composed of the plurality of fourth internal electrodes 17 are arranged at different positions in the stacking direction. That is, the third internal electrode group and the fourth internal electrode group are arranged in the element body 2 in the direction from the first main surface 2a to the second main surface 2b in the third internal electrode group and the fourth internal electrode group. Arranged in order.

第一内部電極１１と第三内部電極１５とは、積層方向において異なる位置（層）に配置されている。すなわち、第一内部電極１１と第三内部電極１５とは、素体２内において、積層方向に間隔を有して対向するように交互に配置されている。第一内部電極１１と第三内部電極１５とは、互いに極性が異なる。   The first internal electrode 11 and the third internal electrode 15 are arranged at different positions (layers) in the stacking direction. That is, the first internal electrodes 11 and the third internal electrodes 15 are alternately arranged in the element body 2 so as to face each other with a gap in the stacking direction. The first internal electrode 11 and the third internal electrode 15 have different polarities.

第一内部電極１１と第三内部電極１５とは、その一部が積層方向から見て重なり合うように、素体２内に配置されている。すなわち、第一内部電極１１と第三内部電極１５とは、積層方向で互いに重なり合う電極領域を含んでいる。これにより、素体２は、複数の第一内部電極１１と複数の第三内部電極１５とにより挟まれる第一領域Ｃ１を有することとなる。   The first internal electrode 11 and the third internal electrode 15 are arranged in the element body 2 so that a part thereof overlaps when viewed from the stacking direction. That is, the first internal electrode 11 and the third internal electrode 15 include electrode regions that overlap each other in the stacking direction. As a result, the element body 2 has a first region C <b> 1 sandwiched between the plurality of first internal electrodes 11 and the plurality of third internal electrodes 15.

第二内部電極１３と第四内部電極１７とは、積層方向において異なる位置（層）に配置されている。すなわち、第二内部電極１３と第四内部電極１７とは、素体２内において、積層方向に間隔を有して対向するように交互に配置されている。第二内部電極１３と第四内部電極１７とは、互いに極性が異なる。   The second internal electrode 13 and the fourth internal electrode 17 are arranged at different positions (layers) in the stacking direction. That is, the second internal electrodes 13 and the fourth internal electrodes 17 are alternately arranged in the element body 2 so as to face each other with a gap in the stacking direction. The second internal electrode 13 and the fourth internal electrode 17 have different polarities.

第二内部電極１３と第四内部電極１７とは、その一部が積層方向から見て重なり合うように、素体２内に配置されている。すなわち、第二内部電極１３と第四内部電極１７とは、積層方向で互いに重なり合う電極領域を含んでいる。これにより、素体２は、複数の第二内部電極１３と複数の第四内部電極１７とにより挟まれる第二領域Ｃ２を有することとなる。   The 2nd internal electrode 13 and the 4th internal electrode 17 are arrange | positioned in the element | base_body 2 so that the one part may overlap, seeing from a lamination direction. That is, the second internal electrode 13 and the fourth internal electrode 17 include electrode regions that overlap each other in the stacking direction. As a result, the element body 2 has a second region C <b> 2 sandwiched between the plurality of second internal electrodes 13 and the plurality of fourth internal electrodes 17.

第一内部電極１１の他端と、第四内部電極との他端とは、素体２の長手方向において離間して位置している。すなわち、積層方向から見て、第一内部電極と第四内部電極とは重なり合わない。したがって、第一領域Ｃ１と第二領域Ｃ２とは、積層方向及び積層方向に直交する方向それぞれにおいて離間して位置することとなる。   The other end of the first internal electrode 11 and the other end of the fourth internal electrode are located apart from each other in the longitudinal direction of the element body 2. That is, when viewed from the stacking direction, the first internal electrode and the fourth internal electrode do not overlap. Accordingly, the first region C1 and the second region C2 are located apart from each other in the stacking direction and the direction orthogonal to the stacking direction.

以上のように、本実施形態では、第一内部電極１１と第三内部電極１５とにより挟まれる第一領域Ｃ１と、第二内部電極１３と第四内部電極１７とにより挟まれる第二領域Ｃ２とは、積層コンデンサ１に電圧を印加した際に、電歪効果による機械的歪みが生じる領域となる。しかしながら、第一領域Ｃ１と第二領域Ｃ２とが、積層方向及び積層方向に直交する方向それぞれにおいて離間して位置しているため、機械的歪みが生じる領域が積層方向及び積層方向に直交する方向それぞれに分散して配置されることとなる。この結果、積層コンデンサ１によれば、基板などに実装した場合に生じる音鳴きを低減することができる。   As described above, in the present embodiment, the first region C <b> 1 sandwiched between the first internal electrode 11 and the third internal electrode 15 and the second region C <b> 2 sandwiched between the second internal electrode 13 and the fourth internal electrode 17. Is a region where mechanical distortion due to the electrostrictive effect occurs when a voltage is applied to the multilayer capacitor 1. However, since the first region C1 and the second region C2 are spaced apart from each other in the stacking direction and the direction orthogonal to the stacking direction, the region where the mechanical distortion occurs is the direction orthogonal to the stacking direction and the stacking direction. It will be distributed and arranged in each. As a result, according to the multilayer capacitor 1, it is possible to reduce noise generated when mounted on a substrate or the like.

続いて、図５及び図６を参照して、本実施形態の変形例に係る積層コンデンサ１の構成を説明する。図５及び図６は、本変形例に係る積層コンデンサ断面構成を説明するための図である。   Subsequently, the configuration of the multilayer capacitor 1 according to a modification of the present embodiment will be described with reference to FIGS. 5 and 6. 5 and 6 are diagrams for explaining a cross-sectional configuration of the multilayer capacitor in accordance with this modification.

図５に示された変形例では、複数の第一内部電極１１と複数の第三内部電極１５とにより挟まれる第一領域Ｃ１は、積層方向に離間して位置する複数の領域部分Ｃ１ａ，Ｃ１ｂを含んでいる。本変形例では、第一領域Ｃ１は、二つの領域部分Ｃ１ａ，Ｃ１ｂを含んでいる。第一内部電極群と第二内部電極群とは、素体２内において、第一主面２ａから第二主面２ｂに向かう方向で、第一内部電極群、第二内部電極群、第一内部電極群の順で配置されている。第三内部電極群と第四内部電極群とは、素体２内において、第一主面２ａから第二主面２ｂに向かう方向で、第三内部電極群、第四内部電極群、第三内部電極群の順で配置されている。   In the modification shown in FIG. 5, the first region C1 sandwiched between the plurality of first internal electrodes 11 and the plurality of third internal electrodes 15 has a plurality of region portions C1a and C1b that are spaced apart in the stacking direction. Is included. In the present modification, the first region C1 includes two region portions C1a and C1b. The first internal electrode group and the second internal electrode group are the first internal electrode group, the second internal electrode group, the first internal electrode group in the direction from the first main surface 2a to the second main surface 2b in the element body 2. Arranged in the order of the internal electrode group. The third internal electrode group and the fourth internal electrode group are the third internal electrode group, the fourth internal electrode group, the third internal electrode group in the direction from the first main surface 2a to the second main surface 2b in the element body 2. Arranged in the order of the internal electrode group.

本変形例によれば、積層コンデンサ１に電圧を印加した際に機械的歪みが生じる領域である第一領域Ｃ１の各領域部分Ｃ１ａ，Ｃ１ｂが、積層方向に分散して配置されることとなる。この結果、基板などに実装した場合に生じる音鳴きをより一層低減することができる。   According to this modification, the region portions C1a and C1b of the first region C1, which is a region where mechanical distortion occurs when a voltage is applied to the multilayer capacitor 1, are arranged dispersed in the stacking direction. . As a result, it is possible to further reduce noise generated when mounted on a substrate or the like.

図６に示された変形例では、複数の第一内部電極１１と複数の第三内部電極１５とにより挟まれる第一領域Ｃ１は、積層方向に離間して位置する複数の領域部分Ｃ１ａ，Ｃ１ｂを含んでいる。本変形例では、第一領域Ｃ１は、二つの領域部分Ｃ１ａ，Ｃ１ｂを含んでいる。複数の第二内部電極１３と複数の第四内部電極１７とにより挟まれる第二領域Ｃ２は、積層方向に離間して位置する複数の領域部分Ｃ２ａ，Ｃ２ｂを含んでいる。本変形例では、第二領域Ｃ２は、二つの領域部分Ｃ２ａ，Ｃ２ｂを含んでいる。   In the modification shown in FIG. 6, the first region C1 sandwiched between the plurality of first internal electrodes 11 and the plurality of third internal electrodes 15 has a plurality of region portions C1a and C1b that are spaced apart in the stacking direction. Is included. In the present modification, the first region C1 includes two region portions C1a and C1b. The second region C2 sandwiched between the plurality of second internal electrodes 13 and the plurality of fourth internal electrodes 17 includes a plurality of region portions C2a and C2b that are spaced apart in the stacking direction. In the present modification, the second region C2 includes two region portions C2a and C2b.

第一内部電極群と第二内部電極群とは、素体２内において、第一主面２ａから第二主面２ｂに向かう方向で、第二内部電極群、第一内部電極群、第二内部電極群、第一内部電極群の順で配置されている。第三内部電極群と第四内部電極群とは、素体２内において、第一主面２ａから第二主面２ｂに向かう方向で、第四内部電極群、第三内部電極群、第四内部電極群、第三内部電極群の順で配置されている。   The first internal electrode group and the second internal electrode group are the second internal electrode group, the first internal electrode group, the second internal electrode group 2 in the direction from the first main surface 2a to the second main surface 2b. The internal electrode group and the first internal electrode group are arranged in this order. The third internal electrode group and the fourth internal electrode group are the fourth internal electrode group, the third internal electrode group, the fourth internal electrode group, and the fourth internal electrode group in the direction from the first main surface 2a to the second main surface 2b. The internal electrode group and the third internal electrode group are arranged in this order.

本変形例によれば、積層コンデンサ１に電圧を印加した際に機械的歪みが生じる領域である第一領域Ｃ１の各領域部分Ｃ１ａ，Ｃ１ｂが、積層方向に分散して配置されると共に、第二領域Ｃ２の各領域部分Ｃ２ａ，Ｃ２ｂが、積層方向に分散して配置されることとなる。この結果、基板などに実装した場合に生じる音鳴きをより一層低減することができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 According to this modification, the region portions C1a and C1b of the first region C1, which is a region in which mechanical distortion occurs when a voltage is applied to the multilayer capacitor 1, are arranged in a dispersed manner in the stacking direction. The area portions C2a and C2b of the two areas C2 are arranged in a distributed manner in the stacking direction. As a result, it is possible to further reduce noise generated when mounted on a substrate or the like.
The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

たとえば、第一領域Ｃ１が含む領域部分Ｃ１ａ，Ｃ１ｂの数、及び、第二領域Ｃ２が含む領域部分Ｃ２ａ，Ｃ２ｂの数は、上記実施形態のものに限られない。第一〜第四内部電極１１，１３，１５，１７の数量（積層数）や形状などは、上記実施形態のものに限られない。また、本発明は、貫通型積層コンデンサや積層コンデンサアレイなどにも適用できる。   For example, the number of area parts C1a and C1b included in the first area C1 and the number of area parts C2a and C2b included in the second area C2 are not limited to those in the above embodiment. The quantity (number of stacked layers) and shapes of the first to fourth internal electrodes 11, 13, 15, 17 are not limited to those of the above embodiment. The present invention can also be applied to feedthrough multilayer capacitors and multilayer capacitor arrays.

１…積層コンデンサ、２…素体、３…第一端子電極、４…第二端子電極、７…誘電体層、１１…第一内部電極、１３…第二内部電極、１５…第三内部電極、１７…第四内部電極、Ｃ１…第一領域、Ｃ１ａ，Ｃ１ｂ…領域部分、Ｃ２…第二領域、Ｃ２ａ，Ｃ２ｂ…領域部分。   DESCRIPTION OF SYMBOLS 1 ... Multilayer capacitor, 2 ... Element body, 3 ... 1st terminal electrode, 4 ... 2nd terminal electrode, 7 ... Dielectric layer, 11 ... 1st internal electrode, 13 ... 2nd internal electrode, 15 ... 3rd internal electrode , 17 ... fourth internal electrode, C1 ... first region, C1a, C1b ... region portion, C2 ... second region, C2a, C2b ... region portion.

Claims (3)

複数の誘電体層が積層されてなる素体と、
前記素体の外表面に配置された第一及び第二端子電極と、
前記素体内に配置され、前記第一端子電極に接続されたそれぞれ複数の第一及び第二内部電極と、
前記複数の誘電体層の積層方向で前記第一内部電極と対向するように前記素体内に前記第一内部電極と交互に配置され、前記第二端子電極に接続された複数の第三内部電極と、
前記複数の誘電体層の積層方向で前記第二内部電極と対向するように前記素体内に前記第二内部電極と交互に配置され、前記第二端子電極に接続された複数の第四内部電極と、を備え、
前記素体は、すべての前記複数の第一内部電極とすべての前記複数の第三内部電極とにより挟まれる第一領域と、すべての前記複数の第二内部電極とすべての前記複数の第四内部電極とにより挟まれる第二領域と、を有しており、
前記第一領域と前記第二領域とは、前記積層方向及び前記積層方向に直交する方向それぞれにおいて離間して位置していることを特徴とする積層コンデンサ。 An element body formed by laminating a plurality of dielectric layers;
First and second terminal electrodes disposed on the outer surface of the element body;
A plurality of first and second internal electrodes each disposed in the element body and connected to the first terminal electrode;
A plurality of third internal electrodes arranged alternately with the first internal electrodes in the element body so as to face the first internal electrodes in the stacking direction of the plurality of dielectric layers and connected to the second terminal electrodes When,
A plurality of fourth internal electrodes arranged alternately with the second internal electrodes in the element body so as to face the second internal electrodes in the stacking direction of the plurality of dielectric layers and connected to the second terminal electrodes And comprising
The element body includes a first region sandwiched between all of the plurality of first internal electrodes and all of the plurality of third internal electrodes, all of the plurality of second internal electrodes, and all of the plurality of fourth fourth electrodes. A second region sandwiched between the internal electrodes,
The multilayer capacitor is characterized in that the first region and the second region are spaced apart from each other in each of the stacking direction and the direction orthogonal to the stacking direction. すべての前記複数の第一内部電極とすべての前記複数の第三内部電極とにより挟まれる前記第一領域は、前記積層方向に離間して位置する複数の領域部分を含んでいることを特徴とする請求項１に記載の積層コンデンサ。 The first region sandwiched between all of the plurality of first internal electrodes and all of the plurality of third internal electrodes includes a plurality of region portions that are spaced apart in the stacking direction. The multilayer capacitor according to claim 1. すべての前記複数の第二内部電極とすべての前記複数の第四内部電極とにより挟まれる前記第二領域は、前記積層方向に離間して位置する複数の領域部分を含んでいることを特徴とする請求項１又は２に記載の積層コンデンサ。 The second region sandwiched between all of the plurality of second internal electrodes and all of the plurality of fourth internal electrodes includes a plurality of region portions that are spaced apart in the stacking direction. The multilayer capacitor according to claim 1 or 2.
JP2012071857A 2012-03-27 2012-03-27 Multilayer capacitor Active JP5861531B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012071857A JP5861531B2 (en) 2012-03-27 2012-03-27 Multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012071857A JP5861531B2 (en) 2012-03-27 2012-03-27 Multilayer capacitor

Publications (2)

Publication Number Publication Date
JP2013206966A JP2013206966A (en) 2013-10-07
JP5861531B2 true JP5861531B2 (en) 2016-02-16

Family

ID=49525791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012071857A Active JP5861531B2 (en) 2012-03-27 2012-03-27 Multilayer capacitor

Country Status (1)

Country Link
JP (1) JP5861531B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101452067B1 (en) * 2012-12-14 2014-10-16 삼성전기주식회사 Multi-layered ceramic capacitor and board for mounting the same
KR101452074B1 (en) 2012-12-27 2014-10-16 삼성전기주식회사 Multi-layered ceramic capacitor and board for mounting the same
JP6137047B2 (en) * 2014-05-09 2017-05-31 株式会社村田製作所 Multilayer capacitor and method of using the same
JP7040149B2 (en) * 2018-03-09 2022-03-23 セイコーエプソン株式会社 Medium processing equipment, medium detection circuit, and circuit board

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142285A (en) * 1993-11-22 1995-06-02 Taiyo Yuden Co Ltd Multilayered ceramic capacitor and its manufacture
JP2000294452A (en) * 1999-04-09 2000-10-20 Murata Mfg Co Ltd Laminated ceramic electronic part array and manufacture thereof
JP2001044074A (en) * 1999-07-27 2001-02-16 Tokin Corp Multilayer ceramic capacitor
JP4434228B2 (en) * 2007-03-30 2010-03-17 Ｔｄｋ株式会社 Multilayer capacitor array
KR100925623B1 (en) * 2007-08-31 2009-11-06 삼성전기주식회사 Multilayer Chip Capacitor, Circuit Board Apparatus Having the Capacitor, and Circuit Board

Also Published As

Publication number Publication date
JP2013206966A (en) 2013-10-07

Similar Documents

Publication Publication Date Title
JP6107080B2 (en) Multilayer capacitor
JP4475294B2 (en) Multilayer capacitor
JP5234135B2 (en) Feed-through multilayer capacitor
JP2017073435A (en) Electronic component
US10622146B2 (en) Multilayer capacitor and electronic component device
JP6550737B2 (en) Multilayer ceramic capacitor
JP4513855B2 (en) Multilayer capacitor
JP4479747B2 (en) Multilayer capacitor
JP5929279B2 (en) Multilayer capacitor
JP6520610B2 (en) Electronic parts
JP5861531B2 (en) Multilayer capacitor
JP6273672B2 (en) Multilayer feedthrough capacitor
JP2016076582A (en) Ceramic electronic component
JP6136507B2 (en) Multilayer capacitor array
JP2009033044A (en) Through-type layered capacitor
JP5042892B2 (en) Feedthrough capacitor
JP6380065B2 (en) Multilayer ceramic capacitor
JP2015026785A (en) Multilayer ceramic capacitor
JP6459717B2 (en) Multilayer ceramic capacitor
JP4412386B2 (en) Feed-through multilayer capacitor
JP2019062023A (en) Electronic component device
JP6503758B2 (en) Multilayer capacitor
JP2015026784A (en) Multilayer capacitor
JP5929524B2 (en) Multilayer capacitor
JP2011049490A (en) Multilayer capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141027

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151207

R150 Certificate of patent or registration of utility model

Ref document number: 5861531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150