JP4786897B2 - ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法 - Google Patents
ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法 Download PDFInfo
- Publication number
- JP4786897B2 JP4786897B2 JP2004314670A JP2004314670A JP4786897B2 JP 4786897 B2 JP4786897 B2 JP 4786897B2 JP 2004314670 A JP2004314670 A JP 2004314670A JP 2004314670 A JP2004314670 A JP 2004314670A JP 4786897 B2 JP4786897 B2 JP 4786897B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- data line
- circuit
- source driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
=ID1×VCI+{ID2×(VCI×α)−ID2×VCI}}
=VCI×(ID1−ID2+α×ID2)
P’=ID×(AVDD−AVSS)
=ID×AVDD
=ID×(α×VCI)
=VCI×(α×ID1+α×ID2)
図12は、本発明の望ましい実施例によって共通電極を駆動する方法を示すタイミング図である。特に、図12は図11の共通電圧ドライバ40の動作モードを示す。図12を参照すれば、時間T1前の区間で極性制御信号Mが論理“0”である時に、制御信号VCML_ONはイネーブルされて(スイッチ34が短絡される)制御信号VCMH_ON、VCIR、及びVSSRはディスエーブルされる(スイッチ33、43、及び44がオープンされる)。したがって、共通電極VCOMが第2ドライバ32によってVCOMLで駆動される。
22 n−ビットラッチ回路
23 グレイスケール発生器
24 ガンマデコーダ
25 駆動バッファ
26 第1ドライバ
27 第2ドライバ
80 ソース駆動回路
81 ソースドライバ
82 比較回路
83 ラッチ回路
84 XOR回路
85 ANDゲート
90 中間電圧発生器
91 第3ドライバ
92 キャパシタ
AVDD ソースドライバ電源電圧
AVSS ソースドライバ接地電圧
Di データライン
M、BIN_ON、GRAY_ON、BIN_FLAG 制御信号
N1 第1ノード
N2 第2ノード
S_LATCH、PD_LATCH ラッチ制御信号
S1、S2、S3 スイッチ素子
Sn ソースドライバ出力信号
VCI 中間ソース駆動電圧
VCIR ゲーティング信号
Claims (30)
- ディスプレイのデータラインを駆動するソース駆動回路において、
ディスプレイデータを受信して前記受信されたディスプレイデータに対応するソース駆動電圧を発生させ、前記ソース駆動電圧をディスプレイのデータラインに印加するソースドライバ回路と、
中間ソース駆動電圧を発生させる電圧発生回路と、
前記データラインを前記中間ソース駆動電圧から前記ソース駆動電圧に駆動するために前記ソースドライバ回路により前記ソース駆動電圧が前記データラインに印加される前に、前記データラインを前記中間ソース駆動電圧に駆動するために前記中間ソース駆動電圧を前記データラインに印加する制御回路と、を備え、
前記制御回路は、
前記受信されたディスプレイデータを以前に受信されたディスプレイデータと比較して比較信号を発生させる比較器と、
前記中間ソース駆動電圧を前記電圧発生回路から前記データラインに選択的に印加するために前記比較信号に応答するスイッチと、を備え、
前記比較器は前記受信されたディスプレイデータの最上位ビットを前記以前に受信されたディスプレイデータの最上位ビットと比較し、
前記比較器は前記受信されたディスプレイデータの最上位ビットと前記以前に受信されたディスプレイデータの最上位ビットとが同一である時に前記スイッチを非活性化させるために制御信号を発生させ、同一でない時に前記スイッチを活性化させるために制御信号を発生させ、
前記以前に受信されたディスプレイデータとは前回に受信されたディスプレイデータであり、
各駆動サイクルの中間基準電圧と、昇圧された駆動電圧とを共に使用して所望の出力を得る
ことを特徴とするソース駆動回路。 - 前記制御回路は、
前記以前に受信されたディスプレイデータを前記比較器に出力するラッチをさらに備える
ことを特徴とする請求項1に記載のソース駆動回路。 - 前記比較器は前記受信されたディスプレイデータの最上位ビット及び前記以前に受信されたディスプレイデータの最上位ビットを入力として受信する排他的ORゲートを備える
ことを特徴とする請求項1に記載のソース駆動回路。 - 前記制御回路は、
前記比較信号を前記スイッチに選択的に印加するためにゲート制御信号に応答するゲート回路をさらに備える
ことを特徴とする請求項1に記載のソース駆動回路。 - 前記ソースドライバ回路は前記ソース駆動電圧を前記データラインに印加するために第1制御信号によりイネーブルされ、前記制御回路は前記中間ソース駆動電圧を前記データラインに印加するために第2制御信号によりイネーブルされ、前記第1及び第2制御信号は前記ソース駆動電圧が前記データラインに印加される前に前記中間ソース駆動電圧が前記データラインに印加されるように排他的に活性化される
ことを特徴とする請求項1に記載のソース駆動回路。 - 前記電圧発生器から出力される前記中間ソース駆動電圧はグレイスケール基準電圧である
ことを特徴とする請求項1に記載のソース駆動回路。 - 前記中間ソース駆動電圧は前記ソース駆動電圧のフルスイング電圧の1/2ないし1/3の範囲にある
ことを特徴とする請求項1に記載のソース駆動回路。 - ディスプレイのデータラインを駆動する回路において、
n−ビットディスプレイ信号及び極性制御信号を受信して前記極性制御信号に応答して前記n−ビットディスプレイ信号の極性を反転させるか、またはそのまま維持させる極性制御回路と、
第1ラッチ制御信号に応答して前記極性制御回路から出力される前記n−ビットディスプレイ信号をラッチする第1ラッチと、
複数個のグレイスケール基準電圧及び前記第1ラッチから出力される前記n−ビットディスプレイ信号を入力として受信して前記グレイスケール基準電圧のうち1つを選択的に出力するために前記n−ビットディスプレイ信号をデコードするデコーダと、
ソース駆動電圧を発生させてディスプレイのデータラインに印加し、
前記デコーダから出力される前記グレイスケール基準電圧から前記ソース駆動電圧を発生させるために第1モード制御信号に応答する第1動作モードと、
前記第1ラッチから出力される前記n−ビットディスプレイ信号の最上位ビットに基づいて前記ソース駆動電圧を発生させるために第2モード制御信号に応答する第2動作モードと、を有するバッファと、
中間ソース駆動電圧を発生させる電圧発生回路と、
前記データラインを前記中間ソース駆動電圧から前記ソース駆動電圧に駆動するために前記バッファ回路により前記ソース駆動電圧が前記データラインに印加される前に、前記データラインを前記中間ソース駆動電圧に駆動するために前記中間ソース駆動電圧を前記データラインに印加する制御回路と、を備え、
前記制御回路は、前記n−ビットディスプレイ信号の最上位ビットを以前に受信されたn−ビットディスプレイ信号の最上位ビットと比較して比較信号を発生させる比較器と、前記中間ソース駆動電圧を前記データラインに選択的に印加するために前記比較信号に応答するスイッチと、を備え、
各駆動サイクルの中間基準電圧と、昇圧された駆動電圧とを共に使用して所望の出力を得る
ことを特徴とする駆動回路。 - 前記以前に受信されたディスプレイデータとは前回に受信されたディスプレイデータであり、
前記比較の結果、同一である場合に前記スイッチを非活性化させ、同一でない場合に前記スイッチを活性化させる
ことを特徴とする請求項8に記載の駆動回路。 - 前記制御回路は、
前記以前に受信されたn−ビットディスプレイ信号の最上位ビットをラッチして前記比較器に出力する1−ビットラッチをさらに備える
ことを特徴とする請求項9に記載の駆動回路。 - 前記比較器は排他的ORゲートを備える
ことを特徴とする請求項9に記載の駆動回路。 - 前記比較信号を前記スイッチに選択的に出力するためにゲート制御信号に応答するゲート回路をさらに備える
ことを特徴とする請求項9に記載の駆動回路。 - 前記比較信号は前記受信されたn−ビットディスプレイ信号と前記以前に受信されたn−ビットディスプレイ信号の最上位ビットとが同一である時に、前記スイッチを非活性化させる
ことを特徴とする請求項9に記載の駆動回路。 - 前記バッファ回路は前記ソース駆動電圧を前記データラインに印加するために第1または第2モード制御信号によりイネーブルされ、前記制御回路は前記中間ソース駆動電圧を前記データラインに印加するために制御信号によりイネーブルされ、前記制御信号は前記ソース駆動電圧が前記データラインに印加される前に前記中間ソース駆動電圧が前記データラインに印加されるように前記第1または第2モード制御信号に対して排他的に活性化される
ことを特徴とする請求項8に記載の駆動回路。 - 前記中間ソース駆動電圧は前記ソース駆動電圧のフルスイング電圧の1/2ないし1/3の範囲にある
ことを特徴とする請求項8に記載の駆動回路。 - 前記第1モードはグラジエントモードであって前記第2モードは2進モードであり、
第1モードは、前記デコーダから出力される前記グレイスケール基準電圧から前記ソース駆動電圧を発生させるために第1モード制御信号に応答し、
第2モードは、前記第1ラッチから出力される前記n−ビットディスプレイ信号の最上位ビットに基づいて前記ソース駆動電圧を発生させるために第2モード制御信号に応答する
ことを特徴とする請求項8に記載の駆動回路。 - 前記電圧発生回路は、
中間電圧ドライバと、
第1ノードまたは第2ノードに連結するためにスイッチ制御信号により制御されるスイッチを備え、
前記第1ノードは中間電圧電源に連結されて前記第2ノードは前記中間電圧ドライバの出力に連結される
ことを特徴とする請求項8に記載の駆動回路。 - 前記第2ノードと接地間に連結されるキャパシタをさらに備える
ことを特徴とする請求項17に記載の駆動回路。 - 前記電圧発生回路は前記第2動作モードで前記中間ソース駆動電圧として前記中間電圧電源により発生する第1電圧を出力し、前記電圧発生回路は前記第1動作モードで前記中間ソース駆動電圧として前記中間電圧ドライバにより発生する第2電圧を出力する
ことを特徴とする請求項17に記載の駆動回路。 - 前記中間電圧ドライバは前記中間電圧電源により発生する前記第1電圧を使用して動作する
ことを特徴とする請求項19に記載の駆動回路。 - 前記中間電圧ドライバは中間ソース駆動電圧として使われる前記第2電圧としてグレイスケール基準電圧をバッファリングして出力する
ことを特徴とする請求項20に記載の駆動回路。 - 前記中間ソース駆動電圧は前記ソース駆動電圧のフルスイング電圧の1/2ないし1/3の範囲にある
ことを特徴とする請求項21に記載の駆動回路。 - 複数個の薄膜トランジスタ(TFT)、前記TFTのゲート電極に連結される複数個のゲートライン、前記TFTのソース電極に連結される複数個のデータラインを含む液晶ディスプレイパネルと、
それぞれ前記液晶ディスプレイパネルの対応するゲートラインを駆動する複数個のゲートドライバ回路を含むゲートドライバと、
それぞれ受信されたディスプレイデータに対応するソース駆動電圧を発生させて前記ソース駆動電圧を前記データラインに印加することによって前記液晶ディスプレイパネルの対応するデータラインを駆動する複数個のソースドライバ回路を含むソースドライバと、
前記ソースドライバ回路に共通で印加される中間ソース駆動電圧を発生させる電圧発生回路と、を備え、
前記各ソースドライバ回路は前記データラインを前記中間ソース駆動電圧から前記ソース駆動電圧に駆動するために前記ソースドライバ回路により前記ソース駆動電圧が前記データラインに印加される前に、前記対応するデータラインを前記中間ソース駆動電圧に駆動するために前記中間ソース駆動電圧を前記対応するデータラインに印加する制御回路を備え、
前記制御回路は、
前記受信されたディスプレイデータを以前に受信されたディスプレイデータと比較して比較信号を発生させる比較器と、
前記中間ソース駆動電圧を前記電圧発生回路から前記データラインに選択的に印加するために前記比較信号に応答するスイッチと、を備え、
前記比較器は前記受信されたディスプレイデータの最上位ビットを前記以前に受信されたディスプレイデータの最上位ビットと比較し、
前記比較器は前記受信されたディスプレイデータの最上位ビットと前記以前に受信されたディスプレイデータの最上位ビットとが同一である時に、前記スイッチを非活性化させるために制御信号を発生させ、同一でない時に前記スイッチを活性化させるために制御信号を発生させ、
前記以前に受信されたディスプレイデータとは前回に受信されたディスプレイデータであり、
各駆動サイクルの中間基準電圧と、昇圧された駆動電圧とを共に使用して所望の出力を得る
ことを特徴とする液晶ディスプレイ装置。 - 前記制御回路は、
前記以前に受信されたディスプレイデータを前記比較器に出力するラッチをさらに備える
ことを特徴とする請求項23に記載の液晶ディスプレイ装置。 - 前記比較器は前記受信されたディスプレイデータの最上位ビット及び前記以前に受信されたディスプレイデータの最上位ビットを入力として受信する排他的ORゲートを備える
ことを特徴とする請求項23に記載の液晶ディスプレイ装置。 - 前記制御回路は、
前記比較信号を前記スイッチに選択的に印加するためにゲート制御信号に応答するゲート回路をさらに備える
ことを特徴とする請求項23に記載の液晶ディスプレイ装置。 - 前記ソースドライバ回路は前記ソース駆動電圧を前記データラインに印加するために第1制御信号によりイネーブルされ、前記制御回路は前記中間ソース駆動電圧を前記データラインに印加するために第2制御信号によりイネーブルされ、前記第1及び第2制御信号は前記ソース駆動電圧が前記データラインに印加される前に前記中間ソース駆動電圧が前記データラインに印加されるように排他的に活性化される
ことを特徴とする請求項23に記載の液晶ディスプレイ装置。 - 前記電圧発生器から出力される前記中間ソース駆動電圧はグレイスケール基準電圧である
ことを特徴とする請求項23に記載の液晶ディスプレイ装置。 - 前記中間ソース駆動電圧は前記ソース駆動電圧のフルスイング電圧の1/2ないし1/3の範囲にある
ことを特徴とする請求項23に記載の液晶ディスプレイ装置。 - 請求項23に記載される液晶ディスプレイ装置のディスプレイのデータラインを駆動する方法において、
受信されたディスプレイデータに対応するソース駆動電圧を発生させる段階と、
中間ソース駆動電圧を発生させる段階と、
データラインを前記中間ソース駆動電圧に駆動するために前記中間ソース駆動電圧を前記データラインに印加する段階と、
前記データラインを前記中間ソース駆動電圧から前記ソース駆動電圧に駆動するために前記ソース駆動電圧を前記データラインに印加する段階と、を備える
ことを特徴とする駆動方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2003-075636 | 2003-10-28 | ||
KR20030075636 | 2003-10-28 | ||
US10/880,118 | 2004-06-29 | ||
US10/880,118 US7907108B2 (en) | 2003-10-28 | 2004-06-29 | Source driver circuits and methods providing reduced power consumption for driving flat panel displays |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005134910A JP2005134910A (ja) | 2005-05-26 |
JP4786897B2 true JP4786897B2 (ja) | 2011-10-05 |
Family
ID=34656322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004314670A Expired - Fee Related JP4786897B2 (ja) | 2003-10-28 | 2004-10-28 | ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4786897B2 (ja) |
CN (1) | CN1637792B (ja) |
TW (1) | TWI258724B (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5242130B2 (ja) | 2007-10-31 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 液晶表示パネル駆動方法、液晶表示装置、及びlcdドライバ |
KR101465606B1 (ko) | 2008-04-29 | 2014-11-28 | 삼성전자주식회사 | 적은 면적과 높은 효율을 갖는 공통 전압발생기, 이를포함하는 디스플레이 장치, 및 공통 전압 발생방법 |
US20110298773A1 (en) * | 2009-02-18 | 2011-12-08 | Sharp Kabushiki Kaisha | Display device and method for driving same |
US8072409B2 (en) * | 2009-02-25 | 2011-12-06 | Au Optronics Corporation | LCD with common voltage driving circuits |
KR101590155B1 (ko) | 2009-08-11 | 2016-02-12 | 삼성전자주식회사 | 디스플레이 장치 및 상기 디스플레이 장치의 구동 회로 |
JPWO2011024456A1 (ja) * | 2009-08-28 | 2013-01-24 | パナソニック株式会社 | 表示駆動装置、表示装置及びパネル駆動方法 |
KR101975140B1 (ko) * | 2010-03-12 | 2019-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
TW201239845A (en) * | 2011-02-14 | 2012-10-01 | Samsung Electronics Co Ltd | Systems and methods for driving a display device |
TWI560664B (en) * | 2011-04-12 | 2016-12-01 | Au Optronics Corp | Bistable display panel and data driving circuit thereof |
KR101885186B1 (ko) * | 2011-09-23 | 2018-08-07 | 삼성전자주식회사 | 공유 백 채널을 통한 데이터 전송 방법 및 데이터 전송을 위한 멀티 펑션 드라이버 회로 그리고 이를 채용한 디스플레이 구동 장치 |
US9013386B2 (en) | 2012-01-09 | 2015-04-21 | Himax Technologies Limited | Liquid crystal display and method for operating the same |
TWI581229B (zh) * | 2012-01-18 | 2017-05-01 | 奇景光電股份有限公司 | 液晶顯示器及其運作方法 |
US9927891B2 (en) | 2012-03-29 | 2018-03-27 | Synaptics Incorporated | System and method for reducing transmitter power consumption |
KR102074423B1 (ko) * | 2013-07-22 | 2020-02-07 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
TWI579821B (zh) * | 2015-09-15 | 2017-04-21 | 瑞鼎科技股份有限公司 | 應用於液晶顯示裝置之驅動電路 |
CN109713903A (zh) * | 2019-03-04 | 2019-05-03 | 上海波鸿医疗器械科技有限公司 | 一种串联输入并联输出的软开关交错直流变换器 |
CN111415617B (zh) * | 2020-04-02 | 2021-07-06 | 广东晟合微电子有限公司 | 增加锁存器提高oled面板伽马电压稳定时间的方法 |
CN114822405B (zh) * | 2022-05-20 | 2023-11-21 | 厦门凌阳华芯科技股份有限公司 | 一种显示驱动电路、源极驱动电路及其控制方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH028813A (ja) * | 1988-06-28 | 1990-01-12 | Nec Home Electron Ltd | 液晶駆動回路 |
JPH08271856A (ja) * | 1995-03-31 | 1996-10-18 | Sharp Corp | 液晶表示装置の駆動電圧発生装置 |
JP2001075536A (ja) * | 1999-09-03 | 2001-03-23 | Nec Corp | 昇圧回路、電源回路及び液晶駆動装置 |
JP2003202839A (ja) * | 2002-01-07 | 2003-07-18 | Sony Corp | 液晶駆動装置 |
JP3627710B2 (ja) * | 2002-02-14 | 2005-03-09 | セイコーエプソン株式会社 | 表示駆動回路、表示パネル、表示装置及び表示駆動方法 |
JP3687648B2 (ja) * | 2002-12-05 | 2005-08-24 | セイコーエプソン株式会社 | 電源供給方法及び電源回路 |
JP4353759B2 (ja) * | 2003-09-22 | 2009-10-28 | Necエレクトロニクス株式会社 | 駆動回路 |
-
2004
- 2004-10-20 TW TW93131756A patent/TWI258724B/zh not_active IP Right Cessation
- 2004-10-28 JP JP2004314670A patent/JP4786897B2/ja not_active Expired - Fee Related
- 2004-10-28 CN CN 200410082265 patent/CN1637792B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005134910A (ja) | 2005-05-26 |
TW200527346A (en) | 2005-08-16 |
CN1637792B (zh) | 2012-01-11 |
CN1637792A (zh) | 2005-07-13 |
TWI258724B (en) | 2006-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907108B2 (en) | Source driver circuits and methods providing reduced power consumption for driving flat panel displays | |
JP4786897B2 (ja) | ソース駆動回路と駆動回路及び液晶ディスプレイ装置とその駆動方法 | |
KR101165842B1 (ko) | 모바일용 액정 표시 장치 및 그 구동 방법 | |
US7446745B2 (en) | Display driver, display device, and driver method | |
US10121427B2 (en) | Liquid crystal display device having an overdriving data generator and method of driving the same | |
KR100864492B1 (ko) | 액정 표시 장치 및 그 구동 방법 | |
WO2012057044A1 (ja) | 表示装置およびその表示方法、ならびに液晶表示装置 | |
KR100806122B1 (ko) | 소스 구동회로, 데이터 라인 구동 방법 및 액정 표시 장치 | |
US20080303771A1 (en) | Display and two step driving method thereof | |
WO2011108166A1 (ja) | 表示装置およびその駆動方法、ならびに液晶表示装置 | |
KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
US7432902B2 (en) | Liquid crystal display device and driving method thereof | |
US7777706B2 (en) | Impulse driving apparatus and method for liquid crystal device | |
KR100652382B1 (ko) | 플랫 패널 디스플레이를 구동하는 데 있어 감소된전력소모를 제공하는 드라이버 회로 및 방법 | |
KR101127854B1 (ko) | 게이트 구동 장치와 이를 이용한 화상 표시 장치 | |
KR20080055331A (ko) | 전기영동 표시장치와 그 구동방법 | |
KR101472135B1 (ko) | 액정표시장치 | |
US9697785B2 (en) | Display device | |
US7791580B2 (en) | Circuits and methods for generating a common voltage | |
KR101192759B1 (ko) | 액정 표시장치의 구동장치 및 구동방법 | |
KR20080086060A (ko) | 액정표시장치 및 이의 구동방법 | |
JP4674985B2 (ja) | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 | |
KR20070065063A (ko) | 데이터 선 구동 방법 및 이를 이용한 평판 표시 장치 | |
KR101467213B1 (ko) | 2도트 인버젼 액정표시장치의 구동 장치 | |
US20080001149A1 (en) | Data driving circuit of liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110714 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |