JP5238604B2 - 電圧変換回路および無線通信装置 - Google Patents
電圧変換回路および無線通信装置 Download PDFInfo
- Publication number
- JP5238604B2 JP5238604B2 JP2009121728A JP2009121728A JP5238604B2 JP 5238604 B2 JP5238604 B2 JP 5238604B2 JP 2009121728 A JP2009121728 A JP 2009121728A JP 2009121728 A JP2009121728 A JP 2009121728A JP 5238604 B2 JP5238604 B2 JP 5238604B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- power supply
- transistor
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Transceivers (AREA)
- Transmitters (AREA)
Description
トに前記DAコンバータから出力された第1の差動信号が入力されドレインと第1のノー
ドとが接続される第1のトランジスタと、ソースに前記第1の電源電位が接続されゲート
に前記DAコンバータから出力された第2の差動信号が入力されドレインと第2のノード
とが接続される第2のトランジスタと、その一端が前記第1のノードに接続され残りの一
端が第3のノードに接続される第1の負荷と、その一端が前記第2のノードに接続され残
りの一端が前記第3のノードに接続される第2の負荷と、ソースに第2の電源電位が入力
されドレインと前記第3のノードとが接続される第3のトランジスタと、ソースに前記第
2の電源電位が入力されゲートとドレインとが前記第3のトランジスタのゲートと共通接
続される第4のトランジスタと、前記第4のトランジスタのドレインと第3の電源電位と
の間に接続される第1の電流源と、その一端が前記第3のノードに接続され残りの一端が
前記第3の電源電位に接続される第3の負荷と、を備えていることを特徴とする電圧変換
回路を提供する。
ゲートに前記DAコンバータから出力された第1の差動信号が入力され、ドレインと第1
のノードとが接続される第1のトランジスタと、ソースに前記第1の電源電圧が接続され
、ドレインと前記第1のノードとが接続される第2のトランジスタと、その一端が前記第
1のノードに接続され、残りの一端が第2の電源電圧に接続される第1の負荷と、ソース
に前記第1の電源電圧が接続され、ゲートに前記DAコンバータから出力された第2の差
動信号が入力され、ドレインと第2のノードが接続される第3のトランジスタと、ソース
に前記第1の電源電圧が接続され、ドレインと前記第2のノードとが接続される第4のト
ランジスタと、その一端が前記第2のノードに接続され、残りの一端が前記第2の電源電
圧に接続される第2の負荷と、ソースに前記第1の電源電圧が接続され、ゲートとドレイ
ンとが前記第2のトランジスタのゲート及び前記第4のトランジスタのゲートと共通接続
される第5のトランジスタと、前記第5のトランジスタのドレインと前記第2の電源電位
との間に接続される第1の電流源と、を備えることを特徴とする電圧変換回路を提供する
。
送信信号を差動化されたアナログ信号に変換するベースバンド処理回路と、前記ベースバ
ンド処理回路にて差動化された送信信号を無線周波数帯域に変換するRFフロントエンド
回路と、前記ベースバンド処理回路にて差動化された送信信号のDCレベルを前記RFフ
ロントエンド回路のDCレベルに変換する電圧変換回路とを備え、前記電圧変換回路は、
DAコンバータと、ソースに第1の電源電位が接続されゲートに前記DAコンバータから
出力された第1の差動信号が入力されドレインと第1のノードとが接続される第1のトラ
ンジスタと、ソースに前記第1の電源電位が接続されゲートに前記DAコンバータから出
力された第2の差動信号が入力されドレインと第2のノードとが接続される第2のトラン
ジスタと、その一端が前記第1のノードに接続され残りの一端が第3のノードに接続され
る第1の負荷と、その一端が前記第2のノードに接続され残りの一端が前記第3のノード
に接続される第2の負荷と、ソースに第2の電源電位が入力されドレインと前記第3のノ
ードとが接続される第3のトランジスタと、ソースに前記第2の電源電位が入力されゲー
トとドレインとが前記第3のトランジスタのゲートと共通接続される第4のトランジスタ
と、前記第4のトランジスタのドレインと第3の電源電位との間に接続される第1の電流
源と、その一端が前記第3のノードに接続され残りの一端が前記第3の電源電位に接続さ
れる第3の負荷と、を備えていることを特徴とする無線通信装置を提供する。
図1は、本発明の第1実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図1において、電圧変換回路には、差動電流IoP、IoNをそれぞれ生成する電流源GoP、GoN、差動電流IoP、IoNを差動電圧VoP、VoNに変換する負荷インピーダンスZLP、ZLN、同相電圧を発生させることでコモン電位Vcmを設定する共通抵抗RC1および共通抵抗RC1に一定の電流Icを供給する電流源Gcが設けられている。
図2において、差動電圧VoP、VoNの振幅はコモン電位Vcmを中心として振れる。ここで、コモン電位Vcmは電源電位Vdd1とは無関係に設定することができるため、電源電位Vdd1と基準電位Vssとの中間にコモン電位Vcmを設定することで、差動電圧VoP、VoNの差電圧Vdiffを最大限に確保することができる。
図3は、本発明の第2実施形態に係る電圧変換回路の概略構成を示す回路図である。
図3において、この電圧変換回路には、図1の電流源GoPとして電界効果トランジスタM1が設けられ、図1の電流源GoNとして電界効果トランジスタM2が設けられている。また、図1の電流源Gcとして電界効果トランジスタM3、M4および電流源Gbが設けられ、図1の負荷インピーダンスZLP、ZLNとして負荷抵抗RLP、RLNがそれぞれ設けられている。
図4は、本発明の第3実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図4において、この電圧変換回路では、図1の負荷インピーダンスZLP、ZLNとして負荷インダクタLLP、LLNがそれぞれ設けられている。ここで、負荷インダクタLLP、LLNの一端は電流源GoP、GoNの他端に接続され、負荷インダクタLLP、LLNの他端は共通抵抗RC1の一端に接続されている。
図5は、本発明の第4実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図5において、この電圧変換回路では、図1の共通抵抗RC1として電界効果トランジスタMcが設けられている。ここで、電界効果トランジスタMcのドレインは負荷インピーダンスZLP、ZLNの接続点に接続され、電界効果トランジスタMcのソースは基準電位Vssに接続されている。
図6は、本発明の第5実施形態に係る電圧変換回路に適用されるコモン電位調整回路の概略構成を示す回路図である。
図6において、コモン電位調整回路12には、電源電位Vddを分圧する分圧抵抗R1〜R4、分圧電圧を取り出すタップTP1〜TP3およびタップTP1〜TP3を切り替えるスイッチSWが設けられている。
図7は、本発明の第6実施形態に係る電圧変換回路に適用されるコモン電位調整回路の概略構成を示す回路図である。
図7において、コモン電位調整回路13には、差動出力端子ToP、ToN間の中間電位を検出する検出抵抗R11、R12および検出抵抗R11、R12にて検出された中間電位を参照電圧Vrefと比較するオペアンプ14が設けられている。
図8は、本発明の第7実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図8において、電圧変換回路には、差動電流IoP、IoNをそれぞれ生成する電流源GoP、GoN、同相電流Icをそれぞれ生成する電流源GcP、GcNおよび差動電流IoP、IoNを差動電圧VoP、VoNに変換するとともに、同相電流Icを同相電圧に変換することでコモン電位を設定する負荷抵抗RLP、RLNが設けられている。
図9は、本発明の第8実施形態に係る電圧変換回路の概略構成を示す回路図である。
図9において、この電圧変換回路には、図8の電流源GoPとして電界効果トランジスタM11が設けられ、図8の電流源GoNとして電界効果トランジスタM13が設けられている。また、図8の電流源GcP、GcNとして電界効果トランジスタM12、M14、M15および電流源Gb2が設けられている。
図10は、本発明の第9実施形態に係る電圧変換回路が適用される無線通信装置の概略構成を示すブロック図である。
図10において、この無線通信装置には、電波の送受信を行う通信アンテナ21、送受信で通信アンテナ21を共用させるアンテナ共用器22、通信アンテナ21を介して受信された受信信号を増幅するローノイズアンプ23、通信アンテナ21を介して送信される送信信号を増幅するパワーアンプ24、受信信号および送信信号の周波数変換を行うRFフロントエンド回路25、受信信号および送信信号のベースバンド処理を行うベースバンド処理回路26が設けられている。なお、アンテナ共用器22としては、通信方式がTDD(Time Division Duplex)方式の場合、スイッチを用いることができ、通信方式がFDD(Frequency Division Duplex)方式の場合、デュプレクサを用いることができる。また、RFフロントエンド回路25およびベースバンド処理回路26は、個別のICチップにそれぞれ搭載することができる。
Claims (5)
- DAコンバータと、
ソースに第1の電源電位が接続され、ゲートに前記DAコンバータから出力された第1
の差動信号が入力され、ドレインと第1のノードとが接続される第1のトランジスタと、
ソースに前記第1の電源電位が接続され、ゲートに前記DAコンバータから出力された
第2の差動信号が入力され、ドレインと第2のノードとが接続される第2のトランジスタ
と、
その一端が前記第1のノードに接続され、残りの一端が第3のノードに接続される第1
の負荷と、
その一端が前記第2のノードに接続され、残りの一端が前記第3のノードに接続される
第2の負荷と、
ソースに第2の電源電位が接続され、ドレインと前記第3のノードとが接続される第3
のトランジスタと、
ソースに前記第2の電源電位が接続され、ゲートとドレインとが前記第3のトランジス
タのゲートと共通接続される第4のトランジスタと、
前記第4のトランジスタのドレインと第3の電源電位との間に接続される第1の電流源
と、
その一端が前記第3のノードに接続され、残りの一端が前記第3の電源電位に接続され
る第3の負荷と、
を備えていることを特徴とする電圧変換回路。 - DAコンバータと、
ソースに第1の電源電圧が接続され、ゲートに前記DAコンバータから出力された第1
の差動信号が入力され、ドレインと第1のノード(ToP)とが接続される第1のトラン
ジスタと、
ソースに前記第1の電源電圧が接続され、ドレインと前記第1のノードとが接続される
第2のトランジスタと、
その一端が前記第1のノードに接続され、残りの一端が第2の電源電圧に接続される第
1の負荷と、
ソースに前記第1の電源電圧が接続され、ゲートに前記DAコンバータから出力された
第2の差動信号が入力され、ドレインと第2のノードが接続される第3のトランジスタと
、
ソースに前記第1の電源電圧が接続され、ドレインと前記第2のノードとが接続される
第4のトランジスタと、
その一端が前記第2のノードに接続され、残りの一端が前記第2の電源電圧に接続され
る第2の負荷と、
ソースに前記第1の電源電圧が接続され、ゲートとドレインとが前記第2のトランジス
タのゲート及び前記第4のトランジスタのゲートと共通接続される第5のトランジスタと
、
前記第5のトランジスタのドレインと前記第2の電源電位との間に接続される第1の電
流源と、
を備えることを特徴とする電圧変換回路。 - 前記第1トランジスタ乃至前記第5のトランジスタはP型電界効果トランジスタであり
、
前記第1の負荷乃び前記第2の負荷が抵抗であることを特徴とする請求項3に記載の電
圧変換回路。 - デジタル化された送信信号のベースバンド処理を行い、前記送信信号を差動化されたア
ナログ信号に変換するベースバンド処理回路と、
前記ベースバンド処理回路にて差動化された送信信号を無線周波数帯域に変換するRF
フロントエンド回路と、
前記ベースバンド処理回路にて差動化された送信信号のDCレベルを前記RFフロント
エンド回路のDCレベルに変換する電圧変換回路とを備え、
前記電圧変換回路は、
DAコンバータと、
ソースに第1の電源電位が接続され、ゲートに前記DAコンバータから出力された第1
の差動信号が入力され、ドレインと第1のノードとが接続される第1のトランジスタと、
ソースに前記第1の電源電位が接続され、ゲートに前記DAコンバータから出力された
第2の差動信号が入力され、ドレインと第2のノードとが接続される第2のトランジスタ
と、
その一端が前記第1のノードに接続され、残りの一端が第3のノードに接続される第1
の負荷と、
その一端が前記第2のノードに接続され、残りの一端が前記第3のノードに接続される
第2の負荷と、
ソースに第2の電源電位が入力され、ドレインと前記第3のノードとが接続される第3
のトランジスタと、
ソースに前記第2の電源電位が入力され、ゲートとドレインとが前記第3のトランジス
タのゲートと共通接続される第4のトランジスタと、
前記第4のトランジスタのドレインと第3の電源電位との間に接続される第1の電流源
と、
その一端が前記第3のノードに接続され、残りの一端が前記第3の電源電位に接続され
る第3の負荷と、
を備えていることを特徴とする無線通信装置。 - 前記第2の電源電位は、前記第1の電源電位よりも低く、
前記第1トランジスタ乃至前記第4のトランジスタはP型電界効果トランジスタであり
、
前記第1の負荷乃至前記第3の負荷が抵抗であることを特徴とする請求項1または4に
記載の電圧変換回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121728A JP5238604B2 (ja) | 2009-05-20 | 2009-05-20 | 電圧変換回路および無線通信装置 |
US12/724,994 US8213882B2 (en) | 2009-05-20 | 2010-03-16 | Voltage converting circuit and radio communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009121728A JP5238604B2 (ja) | 2009-05-20 | 2009-05-20 | 電圧変換回路および無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010273009A JP2010273009A (ja) | 2010-12-02 |
JP5238604B2 true JP5238604B2 (ja) | 2013-07-17 |
Family
ID=43124554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009121728A Expired - Fee Related JP5238604B2 (ja) | 2009-05-20 | 2009-05-20 | 電圧変換回路および無線通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8213882B2 (ja) |
JP (1) | JP5238604B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8310308B1 (en) * | 2011-05-31 | 2012-11-13 | Texas Instruments Incorporated | Wide bandwidth class C amplifier with common-mode feedback |
US20150137855A1 (en) * | 2013-11-21 | 2015-05-21 | Lsi Corporation | Current To Voltage Converter |
JP2018174477A (ja) | 2017-03-31 | 2018-11-08 | エイブリック株式会社 | トランスコンダクタンス増幅器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4901031A (en) | 1989-01-17 | 1990-02-13 | Burr-Brown Corporation | Common-base, source-driven differential amplifier |
JPH10150333A (ja) * | 1996-11-18 | 1998-06-02 | Toshiba Corp | 電圧変換回路及び差動差分増幅器 |
GB2344902B (en) * | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
JP3471648B2 (ja) * | 1999-02-26 | 2003-12-02 | 富士通カンタムデバイス株式会社 | パワーアンプ回路及びそのバイアス回路 |
JP2002076800A (ja) | 2000-08-30 | 2002-03-15 | Nec Corp | 電圧減算・加算回路及びそれを実現するmos差動増幅回路 |
US20020074983A1 (en) * | 2000-12-14 | 2002-06-20 | Yuen Gregory W. | Voltage converter apparatus and method therefor |
JP2002246892A (ja) * | 2001-02-22 | 2002-08-30 | Mitsubishi Electric Corp | 入力バッファ回路 |
JP3805769B2 (ja) * | 2003-12-17 | 2006-08-09 | 株式会社東芝 | 差動対回路及び演算増幅回路 |
US7355451B2 (en) * | 2004-07-23 | 2008-04-08 | Agere Systems Inc. | Common-mode shifting circuit for CML buffers |
-
2009
- 2009-05-20 JP JP2009121728A patent/JP5238604B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-16 US US12/724,994 patent/US8213882B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100296600A1 (en) | 2010-11-25 |
US8213882B2 (en) | 2012-07-03 |
JP2010273009A (ja) | 2010-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI360941B (en) | Adaptive-biased mixer | |
US7392033B2 (en) | Reducing active mixer flicker noise | |
US8731506B2 (en) | Complementary low noise transductor with active single ended to differential signal conversion | |
US7352241B2 (en) | Variable gain amplifier | |
JP5245887B2 (ja) | 増幅器 | |
US6989705B2 (en) | High linearity passive mixer and associated LO buffer | |
US8493136B2 (en) | Driver circuit and a mixer circuit receiving a signal from the driver circuit | |
US20070087711A1 (en) | Multiple band transceiver | |
KR20160031416A (ko) | 동적으로 바이어스되는 기저대역 전류 증폭기를 위한 장치 및 방법 | |
US7787830B2 (en) | Transceiver and method of operating an electrical circuit | |
EP1704649B1 (en) | Versatile baseband signal input current splitter | |
JP2007537631A (ja) | 三次変調相殺可変回路 | |
US20040183598A1 (en) | Method for transconductance linearization for DC-coupled applications | |
JP5238604B2 (ja) | 電圧変換回路および無線通信装置 | |
US7227406B2 (en) | Differential amplifier for balanced/unbalanced converter | |
US6850752B2 (en) | Single-to-differential conversion circuit outputting DC-balanced differential signal | |
US7126424B2 (en) | Interface circuit for connecting to an output of a frequency converter | |
KR100721171B1 (ko) | 주파수 변환회로 | |
JP5139963B2 (ja) | 差動増幅器 | |
KR20100031900A (ko) | 능수동 주파수 변환기 및 그 구동 방법 | |
JP4772723B2 (ja) | 高周波受信機 | |
JP5050341B2 (ja) | チューナ回路 | |
JP2004336625A (ja) | ミキサー回路 | |
JP2009118065A (ja) | 周波数変換回路及びそれを用いた無線通信装置 | |
KR20100005836A (ko) | 광대역 무선통신 시스템의 다운 컨버전 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120827 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121225 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |