JP5238604B2 - 電圧変換回路および無線通信装置 - Google Patents

電圧変換回路および無線通信装置 Download PDF

Info

Publication number
JP5238604B2
JP5238604B2 JP2009121728A JP2009121728A JP5238604B2 JP 5238604 B2 JP5238604 B2 JP 5238604B2 JP 2009121728 A JP2009121728 A JP 2009121728A JP 2009121728 A JP2009121728 A JP 2009121728A JP 5238604 B2 JP5238604 B2 JP 5238604B2
Authority
JP
Japan
Prior art keywords
node
power supply
transistor
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009121728A
Other languages
English (en)
Other versions
JP2010273009A (ja
Inventor
隆 上野
武司 上野
武史 宮葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009121728A priority Critical patent/JP5238604B2/ja
Priority to US12/724,994 priority patent/US8213882B2/en
Publication of JP2010273009A publication Critical patent/JP2010273009A/ja
Application granted granted Critical
Publication of JP5238604B2 publication Critical patent/JP5238604B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0272Arrangements for coupling to multiple lines, e.g. for differential transmission
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transceivers (AREA)
  • Transmitters (AREA)

Description

本発明は電圧変換回路および無線通信装置に関し、特に、差動信号のコモン電位を変換する方法に適用して好適なものである。
デジタル回路とアナログ回路とが混載された回路では、デジタルノイズによりアナログ信号の品質が低下するのを防止するために、アナログ回路で扱われる信号を差動化することがある。
ここで、DCレベルの異なる回路ブロックを互いにDC直結すると、これらの回路ブロックが正常に動作しなくなるため、回路ブロック間にコンデンサを介挿し、DC成分を遮断することが一般的に行われている。
また、例えば、特許文献1には、1対のトランジスタのゲートが入力対を、ドレインが減算出力対をそれぞれ構成し、ソースが共通接続されて加算出力端子を構成し、これらのトランジスタに流れる電流の和を入力差動電圧に比例して増加させることで、広い入力電圧範囲に渡り線形な減算・加算機能を実現する方法が開示されている。
特開2002−76800号公報
しかしながら、回路ブロック間にコンデンサを介挿させる方法では、DC成分付近までの帯域が遮断されるため、DC成分付近までの帯域を通すことが必要な通信方式などには適用できないという問題があった。
また、特許文献1に開示された方法では、出力側の差分回路によって差動信号が単相信号に変換される上、入力対で生成されるコモン電位をキャンセルするため、差動信号を伝送することを可能としつつ、差動信号のコモン電位を調整することができないという問題があった。
本発明の目的は、差動信号を伝送することを可能としつつ、差動信号のコモン電位を調整することが可能な電圧変換回路および無線通信装置を提供することである。
本発明の一態様によれば、DAコンバータと、ソースに第1の電源電位が接続されゲー
トに前記DAコンバータから出力された第1の差動信号が入力されドレインと第1のノー
ドとが接続される第1のトランジスタと、ソースに前記第1の電源電位が接続されゲート
に前記DAコンバータから出力された第2の差動信号が入力されドレインと第2のノード
とが接続される第2のトランジスタと、その一端が前記第1のノードに接続され残りの一
端が第3のノードに接続される第1の負荷と、その一端が前記第2のノードに接続され残
りの一端が前記第3のノードに接続される第2の負荷と、ソースに第2の電源電位が入力
されドレインと前記第3のノードとが接続される第3のトランジスタと、ソースに前記第
2の電源電位が入力されゲートとドレインとが前記第3のトランジスタのゲートと共通接
続される第4のトランジスタと、前記第4のトランジスタのドレインと第3の電源電位と
の間に接続されるの電流源と、その一端が前記第3のノードに接続され残りの一端が
前記第3の電源電位に接続される第3の負荷と、を備えていることを特徴とする電圧変換
回路を提供する。
本発明の一態様によれば、 DAコンバータと、ソースに第1の電源電圧が接続され、
ゲートに前記DAコンバータから出力された第1の差動信号が入力され、ドレインと第1
のノードとが接続される第1のトランジスタと、ソースに前記第1の電源電圧が接続され
、ドレインと前記第1のノードとが接続される第2のトランジスタと、その一端が前記第
1のノードに接続され、残りの一端が第2の電源電圧に接続される第1の負荷と、ソース
に前記第1の電源電圧が接続され、ゲートに前記DAコンバータから出力された第2の差
動信号が入力され、ドレインと第2のノードが接続される第3のトランジスタと、ソース
に前記第1の電源電圧が接続され、ドレインと前記第2のノードとが接続される第4のト
ランジスタと、その一端が前記第2のノードに接続され、残りの一端が前記第2の電源電
圧に接続される第2の負荷と、ソースに前記第1の電源電圧が接続され、ゲートとドレイ
ンとが前記第2のトランジスタのゲート及び前記第4のトランジスタのゲートと共通接続
される第5のトランジスタと、前記第5のトランジスタのドレインと前記第2の電源電位
との間に接続される第1の電流源と、を備えることを特徴とする電圧変換回路を提供する

本発明の一態様によれば、デジタル化された送信信号のベースバンド処理を行い、前記
送信信号を差動化されたアナログ信号に変換するベースバンド処理回路と、前記ベースバ
ンド処理回路にて差動化された送信信号を無線周波数帯域に変換するRFフロントエンド
回路と、前記ベースバンド処理回路にて差動化された送信信号のDCレベルを前記RFフ
ロントエンド回路のDCレベルに変換する電圧変換回路とを備え、前記電圧変換回路は、
DAコンバータと、ソースに第1の電源電位が接続されゲートに前記DAコンバータから
出力された第1の差動信号が入力されドレインと第1のノードとが接続される第1のトラ
ンジスタと、ソースに前記第1の電源電位が接続されゲートに前記DAコンバータから出
力された第2の差動信号が入力されドレインと第2のノードとが接続される第2のトラン
ジスタと、その一端が前記第1のノードに接続され残りの一端が第3のノードに接続され
る第1の負荷と、その一端が前記第2のノードに接続され残りの一端が前記第3のノード
に接続される第2の負荷と、ソースに第2の電源電位が入力されドレインと前記第3のノ
ードとが接続される第3のトランジスタと、ソースに前記第2の電源電位が入力されゲー
トとドレインとが前記第3のトランジスタのゲートと共通接続される第4のトランジスタ
と、前記第4のトランジスタのドレインと第3の電源電位との間に接続されるの電流
源と、その一端が前記第3のノードに接続され残りの一端が前記第3の電源電位に接続さ
れる第3の負荷と、を備えていることを特徴とする無線通信装置を提供する。
本発明によれば、差動信号を伝送することを可能としつつ、差動信号のコモン電位を調整することが可能となる。
図1は、本発明の第1実施形態に係る電圧変換回路の概略構成を示すブロック図。 図2は、図1の電圧変換回路におけるコモン電位の設定方法を示す図。 図3は、本発明の第2実施形態に係る電圧変換回路の概略構成を示す回路図。 図4は、本発明の第3実施形態に係る電圧変換回路の概略構成を示すブロック図。 図5は、本発明の第4実施形態に係る電圧変換回路の概略構成を示すブロック図。 図6は、本発明の第5実施形態に係る電圧変換回路に適用されるコモン電位調整回路の概略構成を示す回路図。 図7は、本発明の第6実施形態に係る電圧変換回路に適用されるコモン電位調整回路の概略構成を示す回路図。 図8は、本発明の第7実施形態に係る電圧変換回路の概略構成を示すブロック図。 図9は、本発明の第8実施形態に係る電圧変換回路の概略構成を示す回路図。 図10は、本発明の第9実施形態に係る電圧変換回路が適用される無線通信装置の概略構成を示すブロック図。
以下、本発明の実施形態に係る電圧変換回路および無線通信装置について図面を参照しながら説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図1において、電圧変換回路には、差動電流IoP、IoNをそれぞれ生成する電流源GoP、GoN、差動電流IoP、IoNを差動電圧VoP、VoNに変換する負荷インピーダンスZLP、ZLN、同相電圧を発生させることでコモン電位Vcmを設定する共通抵抗RC1および共通抵抗RC1に一定の電流Icを供給する電流源Gcが設けられている。
ここで、電流源GoP、GoNの一端は電源電位Vdd1に接続され、電流源GoP、GoNの他端は負荷インピーダンスZLP、ZLNの一端に接続されている。また、負荷インピーダンスZLP、ZLNの他端は共通抵抗RC1の一端に接続され、共通抵抗RC1の他端は基準電位Vssに接続されている。なお、基準電位Vssは、例えば、グランド電位に設定することができる。
また、電流源Gcの一端は電源電位Vdd2に接続され、電流源Gcの他端は共通抵抗RC1の一端に接続されている。なお、電源電位Vdd2は、電源電位Vdd1よりも低い値に設定することができる。また、電流源GoP、GoNと負荷インピーダンスZLP、ZLNとの接続点には差動出力端子ToP、ToNがそれぞれ設けられている。
そして、電流源Gcにて生成された電流Icは共通抵抗RC1に供給され、共通抵抗RC1にて同相電圧が発生されることで、負荷インピーダンスZLP、ZLNと共通抵抗RC1との接続点にコモン電位Vcmが設定される。
一方、電流源GoP、GoNにてそれぞれ生成された差動電流IoP、IoNは、負荷インピーダンスZLP、ZLNにて差動電圧VoP、VoNにそれぞれ変換され、差動電圧VoP、VoNの振幅がコモン電位Vcmを中心として振られながら、差動出力端子ToP、ToNを介して出力される。
ここで、負荷インピーダンスZLP、ZLNに共通に接続された共通抵抗RC1にてコモン電位Vcmを設定させることにより、差動出力端子ToP、ToNのコモン電位Vcmを一致させることができ、DCオフセットを発生させることなく、差動信号のDCレベルを調整することができる。このため、DCレベルの異なる回路ブロック間にコンデンサを介挿することなく、これらの回路ブロックを互いにDC直結することが可能となり、DC成分付近までの帯域を通すことが必要な通信回路を正常に動作させることができる。
また、コモン電位Vcmを設定させる電流Icを負荷インピーダンスZLP、ZLNに流す必要がなくなることから、負荷インピーダンスZLP、ZLNの値に依存することなく、電流Icを設定することができる。このため、負荷インピーダンスZLP、ZLNの値が小さい場合においても、電流Icを増大させることなく、十分なコモン電位Vcmを確保させることができ、消費電力の増大を抑制することができる。
さらに、負荷インピーダンスZLP、ZLNと共通抵抗RC1との接続点に電流源Gcを接続することにより、差動出力端子ToP、ToNの電位とは無関係に電流源Gcの電源電位Vdd2を設定することができる。このため、電源電位Vdd2を電源電位Vdd1よりも低い値に設定した場合においても、差動出力端子ToP、ToNの電位が電源電位Vdd2にて制限を受けるのを防止することが可能となり、電流源Gcにおける電力損失を低減することができる。
図2は、図1の電圧変換回路におけるコモン電位の設定方法を示す図である。
図2において、差動電圧VoP、VoNの振幅はコモン電位Vcmを中心として振れる。ここで、コモン電位Vcmは電源電位Vdd1とは無関係に設定することができるため、電源電位Vdd1と基準電位Vssとの中間にコモン電位Vcmを設定することで、差動電圧VoP、VoNの差電圧Vdiffを最大限に確保することができる。
(第2実施形態)
図3は、本発明の第2実施形態に係る電圧変換回路の概略構成を示す回路図である。
図3において、この電圧変換回路には、図1の電流源GoPとして電界効果トランジスタM1が設けられ、図1の電流源GoNとして電界効果トランジスタM2が設けられている。また、図1の電流源Gcとして電界効果トランジスタM3、M4および電流源Gbが設けられ、図1の負荷インピーダンスZLP、ZLNとして負荷抵抗RLP、RLNがそれぞれ設けられている。
そして、電界効果トランジスタM1、M2のドレインは電源電位Vdd1に接続され、電界効果トランジスタM1、M2のソースは負荷抵抗RLP、RLNの一端にそれぞれ接続されている。また、負荷抵抗RLP、RLNの他端は共通抵抗RC1の一端に接続され、共通抵抗RC1の他端は基準電位Vssに接続されている。また、電界効果トランジスタM1、M2のゲートは、DAコンバータ11の差動出力端子に接続されている。
また、電界効果トランジスタM3、M4のドレインは電源電位Vdd2に接続され、電界効果トランジスタM3のソースは共通抵抗RC1の一端に接続されている。また、電界効果トランジスタM4のソースは電流源Gbの一端に接続され、電流源Gbの他端は基準電位Vssに接続されている。また、電界効果トランジスタM3、M4のゲートは、電界効果トランジスタM4のソースに接続されている。
そして、電流源Gbにて電流Ibが生成されると、電界効果トランジスタM3、M4のカレントミラー動作によって電流Ibに対応した電流Icが電界効果トランジスタM3に流れ、共通抵抗RC1に供給される。そして、電流Icが共通抵抗RC1に供給されると、共通抵抗RC1にて同相電圧が発生されることで、負荷抵抗RLP、RLNと共通抵抗RC1との接続点にコモン電位Vcmが設定される。
一方、DAコンバータ11から差動信号が電界効果トランジスタM1、M2のゲートに入力されると、その差動信号に対応した差動電流IoP、IoNが電界効果トランジスタM1、M2にてそれぞれ生成される。そして、電界効果トランジスタM1、M2にてそれぞれ生成された差動電流IoP、IoNは、負荷抵抗RLP、RLNにて差動電圧VoP、VoNにそれぞれ変換され、差動電圧VoP、VoNの振幅がコモン電位Vcmを中心として振られながら、差動出力端子ToP、ToNを介して出力される。
これにより、負荷抵抗RLP、RLNに共通に接続された共通抵抗RC1にてコモン電位Vcmを設定させることができ、差動出力端子ToP、ToNを介して差動電圧VoP、VoNが出力される場合においても、DCオフセットを発生させることなく、差動電圧VoP、VoNのDCレベルを調整することができる。
(第3実施形態)
図4は、本発明の第3実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図4において、この電圧変換回路では、図1の負荷インピーダンスZLP、ZLNとして負荷インダクタLLP、LLNがそれぞれ設けられている。ここで、負荷インダクタLLP、LLNの一端は電流源GoP、GoNの他端に接続され、負荷インダクタLLP、LLNの他端は共通抵抗RC1の一端に接続されている。
ここで、負荷インピーダンスZLP、ZLNとして負荷インダクタLLP、LLNを用いることにより、直流電圧降下を低減させることができ、高周波回路に適用された場合においても、変換効率の低下を抑制することができる。
また、コモン電位Vcmは負荷インダクタLLP、LLNとは無関係に共通抵抗RC1にて設定されることから、負荷インピーダンスZLP、ZLNとして負荷インダクタLLP、LLNを用いた場合においても、コモン電位Vcmを適切な値に設定させることができる。
(第4実施形態)
図5は、本発明の第4実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図5において、この電圧変換回路では、図1の共通抵抗RC1として電界効果トランジスタMcが設けられている。ここで、電界効果トランジスタMcのドレインは負荷インピーダンスZLP、ZLNの接続点に接続され、電界効果トランジスタMcのソースは基準電位Vssに接続されている。
そして、電界効果トランジスタMcのゲートに制御電圧Vcが印加されることにより、電界効果トランジスタMcのチャネル抵抗値が制御され、コモン電位Vcmが調整される。
ここで、共通抵抗RC1として電界効果トランジスタMcを設けることで、電流Icを変化させることなく、コモン電位Vcmを変化させることができ、差動電圧VoP、VoNが出力される回路のDCレベルが切り替わる場合においても、DC直結を実現することが可能となる。
(第5実施形態)
図6は、本発明の第5実施形態に係る電圧変換回路に適用されるコモン電位調整回路の概略構成を示す回路図である。
図6において、コモン電位調整回路12には、電源電位Vddを分圧する分圧抵抗R1〜R4、分圧電圧を取り出すタップTP1〜TP3およびタップTP1〜TP3を切り替えるスイッチSWが設けられている。
ここで、分圧抵抗R1〜R4は互いに直列接続され、タップTP1〜TP3は、分圧抵抗R1〜R4の接続点に接続されている。また、スイッチSWの一端は電界効果トランジスタMcのゲートに接続されている。
そして、電源電位Vddは分圧抵抗R1〜R4にて分圧され、分圧電圧がタップTP1〜TP3に出力される。そして、スイッチSWの他端をタップTP1〜TP3間で切り替えることで、制御電圧Vcが変化される。そして、電界効果トランジスタMcのゲートに制御電圧Vcが印加されることにより、電界効果トランジスタMcのチャネル抵抗値が制御され、コモン電位Vcmが調整される。
(第6実施形態)
図7は、本発明の第6実施形態に係る電圧変換回路に適用されるコモン電位調整回路の概略構成を示す回路図である。
図7において、コモン電位調整回路13には、差動出力端子ToP、ToN間の中間電位を検出する検出抵抗R11、R12および検出抵抗R11、R12にて検出された中間電位を参照電圧Vrefと比較するオペアンプ14が設けられている。
ここで、検出抵抗R11、R12は互いに直列接続され、この直列回路は差動出力端子ToP、ToN間に接続されている。また、オペアンプ14の一方の入力端子は検出抵抗R11、R12の接続点に接続され、オペアンプ14の他方の入力端子には参照電圧Vrefが入力される。
そして、差動出力端子ToP、ToN間の中間電位は検出抵抗R11、R12にて検出され、オペアンプ14にて参照電圧Vrefと比較される。そして、差動出力端子ToP、ToN間の中間電位と参照電圧Vrefとの差分が制御電圧Vcとして電界効果トランジスタMcのゲートに出力されることで、差動出力端子ToP、ToN間の中間電位が参照電圧Vrefに一致するように電界効果トランジスタMcのチャネル抵抗値が制御される。
(第7実施形態)
図8は、本発明の第7実施形態に係る電圧変換回路の概略構成を示すブロック図である。
図8において、電圧変換回路には、差動電流IoP、IoNをそれぞれ生成する電流源GoP、GoN、同相電流Icをそれぞれ生成する電流源GcP、GcNおよび差動電流IoP、IoNを差動電圧VoP、VoNに変換するとともに、同相電流Icを同相電圧に変換することでコモン電位を設定する負荷抵抗RLP、RLNが設けられている。
ここで、電流源GoP、GoNの一端は電源電位Vddに接続され、電流源GoP、GoNの他端は負荷抵抗RLP、RLNの一端に接続され、負荷抵抗RLP、RLNの他端は基準電位Vssに接続されている。また、電流源GcP、GcNは、電流源GoP、GoNにそれぞれ並列に接続されている。なお、電流源GoP、GoNと負荷抵抗RLP、RLNとの接続点には差動出力端子ToP、ToNがそれぞれ設けられている。
そして、電流源GcP、GcNにてそれぞれ生成された同相電流Icは負荷抵抗RLP、RLNにそれぞれ供給され、負荷抵抗RLP、RLNにて同相電圧に変換されることで、電流源GoP、GoNと負荷抵抗RLP、RLNとの接続点にコモン電位が設定される。
一方、電流源GoP、GoNにてそれぞれ生成された差動電流IoP、IoNは、負荷抵抗RLP、RLNにて差動電圧VoP、VoNにそれぞれ変換され、差動電圧VoP、VoNの振幅がコモン電位を中心として振られながら、差動出力端子ToP、ToNを介して出力される。
これにより、電流源GoP、GoNにそれぞれ接続された負荷抵抗RLP、RLNにてコモン電位を設定させることができ、電流源GoP、GoNにて差動電流IoP、IoNがそれぞれ生成される場合においても、差動電圧VoP、VoNのDCレベルを調整することができる。
なお、図8の実施形態では、電流源GcP、GcNにて同一の値の同相電流Icをそれぞれ生成させる方法について説明したが、電流源GcP、GcNにて生成される同相電流の値を個別に設定するようにしてもよい。これにより、差動出力端子ToP、ToNのコモン電位を別個に設定することが可能となり、負荷抵抗RLP、RLNの値にバラツキがある場合においても、差動出力端子ToP、ToNのコモン電位を等しくすることができる。
(第8実施形態)
図9は、本発明の第8実施形態に係る電圧変換回路の概略構成を示す回路図である。
図9において、この電圧変換回路には、図8の電流源GoPとして電界効果トランジスタM11が設けられ、図8の電流源GoNとして電界効果トランジスタM13が設けられている。また、図8の電流源GcP、GcNとして電界効果トランジスタM12、M14、M15および電流源Gb2が設けられている。
そして、電界効果トランジスタM11、M13のドレインは電源電位Vddに接続され、電界効果トランジスタM11、M13のソースは負荷抵抗RLP、RLNの一端にそれぞれ接続されている。また、負荷抵抗RLP、RLNの他端は基準電位Vssに接続されている。また、電界効果トランジスタM11、M13のゲートは、DAコンバータ11の差動出力端子に接続されている。
また、電界効果トランジスタM12、M14、M15のドレインは電源電位Vddに接続され、電界効果トランジスタM12のソースは負荷抵抗RLPの一端に接続され、電界効果トランジスタM14のソースは負荷抵抗RLNの一端に接続されている。また、電界効果トランジスタM15のソースは電流源Gb2の一端に接続され、電流源Gb2の他端は基準電位Vssに接続されている。また、電界効果トランジスタM12、M14、M15のゲートは、電界効果トランジスタM15のソースに接続されている。
そして、電流源Gb2にて電流Ib2が生成されると、電界効果トランジスタM12、M14、M15のカレントミラー動作によって電流Ib2に対応した同相電流Icが電界効果トランジスタM12、M14に流れ、負荷抵抗RLP、RLNにそれぞれ供給される。そして、同相電流Icが負荷抵抗RLP、RLNにそれぞれ供給されると、負荷抵抗RLP、RLNにて同相電圧にそれぞれ変換されることで、電界効果トランジスタM11、M13のソースと負荷抵抗RLP、RLNとの各接続点にコモン電位が設定される。
一方、DAコンバータ11から差動信号が電界効果トランジスタM11、M13のゲートに入力されると、その差動信号に対応した差動電流IoP、IoNが電界効果トランジスタM11、M13にてそれぞれ生成される。そして、電界効果トランジスタM11、M13にてそれぞれ生成された差動電流IoP、IoNは、負荷抵抗RLP、RLNにて差動電圧VoP、VoNにそれぞれ変換され、差動電圧VoP、VoNの振幅がコモン電位を中心として振られながら、差動出力端子ToP、ToNを介して出力される。
(第9実施形態)
図10は、本発明の第9実施形態に係る電圧変換回路が適用される無線通信装置の概略構成を示すブロック図である。
図10において、この無線通信装置には、電波の送受信を行う通信アンテナ21、送受信で通信アンテナ21を共用させるアンテナ共用器22、通信アンテナ21を介して受信された受信信号を増幅するローノイズアンプ23、通信アンテナ21を介して送信される送信信号を増幅するパワーアンプ24、受信信号および送信信号の周波数変換を行うRFフロントエンド回路25、受信信号および送信信号のベースバンド処理を行うベースバンド処理回路26が設けられている。なお、アンテナ共用器22としては、通信方式がTDD(Time Division Duplex)方式の場合、スイッチを用いることができ、通信方式がFDD(Frequency Division Duplex)方式の場合、デュプレクサを用いることができる。また、RFフロントエンド回路25およびベースバンド処理回路26は、個別のICチップにそれぞれ搭載することができる。
ここで、RFフロントエンド回路25には、受信信号をダウンコンバートさせる局部発振信号を発生する局部発振器31、送信信号をアップコンバートさせる局部発振信号を発生する局部発振器33、局部発振器31にて発生された局部発振信号を受信信号に乗算することで受信信号をダウンコンバートするミキサ32、局部発振器33にて発生された局部発振信号を送信信号に乗算することで送信信号をアップコンバートするミキサ34、ミキサ32にてダウンコンバートされた受信信号を差動増幅する差動アンプ35およびミキサ34にてアップコンバートされる送信信号を差動増幅する差動アンプ36が設けられている。
また、ベースバンド処理回路26には、差動アンプ35にて差動増幅された受信信号をデジタル化するADコンバータ41、差動アンプ36にて差動増幅される送信信号をアナログ化するDAコンバータ42およびデジタル化された受信信号および送信信号の変復調をベースバンド帯域で行う変復調信号処理部43が設けられている。
ここで、DAコンバータ42は、電圧変換回路27を介して差動アンプ36にDC直結されている。なお、電圧変換回路27としては、図1および図3〜図9のいずれかの構成を用いることができる。
そして、無線通信装置にて受信処理が行われる場合、通信アンテナ21を介して受信された受信信号はローノイズアンプ23にて増幅された後、ミキサ32にてダウンコンバートされ、ベースバンド帯域に周波数変換された差動信号が差動アンプ35に出力される。そして、その差動信号が差動アンプ35にて増幅された後、ADコンバータ41にてデジタル化され、変復調信号処理部43にて復調処理される。
一方、無線通信装置にて送信処理が行われる場合、変復調信号処理部43にて変調処理されたベースバンド帯域の送信信号は、DAコンバータ42にてアナログ化され、そのアナログ化された差動信号が電圧変換回路27に出力される。そして、その差動信号が電圧変換回路27に出力されると、その時の差動信号のDCレベルが差動アンプ36でのDCレベルに変換され、差動アンプ36に出力される。そして、電圧変換回路27にてDCレベルが変換された差動信号は差動アンプ36にて増幅された後、ミキサ34にてアップコンバートされ、パワーアンプ24にて増幅されてから、通信アンテナ21を介して送信される。
なお、上述した実施形態では、RFフロントエンド回路25とベースバンド処理回路26との間に電圧変換回路27を設ける方法について説明したが、RFフロントエンド回路25に電圧変換回路27を組み込むようにしてもよいし、ベースバンド処理回路26に電圧変換回路27を組み込むようにしてもよい。
また、上述した実施形態では、RFフロントエンド回路25とベースバンド処理回路26とがDC直結される無線通信装置に電圧変換回路27を適用する方法について説明したが、本発明は、無線通信装置に適用する方法に限定されることなく、例えば、前段と後段とがDC直結される多段増幅回路に電圧変換回路27を適用するようにしてもよい。
GoP、GoN、GcP、GcN、Gc、Gb、Gb2 電流源、ToP、ToN 差動出力端子、ZLP、ZLN 負荷インピーダンス、RC1 共通抵抗、11、42 DAコンバータ、M1〜M4、Mc、M11〜M15 電界効果トランジスタ、RLP、RLN 負荷抵抗、LLP、LLN 負荷インダクタ、12、13 コモン電位調整回路、R1〜R4 分圧抵抗、R11、R12 検出抵抗、TP1〜TP3 タップ、SW スイッチ、14 オペアンプ、21 通信アンテナ、22 アンテナ共用器、23 ローノイズアンプ、24 パワーアンプ、25 RFフロントエンド回路、26 ベースバンド処理回路、27 電圧変換回路、31、33 局部発振器、32、34 ミキサ、35、36 差動アンプ、41 ADコンバータ、43 変復調信号処理部

Claims (5)

  1. DAコンバータと、
    ソースに第1の電源電位が接続され、ゲートに前記DAコンバータから出力された第1
    の差動信号が入力され、ドレインと第1のノードとが接続される第1のトランジスタと、
    ソースに前記第1の電源電位が接続され、ゲートに前記DAコンバータから出力された
    第2の差動信号が入力され、ドレインと第2のノードとが接続される第2のトランジスタ
    と、
    その一端が前記第1のノードに接続され、残りの一端が第3のノードに接続される第1
    の負荷と、
    その一端が前記第2のノードに接続され、残りの一端が前記第3のノードに接続される
    第2の負荷と、
    ソースに第2の電源電位が接続され、ドレインと前記第3のノードとが接続される第3
    のトランジスタと、
    ソースに前記第2の電源電位が接続され、ゲートとドレインとが前記第3のトランジス
    タのゲートと共通接続される第4のトランジスタと、
    前記第4のトランジスタのドレインと第3の電源電位との間に接続されるの電流源
    と、
    その一端が前記第3のノードに接続され、残りの一端が前記第3の電源電位に接続され
    る第3の負荷と、
    を備えていることを特徴とする電圧変換回路。
  2. DAコンバータと、
    ソースに第1の電源電圧が接続され、ゲートに前記DAコンバータから出力された第1
    の差動信号が入力され、ドレインと第1のノード(ToP)とが接続される第1のトラン
    ジスタと、
    ソースに前記第1の電源電圧が接続され、ドレインと前記第1のノードとが接続される
    第2のトランジスタと、
    その一端が前記第1のノードに接続され、残りの一端が第2の電源電圧に接続される第
    1の負荷と、
    ソースに前記第1の電源電圧が接続され、ゲートに前記DAコンバータから出力された
    第2の差動信号が入力され、ドレインと第2のノードが接続される第3のトランジスタと

    ソースに前記第1の電源電圧が接続され、ドレインと前記第2のノードとが接続される
    第4のトランジスタと、
    その一端が前記第2のノードに接続され、残りの一端が前記第2の電源電圧に接続され
    る第2の負荷と、
    ソースに前記第1の電源電圧が接続され、ゲートとドレインとが前記第2のトランジス
    タのゲート及び前記第4のトランジスタのゲートと共通接続される第5のトランジスタと

    前記第5のトランジスタのドレインと前記第2の電源電位との間に接続される第1の電
    流源と、
    を備えることを特徴とする電圧変換回路。
  3. 前記第1トランジスタ乃至前記第5のトランジスタはP型電界効果トランジスタであり

    前記第1の負荷乃び前記第2の負荷が抵抗であることを特徴とする請求項3に記載の電
    圧変換回路。
  4. デジタル化された送信信号のベースバンド処理を行い、前記送信信号を差動化されたア
    ナログ信号に変換するベースバンド処理回路と、
    前記ベースバンド処理回路にて差動化された送信信号を無線周波数帯域に変換するRF
    フロントエンド回路と、
    前記ベースバンド処理回路にて差動化された送信信号のDCレベルを前記RFフロント
    エンド回路のDCレベルに変換する電圧変換回路とを備え、
    前記電圧変換回路は、
    DAコンバータと、
    ソースに第1の電源電位が接続され、ゲートに前記DAコンバータから出力された第1
    の差動信号が入力され、ドレインと第1のノードとが接続される第1のトランジスタと、
    ソースに前記第1の電源電位が接続され、ゲートに前記DAコンバータから出力された
    第2の差動信号が入力され、ドレインと第2のノードとが接続される第2のトランジスタ
    と、
    その一端が前記第1のノードに接続され、残りの一端が第3のノードに接続される第1
    の負荷と、
    その一端が前記第2のノードに接続され、残りの一端が前記第3のノードに接続される
    第2の負荷と、
    ソースに第2の電源電位が入力され、ドレインと前記第3のノードとが接続される第3
    のトランジスタと、
    ソースに前記第2の電源電位が入力され、ゲートとドレインとが前記第3のトランジス
    タのゲートと共通接続される第4のトランジスタと、
    前記第4のトランジスタのドレインと第3の電源電位との間に接続される第1の電流源
    と、
    その一端が前記第3のノードに接続され、残りの一端が前記第3の電源電位に接続され
    る第3の負荷と、
    を備えていることを特徴とする無線通信装置。
  5. 前記第2の電源電位は、前記第1の電源電位よりも低く、
    前記第1トランジスタ乃至前記第4のトランジスタはP型電界効果トランジスタであり

    前記第1の負荷乃至前記第3の負荷が抵抗であることを特徴とする請求項1または4に
    記載の電圧変換回路。
JP2009121728A 2009-05-20 2009-05-20 電圧変換回路および無線通信装置 Expired - Fee Related JP5238604B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009121728A JP5238604B2 (ja) 2009-05-20 2009-05-20 電圧変換回路および無線通信装置
US12/724,994 US8213882B2 (en) 2009-05-20 2010-03-16 Voltage converting circuit and radio communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009121728A JP5238604B2 (ja) 2009-05-20 2009-05-20 電圧変換回路および無線通信装置

Publications (2)

Publication Number Publication Date
JP2010273009A JP2010273009A (ja) 2010-12-02
JP5238604B2 true JP5238604B2 (ja) 2013-07-17

Family

ID=43124554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009121728A Expired - Fee Related JP5238604B2 (ja) 2009-05-20 2009-05-20 電圧変換回路および無線通信装置

Country Status (2)

Country Link
US (1) US8213882B2 (ja)
JP (1) JP5238604B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310308B1 (en) * 2011-05-31 2012-11-13 Texas Instruments Incorporated Wide bandwidth class C amplifier with common-mode feedback
US20150137855A1 (en) * 2013-11-21 2015-05-21 Lsi Corporation Current To Voltage Converter
JP2018174477A (ja) 2017-03-31 2018-11-08 エイブリック株式会社 トランスコンダクタンス増幅器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901031A (en) 1989-01-17 1990-02-13 Burr-Brown Corporation Common-base, source-driven differential amplifier
JPH10150333A (ja) * 1996-11-18 1998-06-02 Toshiba Corp 電圧変換回路及び差動差分増幅器
GB2344902B (en) * 1998-12-18 2003-04-23 Ericsson Telefon Ab L M Level shift circuit
JP3471648B2 (ja) * 1999-02-26 2003-12-02 富士通カンタムデバイス株式会社 パワーアンプ回路及びそのバイアス回路
JP2002076800A (ja) 2000-08-30 2002-03-15 Nec Corp 電圧減算・加算回路及びそれを実現するmos差動増幅回路
US20020074983A1 (en) * 2000-12-14 2002-06-20 Yuen Gregory W. Voltage converter apparatus and method therefor
JP2002246892A (ja) * 2001-02-22 2002-08-30 Mitsubishi Electric Corp 入力バッファ回路
JP3805769B2 (ja) * 2003-12-17 2006-08-09 株式会社東芝 差動対回路及び演算増幅回路
US7355451B2 (en) * 2004-07-23 2008-04-08 Agere Systems Inc. Common-mode shifting circuit for CML buffers

Also Published As

Publication number Publication date
US20100296600A1 (en) 2010-11-25
US8213882B2 (en) 2012-07-03
JP2010273009A (ja) 2010-12-02

Similar Documents

Publication Publication Date Title
TWI360941B (en) Adaptive-biased mixer
US7392033B2 (en) Reducing active mixer flicker noise
US8731506B2 (en) Complementary low noise transductor with active single ended to differential signal conversion
US7352241B2 (en) Variable gain amplifier
JP5245887B2 (ja) 増幅器
US6989705B2 (en) High linearity passive mixer and associated LO buffer
US8493136B2 (en) Driver circuit and a mixer circuit receiving a signal from the driver circuit
US20070087711A1 (en) Multiple band transceiver
KR20160031416A (ko) 동적으로 바이어스되는 기저대역 전류 증폭기를 위한 장치 및 방법
US7787830B2 (en) Transceiver and method of operating an electrical circuit
EP1704649B1 (en) Versatile baseband signal input current splitter
JP2007537631A (ja) 三次変調相殺可変回路
US20040183598A1 (en) Method for transconductance linearization for DC-coupled applications
JP5238604B2 (ja) 電圧変換回路および無線通信装置
US7227406B2 (en) Differential amplifier for balanced/unbalanced converter
US6850752B2 (en) Single-to-differential conversion circuit outputting DC-balanced differential signal
US7126424B2 (en) Interface circuit for connecting to an output of a frequency converter
KR100721171B1 (ko) 주파수 변환회로
JP5139963B2 (ja) 差動増幅器
KR20100031900A (ko) 능수동 주파수 변환기 및 그 구동 방법
JP4772723B2 (ja) 高周波受信機
JP5050341B2 (ja) チューナ回路
JP2004336625A (ja) ミキサー回路
JP2009118065A (ja) 周波数変換回路及びそれを用いた無線通信装置
KR20100005836A (ko) 광대역 무선통신 시스템의 다운 컨버전 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees