JP4769931B2 - Method of forming electrode for carbon nanotube and carbon nanotube FET using the same - Google Patents
Method of forming electrode for carbon nanotube and carbon nanotube FET using the same Download PDFInfo
- Publication number
- JP4769931B2 JP4769931B2 JP2004037903A JP2004037903A JP4769931B2 JP 4769931 B2 JP4769931 B2 JP 4769931B2 JP 2004037903 A JP2004037903 A JP 2004037903A JP 2004037903 A JP2004037903 A JP 2004037903A JP 4769931 B2 JP4769931 B2 JP 4769931B2
- Authority
- JP
- Japan
- Prior art keywords
- carbon nanotube
- source
- region
- forming
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims description 63
- 239000002041 carbon nanotube Substances 0.000 title claims description 60
- 229910021393 carbon nanotube Inorganic materials 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 25
- 238000009832 plasma treatment Methods 0.000 claims description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 230000007547 defect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 239000003054 catalyst Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 239000002109 single walled nanotube Substances 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000000137 annealing Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 15
- 239000008186 active pharmaceutical agent Substances 0.000 description 14
- 239000007789 gas Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 238000001237 Raman spectrum Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002071 nanotube Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011203 carbon fibre reinforced carbon Substances 0.000 description 1
- 230000003197 catalytic effect Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001197 polyacetylene Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
Images
Description
本発明は、カーボンナノチューブに対する電極の形成方法に関し、より詳細には、位置制御カーボンナノチューブＦＥＴなどカーボンナノチューブ素子を形成する際における電極形成の際の低抵抗化技術に関する。 The present invention relates to a method for forming an electrode on a carbon nanotube, and more particularly, to a technique for reducing resistance when forming an electrode when forming a carbon nanotube element such as a position-controlled carbon nanotube FET.
カーボンナノチューブ（ＣＮ）は、カイラリティにより半導体的特性をもつこと、高い電流密度を実現可能なこと、ほぼ１次元伝導とみなせるような非常に細い線路を形成できること、などにより、カーボンナノチューブを用いた極微細・高速動作が可能な量子デバイス用途に適している。中でも、量子細線としてのＣＮは、次世代電子デバイスの有力な候補であり、現在、カーボンナノチューブＦＥＴ（以下、「ＣＮ−ＦＥＴ」と称する。）に関する研究が盛んに行われている。ＣＮ−ＦＥＴにおいて、電極／ＣＮ接触の低抵抗化は、重要な課題の１つである。これまでに、電極／ＣＮ接触に関して、例えば、ＴｉＣ／ＣＮ接合が低抵抗であることが報告されている（例えば、非特許文献１参照）。 Carbon nanotubes (CN) have the characteristics of semiconductors due to chirality, can realize high current density, and can form very thin lines that can be regarded as almost one-dimensional conduction. Suitable for quantum device applications capable of fine and high-speed operation. Among these, CN as a quantum wire is a promising candidate for a next-generation electronic device, and research on carbon nanotube FETs (hereinafter referred to as “CN-FET”) is being actively conducted. In the CN-FET, reducing the resistance of the electrode / CN contact is one of important issues. So far, for example, regarding the electrode / CN contact, it has been reported that a TiC / CN junction has a low resistance (see, for example, Non-Patent Document 1).
しかしながら、上記非特許文献１に記載されている技術において、ＴｉＣ／ＣＮ接合の形成には、８００℃以上での高温アニールが必要であり、集積化プロセスには向いていないという問題点がある。
However, in the technique described in
本発明は、高温プロセスによらずに、より低温で低抵抗なＣＮ−電極間接合を形成する技術を提供することを目的とする。 An object of the present invention is to provide a technique for forming a CN-electrode junction having a low temperature and a low resistance without using a high temperature process.
本発明の一観点によれば、基板と、該基板に形成されたカーボンナノチューブからなるチャネル層と、該カーボンナノチューブからなるチャネル層と接する領域にＴｉを含むソース及びドレイン電極と、前記チャネル層に対して形成されたゲート電極と、を有するＣＮ−ＦＥＴ構造が提供される。また、カーボンナノチューブからなる層と、該カーボンナノチューブからなる層と接する領域にＴｉを含む電極とを有するＣＮ−Ｔｉ接合構造が提供される。 According to one aspect of the present invention, a substrate, a channel layer made of carbon nanotubes formed on the substrate, a source and drain electrode containing Ti in a region in contact with the channel layer made of carbon nanotubes, and the channel layer A CN-FET structure is provided having a gate electrode formed against the gate electrode. In addition, a CN—Ti junction structure having a layer made of carbon nanotubes and an electrode containing Ti in a region in contact with the layer made of carbon nanotubes is provided.
上記構造においては、電極を構成するＴｉとカーボンナノチューブとが接した状態にあるため、例えば、その後のアニール処理などにより非線形特性を改善することが可能である。尚、電極材料としては、Ｔｉの他に種々の導電性材料も使用できる。以下の手段においても、同様である。 In the above structure, since the Ti constituting the electrode and the carbon nanotube are in contact with each other, the non-linear characteristic can be improved by, for example, subsequent annealing treatment. In addition to Ti, various conductive materials can be used as the electrode material. The same applies to the following means.
本発明の他の観点によれば、上記ＣＮ−ＦＥＴ構造又はＣＮ−Ｔｉ接合構造を準備する工程と、前記構造を真空中において４００℃以上の温度でアニールする工程と、を有することを特徴とするＣＮ−ＦＥＴ又はＣＮ−Ｔｉ接合構造の製造方法が提供される。これにより、Ｔｉとカーボンナノチューブとの間の接合抵抗が低減し、良好なオーミック特性が得られる。従って、構造における電気的特性を向上させることができる。 According to another aspect of the present invention, the method includes the steps of preparing the CN-FET structure or the CN-Ti junction structure, and annealing the structure at a temperature of 400 ° C. or higher in a vacuum. A CN-FET or CN-Ti junction structure manufacturing method is provided. Thereby, the junction resistance between Ti and the carbon nanotube is reduced, and good ohmic characteristics can be obtained. Therefore, the electrical characteristics in the structure can be improved.
本発明の別の観点によれば、基板を準備する工程と、該基板にカーボンナノチューブチャネルを配置する工程と、該カーボンナノチューブチャネルのある領域に欠陥を導入する工程と、該欠陥を導入した領域にＴｉが接するように、Ｔｉを含むソース及びドレイン電極を形成する工程と、前記カーボンナノチューブチャネルに対して電界を印加できる位置にゲート電極を形成する工程とを有することを特徴とするＣＮ−ＦＥＴの製造方法が提供される。 According to another aspect of the present invention, a step of preparing a substrate, a step of disposing a carbon nanotube channel on the substrate, a step of introducing a defect into a region having the carbon nanotube channel, and a region in which the defect is introduced A CN-FET comprising: a step of forming source and drain electrodes containing Ti so that Ti is in contact with the electrode; and a step of forming a gate electrode at a position where an electric field can be applied to the carbon nanotube channel. A manufacturing method is provided.
また、基板を準備する工程と、該基板のある距離だけ離れた領域に第１及び第２の触媒を形成する工程と、該第１及び第２の触媒間にカーボンナノチューブチャネルを成長させる工程と、該カーボンナノチューブチャネルのある領域に欠陥を導入する工程と、該欠陥を導入した領域にＴｉが接するように、Ｔｉを含むソース及びドレイン電極を形成する工程と、前記カーボンナノチューブチャネルに対して電界を印加できる位置にゲート電極を形成する工程とを有することを特徴とするＣＮ−ＦＥＴの製造方法が提供される。前記カーボンナノチューブチャネルのある領域に欠陥を導入する工程は、前記ある領域を酸素プラズマ処理する工程を含むのが好ましい。前記カーボンナノチューブチャネルのある領域に欠陥を導入する工程と、前記欠陥を導入した領域にＴｉが接するように、Ｔｉを含むソース及びドレイン電極を形成する工程と、においては、同じ領域を開口する同一マスクを用いるのが好ましい。同一マスクを用いることで、欠陥の導入領域と同じ領域にＴｉを形成することができる。前記ある領域とは、例えば、前記カーボンナノチューブチャネルの端部、好ましくは両端部である。 A step of preparing a substrate; a step of forming first and second catalysts in a region separated from the substrate by a certain distance; and a step of growing a carbon nanotube channel between the first and second catalysts; A step of introducing a defect into a region having the carbon nanotube channel, a step of forming a source and drain electrode containing Ti so that Ti is in contact with the region into which the defect has been introduced, and an electric field applied to the carbon nanotube channel. And a step of forming a gate electrode at a position to which can be applied. A method for manufacturing a CN-FET is provided. Preferably, the step of introducing a defect into a region having the carbon nanotube channel includes a step of performing oxygen plasma treatment on the region. In the step of introducing a defect into a region having the carbon nanotube channel and the step of forming a source and drain electrode containing Ti so that Ti is in contact with the region into which the defect has been introduced, the same region is opened. It is preferable to use a mask. By using the same mask, Ti can be formed in the same region as the defect introduction region. The certain region is, for example, an end portion of the carbon nanotube channel, preferably both end portions.
本発明によれば、カーボンナノチューブと電極との接触構造における接合抵抗と非線形性を、比較的低温のプロセスにより改善することができる。 According to the present invention, the junction resistance and nonlinearity in the contact structure between a carbon nanotube and an electrode can be improved by a process at a relatively low temperature.
本発明の第１の実施の形態によるＣＮ−ＦＥＴについて図面を参照しつつ説明を行う。図１は、本実施の形態によるＣＮ−ＦＥＴの構造を示す断面図である。図１に示すように、本実施の形態によるＣＮ−ＦＥＴは、ｐ＋型Ｓｉ／基板１と、その表面上に形成されたＳｉＯ２酸化膜３と、その上にある距離だけ離間して形成されたＣｏ／Ｐｔ触媒７ａ、７ｂと、Ｃｏ／Ｐｔ触媒７ａと７ｂとの間に形成されたカーボンナノチューブ１５と、カーボンナノチューブ１５と接するように形成されたＴｉ／Ａｕからなるソース電極２１ａ／２３ａ及びドレイン電極２１ｂ／２３ｂと、ｐ＋型Ｓｉ基板１の裏面に形成されたＴｉ／Ａｕからなるバックゲート電極１７と、を有している。
The CN-FET according to the first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view showing the structure of a CN-FET according to the present embodiment. As shown in FIG. 1, the CN-FET according to the present embodiment is formed by separating p + type Si /
次に、図１の構造の製造工程について簡単に述べる。まず、ｐ＋型Ｓｉ／基板１を準備し、表面にＳｉＯ２酸化膜３を形成し、裏面にバックゲート電極１７を形成する。次いで、表面にＣｏ／Ｐｔ触媒層を形成し、パターニングによりＣｏ／Ｐｔ触媒７ａ、７ｂを形成する。さらに、熱ＣＶＤ法によりＣｏ／Ｐｔ触媒７ａ、７ｂ間に位置制御して成長する。成長条件は、例えば、成長温度が９００℃、ガス流量がＡｒ／Ｃ２Ｈ５ＯＨ（１００／５０ｃｍ３／ｍｉｎ）、ガス圧が２００Ｐａ、成長時間が１時間である。次いで、ＳＷＮＴ１５とＴｉ２１ａ、２１ｂとのそれぞれが接するようにソース電極２３ａとドレイン電極２３ｂとを形成する。尚、ＳＷＮＴなどのナノチューブを、基板１上で成長せずに、既に成長済みのナノチューブを基板１上に配置する方法を用いても良い。
Next, the manufacturing process of the structure of FIG. 1 will be briefly described. First, a p + type Si /
次に低抵抗化のための第１の方法について説明する。図２（Ａ）、（Ｂ）は、第１の方法におけるステップの要部を示す図である。図２（Ａ）に示すように、図１に示すＣＮ−ＦＥＴを作成する工程の途中（ソース電極２３ａとドレイン電極２３ｂとを形成のための蒸着処理の前）に、ソース／ドレイン電極の形成予定領域に開口１１ａ・１１ｂを有するフォトレジスト１１を形成する。図２（Ａ）に示すように、フォトレジスト１１の開口１１ａ・１１ｂ内には、触媒７とカーボンナノチューブ１５の触媒７と接触する両端及びその近傍が露出する。この状態において、５〜１５分間、酸素（Ｏ２）プラズマ処理を行う。プラズマ処理は、室温において、例えばプラズマ励起のＲＦパワーは５０Ｗ、圧力６０Ｐａで行う。これにより、カーボンナノチューブ１５のうち酸素（Ｏ２）プラズマ処理が施された被処理領域１５ａ、１５ｂが形成される。
Next, a first method for reducing the resistance will be described. FIGS. 2A and 2B are diagrams showing the main part of the steps in the first method. As shown in FIG. 2A, the source / drain electrodes are formed during the process of forming the CN-FET shown in FIG. 1 (before the deposition process for forming the
次いで、図２（Ｂ）に示すように、上記開口領域にＴｉ／Ａｕ電極を形成し、ソース電極（２１ａ／２３ａ）／ドレイン電極（２１ｂ／２３ｂ）とする。この際、プラズマ処理を行った後に、フォトレジスト１１を剥離せず、そのままＴｉ／Ａｕを蒸着し、リフトオフを行うことにより、ソース・ドレイン電極を形成する。
Next, as shown in FIG. 2B, a Ti / Au electrode is formed in the opening region to form a source electrode (21a / 23a) / drain electrode (21b / 23b). At this time, after performing the plasma treatment, Ti / Au is evaporated as it is without peeling off the
この状態においては、ソース電極（２１ａ／２３ａ）／ドレイン電極（２１ｂ／２３ｂ）のＴｉと、被処理領域１５ａ、１５ｂと、が接触した状態となっている。
In this state, Ti of the source electrode (21a / 23a) / drain electrode (21b / 23b) is in contact with the
図３は、酸素（Ｏ２）プラズマ処理を５分間行ったＣＮ−ＦＥＴ、図４は１０分間行ったＣＮ−ＦＥＴの電流（ドレイン電流ＩＤ）−電圧（ソース−ドレイン間電圧ＶＤＳ）の典型的な特性を示す図である。図９は、比較例として示す図であり、図３、４に示す構造と同様の構造において、酸素（Ｏ２）プラズマ処理を行わない未処理の場合におけるＣＮ−ＦＥＴの電流−電圧特性を示す図である。 FIG. 3 shows a CN-FET subjected to oxygen (O 2 ) plasma treatment for 5 minutes, and FIG. 4 shows a current (drain current ID ) −voltage (source-drain voltage V DS ) of the CN-FET subjected to 10 minutes. It is a figure which shows a typical characteristic. FIG. 9 is a diagram showing a comparative example, and shows the current-voltage characteristics of the CN-FET in the case where the oxygen (O 2 ) plasma treatment is not performed in the same structure as that shown in FIGS. FIG.
図９に示すように、未処理の場合には、非線形の電流−電圧特性が観測されており、ドレイン電流の最大値ＩＤｍａｘも、２５ｎＡ程度と小さい値となっている。尚、ＩＤｍａｘは、ＶＤＳ＝１Ｖ、ＶＧＳ＝−１０Ｖの時の値である。この結果より、未処理の場合には、ＣＮと接触するＴｉとＣＮとの間において、オーミックではなくショットキー又はトンネル障壁を挟んだ接合が形成されているためと考えられる。 As shown in FIG. 9, in the case of non-processing, a nonlinear current-voltage characteristic is observed, and the maximum value I Dmax of the drain current is as small as about 25 nA. Note that I Dmax is a value when V DS = 1V and V GS = −10V. From this result, it is considered that, in the case of untreated, a junction is formed between Ti and CN that are in contact with CN, not ohmic but sandwiching a Schottky or tunnel barrier.
一方、図３及び図４に示すように、酸素（Ｏ２）プラズマ処理を行ったＣＮ−ＦＥＴでは、電流−電圧特性に良好な線形性が見られた。これは、ＴｉとＣＮとの間に良好なオーミック接合が形成されているためと考えられる。 On the other hand, as shown in FIGS. 3 and 4, in the CN-FET subjected to the oxygen (O 2 ) plasma treatment, good linearity was observed in the current-voltage characteristics. This is presumably because a good ohmic junction is formed between Ti and CN.
図５は、電極部に酸素（Ｏ２）プラズマ処理を５分、１０分、１５分と行った場合の、処理時間とＣＮ−ＦＥＴのＩＤｍａｘとの関係を示す図である。図５に示すように、未処理の場合に比べて、ＣＮ−ＦＥＴのＩＤｍａｘは、全体的に大きな値を示すことがわかる。図６は、電極部に酸素（Ｏ２）プラズマ処理を５分、１０分、１５分と行った場合のＣＮ−ＦＥＴのドレイン電流ＩＤ−ソース−ドレイン間電圧ＶＤＳ特性の非線形特性を有する素子と線形特性を有する素子との割合を示す図である。図６に示すように、酸素（Ｏ２）プラズマ処理を行わない場合（処理なし）では、非線形素子の割合がほぼ１００％であるのに対して、５分間処理では５０％、１０分間処理では２５％、１５分間処理では４３％程度になっている。 FIG. 5 is a diagram showing the relationship between the processing time and the CN-FET IDmax when oxygen (O 2 ) plasma treatment is performed for 5 minutes, 10 minutes, and 15 minutes on the electrode part. As shown in FIG. 5, it can be understood that the I- Dmax of the CN-FET shows a large value as a whole as compared with the unprocessed case. FIG. 6 shows the non-linear characteristic of the drain current I D -source-drain voltage V DS characteristic of the CN-FET when oxygen (O 2 ) plasma treatment is performed on the electrode part for 5 minutes, 10 minutes, and 15 minutes. It is a figure which shows the ratio of an element and an element which has a linear characteristic. As shown in FIG. 6, when the oxygen (O 2 ) plasma treatment is not performed (no treatment), the proportion of the non-linear elements is almost 100%, whereas the treatment for 5 minutes is 50% and the treatment for 10 minutes. In the case of 25% and 15 minutes, it is about 43%.
図７は、酸素（Ｏ２）プラズマ処理を行った場合のＣＮを対象とした顕微ラマン分析法により測定したラマンスペクトルを示す図であり、図８はＩＧ／ＩＤ比の酸素（Ｏ２）プラズマ処理時間による変化を示す図である。図７及び図８に示すように、酸素（Ｏ２）プラズマ処理を行っていくとＩＧ／ＩＤ比が減少しており、酸素（Ｏ２）プラズマ処理によりＣＮ中に欠陥が導入されているものと推測される。 FIG. 7 is a diagram showing a Raman spectrum measured by a micro-Raman analysis method for CN when oxygen (O 2 ) plasma treatment is performed, and FIG. 8 shows oxygen (O 2 with an I G / ID ratio). FIG. 4 is a diagram showing changes due to plasma processing time. As shown in FIGS. 7 and 8, when the oxygen (O 2 ) plasma treatment is performed, the I G / ID ratio decreases, and defects are introduced into the CN by the oxygen (O 2 ) plasma treatment. Presumed to be.
以上、第１の方法によれば、酸素（Ｏ２）プラズマ処理によりＣＮ中に欠陥が導入され、欠陥が導入されたＣＮとＴｉとの接触により、オーミック性の接合が得られたものと考えられる。 As described above, according to the first method, it is considered that defects were introduced into CN by oxygen (O 2 ) plasma treatment, and ohmic contact was obtained by contact between CN and Ti into which defects were introduced. It is done.
次に、低抵抗化のための第２の方法について説明する。第２の方法は、図１に示す素子を作成した後に、真空中でアニール処理を行うものである。図１０は、５００℃で５分間のアニール処理を行った後のＣＮ−ＦＥＴのドレイン電流ＩＤ−ソース−ドレイン間電圧ＶＤＳの典型的な特性を示す図である。未処理の場合の特性を示す図９と比較すると、アニール処理により明らかに線形性が良くなっていることがわかる。ＩＤｍａｘは、３．３μＡであり、未処理の場合の２５ｎＡと比較して、ＩＤｍａｘが大幅に大きくなっていることがわかる。尚、ＩＤｍａｘは、ＶＤＳ＝１Ｖ、ＶＧＳ＝−１０Ｖの時の値である。 Next, a second method for reducing resistance will be described. In the second method, after the element shown in FIG. 1 is formed, annealing is performed in a vacuum. FIG. 10 is a diagram showing a typical characteristic of the drain current I D -source-drain voltage V DS of the CN-FET after annealing at 500 ° C. for 5 minutes. Compared with FIG. 9 showing the characteristics of the untreated case, it can be seen that the linearity is clearly improved by the annealing treatment. I Dmax is 3.3 μA, and it can be seen that I Dmax is greatly increased as compared to 25 nA in the untreated case. Note that I Dmax is a value when V DS = 1V and V GS = −10V.
図１１は、ＩＤ（ａｆｔｅｒ）／ＩＤ（ｂｅｆｏｒｅ）、すなわち、アニール前後におけるＩＤの増加率のアニール温度依存性を示す図であり、図１２は、ＩＤｍａｘのアニール温度依存性を示す図である。図１１に示すように、アニールを行うことにより、ＩＤ（ａｆｔｅｒ）／ＩＤ（ｂｅｆｏｒｅ）、の最大値及び平均値は大きくなることがわかる。また、図１２に示すように、ＩＤｍａｘに関しても、アニールを行うことによりＩＤｍａｘが大きくなり、アニール温度５００℃程度でＩＤｍａｘの最大値が得られることがわかる。 FIG. 11 is a graph showing the dependency of ID (after) / ID (before) , that is, the increase rate of ID before and after annealing, on the annealing temperature, and FIG. 12 shows the dependency of IDmax on the annealing temperature. FIG. As shown in FIG. 11, it is understood that the maximum value and the average value of I D (after) / ID (before) are increased by performing annealing. Also, as shown in FIG. 12, regarding I Dmax, it can be seen that by performing annealing, I Dmax increases, and the maximum value of I Dmax can be obtained at an annealing temperature of about 500 ° C.
図１３は、アニール処理による、ＩＤ−ＶＤＳ特性の線形性の変化の様子を示す図である。図１３に示すように、ＩＤ−ＶＤＳ特性の線形性は、アニール未処理、３００℃での処理の場合には非線形特性の割合が極めて高い（ほぼ１００％）であるが、４００℃では５５％程度、５００℃では３５％程度、６００℃では５０％程度であることがわかる。以上の結果より。ＣＮ−ＦＥＴを製造した後に真空中で４００℃以上、特に５００℃程度のアニール処理を行うと、ＩＤ−ＶＤＳ特性の線形性が向上し、良好なＦＥＴ特性が得られることがわかる。 FIG. 13 is a diagram illustrating a change in linearity of the I D -V DS characteristic due to the annealing process. As shown in FIG. 13, the linearity of the I D -V DS characteristic is extremely high (almost 100%) in the case of non-annealed treatment and treatment at 300 ° C., but at 400 ° C. It can be seen that it is about 55%, about 35% at 500 ° C., and about 50% at 600 ° C. based on the above results. It can be seen that if the annealing process is performed at a temperature of 400 ° C. or higher, particularly about 500 ° C. in a vacuum after manufacturing the CN-FET, the linearity of the I D -V DS characteristics is improved and good FET characteristics can be obtained.
以上、第１の方法（ソース、ドレイン電極形成前のプラズマ処理）又は第２の方法（素子完成後のアニール処理）のいずれかの方法を用いることにより、ＣＮ−ＦＥＴのＩＤ−ＶＤＳ特性の線形性を良くすることができることがわかった。 As described above, by using any one of the first method (plasma treatment before forming the source and drain electrodes) or the second method (annealing treatment after completing the device), the I D -V DS characteristics of the CN-FET It was found that the linearity of can be improved.
尚、上記実施の形態においては、ＣＮ−ＦＥＴに関する特性改善について説明したが、その他の素子構造、例えば、ＣＮを用いた量子効果素子などにも本技術を適用することができる。また、本実施の形態においては、Ｔｉ／Ａｕ電極をソース／ドレイン電極に適用する例にして説明したが、その他、Ａｕ、Ｐｄ、Ｐｔ、Ｃｏ、Ｃｕ、Ａｌなどから選択される金属材料も適用可能である。さらに、ポリアセチレンやペンタセンなどの有機系の導電性材料も電極として使用できる。また、プラズマ処理に酸素プラズマを用いて説明したが、水素プラズマやアルゴンプラズマも用いることが可能である。要するに、プラズマ処理に用いるガスとしては、カーボンナノチューブの炭素―炭素結合を切ることが可能であるが、Ｓｉ基板や触媒金属などのカーボンナノチューブ以外の部分には作用しないものが適当である。例えば、尚、塩素やフッ素など基板や触媒金属に作用するガスは選択肢として適切とは言えない。 In the above-described embodiment, the characteristics improvement regarding the CN-FET has been described. However, the present technology can also be applied to other element structures such as a quantum effect element using CN. In this embodiment, the Ti / Au electrode is used as the source / drain electrode. However, other metal materials selected from Au, Pd, Pt, Co, Cu, Al, etc. are also applicable. Is possible. Furthermore, organic conductive materials such as polyacetylene and pentacene can also be used as electrodes. Further, although oxygen plasma is used for the plasma treatment, hydrogen plasma or argon plasma can also be used. In short, as the gas used for the plasma treatment, a gas that can cut the carbon-carbon bond of the carbon nanotube, but does not act on portions other than the carbon nanotube, such as an Si substrate or a catalyst metal, is suitable. For example, a gas that acts on a substrate or a catalytic metal such as chlorine or fluorine is not appropriate as an option.
本発明は、ＣＮ−ＦＥＴ以外にも、カーボンナノチューブを用いた各種デバイスを製造する際に適用可能である。 The present invention is applicable when manufacturing various devices using carbon nanotubes in addition to CN-FETs.
１…ｐ＋型Ｓｉ／基板、３…ＳｉＯ２酸化膜、７ａ、７ｂ…Ｃｏ／Ｐｔ触媒、１５…カーボンナノチューブ、１５ａ、１５ｂ…電極被処理領域、１７…バックゲート、２３ａ…ソース電極、２３ｂ…ドレイン電極。 1 ... p + -type Si / substrate, 3 ... SiO 2 oxide film, 7a, 7b ... Co / Pt catalyst, 15 ... carbon nanotube, 15a, 15b ... electrode treated area, 17 ... back gate, 23a ... Source electrode, 23b ... Drain electrode.
Claims (7)
該カーボンナノチューブチャネルのソース／ドレイン電極の形成予定領域に欠陥を導入する工程と、
欠陥を導入した前記ソース／ドレイン電極の形成予定領域に導電性材料を含むソース及びドレイン電極を形成する工程と、
前記カーボンナノチューブチャネルに対して電界を印加できる位置にゲート電極を形成する工程と
を有することを特徴とするＣＮ−ＦＥＴの製造方法。 Arranging a carbon nanotube channel made of SWNT on a substrate;
Introducing a defect into a region where the source / drain electrodes of the carbon nanotube channel are to be formed;
Forming a source and drain electrode containing a conductive material in a region where the source / drain electrode is to be formed in which defects have been introduced;
And a step of forming a gate electrode at a position where an electric field can be applied to the carbon nanotube channel.
該カーボンナノチューブチャネルのソース／ドレイン電極の形成予定領域に欠陥を導入する工程と、
欠陥を導入した前記ソース／ドレイン電極の形成予定領域にＴｉが接するように、Ｔｉを含むソース及びドレイン電極を形成する工程と、
前記カーボンナノチューブチャネルに対して電界を印加できる位置にゲート電極を形成する工程と
を有することを特徴とするＣＮ−ＦＥＴの製造方法。 Arranging a carbon nanotube channel made of SWNT on a substrate;
Introducing a defect into a region where the source / drain electrodes of the carbon nanotube channel are to be formed;
Forming a source and drain electrode containing Ti so that Ti contacts a region where the source / drain electrode is to be formed in which defects have been introduced;
And a step of forming a gate electrode at a position where an electric field can be applied to the carbon nanotube channel.
該第１及び第２の触媒との間にＳＷＮＴからなるカーボンナノチューブチャネルを成長させる工程と、
該カーボンナノチューブチャネルのソース／ドレイン電極の形成予定領域に欠陥を導入する工程と、
欠陥を導入した前記ソース／ドレイン電極の形成予定領域に導電性材料が接するように、該導電性材料を含むソース及びドレイン電極を形成する工程と、
前記カーボンナノチューブチャネルに対して電界を印加できる位置にゲート電極を形成する工程と
を有することを特徴とするＣＮ−ＦＥＴの製造方法。 Forming first and second catalysts in regions of the substrate separated by a distance;
Growing a carbon nanotube channel comprising SWNTs between the first and second catalysts;
Introducing a defect into a region where the source / drain electrodes of the carbon nanotube channel are to be formed;
Forming a source and drain electrode containing a conductive material so that the conductive material is in contact with a region where the defect is introduced and the source / drain electrode is to be formed;
And a step of forming a gate electrode at a position where an electric field can be applied to the carbon nanotube channel.
該第１及び第２の触媒間にＳＷＮＴからなるカーボンナノチューブチャネルを成長させる工程と、
該カーボンナノチューブチャネルのソース／ドレイン電極の形成予定領域に欠陥を導入する工程と、
欠陥を導入した前記ソース／ドレイン電極の形成予定領域にＴｉが接するように、Ｔｉを含むソース及びドレイン電極を形成する工程と、
前記カーボンナノチューブチャネルに対して電界を印加できる位置にゲート電極を形成する工程と
を有することを特徴とするＣＮ−ＦＥＴの製造方法。 Forming first and second catalysts in regions of the substrate separated by a distance;
Growing a carbon nanotube channel comprising SWNTs between the first and second catalysts;
Introducing a defect into a region where the source / drain electrodes of the carbon nanotube channel are to be formed;
Forming a source and drain electrode containing Ti so that Ti contacts a region where the source / drain electrode is to be formed in which defects have been introduced;
And a step of forming a gate electrode at a position where an electric field can be applied to the carbon nanotube channel.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004037903A JP4769931B2 (en) | 2004-02-16 | 2004-02-16 | Method of forming electrode for carbon nanotube and carbon nanotube FET using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004037903A JP4769931B2 (en) | 2004-02-16 | 2004-02-16 | Method of forming electrode for carbon nanotube and carbon nanotube FET using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005229019A JP2005229019A (en) | 2005-08-25 |
| JP4769931B2 true JP4769931B2 (en) | 2011-09-07 |
Family
ID=35003467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004037903A Expired - Lifetime JP4769931B2 (en) | 2004-02-16 | 2004-02-16 | Method of forming electrode for carbon nanotube and carbon nanotube FET using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4769931B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5015438B2 (en) * | 2005-08-30 | 2012-08-29 | 独立行政法人理化学研究所 | Thin film transistor and manufacturing method thereof |
| US8236623B2 (en) * | 2007-12-31 | 2012-08-07 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
| US8878235B2 (en) | 2007-12-31 | 2014-11-04 | Sandisk 3D Llc | Memory cell that employs a selectively fabricated carbon nano-tube reversible resistance-switching element and methods of forming the same |
| JP5189380B2 (en) * | 2008-02-22 | 2013-04-24 | 日本電信電話株式会社 | Carbon nanotube element |
| CN102593006B (en) * | 2012-03-21 | 2014-09-17 | 中国科学院微电子研究所 | Method for reducing contact resistance between metal and carbon material |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002063693A1 (en) * | 2001-02-08 | 2002-08-15 | Hitachi, Ltd. | Carbon nanotube electronic device and electron source |
| JP4225716B2 (en) * | 2001-09-11 | 2009-02-18 | 富士通株式会社 | Semiconductor device with cylindrical multilayer structure |
| JP2003017508A (en) * | 2001-07-05 | 2003-01-17 | Nec Corp | Field effect transistor |
| JP3933664B2 (en) * | 2002-08-01 | 2007-06-20 | 三洋電機株式会社 | Optical sensor, optical sensor manufacturing method and driving method, and optical intensity detection method |
-
2004
- 2004-02-16 JP JP2004037903A patent/JP4769931B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005229019A (en) | 2005-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9865699B2 (en) | Semiconductor device and method of manufacturing the same | |
| Thelander et al. | Vertical enhancement-mode InAs nanowire field-effect transistor with 50-nm wrap gate | |
| JP5135825B2 (en) | Graphene transistor and manufacturing method thereof | |
| JP3986887B2 (en) | Semiconductor device | |
| JP5498662B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2008527700A (en) | Self-aligned process for nanotube / nanowire FETs | |
| Moon et al. | Top-gated graphene field-effect transistors using graphene on Si (111) wafers | |
| US9923086B2 (en) | CMOS device having carbon nanotubes | |
| WO2014162625A1 (en) | Connection structure, manufacturing method for same, and semiconductor device | |
| JP4769931B2 (en) | Method of forming electrode for carbon nanotube and carbon nanotube FET using the same | |
| JP2010503994A (en) | Field effect heterostructure transistor | |
| Papadopoulos et al. | Investigating laser-induced phase engineering in MoS 2 transistors | |
| JP2008091566A (en) | Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure | |
| JP5483168B2 (en) | Diamond thin film and diamond field effect transistor | |
| US7238970B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2013179274A (en) | Field effect transistor and manufacturing method of the same | |
| Huang et al. | Investigations of niobium carbide contact for carbon-nanotube-based devices | |
| JP2012084781A (en) | Field-effect transistor and method of manufacturing the same | |
| JP5424230B2 (en) | Carbon nanotube field effect transistor and manufacturing method thereof | |
| JP2013021149A (en) | Synthetic method of graphene, semiconductor device, and manufacturing method of semiconductor device | |
| US11222956B2 (en) | Distributed current low-resistance diamond ohmic contacts | |
| Amlani et al. | Automated removal of metallic carbon nanotubes in a nanotube ensemble by electrical breakdown | |
| JP4476105B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP2011054728A (en) | Diamond field effect transistor | |
| Sun et al. | Atmospheric Degradation and Performance Recovery of Two‐Dimensional MoS2 Field Effect Transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4769931 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |