JP5015438B2 - Thin film transistor and manufacturing method thereof - Google Patents
Thin film transistor and manufacturing method thereof Download PDFInfo
- Publication number
- JP5015438B2 JP5015438B2 JP2005248571A JP2005248571A JP5015438B2 JP 5015438 B2 JP5015438 B2 JP 5015438B2 JP 2005248571 A JP2005248571 A JP 2005248571A JP 2005248571 A JP2005248571 A JP 2005248571A JP 5015438 B2 JP5015438 B2 JP 5015438B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- carbon
- organic material
- membered ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 101
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 120
- 239000010408 film Substances 0.000 claims description 107
- 239000011368 organic material Substances 0.000 claims description 81
- 229910052799 carbon Inorganic materials 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 47
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 30
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 26
- 239000002041 carbon nanotube Substances 0.000 claims description 26
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 26
- 229910002804 graphite Inorganic materials 0.000 claims description 26
- 239000010439 graphite Substances 0.000 claims description 26
- MWPLVEDNUUSJAV-UHFFFAOYSA-N anthracene Chemical compound C1=CC=CC2=CC3=CC=CC=C3C=C21 MWPLVEDNUUSJAV-UHFFFAOYSA-N 0.000 claims description 24
- UFWIBTONFRDIAS-UHFFFAOYSA-N Naphthalene Chemical compound C1=CC=CC2=CC=CC=C21 UFWIBTONFRDIAS-UHFFFAOYSA-N 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 21
- 239000001301 oxygen Substances 0.000 claims description 21
- 229910052760 oxygen Inorganic materials 0.000 claims description 21
- XBDYBAVJXHJMNQ-UHFFFAOYSA-N Tetrahydroanthracene Natural products C1=CC=C2C=C(CCCC3)C3=CC2=C1 XBDYBAVJXHJMNQ-UHFFFAOYSA-N 0.000 claims description 16
- IFLREYGFSNHWGE-UHFFFAOYSA-N tetracene Chemical compound C1=CC=CC2=CC3=CC4=CC=CC=C4C=C3C=C21 IFLREYGFSNHWGE-UHFFFAOYSA-N 0.000 claims description 16
- QSQIGGCOCHABAP-UHFFFAOYSA-N hexacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC6=CC=CC=C6C=C5C=C4C=C3C=C21 QSQIGGCOCHABAP-UHFFFAOYSA-N 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- 238000001771 vacuum deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000002238 carbon nanotube film Substances 0.000 description 49
- 238000002474 experimental method Methods 0.000 description 24
- 230000005669 field effect Effects 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 239000006185 dispersion Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 239000007770 graphite material Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 4
- 229910003472 fullerene Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229920003026 Acene Polymers 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 2
- YTPLMLYBLZKORZ-UHFFFAOYSA-N Thiophene Chemical compound C=1C=CSC=1 YTPLMLYBLZKORZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- SCYULBFZEHDVBN-UHFFFAOYSA-N 1,1-Dichloroethane Chemical compound CC(Cl)Cl SCYULBFZEHDVBN-UHFFFAOYSA-N 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229930192474 thiophene Natural products 0.000 description 1
Description
本発明は、薄膜トランジスタおよびその製造方法に関し、さらに詳細には、グラファイト系材料を用いた薄膜トランジスタおよびその製造方法に関する。 The present invention relates to a thin film transistor and a manufacturing method thereof, and more particularly to a thin film transistor using a graphite material and a manufacturing method thereof.
従来より、グラファイト系材料としてカーボンナノチューブが知られているが、このカーボンナノチューブは、カーボンフィルムをシームレス状に円筒形に丸めた形状を備えており、その円筒形状は最長で数百μｍ程度であり直径が１ｎｍ程度であって、一般的に数本以上のバンドルを形成し易い。 Conventionally, carbon nanotubes have been known as graphite-based materials, but these carbon nanotubes have a shape in which a carbon film is seamlessly rolled into a cylindrical shape, and the cylindrical shape is about several hundred μm at the longest. The diameter is about 1 nm and it is generally easy to form several bundles.
こうしたカーボンナノチューブは、その１／３が金属的な電気特性を備え、その２／３が半導体的な電気特性を備えるものであって、近年においてはトランジスタを構成するための材料として注目を集めており、カーボンナノチューブを用いたトランジスタの製造方法が種々提案されている。 One-third of these carbon nanotubes have metallic electrical characteristics, and 2/3 have semi-conductor electrical characteristics. In recent years, these carbon nanotubes have attracted attention as materials for constituting transistors. Various methods for manufacturing transistors using carbon nanotubes have been proposed.
例えば、フィルム（薄膜）状に形成されたカーボンナノチューブ（以下、「カーボンナノチューブフィルム」と称する。）を用いた薄膜トランジスタの製造方法が従来より知られており、以下にその手法の一例について説明するが、その前段として、まず、カーボンナノチューブフィルムの製造方法について説明する。 For example, a manufacturing method of a thin film transistor using carbon nanotubes formed in a film (thin film) shape (hereinafter referred to as “carbon nanotube film”) has been known, and an example of the method will be described below. First, a method for manufacturing a carbon nanotube film will be described.
ここで、カーボンナノチューブフィルムの製造方法としては、分散法と直接成長法とが知られている。 Here, as a method for producing a carbon nanotube film, a dispersion method and a direct growth method are known.
即ち、分散法とは、カーボンナノチューブをレーザーアブレーションなどによって作製し、その作製したカーボンナノチューブを溶媒（ＤＭＦ、ジクロロエタン、アセトン、アルコールなど）に分散して、スピンコートあるいは吹き付けによって基板上にカーボンナノチューブフィルムを形成するという手法である。 That is, the dispersion method is to produce carbon nanotubes by laser ablation or the like, disperse the produced carbon nanotubes in a solvent (DMF, dichloroethane, acetone, alcohol, etc.) and spin coat or spray the carbon nanotube film on the substrate. It is a technique of forming.
一方、直接成長法とは、基板上に鉄あるいはコバルトなどの触媒を分散あるいはパターニングし、ＣＶＤ法によってカーボンナノチューブフィルムを作製するという手法である。 On the other hand, the direct growth method is a method in which a catalyst such as iron or cobalt is dispersed or patterned on a substrate and a carbon nanotube film is produced by a CVD method.
そして、カーボンナノチューブフィルムを用いた薄膜トランジスタを製造するには、基板としてゲート電極となる導電性材料上にゲート絶縁膜が形成されたものを用い、そのゲート絶縁膜上に分散法または直接成長法によりカーボンナノチューブフィルムを形成することになる。 In order to manufacture a thin film transistor using a carbon nanotube film, a substrate in which a gate insulating film is formed on a conductive material to be a gate electrode is used, and a dispersion method or a direct growth method is formed on the gate insulating film. A carbon nanotube film will be formed.
図１を参照しながら、カーボンナノチューブフィルムを用いた薄膜トランジスタの製造方法についてより詳細に説明すると、半導体よりなる基板１０２の一方の面１０２ａに導電性材料よりなる第１の電極たるゲート電極１０４を形成し、その一方、基板１０２の他方の面１０２ｂに絶縁性材料よりなるゲート絶縁膜１０６を形成する。さらに、ゲート絶縁膜１０６の表面１０６ａに分散法または直接成長法によりカーボンナノチューブフィルム１０８を形成し、カーボンナノチューブフィルム１０８の表面１０８ａに導電性材料よりなる第２の電極たるソース電極１１０と第３の電極たるドレイン電極１１２とを形成することにより、薄膜トランジスタ１００を構成する。 A method of manufacturing a thin film transistor using a carbon nanotube film will be described in more detail with reference to FIG. 1. A gate electrode 104 as a first electrode made of a conductive material is formed on one surface 102a of a substrate 102 made of a semiconductor. On the other hand, a gate insulating film 106 made of an insulating material is formed on the other surface 102 b of the substrate 102. Further, a carbon nanotube film 108 is formed on the surface 106a of the gate insulating film 106 by a dispersion method or a direct growth method, and the source electrode 110, which is a second electrode made of a conductive material, and a third electrode are formed on the surface 108a of the carbon nanotube film 108. The thin film transistor 100 is formed by forming the drain electrode 112 as an electrode.
なお、基板１０２としては、例えば、ホウ素を高濃度でドーピングされたＳｉ基板たるハイドープｐ型Ｓｉ基板を用いることができる。 As the substrate 102, for example, a highly doped p-type Si substrate which is a Si substrate doped with boron at a high concentration can be used.
また、ゲート電極１０４は、例えば、基板１０２の面１０２ａに金属であるＡｌ層とＴｉ層とＡｕ層とを蒸着により順次に堆積して形成することができ、こうして形成したＡｌ／Ｔｉ／Ａｕ電極をゲート電極１０４として用いることができる。 The gate electrode 104 can be formed, for example, by sequentially depositing a metal Al layer, a Ti layer, and an Au layer on the surface 102a of the substrate 102 by vapor deposition, and thus forming the Al / Ti / Au electrode. Can be used as the gate electrode 104.
さらに、ゲート絶縁膜１０６としては、例えば、絶縁性材料であるＳｉＯ２膜を用いることができる。 Further, as the gate insulating film 106, for example, a SiO 2 film that is an insulating material can be used.
さらにまた、ソース電極１１０ならびにドレイン電極１１２は、例えば、基板１０２の面１０２ｂに金属であるＰｔ層とＡｕ層とを蒸着により順次に堆積して形成することができ、こうして形成したＰｔ／Ａｕ電極をソース電極１１０ならびにドレイン電極１１２として用いることができる。 Furthermore, the source electrode 110 and the drain electrode 112 can be formed, for example, by sequentially depositing a metal Pt layer and an Au layer on the surface 102b of the substrate 102 by vapor deposition, and thus forming the Pt / Au electrode. Can be used as the source electrode 110 and the drain electrode 112.
なお、上記において図１を参照しながら説明したカーボンナノチューブフィルムを用いた薄膜トランジスタの製造方法とは異なり、基板上に電極となる端子を作製した後に、カーボンナノチューブフィルムを作製するようにしてもよい。 Unlike the method for manufacturing a thin film transistor using the carbon nanotube film described above with reference to FIG. 1, the carbon nanotube film may be manufactured after a terminal serving as an electrode is formed on the substrate.
以上において説明したように、カーボンナノチューブフィルムを用いた薄膜トランジスタは、その製造が簡単であり、特に、カーボンナノチューブフィルムを分散法で作製する場合には基板温度を上げる必要がないため、プラスチック上に作製することも可能である。また、電界効果移動度が１００〜２００ｃｍ２／Ｖｓと高く（一般の有機トランジスタの電界効果移動度の１００倍程度である。）、かつ、動作電圧が０．１Ｖオーダーと低い（一般の有機トランジスタの電界効果移動度の１／１００程度である。）という優れた特性を備えている。 As described above, a thin film transistor using a carbon nanotube film is easy to manufacture. In particular, when a carbon nanotube film is manufactured by a dispersion method, it is not necessary to raise the substrate temperature, so that the thin film transistor is manufactured on plastic. It is also possible to do. In addition, the field effect mobility is as high as 100 to 200 cm 2 / Vs (about 100 times the field effect mobility of a general organic transistor), and the operating voltage is as low as 0.1 V (general organic transistor). It is about 1/100 of the field effect mobility.
しかしながら、従来のグラファイト系材料を用いた薄膜トランジスタに関して、例えば、電極間を１本のカーボンナノチューブで接続して薄膜トランジスタを構成する手法が知られているが、当該１本のカーボンナノチューブは大抵バンドル構造を備えているため、そのバンドルの中に金属的な電気特性を備えたものが混入してしまうと、トランジスタとして機能しなくなってしまうという問題点があった。
However, with respect to a thin film transistor using a conventional graphite-based material, for example, a technique is known in which a thin film transistor is configured by connecting electrodes with a single carbon nanotube. The single carbon nanotube generally has a bundle structure. Therefore, if a bundle having metallic electrical characteristics is mixed in the bundle, there is a problem that it does not function as a transistor.
一方、従来のグラファイト系材料を用いた薄膜トランジスタとして、上記したようにフィルム状に形成したカーボンナノチューブであるカーボンナノチューブフィルムにより薄膜トランジスタを構成する手法も知られているが、こうした手法においても金属的な電気特性を備えたものの混入は、トランジスタの特性を劣化させる原因となるという問題点があった。 On the other hand, as a thin film transistor using a conventional graphite-based material, a method of forming a thin film transistor with a carbon nanotube film, which is a carbon nanotube formed in a film shape as described above, is also known. There is a problem in that the inclusion of a transistor having characteristics causes deterioration of transistor characteristics.
なお、薄膜トランジスタを構成するためのカーボンナノチューブフィルムにおいて、上記したような金属的な電気特性を備えたものの混入を解消する手法として、混入したものを焼き切る手法が提案されているが、カーボンナノチューブが多数集積されたカーボンナノチューブフィルムに対して実施することを考慮すると、全く実用的ではないことが指摘されていた。 In addition, in the carbon nanotube film for constituting the thin film transistor, as a technique for eliminating the mixing of the above-described metal electrical characteristics, a technique of burning off the mixed one has been proposed, but there are many carbon nanotubes. It has been pointed out that it is not practical at all, considering implementation on an integrated carbon nanotube film.
また、従来のグラファイト系材料を用いた薄膜トランジスタにおいては、電流値にヒステリシスが生じるとともに、カーボンナノチューブやカーボンナノチューブフィルムなどのグラファイト系材料がその吸着分子に対して過剰に反応してトランジスタとしてのｏｎ／ｏｆｆ（オン／オフ）比が大きくとれないという本質的な問題点もあった。 In a thin film transistor using a conventional graphite-based material, hysteresis occurs in the current value, and the graphite-based material such as a carbon nanotube or a carbon nanotube film reacts excessively with the adsorbed molecule, and the transistor is turned on / off. There is also an essential problem that the off (on / off) ratio cannot be increased.
例えば、図２のグラフには、基板１０２として厚さ０．３８ｍｍのホウ素を高濃度でドーピングされたＳｉ基板たるハイドープｐ型Ｓｉ基板を用い、ゲート電極１０４として厚さ１００ｎｍのＡｌ／Ｔｉ／Ａｕ電極を用い、ゲート絶縁膜１０６としてＳｉＯ２膜を用い、カーボンナノチューブフィルム１０８の厚さを２０ｎｍ以下に形成し、ソース電極１１０ならびにドレイン電極１１２として厚さ５０ｎｍのＰｔ／Ａｕ電極を用いた薄膜トランジスタ１００において、ゲート電圧掃引に対するソース−ドレイン間の電流（ソース−ドレイン電流）の電流値のヒステリシス曲線が示されている。 For example, in the graph of FIG. 2, a highly doped p-type Si substrate, which is a Si substrate doped with 0.38 mm thick boron at a high concentration, is used as the substrate 102, and a 100 nm thick Al / Ti / Au substrate is used as the gate electrode 104. A thin film transistor 100 using an electrode, using a SiO 2 film as the gate insulating film 106, forming the carbon nanotube film 108 to a thickness of 20 nm or less, and using a Pt / Au electrode having a thickness of 50 nm as the source electrode 110 and the drain electrode 112. 1 shows a hysteresis curve of a current value of a source-drain current (source-drain current) with respect to a gate voltage sweep.
なお、図２において、Ｉｓｄはソース電極１１０とドレイン電極１１２とのソース−ドレイン間の電流（ソース−ドレイン電流）を示し、Ｖｓｄはソース電極１１０とドレイン電極１１２とのソース−ドレイン間の電圧（ソース−ドレイン電圧）を示し、Ｖｇはゲート電極１０４の電圧（ゲート電圧）を示す。なお、他のグラフならびに以下の説明においても、Ｉｓｄ、ＶｓｄならびにＶｇは、上記と同じ意味を示すものとする。 In FIG. 2, Isd represents a source-drain current (source-drain current) between the source electrode 110 and the drain electrode 112, and Vsd represents a source-drain voltage between the source electrode 110 and the drain electrode 112 ( Vg represents the voltage of the gate electrode 104 (gate voltage). In other graphs and the following description, Isd, Vsd, and Vg have the same meaning as described above.
このように、従来のグラファイト系材料を用いた薄膜トランジスタは、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスが必ず観測され、トランジスタとして有効に機能させることが困難であるという問題点があるとともに、トランジスタとしてのｏｎ／ｏｆｆ比が大きくても１００程度と小さい（一般の有機トランジスタのｏｎ／ｏｆｆ比は、１００００〜１０００００程度である。）という問題点があった。 As described above, the conventional thin film transistor using the graphite-based material has a problem that hysteresis is always observed in the current value with respect to the gate voltage or source-drain voltage sweep, and it is difficult to function effectively as a transistor. In addition, there is a problem that even if the on / off ratio as a transistor is large, it is as small as about 100 (the on / off ratio of a general organic transistor is about 10,000 to 100,000).
なお、本願出願人が特許出願のときに知っている先行技術は、文献公知発明に係る発明ではないため、記載すべき先行技術文献情報はない。
Note that the prior art that the applicant of the present application knows at the time of filing a patent application is not an invention related to a known literature invention, so there is no prior art document information to be described.
本発明は、従来の技術の有する上記したような種々の問題点に鑑みてなされたものであり、その目的とするところは、トランジスタとしてのｏｎ／ｏｆｆ比を大きくとることができるとともに、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスを生じることがないグラファイト系材料を用いた薄膜トランジスタおよびその製造方法を提供しようとするものである。 The present invention has been made in view of the above-mentioned various problems of the prior art. The object of the present invention is to increase the on / off ratio as a transistor and to increase the gate voltage. Alternatively, an object of the present invention is to provide a thin film transistor using a graphite material that does not cause hysteresis in the current value with respect to the source-drain voltage sweep, and a method for manufacturing the same.
上記目的を達成するために、本発明は、カーボンナノチューブフィルムなどのような炭素６員環を含有するグラファイト系材料からなるフィルム（薄膜）の表面に、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素６員環を含有する有機材料を真空蒸着により形成し、この有機材料の表面に端子電極（例えば、ソース電極やドレイン電極である。）を形成するようにしたものである。 In order to achieve the above object, the present invention provides a benzene ring molecule such as pentacene or tetracene on the surface of a film (thin film) made of a graphite-based material containing a carbon 6-membered ring such as a carbon nanotube film. An organic material containing a carbon 6-membered ring is formed by vacuum deposition, and a terminal electrode (for example, a source electrode or a drain electrode) is formed on the surface of the organic material.
こうした本発明によれば、炭素６員環を含有するグラファイト系材料に金属的な電気特性を備えるものが混入していたとしても、トランジスタ特性においてヒステリシスをなくし、さらにｏｎ／ｏｆｆ比を著しく向上させることができるようになる。 According to the present invention, even if a graphite-based material containing a carbon 6-membered ring is mixed with those having metallic electrical characteristics, hysteresis is eliminated in the transistor characteristics and the on / off ratio is remarkably improved. Will be able to.
また、本発明は、カーボンナノチューブフィルムなどのような炭素６員環を含有するグラファイト系材料からなるフィルムの表面に端子電極（例えば、ソース電極やドレイン電極である。）を形成した後に、ＵＶオゾン照射などのオゾン処理および／または酸素プラズマを照射する酸素プラズマ処理や、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素６員環を含有する有機材料を真空蒸着する処理を行うようにしたものである。 In addition, the present invention provides UV ozone after forming a terminal electrode (for example, a source electrode or a drain electrode) on the surface of a film made of a graphite material containing a carbon 6-membered ring such as a carbon nanotube film. Ozone treatment such as irradiation and / or oxygen plasma treatment for irradiating oxygen plasma, and vacuum deposition of organic materials containing carbon 6-membered rings such as benzene ring molecules such as pentacene and tetracene. is there.
こうした本発明によれば、炭素６員環を含有するグラファイト系材料に金属的な電気特性を備えるものが混入していたとしても、トランジスタ特性においてヒステリシスをなくことができるようになる。 According to the present invention, even if a graphite-based material containing a carbon 6-membered ring is mixed with a material having metallic electrical characteristics, hysteresis can be eliminated in transistor characteristics.
また、上記したオゾン処理および／または酸素プラズマを照射する酸素プラズマ処理および炭素６員環を含有する有機材料を真空蒸着する処理を行った薄膜トランジスタを駆動する際に電圧印加速度を高速にする、なお一層トランジスタ特性においてヒステリシスをなくことができるようになる。 Further, when driving the thin film transistor that has been subjected to the above-described ozone treatment and / or oxygen plasma treatment for irradiating oxygen plasma and vacuum deposition of an organic material containing a carbon six-membered ring, the voltage application speed is increased. Further, hysteresis can be eliminated in the transistor characteristics.
即ち、本発明のうち請求項１に記載の発明は、基板と、上記基板の一方の面上に形成された絶縁層と、上記絶縁層上に形成された炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムと、上記フィルム表面に対して、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、上記フィルムに吸着している水および酸素分子を引き出した後、上記フィルムの炭素６員環と上記有機材料の炭素６員環とを自己組織化させて、上記フィルム表面上で上記有機材料の層を膜厚２０−４０ｎｍで形成した有機材料層と、上記基板の他方の面上に形成された第１の電極と、上記有機材料層に形成された第２の電極と、上記有機材料層に形成された第３の電極と、上記第２の電極と前記第３の電極との間に位置するチャネルとを有するようにしたものである。
That is, the invention according to claim 1 of the present invention is a graphite system comprising a substrate, an insulating layer formed on one surface of the substrate, and a carbon 6-membered ring formed on the insulating layer. a film made of carbon nanotube is a material, for the above film surface, pentacene is an organic material containing carbon 6-membered ring, naphthalene, anthracene, tetracene, vacuum any one of the organic material of the hexacene 10 After extracting water and oxygen molecules adsorbed on the film by vacuum deposition in the range of −5 −10 −3 Pa, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are combined. A self-organized organic material layer having a thickness of 20 to 40 nm formed on the surface of the film, and a first electrode formed on the other surface of the substrate. A pole, a second electrode formed in the organic material layer, a third electrode formed in the organic material layer, and a channel positioned between the second electrode and the third electrode It is made to have.
また、本発明のうち請求項２に記載の発明は、本発明のうち請求項１に記載の発明において、上記有機材料層の膜厚は３０ｎｍであるようにしたものである。 The invention according to claim 2 of the present invention is the invention according to claim 1 of the present invention, wherein the film thickness of the organic material layer is 30 nm.
また、本発明のうち請求項３に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムを形成し、上記フィルム表面に対して、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、上記フィルムに吸着している水および酸素分子を引き出した後、上記フィルムの炭素６員環と上記有機材料の炭素６員環とを自己組織化させて、上記フィルム表面上で有機材料層を膜厚を２０−４０ｎｍで形成し、上記有機材料層上に第１の電極および第２の電極とを形成し、上記第１の電極と上記第２の電極との間にチャネルを形成するようにしたものである。 According to a third aspect of the present invention, there is provided a film comprising a carbon nanotube, which is a graphite-based material in which an insulating layer is formed on one surface of a substrate and a carbon 6-membered ring is contained on the insulating layer. forming a, for the above film surface, pentacene is an organic material containing carbon 6-membered ring, naphthalene, anthracene, tetracene, vacuum any one of the organic material of the hexacene 10 -5 -10 -3 By pulling out water and oxygen molecules adsorbed on the film by vacuum deposition in the range of Pa, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-organized, An organic material layer is formed with a film thickness of 20 to 40 nm on the film surface, a first electrode and a second electrode are formed on the organic material layer, and the first electrode and the first electrode are formed . A channel is formed between the two electrodes .
また、本発明のうち請求項４に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムを形成し、上記フィルム上に第１の電極と第２の電極とを形成し、上記第１の電極と上記第２の電極との間の上記フィルム上にチャネルを形成した薄膜トランジスタの上記フィルム表面上に、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、上記フィルムに吸着している水および酸素分子を引き出した後、上記フィルムの炭素６員環と上記有機材料の炭素６員環とを自己組織化させて、上記フィルム表面上で有機材料層を膜厚２０−４０ｎｍで形成し、上記チャネルを中心に上記フィルム全体に対してＵＶオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行うようにしたものである。
According to a fourth aspect of the present invention, there is provided a film comprising a carbon nanotube which is a graphite-based material having an insulating layer formed on one surface of a substrate and containing a carbon six-membered ring on the insulating layer. The film surface of the thin film transistor in which a first electrode and a second electrode are formed on the film , and a channel is formed on the film between the first electrode and the second electrode. On top of this, any one organic material of pentacene, naphthalene, anthracene, tetracene, hexacene, which is an organic material containing a carbon 6-membered ring, is vacuum-deposited in a vacuum degree range of 10 −5 −10 −3 Pa. By drawing out water and oxygen molecules adsorbed on the film, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-organized, An organic material layer is formed with a film thickness of 20 to 40 nm on the film surface, and at least one of UV ozone irradiation and oxygen plasma irradiation is performed on the entire film around the channel.
また、本発明のうち請求項５に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムを形成し、上記フィルム上に第１の電極および第２の電極を形成し、上記第１の電極と上記第２の電極との間にチャネルを形成した薄膜トランジスタの上記フィルム表面上に、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、上記フィルムに吸着している水および酸素分子を引き出した後、上記フィルムの炭素６員環と上記有機材料の炭素６員環とを自己組織化させて、上記フィルム表面上で有機材料層を膜厚２０−４０ｎｍで形成するようにしたものである。 The invention according to claim 5 of the present invention is a film comprising a carbon nanotube, which is a graphite-based material in which an insulating layer is formed on one surface of a substrate and a carbon 6-membered ring is contained on the insulating layer. forming a first electrode and a second electrode formed on the film, on the film surface of the thin film transistor forming a channel between the first electrode and the second electrode, the carbon By vacuum depositing any one organic material of pentacene, naphthalene, anthracene, tetracene, hexacene, which is an organic material containing a 6-membered ring, in a vacuum degree of 10 −5 −10 −3 Pa, the film After drawing water and oxygen molecules adsorbed on the film, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-assembled, The organic material layer is formed with a film thickness of 20-40 nm .
また、本発明のうち請求項６に記載の発明は、基板の一方の面上に絶縁層を形成し、上記絶縁層上に炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムを形成し、上記フィルム上に第１の電極および第２の電極を形成し、上記第１の電極と上記第２の電極との間の上記フィルム上にチャネルを形成した薄膜トランジスタに対し、上記チャネルを中心に上記フィルム全体に対してＵＶオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行った後に、上記フィルム表面上に、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、上記フィルムに吸着している水および酸素分子を引き出した後、上記フィルムの炭素６員環と上記有機材料の炭素６員環とを自己組織化させて、上記フィルム表面上で有機材料層を膜厚２０−４０ｎｍで形成するようにしたものである。 According to a sixth aspect of the present invention, there is provided a film comprising a carbon nanotube which is a graphite-based material having an insulating layer formed on one surface of a substrate and containing a carbon six-membered ring on the insulating layer. forming a first electrode and a second electrode formed on the film, to a thin film transistor forming a channel on the film between the first electrode and the second electrode, the channel After performing at least one of UV ozone irradiation and oxygen plasma irradiation on the entire film centering on the film , pentacene, naphthalene, anthracene, which is an organic material containing a carbon 6-membered ring, on the film surface By depositing one organic material of tetracene or hexacene in a vacuum range of 10 −5 −10 −3 Pa, the above-mentioned film After pulling out the water and oxygen molecules adsorbed on the arm, and a 6-membered carbon ring carbon 6-membered ring and the organic material of the film by self-assembly, an organic material layer on the film surface thickness It is formed at 20 to 40 nm .
また、本発明のうち請求項７に記載の発明は、請求項３、４、５または６のいずれか１項に記載の発明において、上記有機材料層の膜厚は３０ｎｍであるようにしたものである。 Further, the invention according to claim 7 of the present invention is the invention according to any one of claims 3, 4, 5 or 6, wherein the thickness of the organic material layer is 30 nm. It is.
本発明は、以上説明したように構成されているので、トランジスタとしてのｏｎ／ｏｆｆ比を大きくとることができるとともに、ゲート電圧あるいはソース−ドレイン電圧掃引に対して電流値にヒステリシスを生じることがないグラファイト系材料を用いた薄膜トランジスタおよびその製造方法を提供することができるという優れた効果を奏する。 Since the present invention is configured as described above, the on / off ratio as a transistor can be increased, and no hysteresis occurs in the current value with respect to the gate voltage or source-drain voltage sweep. There is an excellent effect that a thin film transistor using a graphite material and a method for manufacturing the same can be provided.
以下、添付の図面を参照しながら、本発明による薄膜トランジスタおよびその製造方法の実施の形態の一例を詳細に説明する。 Hereinafter, an example of an embodiment of a thin film transistor and a method for manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.
なお、以下の説明においては、「背景技術」の項において説明した構成と同一または想到する構成については、それぞれ同一の符号を付して示すことにより、それらの重複する説明は適宜に省略する。 In the following description, the same or conceivable configurations as those described in the “Background Art” section are denoted by the same reference numerals, and redundant descriptions thereof are omitted as appropriate.
図３（ａ）（ｂ）（ｃ）には、本発明による薄膜トランジスタの製造方法の実施の形態の一例を表す説明図が示されている。
FIGS. 3A, 3B and 3C are explanatory views showing an example of an embodiment of a method for manufacturing a thin film transistor according to the present invention.
この本発明による薄膜トランジスタの製造方法においては、従来の技術と同様に、はじめに、半導体よりなる基板１０２の一方の面１０２ａに導電性材料よりなるゲート電極１０４を形成し、その一方、基板１０２の他方の面１０２ｂに絶縁性材料よりなるゲート絶縁膜１０６を形成し、さらに、ゲート絶縁膜１０６の表面１０６ａに炭素６員環を含有するグラファイト系材料よりなるフィルムとして分散法または直接成長法によりカーボンナノチューブフィルム１０８を形成する（図３（ａ）参照）。 In the method of manufacturing a thin film transistor according to the present invention, as in the prior art, first, a gate electrode 104 made of a conductive material is formed on one surface 102a of a substrate 102 made of a semiconductor, while the other side of the substrate 102 is made. A gate insulating film 106 made of an insulating material is formed on the surface 102b, and a carbon nanotube is formed on the surface 106a of the gate insulating film 106 by a dispersion method or a direct growth method as a film made of a graphite-based material containing a carbon 6-membered ring. A film 108 is formed (see FIG. 3A).
次に、カーボンナノチューブフィルム１０８の表面１０８ａに、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素６員環を含有する有機材料を真空蒸着して有機材料層１２を薄く形成する（図３（ｂ）参照）。有機材料層１２の厚さは、限定されるものではないが、後述する本願発明者の実験結果によれば、１０〜５０ｎｍの範囲、より好ましくは２０〜４０ｎｍの範囲、特に、３０ｎｍとすることが好ましい。 Next, an organic material containing a carbon 6-membered ring, such as a benzene ring molecule, such as pentacene or tetracene is vacuum deposited on the surface 108a of the carbon nanotube film 108 to form a thin organic material layer 12 (FIG. 3B). )reference). The thickness of the organic material layer 12 is not limited, but according to the experiment results of the present inventor described later, it is in the range of 10 to 50 nm, more preferably in the range of 20 to 40 nm, particularly 30 nm. Is preferred.
この真空蒸着の処理において、その真空度は特に限定されるものではないが、例えば、１０−５〜１０−３Ｐａの範囲で設定することができ、例えば、１×１０−４Ｐａに設定すればよい。 In this vacuum deposition process, the degree of vacuum is not particularly limited, but can be set, for example, in the range of 10 −5 to 10 −3 Pa, for example, 1 × 10 −4 Pa. That's fine.
それから、有機材料層１２の表面１２ａに、導電性材料よりなるソース電極１１０とドレイン電極１１２とを形成することにより、本発明による薄膜トランジスタ１０を構成する。 Then, the source electrode 110 and the drain electrode 112 made of a conductive material are formed on the surface 12a of the organic material layer 12, thereby forming the thin film transistor 10 according to the present invention.
以上の構成において、薄膜トランジスタ１０においては、カーボンナノチューブフィルム１０８の表面１０８ａには、真空蒸着の処理により、カーボンナノチューブフィルム１０８からヒステリシスの一因であるカーボンナノチューブに吸着した水や酸素分子を引き出した後に、炭素６員環を含有する有機材料が蒸着されることになる。
In the above configuration, in the thin film transistor 10, the surface 108a of the carbon nanotube film 108 is extracted from the carbon nanotube film 108 with water and oxygen molecules adsorbed on the carbon nanotubes contributing to hysteresis by a vacuum deposition process. Then, an organic material containing a carbon 6-membered ring is deposited.
ここで、有機材料層１２を構成する炭素６員環を含有する有機材料は、炭素６員環を含有するグラファイト系材料よりなるフィルムたるカーボンナノチューブフィルム１０８と炭素６員環同士で引き合い、自己組織化的にカーボンナノチューブフィルム１０８を封印してカーボンナノチューブフィルム１０８の表面１０８ａに形成される。これにより、ゲート電圧あるいはソース−ドレイン電圧掃引に対して、電流値にヒステリシスを生じることがなくなる。 Here, the organic material containing a carbon 6-membered ring constituting the organic material layer 12 attracts the carbon nanotube film 108, which is a film made of a graphite-based material containing a carbon 6-membered ring, and the carbon 6-membered ring. The carbon nanotube film 108 is sealed and formed on the surface 108 a of the carbon nanotube film 108. As a result, no hysteresis occurs in the current value with respect to the gate voltage or source-drain voltage sweep.
即ち、図４（ａ）（ｂ）には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、基板１０２として厚さ０．３８ｍｍのホウ素を高濃度でドーピングされたＳｉ基板たるハイドープｐ型Ｓｉ基板を用い、ゲート電極１０４として厚さ５０ｎｍのＡｌ／Ｔｉ／Ａｕ電極を用い、ゲート絶縁膜１０６としてＳｉＯ２膜を用い、カーボンナノチューブフィルム１０８の厚さを２０ｎｍ以下に形成し、有機材料層１２としてペンタセン（Ｐｅｎｔａｃｅｎｅ）を用い、ソース電極１１０ならびにドレイン電極１１２として厚さ５０ｎｍのＰｔ／Ａｕ電極を用いた薄膜トランジスタ１０を使用した。 That is, FIGS. 4 (a) and 4 (b) show graphs showing the results of experiments by the inventors of the present application. In this experiment, boron having a thickness of 0.38 mm is doped as the substrate 102 at a high concentration. A highly doped p-type Si substrate as a Si substrate is used, an Al / Ti / Au electrode having a thickness of 50 nm is used as the gate electrode 104, an SiO 2 film is used as the gate insulating film 106, and the thickness of the carbon nanotube film 108 is 20 nm. The thin film transistor 10 formed below and using pentacene as the organic material layer 12 and a Pt / Au electrode having a thickness of 50 nm as the source electrode 110 and the drain electrode 112 was used.
ここで、図４（ａ）は、有機材料層１２としてペンタセンを厚さ５ｎｍで真空蒸着した薄膜トランジスタ１０におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図４（ｂ）は、有機材料層１２としてペンタセンを厚さ５０ｎｍで真空蒸着した薄膜トランジスタ１０におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。 Here, FIG. 4A shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 10 in which pentacene is vacuum-deposited with a thickness of 5 nm as the organic material layer 12, and FIG. ) Shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 10 in which pentacene is vacuum-deposited with a thickness of 50 nm as the organic material layer 12.
この図４（ａ）（ｂ）から明らかなように、有機材料層１２としてペンタセンを厚さ５０ｎｍで真空蒸着した薄膜トランジスタ１０においては、ゲート電圧掃引に対して電流値にヒステリシスを生じることがない。 As apparent from FIGS. 4A and 4B, in the thin film transistor 10 in which pentacene is vacuum-deposited with a thickness of 50 nm as the organic material layer 12, there is no hysteresis in the current value with respect to the gate voltage sweep.
また、炭素６員環を含有する有機材料よりなる有機材料層１２は、金属端子たるソース電極１１０ならびにドレイン電極１１２の下に薄いトンネル層を供給することになる。これにより、オン（Ｏｎ）電流は減るが、オフ（Ｏｆｆ）電流も減ることになり、これは、所謂、トレードオフの関係にあるが、以下に説明する本願発明者による実験の結果に示されているように、オン／オフ比を大きくとれる領域が存在する。つまり、本発明による薄膜トランジスタ１０においては、カーボンナノチューブフィルム１０８に金属的な部位が混在していても、それに影響されることなくオン／オフ比を大きくとることができる、
この本願発明者により行われた実験について説明すると、この実験においては、基板１０２として厚さ０．３８ｍｍのホウ素を高濃度でドーピングされたＳｉ基板たるハイドープｐ型Ｓｉ基板を用い、ゲート電極１０４として厚さ５０ｎｍのＡｌ／Ｔｉ／Ａｕ電極を用い、ゲート絶縁膜１０６としてＳｉＯ２膜を用い、カーボンナノチューブフィルム１０８の厚さを２０ｎｍ以下に形成し、有機材料層１２としてペンタセンを用い、ソース電極１１０ならびにドレイン電極１１２として厚さ５０ｎｍのＡｕ電極を用いた薄膜トランジスタ１０を使用した。なお、有機材料層１２の表面１２ａに形成されたソース電極１１０ならびにドレイン電極１１２は、図５に示すように、幅（Ｗ）が４００μｍであり、かつ、長さ（Ｌ）が２００ｎｍのチャネルを形成するように配置されている。
The organic material layer 12 made of an organic material containing a carbon 6-membered ring supplies a thin tunnel layer under the source electrode 110 and the drain electrode 112 which are metal terminals. As a result, the on (On) current is reduced, but the off (Off) current is also reduced. This is a so-called trade-off relationship, and is shown in the results of experiments by the present inventor described below. As shown, there is a region where the on / off ratio can be increased. That is, in the thin film transistor 10 according to the present invention, even when a metallic part is mixed in the carbon nanotube film 108, the on / off ratio can be increased without being affected by the metallic part.
The experiment conducted by the present inventor will be described. In this experiment, a highly doped p-type Si substrate which is a Si substrate doped with boron at a high concentration of 0.38 mm is used as the substrate 102, and the gate electrode 104 is used. A 50 nm thick Al / Ti / Au electrode is used, a SiO 2 film is used as the gate insulating film 106, the carbon nanotube film 108 is formed to a thickness of 20 nm or less, pentacene is used as the organic material layer 12, and the source electrode 110 The thin film transistor 10 using a 50 nm thick Au electrode was used as the drain electrode 112. As shown in FIG. 5, the source electrode 110 and the drain electrode 112 formed on the surface 12a of the organic material layer 12 have a channel having a width (W) of 400 μm and a length (L) of 200 nm. It is arranged to form.
ここで、図６（ａ）（ｂ）（ｃ）は、有機材料層１２としてペンタセンの厚さ（Ｐｅｎｔａｃｅｎｅ ｔｈｉｃｋｎｅｓｓ）を５ｎｍ、１５ｎｍ、３０ｎｍまたは５０ｎｍとしたそれぞれの薄膜トランジスタ１０における測定結果を示し、図６（ａ）は電界効果移動度（ｍｏｂｉｌｉｔｙ）の変化を示すグラフであり、また、図６（ｂ）はｏｎ／ｏｆｆ比（ｏｎ／ｏｆｆ ｒａｔｉｏ）の変化を示すグラフであり、また、図６（ｃ）はヒステリシス（ｈｙｓｔｅｒｅｓｉｓ）の変化を示すグラフである。 Here, FIGS. 6A, 6B, and 6C show the measurement results in each thin film transistor 10 in which the thickness of pentacene as the organic material layer 12 is 5 nm, 15 nm, 30 nm, or 50 nm. 6 (a) is a graph showing a change in field effect mobility (mobility), and FIG. 6 (b) is a graph showing a change in on / off ratio (on / off ratio). (C) is a graph which shows the change of hysteresis (hysteresis).
この図６（ａ）（ｂ）（ｃ）に示す実験結果によれば、有機材料層１２としてペンタセンの厚さが３０ｎｍである薄膜トランジスタ１０は、ｏｎ／ｏｆｆ比を大きくとることができるとともにヒステリシスを著しく低減することができ、しかも実用上十分な移動度を確保することができた。 According to the experimental results shown in FIGS. 6A, 6B, and 6C, the thin film transistor 10 in which the thickness of pentacene is 30 nm as the organic material layer 12 can take a large on / off ratio and has hysteresis. It can be remarkably reduced, and practically sufficient mobility can be secured.
次に、本発明の他の実施の形態による薄膜トランジスタの製造方法について説明すると、この本発明による薄膜トランジスタの製造方法においては、炭素６員環を含有するグラファイト系材料よりなるフィルムを用いた薄膜トランジスタのヒステリシスを、以下に説明する第１の処理ならびに第２の処理の２つの処理の少なくともいずれか一方を行うことにより著しく低減するようにしたものである。
Next, a method of manufacturing a thin film transistor according to another embodiment of the present invention will be described. In the method of manufacturing a thin film transistor according to the present invention, the hysteresis of a thin film transistor using a film made of a graphite-based material containing a carbon 6-membered ring is described. Is significantly reduced by performing at least one of the first process and the second process described below.
例えば、図７には、「背景技術」で説明した従来より公知の手法で作製された薄膜トランジスタであって、炭素６員環を含有するグラファイト系材料よりなるフィルムとしてカーボンナノチューブフィルム１０８を用いた薄膜トランジスタ１００が示されている。この薄膜トランジスタ１００は、ソース電極１１０とドレイン電極１１２との間に幅数１０ｎｍのカーボンナノチューブよりなるチャネルを備えている。 For example, FIG. 7 shows a thin film transistor manufactured by a conventionally known method described in “Background Art”, in which a carbon nanotube film 108 is used as a film made of a graphite-based material containing a carbon 6-membered ring. 100 is shown. The thin film transistor 100 includes a channel made of carbon nanotubes with a width of several tens of nanometers between a source electrode 110 and a drain electrode 112.
ここで、本発明の他の実施の形態による薄膜トランジスタの製造方法は、こうした従来より公知の手法で作製された薄膜トランジスタ１００のチャネルを中心として全体に、ＵＶオゾンまたは酸素プラズマのいずれか一方または両方を照射するようにしたものである（第１の処理）。 Here, in the method of manufacturing a thin film transistor according to another embodiment of the present invention, one or both of UV ozone and oxygen plasma is applied to the entirety of the channel of the thin film transistor 100 manufactured by such a conventionally known method. Irradiation is performed (first processing).
このチャネルを中心に全体にＵＶオゾンまたは酸素プラズマのいずれか一方または両方の１分以内（次に説明する本願発明者の実験結果によれば、数十秒程度が適正である。）の照射により、ヒステリシスの原因であるトラップを低減することができる。 With this channel as a whole, irradiation with either one or both of UV ozone and oxygen plasma within 1 minute (according to the experiment results of the present inventor to be described next, about several tens of seconds is appropriate). , Traps that cause hysteresis can be reduced.
なお、オゾン濃度は、ＵＶランプが点灯状態で、約３ｇ／ｍ３（１４００ｐｐｍ相当）とした。 The ozone concentration was about 3 g / m 3 (corresponding to 1400 ppm) with the UV lamp turned on.
即ち、図８（ａ）（ｂ）には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、基板１０２として厚さ０．３８ｍｍのホウ素を高濃度でドーピングされたＳｉ基板たるハイドープｐ型Ｓｉ基板を用い、ゲート電極１０４として厚さ５０ｎｍのＡｌ／Ｔｉ／Ａｕ電極を用い、ゲート絶縁膜１０６としてＳｉＯ２膜を用い、カーボンナノチューブフィルム１０８の厚さを２０ｎｍ以下に形成し、ソース電極１１０ならびにドレイン電極１１２として厚さ５０ｎｍのＰｔ／Ａｕ電極を用いた薄膜トランジスタ１００を使用した。 That is, FIGS. 8A and 8B show graphs showing the results of experiments by the inventors of this application. In this experiment, boron having a thickness of 0.38 mm is doped as a substrate 102 at a high concentration. A highly doped p-type Si substrate as a Si substrate is used, an Al / Ti / Au electrode having a thickness of 50 nm is used as the gate electrode 104, an SiO 2 film is used as the gate insulating film 106, and the thickness of the carbon nanotube film 108 is 20 nm. The thin film transistor 100 formed below and using a Pt / Au electrode having a thickness of 50 nm as the source electrode 110 and the drain electrode 112 was used.
ここで、図８（ａ）は、ＵＶオゾンを照射していない薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図８（ｂ）は、チャネルを中心に全体にＵＶオゾンを１分間（６０秒間）照射した薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。 Here, FIG. 8A shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 100 not irradiated with UV ozone, and FIG. 8B shows the channel around the channel. The hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 100 irradiated with UV ozone for 1 minute (60 seconds) is shown.
この図８（ａ）（ｂ）から明らかなように、チャネルを中心に全体にＵＶオゾンを１分間（６０秒間）照射した薄膜トランジスタ１００においては、ゲート電圧掃引に対して電流値に生じるヒステリシスが著しく低減されている。 As is apparent from FIGS. 8A and 8B, in the thin film transistor 100 in which UV ozone is irradiated to the entire channel around the channel for 1 minute (60 seconds), the hysteresis generated in the current value with respect to the gate voltage sweep is remarkably increased. Has been reduced.
また、図９（ａ）（ｂ）（ｃ）は、図８（ａ）（ｂ）に示す実験で用いた薄膜トランジスタ１００に対するＵＶオゾンの照射時間（ｉｒｒａｄｉａｔｉｏｎ ｔｉｍｅ）を０秒（ＵＶオゾンを照射しない場合である。）、１分（６０秒）、１分３０秒（９０秒）および１２０秒（２分）としたそれぞれの場合における測定結果を示し、図９（ａ）はヒステリシスの変化を示すグラフであり、また、図９（ｂ）は電界効果移動度の変化を示すグラフであり、また、図９（ｃ）はｏｎ／ｏｆｆ比の変化を示すグラフである。 9A, 9B, and 9C, the irradiation time of UV ozone to the thin film transistor 100 used in the experiment shown in FIGS. 8A and 8B is 0 second (no UV ozone irradiation). The measurement results in each case of 1 minute (60 seconds), 1 minute 30 seconds (90 seconds) and 120 seconds (2 minutes) are shown, and FIG. FIG. 9B is a graph showing a change in field effect mobility, and FIG. 9C is a graph showing a change in on / off ratio.
この図９（ａ）（ｂ）（ｃ）に示す実験結果によれば、チャネルを中心に全体にＵＶオゾンを６０秒間照射した薄膜トランジスタ１００は、ヒステリシスを著しく低減することができ、しかも実用上十分な移動度ならびにｏｎ／ｏｆｆ比を確保することができた。 According to the experimental results shown in FIGS. 9A, 9B, and 9C, the thin film transistor 100 that is irradiated with UV ozone for 60 seconds around the channel can remarkably reduce hysteresis and is practically sufficient. Mobility and on / off ratio could be secured.
次に、本発明の他の実施の形態による薄膜トランジスタの製造方法は、上記第１の処理に関連して説明したと同様な従来より公知の手法で作製された薄膜トランジスタ１００のカーボンナノチューブフィルム１０８に対して、ペンタセンやテトラセンなどのようなベンゼン環分子たる炭素６員環を含有する有機材料を真空蒸着したものである（第２の処理）。真空蒸着する有機材料の厚さは、限定されるものではないが、１０〜７０ｎｍの範囲、より好ましくは２０〜６０ｎｍの範囲、後述する本願発明者の実験結果によれば、特に、５０ｎｍ程度とすることが好ましい。
Next, a manufacturing method of a thin film transistor according to another embodiment of the present invention is applied to the carbon nanotube film 108 of the thin film transistor 100 manufactured by a conventionally known method similar to that described in relation to the first treatment. Thus, an organic material containing a carbon 6-membered ring which is a benzene ring molecule such as pentacene or tetracene is vacuum-deposited (second treatment). The thickness of the organic material to be vacuum-deposited is not limited, but is in the range of 10 to 70 nm, more preferably in the range of 20 to 60 nm. It is preferable to do.
このように、カーボンナノチューブフィルム１０８にペンタセンやテトラセンなどのようなベンゼン環分子たる炭素６員環を含有する有機材料を真空蒸着することによっても、ヒステリシスを低減することができる。 Thus, hysteresis can also be reduced by vacuum-depositing an organic material containing a carbon 6-membered ring, such as pentacene or tetracene, on the carbon nanotube film 108.
なお、この真空蒸着の処理において、その真空度は特に限定されるものではないが、例えば、１０−５〜１０−３Ｐａの範囲で設定することができ、例えば、１×１０−４Ｐａに設定すればよい。 In this vacuum deposition process, the degree of vacuum is not particularly limited, but can be set, for example, in the range of 10 −5 to 10 −3 Pa, for example, 1 × 10 −4 Pa. You only have to set it.
即ち、図１０（ａ）（ｂ）には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、上記第１の処理に関連して説明したと同様な従来より公知の手法で作製された薄膜トランジスタ１００のカーボンナノチューブフィルム１０８に、１×１０−４Ｐａの真空度で有機材料としてペンタセンを厚さ５０ｎｍまで真空蒸着して、ヒステリシスの測定を行った。 That is, FIGS. 10 (a) and 10 (b) show graphs representing the results of experiments by the inventor of the present application. In this experiment, the same prior art as described in relation to the first process is used. Hysteresis was measured by vacuum-depositing pentacene as an organic material to a thickness of 50 nm on the carbon nanotube film 108 of the thin film transistor 100 manufactured by a more known technique at a vacuum of 1 × 10 −4 Pa.
ここで、図１０（ａ）は、カーボンナノチューブフィルム１０８にペンタセンを真空蒸着していない薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、また、図１０（ｂ）は、カーボンナノチューブフィルム１０８に１×１０−４Ｐａの真空度でペンタセンを厚さ５０ｎｍまで真空蒸着した薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。 Here, FIG. 10A shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 100 in which pentacene is not vacuum-deposited on the carbon nanotube film 108, and FIG. 5 shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 100 in which pentacene is vacuum-deposited to a thickness of 50 nm on the carbon nanotube film 108 with a vacuum degree of 1 × 10 −4 Pa.
この図１０（ａ）（ｂ）から明らかなように、カーボンナノチューブフィルム１０８に厚さ５０ｎｍでペンタセンを真空蒸着した薄膜トランジスタ１００においては、ゲート電圧掃引に対して電流値に生じるヒステリシスが著しく低減されている。 10A and 10B, in the thin film transistor 100 in which pentacene is vacuum-deposited with a thickness of 50 nm on the carbon nanotube film 108, the hysteresis generated in the current value with respect to the gate voltage sweep is remarkably reduced. Yes.
さらに、上記した第１の処理と第２の処理とを連続的に行うと、さらにヒステリシスを低減することができる。
Furthermore, when the first process and the second process described above are performed continuously, the hysteresis can be further reduced.
即ち、図１１（ａ）（ｂ）（ｃ）には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、上記第１の処理に関連して説明したと同様な従来より公知の手法で作製された薄膜トランジスタ１００のチャネルを中心に全体に、ＵＶオゾンを２分間照射し、このＵＶオゾンの２分間の照射に引き続き、カーボンナノチューブフィルム１０８に１×１０−４Ｐａの真空度で有機材料としてペンタセンを厚さ５０ｎｍまで真空蒸着して、ヒステリシスの測定を行った。 That is, FIGS. 11A, 11B, and 11C show graphs showing the results of the experiment by the inventor of the present application. In this experiment, the explanation was made in relation to the first process. Similar to the channel of the thin film transistor 100 manufactured by a conventionally known method, the whole is irradiated with UV ozone for 2 minutes. Following the UV ozone irradiation for 2 minutes, the carbon nanotube film 108 is irradiated with 1 × 10 −4. Hysteresis was measured by vacuum-depositing pentacene as an organic material to a thickness of 50 nm at a degree of vacuum of Pa.
ここで、図１１（ａ）は、ＵＶオゾンを照射していない薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、図１１（ｂ）は、第１の処理によりチャネルを中心に全体にＵＶオゾンを２分間照射した後の薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示し、図１１（ｃ）は、第１の処理によりチャネルを中心に全体にＵＶオゾンを２分間照射した後に第２の処理によりカーボンナノチューブフィルム１０８に１×１０−４Ｐａの真空度でペンタセンを厚さ５０ｎｍまで真空蒸着した薄膜トランジスタ１００におけるゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシス曲線を示している。 Here, FIG. 11A shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 100 not irradiated with UV ozone, and FIG. FIG. 11C shows a hysteresis curve of the current value of the source-drain current with respect to the gate voltage sweep in the thin film transistor 100 after irradiating the whole area with UV ozone for 2 minutes. FIG. 11C shows the channel centered on the first processing. Source-drain current with respect to gate voltage sweep in the thin film transistor 100 in which pentacene is vacuum-deposited to a thickness of 50 nm at a vacuum degree of 1 × 10 −4 Pa on the carbon nanotube film 108 by the second treatment after the whole is irradiated with UV ozone for 2 minutes. The hysteresis curve of the current value is shown.
この図１１（ａ）（ｂ）（ｃ）に示されているように、上記した第１の処理と第２の処理とを連続的に行うと、一層大幅にヒステリシスを低減することができる。 As shown in FIGS. 11 (a), 11 (b), and 11 (c), when the first process and the second process described above are continuously performed, the hysteresis can be further greatly reduced.
また、上記した本発明の他の実施の形態による薄膜トランジスタの製造方法による第１の処理と第２の処理との少なくともいずれか一方を実施した薄膜トランジスタ１００を駆動する際に、ゲート電圧掃引速度を速くすれば、ヒステリシスをさらに低減することができる。
Further, when driving the thin film transistor 100 in which at least one of the first process and the second process by the thin film transistor manufacturing method according to another embodiment of the present invention described above is driven, the gate voltage sweep speed is increased. Then, the hysteresis can be further reduced.
即ち、ゲート電圧掃引速度を速くすると、基板１０２中やゲート絶縁膜１０６中のイオン性ヒステリシス要因が追随できなくなり、実際のトランジスタ動作を考えると、高速動作させれば実用上ヒステリシスの影響は無視できるようになる。 In other words, when the gate voltage sweep speed is increased, the ionic hysteresis factor in the substrate 102 and the gate insulating film 106 cannot follow, and considering the actual transistor operation, the effect of hysteresis can be ignored in practical use if the transistor is operated at high speed. It becomes like this.
図１２（ａ）（ｂ）（ｃ）には、本願発明者による実験の結果を表すグラフが示されているが、この実験においては、図１１（ｃ）に示す測定の際に用いた薄膜トランジスタ１００を用いて、ゲート電圧掃引速度を変化させながら、ゲート電圧掃引に対するソース−ドレイン電流の電流値のヒステリシスの測定を行った。 FIGS. 12A, 12B, and 12C are graphs showing the results of experiments by the inventors of the present application. In this experiment, the thin film transistor used in the measurement shown in FIG. 100, the hysteresis of the current value of the source-drain current with respect to the gate voltage sweep was measured while changing the gate voltage sweep speed.
ここで、図１２（ａ）は、ゲート電圧掃引速度を２Ｖ／ｓｅｃ、４Ｖ／ｓｅｃ、１０Ｖ／ｓｅｃおよび２０Ｖ／ｓｅｃと変化させた場合の測定結果を示し、図１２（ｂ）は、図１２（ａ）における破線で囲んだ矩形領域の拡大図であり、図１２（ｃ）は、ゲート電圧掃引速度（ｓｃａｎ ｓｐｅｅｄ）の変化に伴うヒステリシスの変化を示すグラフである。 Here, FIG. 12A shows the measurement results when the gate voltage sweep rate is changed to 2 V / sec, 4 V / sec, 10 V / sec, and 20 V / sec, and FIG. FIG. 12C is an enlarged view of a rectangular region surrounded by a broken line in FIG. 12A, and FIG. 12C is a graph showing a change in hysteresis accompanying a change in gate voltage sweep speed (scan speed).
この図１２（ａ）（ｂ）（ｃ）に示されているように、ゲート電圧掃引速度を高速にすればするほど、基板１０２中やゲート絶縁膜１０６中のイオン性ヒステリシス要因が追随できなくなり、ヒステリシスを実用上問題のないレベルまで低減することができる。 As shown in FIGS. 12A, 12B, and 12C, the higher the gate voltage sweep rate, the less the ionic hysteresis factor in the substrate 102 and the gate insulating film 106 can follow. Hysteresis can be reduced to a level that causes no problem in practical use.
なお、以上において説明した上記した実施の形態は、以下の（１）乃至（４）に説明するように変形してもよい。
The above-described embodiment described above may be modified as described in the following (1) to (4).
（１）上記した実施の形態においては、炭素６員環を含有するグラファイト系材料としてカーボンナノチューブフィルムを用いた場合について説明したが、グラファイト系材料はカーボンナノチューブフィルムに限られるものではないことは勿論であり、グラファイト系材料としては、例えば、炭素繊維、カーボンフィルム（カーボン薄膜）あるいはフラーレンなどを用いることができるのは勿論である。 (1) In the above-described embodiment, the case where the carbon nanotube film is used as the graphite-based material containing a carbon 6-membered ring has been described. However, the graphite-based material is not limited to the carbon nanotube film. Of course, as the graphite-based material, for example, carbon fiber, carbon film (carbon thin film) or fullerene can be used.
（２）上記した実施の形態においては、炭素６員環を含有する有機材料としてペンタセンを用いた場合について説明したが、炭素６員環を含有する有機材料はペンタセンに限られるものではないことは勿論であり、炭素６員環を含有する有機材料としては、例えば、アセン類、フラーレン類、チオフェンやその誘導体などを用いることができるのは勿論である。なお、アセン類としては、ペンタセンの他には、例えば、ナフタレン、アントラセン、テトラセン、ヘキサセンなどを用いることができる。また、フラーレン類としては、グラファイト系材料の炭素６員環と化学的に相互作用する炭素６員環を含むフラーレン類であればよい。 (2) In the above-described embodiment, the case where pentacene is used as the organic material containing a carbon 6-membered ring has been described. However, the organic material containing a carbon 6-membered ring is not limited to pentacene. Of course, as an organic material containing a carbon 6-membered ring, for example, acenes, fullerenes, thiophene and derivatives thereof can be used. In addition to pentacene, for example, naphthalene, anthracene, tetracene, hexacene and the like can be used as acenes. Moreover, as fullerenes, what is necessary is just a fullerene containing the carbon 6-membered ring which interacts chemically with the carbon 6-membered ring of a graphite-type material.
（３）上記した実施の形態においては、基板としてホウ素を高濃度でドーピングされたＳｉ基板たるハイドープｐ型Ｓｉ基板を用い、ゲート電極としてＡｌ／Ｔｉ／Ａｕ電極を用い、ゲート絶縁膜としてＳｉＯ２膜を用い、ソース電極ならびにドレイン電極としてＰｔ／Ａｕ電極やＡｕ電極を用いた場合について説明したが、これらの材料は例示に過ぎないものであることは勿論であり、設計条件などに応じて適宜に選択してよいことは勿論である。 (3) In the above-described embodiment, a highly doped p-type Si substrate which is a Si substrate doped with boron at a high concentration is used as the substrate, an Al / Ti / Au electrode is used as the gate electrode, and SiO 2 is used as the gate insulating film. Although the case where a film is used and a Pt / Au electrode or an Au electrode is used as a source electrode and a drain electrode has been described, these materials are merely examples, and may be appropriately selected according to design conditions and the like. Of course, it may be selected.
（４）上記した実施の形態ならびに上記した（１）乃至（３）に示す変形例は、適宜に組み合わせるようにしてもよい。 (4) You may make it combine suitably the embodiment shown above and the modification shown in said (1) thru | or (3).
本発明は、電子機器や医療機器などに用いられるフレキシブルディスプレイ、微小有機電子素子あるいはナノバイオデバイスなどの製造に利用することができる。 The present invention can be used for the manufacture of flexible displays, micro organic electronic elements, nanobio devices, and the like used in electronic devices and medical devices.
１０ 薄膜トランジスタ
１２ 有機材料層
１２ａ 表面
１００ 薄膜トランジスタ
１０２ 基板
１０２ａ 面
１０２ｂ 面
１０４ ゲート電極
１０６ ゲート絶縁膜
１０６ａ 表面
１０８ カーボンナノチューブフィルム
１０８ａ 表面
１１０ ソース電極
１１２ ドレイン電極
DESCRIPTION OF SYMBOLS 10 Thin-film transistor 12 Organic material layer 12a Surface 100 Thin-film transistor 102 Substrate 102a Surface 102b Surface 104 Gate electrode 106 Gate insulating film 106a Surface 108 Carbon nanotube film 108a Surface 110 Source electrode 112 Drain electrode
Claims (7)
前記基板の一方の面上に形成された絶縁層と、
前記絶縁層上に形成された炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムと、
前記フィルム表面に対して、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、前記フィルムに吸着している水および酸素分子を引き出した後、前記フィルムの炭素６員環と前記有機材料の炭素６員環とを自己組織化させて、前記フィルム表面上で前記有機材料の層を膜厚２０−４０ｎｍで形成した有機材料層と、
前記基板の他方の面上に形成された第１の電極と、
前記有機材料層に形成された第２の電極と、
前記有機材料層に形成された第３の電極と、
前記第２の電極と前記第３の電極との間に位置するチャネルと
を有することを特徴とする薄膜トランジスタ。 A substrate,
An insulating layer formed on one side of the substrate;
A film made of carbon nanotubes, which is a graphite-based material containing a carbon six-membered ring formed on the insulating layer;
For the film surface, pentacene is an organic material containing carbon 6-membered ring, naphthalene, anthracene, tetracene, a range of vacuum of 10 -5 -10 -3 Pa to any one of the organic materials of the hexacene After drawing water and oxygen molecules adsorbed on the film by vacuum deposition, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-assembled to form a surface on the film surface. And an organic material layer in which the organic material layer is formed with a film thickness of 20 to 40 nm,
A first electrode formed on the other surface of the substrate;
A second electrode formed on the organic material layer;
A third electrode formed on the organic material layer;
A thin film transistor comprising a channel located between the second electrode and the third electrode .
前記有機材料層の膜厚は３０ｎｍである
ことを特徴とする薄膜トランジスタ。 The thin film transistor according to claim 1, wherein
A film thickness of the organic material layer is 30 nm.
前記絶縁層上に炭素６員環を含有するグラファイト系材料であるカーボンナノチューブからなるフィルムを形成し、
前記フィルム表面に対して、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、前記フィルムに吸着している水および酸素分子を引き出した後、前記フィルムの炭素６員環と前記有機材料の炭素６員環とを自己組織化させて、前記フィルム表面上で有機材料層を膜厚を２０−４０ｎｍで形成し、
前記有機材料層上に第１の電極および第２の電極とを形成し、
前記第１の電極と前記第２の電極との間にチャネルを形成する
ことを特徴とする薄膜トランジスタの製造方法。 Forming an insulating layer on one side of the substrate;
Forming a film made of carbon nanotubes, which is a graphite-based material containing a carbon 6-membered ring, on the insulating layer;
For the film surface, pentacene is an organic material containing carbon 6-membered ring, naphthalene, anthracene, tetracene, a range of vacuum of 10 -5 -10 -3 Pa to any one of the organic materials of the hexacene After drawing water and oxygen molecules adsorbed on the film by vacuum deposition, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-assembled to form a surface on the film surface. The organic material layer is formed with a film thickness of 20-40 nm.
Forming a first electrode and a second electrode on the organic material layer;
A method of manufacturing a thin film transistor, wherein a channel is formed between the first electrode and the second electrode .
前記チャネルを中心に前記フィルム全体に対してＵＶオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行う
ことを特徴とする薄膜トランジスタの製造方法。 An insulating layer is formed on one surface of the substrate, a film made of carbon nanotubes, which is a graphite-based material containing a carbon six-membered ring, is formed on the insulating layer, and a first electrode and a second electrode are formed on the film. And pentacene which is an organic material containing a carbon 6-membered ring on the film surface of the thin film transistor in which a channel is formed on the film between the first electrode and the second electrode. , Naphthalene, anthracene, tetracene, and hexacene are vapor-deposited in a vacuum range of 10 −5 −10 −3 Pa to extract water and oxygen molecules adsorbed on the film. Then, the carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-assembled to form an organic material layer on the film surface with a film thickness of 20-40. formed in nm,
The method for producing a thin film transistor, wherein at least one of UV ozone irradiation and oxygen plasma irradiation is performed on the entire film around the channel.
ことを特徴とする薄膜トランジスタの製造方法。 An insulating layer is formed on one surface of the substrate, a film made of carbon nanotubes, which is a graphite-based material containing a carbon six-membered ring, is formed on the insulating layer, and the first electrode and the second electrode are formed on the film . electrode formation, the onto the film surface of the thin film transistor forming a channel between the first electrode and the second electrode, pentacene is an organic material containing carbon 6-membered ring, naphthalene, anthracene , Tetracene, and hexacene are vacuum-deposited in the range of 10 −5 −10 −3 Pa in vacuum to extract water and oxygen molecules adsorbed on the film, The carbon 6-membered ring of the film and the carbon 6-membered ring of the organic material are self-assembled to form an organic material layer with a thickness of 20 to 40 nm on the film surface. A method for manufacturing a thin film transistor.
前記チャネルを中心に前記フィルム全体に対してＵＶオゾン照射と酸素プラズマ照射との少なくともいずれか一方を行った後に、前記フィルム表面上に、炭素６員環を含有する有機材料であるペンタセン、ナフタレン、アントラセン、テトラセン、ヘキサセンのうちのいずれか１つの有機材料を真空度１０ −５ −１０ −３ Ｐａの範囲で真空蒸着させることにより、前記フィルムに吸着している水および酸素分子を引き出した後、前記フィルムの炭素６員環と前記有機材料の炭素６員環とを自己組織化させて、前記フィルム表面上で有機材料層を膜厚２０−４０ｎｍで形成する
ことを特徴とする薄膜トランジスタの製造方法。 An insulating layer is formed on one surface of the substrate, a film made of carbon nanotubes, which is a graphite-based material containing a carbon six-membered ring, is formed on the insulating layer, and the first electrode and the second electrode are formed on the film . electrode formation, to a thin film transistor forming a channel on said film between said first electrode and said second electrode,
After performing at least one of UV ozone irradiation and oxygen plasma irradiation on the entire film around the channel, pentacene, naphthalene, which is an organic material containing a carbon 6-membered ring, on the film surface , After drawing out water and oxygen molecules adsorbed on the film by vacuum-depositing any one organic material of anthracene, tetracene, and hexacene in a vacuum range of 10 −5 −10 −3 Pa, A method for producing a thin film transistor , comprising self-organizing a carbon 6-membered ring of the film and a carbon 6-membered ring of the organic material to form an organic material layer with a film thickness of 20 to 40 nm on the film surface .
前記有機材料層の膜厚は３０ｎｍであるThe thickness of the organic material layer is 30 nm.
ことを特徴とする薄膜トランジスタの製造方法。A method for manufacturing a thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005248571A JP5015438B2 (en) | 2005-08-30 | 2005-08-30 | Thin film transistor and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005248571A JP5015438B2 (en) | 2005-08-30 | 2005-08-30 | Thin film transistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007067024A JP2007067024A (en) | 2007-03-15 |
| JP5015438B2 true JP5015438B2 (en) | 2012-08-29 |
Family
ID=37928893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005248571A Expired - Fee Related JP5015438B2 (en) | 2005-08-30 | 2005-08-30 | Thin film transistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5015438B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2918797B1 (en) | 2007-07-13 | 2009-11-06 | Sofileta Sa | ORGANIC FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE TRANSISTOR |
| KR101688523B1 (en) | 2010-02-24 | 2016-12-21 | 삼성전자주식회사 | Stack-type image sensor |
| KR101718961B1 (en) | 2010-11-05 | 2017-03-23 | 삼성전자주식회사 | Semiconductor device comprising Graphene and method of manufacturing the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005101424A (en) * | 2003-09-26 | 2005-04-14 | Sony Corp | Method for manufacturing field-effect semiconductor device |
| JP2005223048A (en) * | 2004-02-04 | 2005-08-18 | Ricoh Co Ltd | Semiconductor device, its fabrication process, and display |
| JP4769931B2 (en) * | 2004-02-16 | 2011-09-07 | 国立大学法人名古屋大学 | Method of forming electrode for carbon nanotube and carbon nanotube FET using the same |
| KR100770258B1 (en) * | 2005-04-22 | 2007-10-25 | 삼성에스디아이 주식회사 | Organic Thin Film Transistor and fabrication method of the same |
-
2005
- 2005-08-30 JP JP2005248571A patent/JP5015438B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007067024A (en) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4435751B2 (en) | Organic thin film transistor and manufacturing method thereof | |
| JP4899368B2 (en) | Metallic single-walled carbon nanotube destruction method, semiconducting single-walled carbon nanotube aggregate manufacturing method, semiconducting single-walled carbon nanotube thin film manufacturing method, semiconducting single-walled carbon nanotube destruction method, metallic single-walled carbon nanotube assembly Body manufacturing method, metallic single-walled carbon nanotube thin film manufacturing method, electronic device manufacturing method, and carbon nanotube FET manufacturing method | |
| JP4036454B2 (en) | Thin film transistor. | |
| JP2004071654A (en) | Method of manufacturing carbon nanotube semiconductor device | |
| JP2004002409A (en) | Semiconductor like carbon nanotube functionalized with hydrogen and method for producing the same | |
| KR20180100617A (en) | Electronically pure single chirality semiconducting single-walled carbon nanotubes for large-scale electronic devices | |
| JP2007031238A (en) | Method for separation of metallic carbon nanotube, method for producing thin film of semiconducting carbon nanotube, thin-film transistor and its production method, electronic element, and method of producing the element | |
| TW201246309A (en) | Method of fabricating thin film transistor and top-gate type thin film transistor | |
| JP2006108653A (en) | N-type carbon nanotube field effect transistor and its manufacturing method | |
| US20080296558A1 (en) | Method of Synthesizing Y-Junction Single-Walled Carbon Nanotubes and Products Formed Thereby | |
| CN105493256A (en) | Thin film transistor, preparation method and display apparatus | |
| JP5015438B2 (en) | Thin film transistor and manufacturing method thereof | |
| Jadwiszczak et al. | Plasma treatment of ultrathin layered semiconductors for electronic device applications | |
| JP4834950B2 (en) | Method for manufacturing field effect semiconductor device | |
| JP4501339B2 (en) | Method for manufacturing pn junction element | |
| Koohsorkhi et al. | Fabrication of self-defined gated field emission devices on silicon substrates using PECVD-grown carbon nano-tubes | |
| JP5549073B2 (en) | Organic semiconductor device and manufacturing method thereof | |
| JP2008071898A (en) | Carbon nanotube field-effect transistor and its manufacturing method | |
| JP2008091566A (en) | Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure | |
| Bo et al. | Pentacene-carbon nanotubes: Semiconducting assemblies for thin-film transistor applications | |
| Chen et al. | Novel method of converting metallic-type carbon nanotubes to semiconducting-type carbon nanotube field-effect transistors | |
| JP2005101424A (en) | Method for manufacturing field-effect semiconductor device | |
| KR101065961B1 (en) | Method for manufacturing field effect semiconductor device | |
| CN105551968B (en) | Orientation/unordered composite single layer carbon nanotube is the field-effect tube and production method of channel | |
| Jeng et al. | Fabrication of high performance SWNT film FETs in unipolar p-type, n-type or ambipolar characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120323 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120605 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |