JP2008091566A - Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure - Google Patents

Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure Download PDF

Info

Publication number
JP2008091566A
JP2008091566A JP2006269877A JP2006269877A JP2008091566A JP 2008091566 A JP2008091566 A JP 2008091566A JP 2006269877 A JP2006269877 A JP 2006269877A JP 2006269877 A JP2006269877 A JP 2006269877A JP 2008091566 A JP2008091566 A JP 2008091566A
Authority
JP
Japan
Prior art keywords
carbon nanotube
nanotube
film
fet
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006269877A
Other languages
Japanese (ja)
Inventor
Yoshitaka Yamaguchi
佳孝 山口
Daisuke Iwai
大介 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006269877A priority Critical patent/JP2008091566A/en
Publication of JP2008091566A publication Critical patent/JP2008091566A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide the manufacturing method of a carbon nanotube structure which clears the fluctuation of current-voltage characteristics of a carbon nanotube FET (field-effect transistor) and the carbon nanotube FET consisting of the structure. <P>SOLUTION: The forming method of the carbon nanotube structure consisting of a carbon nanotube 3 and an insulating film covering the surface of the carbon nanotube comprises a first process for growing the carbon nanotube in a growing device and a second process for coating the surface of carbon nanotube with the insulating film before taking the carbon nanotube out of the growing device. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、絶縁膜で被覆されたカーボンナノチューブ構造体の製造方法および当該カーボンナノチューブ構造体からなる電界効果トランジスタ装置に関し、特に、カーボンナノチューブからなる電界効果トランジスタ（field effect transistor:FET）の電流電圧特性の変動を解消するカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタ装置に関する。   The present invention relates to a method of manufacturing a carbon nanotube structure covered with an insulating film and a field effect transistor device including the carbon nanotube structure, and more particularly, a current voltage of a field effect transistor (FET) including a carbon nanotube. The present invention relates to a method of manufacturing a carbon nanotube structure that eliminates fluctuations in characteristics, and a field effect transistor device including the structure.

（１）カーボンナノチューブ(carbon nanotube:CNT)
カーボンナノチューブは、炭素原子からなる六員環ネットワーク（グラフェンシート）が円筒上に丸まったナノサイズの自己組織化構造体（自然に形成される特定の構造）である。カーボンナノチューブは、直径が〜1nm長さが数μｍの細長い微小単結晶である。その特異な構造から、物性研究の対象として注目を集めているだけでなく、新素材としても期待されている。 (1) Carbon nanotube (CNT)
A carbon nanotube is a nano-sized self-organized structure (a specific structure formed naturally) in which a six-membered ring network (graphene sheet) composed of carbon atoms is rounded on a cylinder. The carbon nanotube is a long and narrow single crystal having a diameter of ˜1 nm and a length of several μm. Because of its unique structure, it is not only attracting attention as an object of physical property research, but is also expected as a new material.

カーボンナノチューブの直径〜1nmは、固体中の電子の波長と同程度である。このためカーボンナノチューブの電子構造は、円周方向のゾーン・フォールデイング（zone folding）によって円周方向で量子化されている。すなわちカーボンナノチューブは、所謂一次元量子細線である。   The diameter of carbon nanotubes ˜1 nm is comparable to the wavelength of electrons in the solid. For this reason, the electronic structure of the carbon nanotubes is quantized in the circumferential direction by zone folding in the circumferential direction. That is, the carbon nanotube is a so-called one-dimensional quantum wire.

このため、カーボンナノチューブを構成するグラフェンシートの電子構造は、本来、π電子によって結合πバンドが満たされたゼロギャップ半導体であるにも拘わらず、その電子構造が量子化されグラフェンシートの丸まり方（カイラリテイー）によって、電子構造は、半導体的になったり金属的なったりする。   For this reason, although the electronic structure of the graphene sheet constituting the carbon nanotube is originally a zero gap semiconductor in which the coupled π band is filled with π electrons, the electronic structure is quantized and the graphene sheet is rounded ( Due to chirality, the electronic structure becomes semiconductor or metallic.

半導体的性質を持つカーボンナノチューブには、その一次元性により電子が散乱されることなく走行する所謂バリステイック伝導が期待される。従って、カーボンナノチューブで電界効果トランジスタを作製すれば、ソース・ドレイン間のキャリヤ走行がバリステイック伝導となり、超高速動作や高い電流駆動能力が実現できる。   Carbon nanotubes having semiconducting properties are expected to have so-called ballistic conduction that travels without being scattered by one-dimensionality. Therefore, if a field effect transistor is made of carbon nanotubes, the carrier travel between the source and the drain becomes ballistic conduction, and an ultrahigh-speed operation and a high current driving capability can be realized.

また、所望の基板上にカーボンナノチューブを配置してゲート酸化膜と電極を形成さえすれば、どのような基板上にでもトランジスタを形成することができる。即ち、単結晶からなる高性能トランジスタは半導体基板上にしか製作することができないという、従来の半導体トランジスタに課されていた制約を、カーボンナノチューブを用いれば取り除くことができる。   Further, a transistor can be formed on any substrate as long as carbon nanotubes are arranged on a desired substrate to form a gate oxide film and an electrode. That is, the restriction imposed on a conventional semiconductor transistor that a high-performance transistor made of a single crystal can be manufactured only on a semiconductor substrate can be removed by using carbon nanotubes.

以上のような理由からカーボンナノチューブを用いた電界効果トランジスタ（以下、ナノチューブFETと呼ぶ）の研究が活発に行われている（非特許文献１）。   For the reasons described above, research on field effect transistors using carbon nanotubes (hereinafter referred to as nanotube FETs) has been actively conducted (Non-Patent Document 1).

（２）ナノチューブFET
図１５にナノチューブFETの斜視図を、図１６にＡ−Ａ’線断面図を示す。図１５および図１６に図示されたナノチューブFETは、どのような基板の上にでも形成可能なトップゲート型ナノチューブFETである。 (2) Nanotube FET
FIG. 15 is a perspective view of the nanotube FET, and FIG. 16 is a cross-sectional view taken along the line AA ′. The nanotube FET illustrated in FIGS. 15 and 16 is a top-gate nanotube FET that can be formed on any substrate.

シリコン(Si)基板1に形成された二酸化珪素(SiO２)からなる絶縁膜2の上に、半導体的性質を持ったカーボンナノチューブ3が配置され、その両端にソース電極4とドレイン電極5が形成されている。更に、ソース電極4とドレイン電極5を除き、SiO２からなるゲート絶縁膜6が基板表面全体に堆積され、その上にゲート電極7が形成されている。 A carbon nanotube 3 having semiconducting properties is disposed on an insulating film 2 made of silicon dioxide (SiO 2 ) formed on a silicon (Si) substrate 1, and a source electrode 4 and a drain electrode 5 are formed at both ends thereof. Has been. Further, except for the source electrode 4 and the drain electrode 5, a gate insulating film 6 made of SiO 2 is deposited on the entire surface of the substrate, and a gate electrode 7 is formed thereon.

このような構造で、ソース・ドレイン間電流をゲート電圧で制御するFETの基本特性が確認されている。このようなナノチューブFETの多くは、ゲート電圧を負にすると電流が増加するｐチャネルFETとしての特性を示す。   With this structure, the basic characteristics of FETs that control the source-drain current with the gate voltage have been confirmed. Many of such nanotube FETs exhibit p-channel FET characteristics in which current increases when the gate voltage is negative.

カーボンナノチューブには、グラフェンシート一枚からなる単層ナノチューブ(single wall carbon nanotube, SWNT)と木の年輪のように一層以上のグラフェンシートをまいた多層ナノチューブ（multi wall carbon nanotube, MWNT）がある。半導体的性質を示すものは単層ナノチューブであり、単層ナノチューブであってもカイラリテイーによっては金属的になるものもある。従って、ナノチューブFETを作製するためには、単層ナノチューブから図１５のような構造を作製し、作製した素子の特性を測定して、そこから金属的性質を有するカーボンナノチューブからなるFETを除外する必要がある。   Carbon nanotubes include single-walled nanotubes (SWNT) made up of a single graphene sheet and multi-walled carbon nanotubes (MWNT) in which more than one graphene sheet is placed like a tree ring. Single-walled nanotubes exhibit semiconducting properties, and even single-walled nanotubes may be metallic depending on the chirality. Therefore, in order to fabricate a nanotube FET, a structure as shown in FIG. 15 is fabricated from a single-walled nanotube, the characteristics of the fabricated device are measured, and an FET composed of carbon nanotubes having metallic properties is excluded therefrom. There is a need.

（３）分散法によるナノチューブFETの製造方法
トップゲート型ナノチューブFETの製造方法としては、２つの方法が報告されている。図１７〜２１は、一般的に行われている分散法（非特許文献１）と呼ばれる製造法の工程を示したものである。 (3) Nanotube FET Manufacturing Method by Dispersion Method Two methods have been reported as top gate nanotube FET manufacturing methods. 17 to 21 show steps of a manufacturing method called a dispersion method (Non-Patent Document 1) that is generally performed.

まず、Fe等炭素と合金を作る金属を触媒として、単層ナノチューブ（以下、単に、カーボンナノチューブと呼ぶ）を成長する。次に、得られたカーボンナノチューブ3を、ジクロロエタンからなる分散液8の中に分散する（図１７(a)）。また、シリコン基板1の表面を熱酸化し、二酸化珪素(SiO２)からなる絶縁膜2を形成する（図１７(b)）。 First, single-walled nanotubes (hereinafter simply referred to as carbon nanotubes) are grown using a metal that forms an alloy with carbon such as Fe as a catalyst. Next, the obtained carbon nanotube 3 is dispersed in a dispersion 8 made of dichloroethane (FIG. 17 (a)). Further, the surface of the silicon substrate 1 is thermally oxidized to form an insulating film 2 made of silicon dioxide (SiO 2 ) (FIG. 17B).

次に、シリコン基板1上の所望の位置に、カーボンナノチューブを分散させた分散液8を滴下する。分散液が蒸発すると、基板1の上にカーボンナノチューブ3が取り残される（図１８(a)）。このようなカーボンナノチューブの配置方法は、分散法と呼ばれている。   Next, a dispersion liquid 8 in which carbon nanotubes are dispersed is dropped onto a desired position on the silicon substrate 1. When the dispersion liquid evaporates, the carbon nanotubes 3 are left on the substrate 1 (FIG. 18 (a)). Such a carbon nanotube arrangement method is called a dispersion method.

次に、フォトリソグラフィー法を用いて、カーボンナノチューブの両端を含む領域を除いた、基板表面にフォトレジスト膜9を形成する（図１８(b)）。その後、フォトレジスト膜の形成された基板1上にTiを蒸着する。   Next, using a photolithography method, a photoresist film 9 is formed on the substrate surface excluding the region including both ends of the carbon nanotube (FIG. 18B). Thereafter, Ti is deposited on the substrate 1 on which the photoresist film is formed.

次に、フォトレジスト膜を溶剤で除去し、カーボンナノチューブの両端を除く他の領域のTi膜10をフォトレジスト膜と共に取り去る(図１９(a))。この様な所謂リフトオフ法によって形成したTi膜10を約800〜900℃で熱処理し、Tiをカーバイド化（TiCxの形成）してTi膜とカーボンナノチューブの接触抵抗を低抵抗化する。低抵抗化された夫々のTi膜は、ソース電極4及びドレイン電極5となる。 Next, the photoresist film is removed with a solvent, and the Ti film 10 in the other region excluding both ends of the carbon nanotube is removed together with the photoresist film (FIG. 19A). The Ti film 10 formed by the so-called lift-off method is heat-treated at about 800 to 900 ° C., and Ti is converted to carbide (formation of TiC x ) to reduce the contact resistance between the Ti film and the carbon nanotube. The respective Ti films whose resistance has been reduced become the source electrode 4 and the drain electrode 5.

次に、基板1の表面全面に、化学気相法（chemical vapor deposition:ＣＶＤ）によって、SiO2からなる絶縁膜11を堆積する（図１９（b））。 Next, an insulating film 11 made of SiO 2 is deposited on the entire surface of the substrate 1 by chemical vapor deposition (CVD) (FIG. 19B).

次に、ソース電極4及びドレイン電極5間を覆う絶縁膜６（ゲート絶縁膜）の上に、リフトオフ法によってAu/Ti(Ti、Auの順番で形成した二層構造)からなるゲート電極7を形成する（図２０(a)〜（b））。   Next, a gate electrode 7 made of Au / Ti (a two-layer structure formed in the order of Ti and Au) is formed on the insulating film 6 (gate insulating film) covering between the source electrode 4 and the drain electrode 5 by a lift-off method. They are formed (FIGS. 20A to 20B).

次に、ソース電極4及びドレイン電極5の上を除きフォトレジスト膜9を形成し（図２１(a)）、ソース電極4及びドレイン電極5の上部を覆っていた絶縁膜を、ドライエッチング法によって除去する。最後に、エッチングマスクとして利用したフォトレジスト膜９を除去して、ナノチューブFETを完成する（図２１(b)）。   Next, a photoresist film 9 is formed except on the source electrode 4 and the drain electrode 5 (FIG. 21A), and the insulating film covering the upper portions of the source electrode 4 and the drain electrode 5 is formed by a dry etching method. Remove. Finally, the photoresist film 9 used as an etching mask is removed to complete the nanotube FET (FIG. 21 (b)).

（４）架橋法によるナノチューブFETの製造方法
以上の方法はナノチューブFETの製造方法としては一般的であるが、所定の位置にナノチューブFETを形成することができないという欠点がある。この欠点を解消するために、以下に説明する架橋法が開発された（非特許文献１）。図２２〜図２６は、架橋法の製造工程を示したものである。 (4) Method for Producing Nanotube FET by Crosslinking Method Although the above method is a general method for producing a nanotube FET, there is a disadvantage that the nanotube FET cannot be formed at a predetermined position. In order to eliminate this defect, the crosslinking method demonstrated below was developed (nonpatent literature 1). 22 to 26 show the manufacturing process of the crosslinking method.

まず、Si基板１の表面を熱酸化し、SiO2膜を形成する（図２２(a)）。このSiO2膜の上にフォトレジスト膜9を形成し（図２２（ｂ））、リフトオフ法によってFe膜29を所定の位置に形成する（図２２（c））。Fe膜は、スパッタリング法によって、フォトレジスト膜9の形成された基板1上に堆積される。 First, the surface of the Si substrate 1 is thermally oxidized to form a SiO 2 film (FIG. 22A). A photoresist film 9 is formed on the SiO 2 film (FIG. 22B), and an Fe film 29 is formed at a predetermined position by a lift-off method (FIG. 22C). The Fe film is deposited on the substrate 1 on which the photoresist film 9 is formed by a sputtering method.

次に、熱酸化SiO2膜2上に形成したFe膜を核として、化学気相法によって、カーボンナノチューブ3を成長する。カーボンナノチューブは熱酸化SiO2膜の表面を這うように成長し、ナノチューブFETの製造に適した、基板1に対して横たわった構造が所定の位置に自然に形成される（図２３（a））。 Next, carbon nanotubes 3 are grown by chemical vapor deposition using the Fe film formed on the thermally oxidized SiO 2 film 2 as a nucleus. The carbon nanotube grows over the surface of the thermally oxidized SiO 2 film, and a structure lying on the substrate 1 suitable for manufacturing the nanotube FET is naturally formed at a predetermined position (FIG. 23 (a)). .

次に、リフトオフ法によってカーボンナノチューブの両端にTi膜10を形成し（図２３（ｂ）および図２４（a））する。このTi膜を約800〜900℃で熱処理し、Tiをカーバイド化（TiCxの形成）してTi膜とカーボンナノチューブの接触抵抗を低抵抗化する。低抵抗化されたTi膜は、夫々ソース電極4及びドレイン電極5となる。 Next, Ti films 10 are formed on both ends of the carbon nanotubes by a lift-off method (FIGS. 23B and 24A). This Ti film is heat-treated at about 800 to 900 ° C., and Ti is converted to carbide (formation of TiC x ) to reduce the contact resistance between the Ti film and the carbon nanotube. The low resistance Ti film becomes the source electrode 4 and the drain electrode 5, respectively.

次に、基板1の表面全面に、化学気相法（chemical vapor deposition:ＣＶＤ）によって、SiO2からなる絶縁膜11を堆積する（図２４（b））。 Next, an insulating film 11 made of SiO 2 is deposited on the entire surface of the substrate 1 by chemical vapor deposition (CVD) (FIG. 24B).

次に、ソース電極4及びドレイン電極5間を覆う絶縁膜６（ゲート絶縁膜）の上に、リフトオフ法によってAu/Tiからなるゲート電極7を形成する（図２５(a)〜（b））。   Next, a gate electrode 7 made of Au / Ti is formed on the insulating film 6 (gate insulating film) covering the source electrode 4 and the drain electrode 5 by a lift-off method (FIGS. 25A to 25B). .

次に、ソース電極4及びドレイン電極5の上を除きフォトレジスト膜を形成し（図２６(a)）、ソース電極4及びドレイン電極5の上部を覆っていた絶縁膜を、ドライエッチング法によって除去する。最後に、エッチングマスクとして利用したフォトレジスト膜９を除去して、ナノチューブFETを完成する（図２６(b)）。   Next, a photoresist film is formed except on the source electrode 4 and the drain electrode 5 (FIG. 26A), and the insulating film covering the upper portions of the source electrode 4 and the drain electrode 5 is removed by a dry etching method. To do. Finally, the photoresist film 9 used as an etching mask is removed to complete the nanotube FET (FIG. 26 (b)).

この方法によれば、ナノチューブFET製作の歩留まりはかなり向上する。
「カーボンナノチューブの基礎と応用」、斎藤理一郎、藤原久典、倍風館、p.62〜p.77。 This method significantly improves the yield of nanotube FET fabrication.
“Basics and Applications of Carbon Nanotubes”, Riichiro Saito, Hissunori Fujiwara, Baifukan, p.62-p.77.

図２８及び図２９は、この様にして製造したナノチューブFETの電流―電圧特性である。 図２８の横軸はソース・ドレイン間電圧Vdsであり、縦軸はソース・ドレイン電流Idsである。図中に示されたパラメータVgは、ゲート電圧である。一方、図２９の横軸はゲート電圧Vgであり、縦軸はソース・ドレイン電流Idsである。図２９の電流―電圧特性は、ソース・ドレイン間電圧が−４Ｖ一定の場合の特性である。図２８及び図２９より、ソース・ドレイン間電流をゲート電圧Vgで制御するFETの基本動作を確認することができる。また、図２８及び図２９は、ゲート電圧を負にすると電流が増加するｐチャネルFETとしての特性を示している。   28 and 29 show current-voltage characteristics of the nanotube FET manufactured in this way. The horizontal axis of FIG. 28 is the source-drain voltage Vds, and the vertical axis is the source-drain current Ids. The parameter Vg shown in the figure is the gate voltage. On the other hand, the horizontal axis of FIG. 29 is the gate voltage Vg, and the vertical axis is the source / drain current Ids. The current-voltage characteristics in FIG. 29 are characteristics when the source-drain voltage is constant at −4V. 28 and 29, the basic operation of the FET that controls the source-drain current with the gate voltage Vg can be confirmed. 28 and 29 show the characteristics as a p-channel FET in which the current increases when the gate voltage is negative.

この様にナノチューブFETでは、FETとしての基本動作が確認されている。しかし、従来のナノチューブFETには、ゲート電圧を高くすると電流―電圧特性が変動してしまうという重大な問題がある。   As described above, the basic operation of the FET as a FET has been confirmed. However, the conventional nanotube FET has a serious problem that current-voltage characteristics fluctuate when the gate voltage is increased.

図３０は、ゲート電極に-10Ｖを印加して、電流―電圧特性（Vds対Ids）を２度測定した結果である。ゲート電圧が-5V程度の低電圧である場合には、電流―電圧特性は何度測定しても同じような結果が得られる。しかし、ゲート電圧が深い場合には、図３０のように一回目の測定結果12と２回目13の測定結果は大きく異なる。この様な特性はナノチューブFETの動作を不安定にし、ソース電流の変動によるノイズ発生の原因になると考えられる。この様な電流―電圧特性の変動は、ナノチューブFETを電子素子に応用する場合には当然許容されない。   FIG. 30 shows the result of measuring the current-voltage characteristic (Vds vs. Ids) twice by applying −10 V to the gate electrode. When the gate voltage is a low voltage of about -5V, the current-voltage characteristics can be obtained regardless of how many times it is measured. However, when the gate voltage is deep, the first measurement result 12 and the second measurement result 13 are greatly different as shown in FIG. Such characteristics are considered to cause unstable operation of the nanotube FET and cause noise due to fluctuations in the source current. Such fluctuations in current-voltage characteristics are naturally not allowed when the nanotube FET is applied to an electronic device.

なぜこの様な電流―電圧特性の変動が生じるのかその原因は、今だ解明されていない。しかし、従来のナノチューブFETの造方法では、カーボンナノチューブ表面は、剥き出しのまま電極形成等種々の処理に曝される。従って、製造中にカーボンナノチューブの表面が汚染され、その汚染物質が電流―電圧特性変動の原因になっている可能性がある。従って、以上のような電流―電圧特性の変動は、ナノチューブFETの製造上に何らかの問題があって引き起こされている可能性が深い。   The reason why such a current-voltage characteristic variation occurs has not yet been elucidated. However, in the conventional method for manufacturing a nanotube FET, the surface of the carbon nanotube is exposed to various processes such as electrode formation without being exposed. Therefore, it is possible that the surface of the carbon nanotube is contaminated during manufacturing, and the contaminant causes the current-voltage characteristic fluctuation. Therefore, the current-voltage characteristic variation as described above is likely to be caused by some problem in the manufacture of the nanotube FET.

そこで、本発明の目的は、このような電流―電圧特性の変動を解消したカーボンナノチューブ構造体の製造方法及びその構造体からなる電界効果トランジスタを提供することである。   Accordingly, an object of the present invention is to provide a method for producing a carbon nanotube structure in which such fluctuations in current-voltage characteristics are eliminated, and a field effect transistor comprising the structure.

上記の目的を達成するために、本発明は、以下の様な構成と作用・効果を有する。
（第１の発明）第１の発明は、カーボンナノチューブと、前記カーボンナノチューブの表面を被覆する絶縁膜とからなるカーボンナノチューブ構造体の形成方法において、前記カーボンナノチューブを成長装置内で成長する第１の工程と、前記カーボンナノチューブを前記成長装置から取り出す前に、前記カーボンナノチューブの表面を絶縁膜で被覆する第２の工程とからなることを特徴とする。 In order to achieve the above object, the present invention has the following configurations, operations and effects.
(First invention) A first invention is a method of forming a carbon nanotube structure comprising a carbon nanotube and an insulating film covering the surface of the carbon nanotube, wherein the carbon nanotube is grown in a growth apparatus. And a second step of covering the surface of the carbon nanotube with an insulating film before taking out the carbon nanotube from the growth apparatus.

第１の発明によれば、ナノチューブFETの電流―電圧特性を変動させる原因の発生を防ぐことができる。   According to the first invention, it is possible to prevent the occurrence of the cause of fluctuation of the current-voltage characteristics of the nanotube FET.

（第２の発明）第２の発明は、第１の発明において、第１の工程で成長するカーボンナノチューブが、基板に一端のみが接したカーボンナノチューブであることを特徴とする。   (Second invention) The second invention is characterized in that, in the first invention, the carbon nanotubes grown in the first step are carbon nanotubes having only one end in contact with the substrate.

第２の発明によれば、ナノチューブFETの電流―電圧特性を変動させる原因の発生を、より完全に防ぐことができる。   According to the second invention, it is possible to more completely prevent the occurrence of the cause of fluctuation of the current-voltage characteristics of the nanotube FET.

（第３の発明）第３の発明は、第１および第２の発明において、前記絶縁膜が、窒化珪素膜であることを特徴とする。   (Third Invention) A third invention is characterized in that, in the first and second inventions, the insulating film is a silicon nitride film.

第３の発明によれば、ナノチューブFETの電流―電圧特性を変動させる原因の発生を、最も完全に防ぐことができる。   According to the third aspect of the invention, it is possible to most completely prevent the cause of the fluctuation of the current-voltage characteristics of the nanotube FET.

（第４の発明）第４の発明は、第１乃至第３の発明において、前記第１の工程が、半導体的なカーボンナノチューブの成長が可能な工程であることを特徴とする。   (Fourth Invention) The fourth invention is characterized in that, in the first to third inventions, the first step is a step capable of growing a semiconducting carbon nanotube.

（第５の発明）第５の発明は、第４の発明のカーボンナノチューブ構造体を加工してなり、前記カーボンナノチューブの一端を被覆する前記絶縁膜を除去して形成したソース電極と、前記カーボンナノチューブの他端を被覆する前記絶縁膜を除去して形成したドレイン電極と、前記ソース電極および前記ドレイン電極の間の前記絶縁膜の上に形成したゲート電極からなる電界効果トランジスタ装置であることを特徴とする。   (Fifth Invention) A fifth invention is a source electrode formed by processing the carbon nanotube structure of the fourth invention, and removing the insulating film covering one end of the carbon nanotube, and the carbon A field effect transistor device comprising: a drain electrode formed by removing the insulating film covering the other end of the nanotube; and a gate electrode formed on the insulating film between the source electrode and the drain electrode. Features.

第５の発明によれば、ナノチューブFETの電流―電圧特性の変動を防止することができる。   According to the fifth aspect, fluctuations in the current-voltage characteristics of the nanotube FET can be prevented.

本発明によれば、ナノチューブFETの電流―電圧特性の変動が解消され、特性の安定したナノチューブFETを作製することができる。また、ゲート酸化膜の形成が不要になるので、ナノチューブFETの製造工程が簡略化される。   According to the present invention, the fluctuation of the current-voltage characteristics of the nanotube FET is eliminated, and a nanotube FET having stable characteristics can be manufactured. Further, since the formation of the gate oxide film is not necessary, the manufacturing process of the nanotube FET is simplified.

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the technical scope of the present invention is not limited to these embodiments, but extends to the matters described in the claims and equivalents thereof.

上述した通り、ナノチューブFETの電流―電圧特性が変動する原因は明らかでない。しかし、従来のナノチューブFETの造方法では、カーボンナノチューブ表面は、ゲート酸化膜6で覆われるまで、剥き出しのまま色々な処理に曝される。従って、製造中にカーボンナノチューブの表面が汚染され、その汚染物質が電流―電圧特性変動の原因になっている可能性がある。   As described above, it is not clear why the nanotube FET current-voltage characteristics fluctuate. However, in the conventional method for manufacturing a nanotube FET, the surface of the carbon nanotube is exposed to various treatments without being exposed until it is covered with the gate oxide film 6. Therefore, it is possible that the surface of the carbon nanotube is contaminated during manufacturing, and the contaminant causes the current-voltage characteristic fluctuation.

そこで、本発明者は、カーボンナノチューブの表面を成長後直ちに窒化珪素（SixNy 、以下SiNと略す）で覆い、電流―電圧特性の変動を無くすことができるか検討した。その結果、成長後直ちに表面をSiN膜で被覆したカーボンナノチューブから製作したナノチューブFETでは、電流―電圧特性の変動が見られないことが明らかになった。 In view of this, the present inventor examined whether the fluctuation of the current-voltage characteristic can be eliminated by covering the surface of the carbon nanotube with silicon nitride (Si x N y , hereinafter abbreviated as SiN) immediately after the growth. As a result, it was clarified that the nanotube FET fabricated from the carbon nanotube whose surface was covered with SiN film immediately after the growth showed no fluctuation of current-voltage characteristics.

以下、成長後直ちに表面をSiN膜で覆たカーボンナノチューブ構造体（以下、SiN被覆CNT構造体と呼ぶ）の製造方法、そのようなSiN被覆CNT構造からなるナノチューブFETの製造方法、および製造されたナノチューブFETの特性について説明する。ただし、ナノチューブFETの製造方法としては分散法と架橋法の二通りがあるので、夫々の方法に本発明を適用した場合について説明する。   Hereinafter, a method for producing a carbon nanotube structure whose surface is covered with a SiN film immediately after growth (hereinafter referred to as a SiN-coated CNT structure), a method for producing a nanotube FET comprising such a SiN-coated CNT structure, and The characteristics of the nanotube FET will be described. However, since there are two methods of manufacturing a nanotube FET, a dispersion method and a crosslinking method, the case where the present invention is applied to each method will be described.

（１）分散法に適用した場合
図１に、本実施形態に用いるSiN被覆CNT構造体の成長装置の概略を示す。この装置は、基本的には化学気相成長装置である。成長室14は、CNT成長用基板27を担持する試料台15とCNT成長用基板27を加熱するためのヒータ16とを具備している。更に、成長室14は、カーボンナノチューブの原料ガス（アセチレンガス：C2H2ガス）を、CNT成長用基板27に供給する前に部分的に熱分解するフィラメント17を具備している。カーボンナノチューブ成長の原料ガスとしてはC2H2ガスが好ましいが、C2H2,CH4,C2H5OHの何れかであっても良い。 (1) When applied to a dispersion method FIG. 1 shows an outline of an apparatus for growing a SiN-coated CNT structure used in this embodiment. This apparatus is basically a chemical vapor deposition apparatus. The growth chamber 14 includes a sample stage 15 that supports a CNT growth substrate 27 and a heater 16 for heating the CNT growth substrate 27. Further, the growth chamber 14 includes a filament 17 that is partially thermally decomposed before supplying a carbon nanotube source gas (acetylene gas: C 2 H 2 gas) to the CNT growth substrate 27. The source gas for growing carbon nanotubes is preferably C 2 H 2 gas, but may be C 2 H 2 , CH 4 , or C 2 H 5 OH.

このフィラメント17には、成長室14の外部に配置された電源18が電気的に接続されている。更に、成長室14には、上記アセチレン(C2H2)ガスを供給するためのアセチレンガス供給装置19とH2からなるキャリヤガスを供給するための水素ガス供給装置20とからなる第１のガスライン24が接続されている。成長室14には、また、SiNの原料ガスであるシラン（SiH4）を供給するためのシランガス供給装置21と、同じくSiNの原料ガスであるアンモニア（NH3）を供給するためのアンモニアガス供給装置23と、N2からなるキャリヤガスを供給するための窒素ガス供給装置22とからなる第２のガスライン25が接続されている。更に、成長室14には、成長室内を排気するための排気ポンプ26が接続されている。 A power source 18 disposed outside the growth chamber 14 is electrically connected to the filament 17. Further, the growth chamber 14 includes a first acetylene gas supply device 19 for supplying the acetylene (C 2 H 2 ) gas and a hydrogen gas supply device 20 for supplying a carrier gas composed of H 2 . A gas line 24 is connected. The growth chamber 14 is also supplied with a silane gas supply device 21 for supplying silane (SiH 4 ), which is a SiN source gas, and ammonia gas supply for supplying ammonia (NH 3 ), which is also a SiN source gas. A second gas line 25 comprising a device 23 and a nitrogen gas supply device 22 for supplying a carrier gas comprising N 2 is connected. Furthermore, an exhaust pump 26 for exhausting the growth chamber is connected to the growth chamber 14.

SiN被覆CNT構造体は、この成長装置14を用いて以下のようにして製造される。   The SiN-coated CNT structure is manufactured using the growth apparatus 14 as follows.

まず、シリコン基板1の表面に熱酸化膜2を形成する（図２（a））。次に、この熱酸化膜2の上に、カーボンナノチューブ成長の触媒となるFe膜29をスパッタ法により１〜5nm堆積し、CNT成長用基板27とする（図２（b））。尚、カーボンナノチューブ成長の触媒としては、通常Fe,Co,Ni,もしくはそれらの合金の内から選択される。但し、最も好ましい触媒はFeである。   First, a thermal oxide film 2 is formed on the surface of the silicon substrate 1 (FIG. 2A). Next, an Fe film 29 serving as a catalyst for carbon nanotube growth is deposited on the thermal oxide film 2 by sputtering to 1 to 5 nm to form a CNT growth substrate 27 (FIG. 2B). The catalyst for carbon nanotube growth is usually selected from Fe, Co, Ni, or alloys thereof. However, the most preferred catalyst is Fe.

次に、このCNT成長用基板27を図１に示した成長装置の試料台15に装着する。その後、成長室内の大気をポンプ26で排気し、第１のガスライン24からキャリヤガス（H2）を供給して成長室内の雰囲気を清浄化する。更に、ヒータ16およびフィラメント17を加熱し、CNT成長用基板27等に付着していたガスを放出させる。尚、ポンプ26は大気の排気後も運転を続け、キャリヤガスや原料ガス等の排気速度を調整して成長室の圧力を一定に保つ。 Next, the CNT growth substrate 27 is mounted on the sample stage 15 of the growth apparatus shown in FIG. Thereafter, the atmosphere in the growth chamber is exhausted by the pump 26, and the carrier gas (H 2 ) is supplied from the first gas line 24 to clean the atmosphere in the growth chamber. Further, the heater 16 and the filament 17 are heated to release the gas adhering to the CNT growth substrate 27 and the like. The pump 26 continues to operate even after the atmosphere is exhausted, and the pumping speed of the carrier gas, the raw material gas, etc. is adjusted to keep the growth chamber pressure constant.

次に、C2H2ガスとH2ガスの混合ガス（流量比 C2H2：H2＝99:1、但し、90：10 〜 99：1の範囲内の何れかの値であっても良い。）を、第１のガスライン24から供給する。ヒータ16とフィラメント17の加熱を続行し、基板温度は600℃、成長室の圧力は600Paに設定する。C2H2ガスの分子は、まずフィラメント28の熱によって部分的に分解され、CNT成長用基板27上のFe膜の触媒作用によってカーボンナノチューブに変化する。約１０分間の成長後、C2H2/H2混合ガスの供給とフィラメント17の加熱を停止してカーボンナノチューブの成長を終了する。 Next, a mixed gas of C 2 H 2 gas and H 2 gas (flow rate ratio C 2 H 2 : H 2 = 99: 1, but any value within the range of 90:10 to 99: 1 Is also supplied from the first gas line 24. Heating of the heater 16 and the filament 17 is continued, the substrate temperature is set to 600 ° C., and the pressure in the growth chamber is set to 600 Pa. The molecules of C 2 H 2 gas are first partially decomposed by the heat of the filaments 28 and converted into carbon nanotubes by the catalytic action of the Fe film on the CNT growth substrate 27. After the growth for about 10 minutes, the supply of the C 2 H 2 / H 2 mixed gas and the heating of the filament 17 are stopped to complete the growth of the carbon nanotubes.

図３（a）は、この様にしてカーボンナノチューブを成長したCNT成長用基板27の断面図である。カーボンナノチューブ3が表面に直立するように成長している。カーボンナノチューブ3の長さは、約5μｍである。   FIG. 3A is a cross-sectional view of the CNT growth substrate 27 on which carbon nanotubes have been grown in this manner. The carbon nanotubes 3 are grown upright on the surface. The length of the carbon nanotube 3 is about 5 μm.

次に、SiH4ガスとNH3ガスとH2ガスの混合ガス（流量比 SiH4：NH3：H2＝20：20：30）を第２のガスライン25から供給する。基板温度は250℃、成長室の圧力は1Paに設定する。SiH4とNH3はCNT成長用基板27等の熱によって反応して窒化珪素（SixNy、以下SiNと略す）に変化し、カーボンナノチューブ3の表面を覆う。約1〜5分間の成長後、SiH4/NH3/H2混合ガスの供給とヒータ16およびフィラメント28の加熱を停止して、SiN膜の成長を終了する。 Next, a mixed gas of SiH 4 gas, NH 3 gas and H 2 gas (flow rate ratio SiH 4 : NH 3 : H 2 = 20: 20: 30) is supplied from the second gas line 25. The substrate temperature is set to 250 ° C. and the growth chamber pressure is set to 1 Pa. SiH 4 and NH 3 react with the heat of the CNT growth substrate 27 and the like to change into silicon nitride (Si x N y , hereinafter abbreviated as SiN) and cover the surface of the carbon nanotube 3. After the growth for about 1 to 5 minutes, the supply of the SiH 4 / NH 3 / H 2 mixed gas and the heating of the heater 16 and the filament 28 are stopped to complete the growth of the SiN film.

図３（ｂ）は、以上のようにしてSiN被覆CNT構造体30を形成したCNT成長用基板27の断面図である。カーボンナノチューブ3の表面は、成長時間に応じて、厚さ10〜100nmのSiN膜によって覆われている。   FIG. 3B is a cross-sectional view of the CNT growth substrate 27 in which the SiN-coated CNT structure 30 is formed as described above. The surface of the carbon nanotube 3 is covered with a SiN film having a thickness of 10 to 100 nm depending on the growth time.

次に、得られたSiN被覆CNT構造体30を、ジクロロエタンからなる分散液8の中に分散する（図４(a)）。   Next, the obtained SiN-coated CNT structure 30 is dispersed in a dispersion 8 made of dichloroethane (FIG. 4 (a)).

次に、表面に熱酸化膜2を形成したシリコン基板1上の所望の位置に、SiN被覆CNT構造体30を分散させた分散液8を滴下する。分散液が蒸発すると、基板1上にSiN被覆CNT構造体30が取り残される（図４(b)）。   Next, the dispersion liquid 8 in which the SiN-coated CNT structure 30 is dispersed is dropped onto a desired position on the silicon substrate 1 on which the thermal oxide film 2 is formed. When the dispersion liquid evaporates, the SiN-coated CNT structure 30 is left on the substrate 1 (FIG. 4B).

次に、フォトリソグラフィー法を用いて、SiN被覆CNT構造体30の両端を含む領域を除いた、基板表面上にフォトレジスト膜9を形成する（図５(a)）。その後、このフォトレジスト膜9をマスクとして、SiN被覆CNT構造体30の両端のSiN膜をエッチング除去する（図５(ｂ)）。   Next, using a photolithography method, a photoresist film 9 is formed on the substrate surface excluding the region including both ends of the SiN-covered CNT structure 30 (FIG. 5A). Thereafter, using this photoresist film 9 as a mask, the SiN films on both ends of the SiN-coated CNT structure 30 are removed by etching (FIG. 5B).

次に、フォトレジスト膜9の形成された基板1上にTiを蒸着する。但し、ここで蒸着する金属としては、Pd,Pt,Au等を用いても良い。その後、フォトレジスト膜を溶剤で除去し、SiN被覆CNT構造体30の両端を覆うTi膜を残して他の領域のTi膜10をフォトレジスト膜と共に取り去る(図６(a))。この様なリフトオフ法によって形成したTi膜を約800〜900℃で熱処理して、Tiをカーバイド化（TiCxの形成）し、Ti膜とSiN被覆CNT構造体30の接触抵抗を低抵抗化する。低抵抗化された夫々のTi膜は、ソース電極4及びドレイン電極5となる。 Next, Ti is deposited on the substrate 1 on which the photoresist film 9 is formed. However, Pd, Pt, Au, or the like may be used as the metal deposited here. Thereafter, the photoresist film is removed with a solvent, and the Ti film 10 in other regions is removed together with the photoresist film, leaving a Ti film covering both ends of the SiN-coated CNT structure 30 (FIG. 6A). The Ti film formed by such a lift-off method is heat-treated at about 800 to 900 ° C. to convert Ti into carbide (formation of TiC x ), thereby reducing the contact resistance between the Ti film and the SiN-coated CNT structure 30. . The respective Ti films whose resistance has been reduced become the source electrode 4 and the drain electrode 5.

次に、ソース電極4及びドレイン電極5間を除く基板表面にフォトレジスト膜を形成し（図６（b））、リフトオフ法によってAu/Tiからなるゲート電極7を形成する（図７）。   Next, a photoresist film is formed on the substrate surface except between the source electrode 4 and the drain electrode 5 (FIG. 6B), and a gate electrode 7 made of Au / Ti is formed by a lift-off method (FIG. 7).

図８は、このようにして作製したナノチューブFETの斜視図である。素子構造上は、基板1の表面全体を覆うゲート酸化膜6が存在しない点で、従来のナノチューブFETと異なる。従って、ゲート酸化膜6の形成工程（図１９（ｂ）、図２１（a））が不用であり、製造工程が簡略化される。   FIG. 8 is a perspective view of the nanotube FET manufactured as described above. The element structure is different from the conventional nanotube FET in that the gate oxide film 6 covering the entire surface of the substrate 1 does not exist. Therefore, the step of forming the gate oxide film 6 (FIGS. 19B and 21A) is unnecessary, and the manufacturing process is simplified.

図２７は、以上ようにして作製したナノチューブFETの電流―電圧特性である。図３０に示した従来のナノチューブFETの電流―電圧特性と同様、ゲート電極に-10Ｖを印加して、電流―電圧特性（Vds対Ids）を２度測定した結果している。図３０とは異なり、一回目の測定結果31（実線）と２回目32（白丸）の測定結果32に違いは見られない。この特性は、その後何度測定を繰り返しても変化しなかった。 即ち、成長後直ちに表面をSiN膜で被覆することによって、深いゲート電圧印加によるナノチューブFETの特性変動を解消することができた。     FIG. 27 shows current-voltage characteristics of the nanotube FET fabricated as described above. Similar to the current-voltage characteristics of the conventional nanotube FET shown in FIG. 30, -10V is applied to the gate electrode, and the current-voltage characteristics (Vds vs. Ids) are measured twice. Unlike FIG. 30, there is no difference between the first measurement result 31 (solid line) and the second measurement result 32 (white circle). This characteristic did not change even after repeated measurements. That is, immediately after the growth, the surface was covered with a SiN film, thereby eliminating the characteristic fluctuation of the nanotube FET caused by the deep gate voltage application.

（２）架橋法に適用した場合
まず、シリコン基板1の表面に熱酸化膜2を形成する（図９（a））。次に、この熱酸化膜2の上に、カーボンナノチューブ成長の触媒となるFe膜29をスパッタ法により１〜5nm堆積する（図９（b））。尚、カーボンナノチューブ成長の触媒としては、通常Fe,Co,Ni,もしくはそれらの合金の内から選択されるものであれば良い。但し、最も好ましい触媒はFeである。 (2) When applied to the crosslinking method First, the thermal oxide film 2 is formed on the surface of the silicon substrate 1 (FIG. 9A). Next, an Fe film 29 serving as a catalyst for carbon nanotube growth is deposited on the thermal oxide film 2 by 1 to 5 nm by sputtering (FIG. 9B). The catalyst for carbon nanotube growth may be any catalyst that is usually selected from Fe, Co, Ni, or alloys thereof. However, the most preferred catalyst is Fe.

次に、このFe膜29上の所定の位置にフォトレジスト膜9を形成する（図１０（a））。その後、フォトレジスト膜9をマスクとしてFe膜及び熱酸化膜2の一部をエッチング除去して、頂上がFe膜で覆われたリッジ33を形成する。図１０（b）は、この様にして形成したCNT成長用基板27の断面図である。リッジ33の高さは0.1μm、幅は100μｍである。尚、リッジ33の高さ及び幅としては、これ以外の寸法であっても良い。   Next, a photoresist film 9 is formed at a predetermined position on the Fe film 29 (FIG. 10A). Thereafter, the Fe film and a part of the thermal oxide film 2 are removed by etching using the photoresist film 9 as a mask to form a ridge 33 whose top is covered with the Fe film. FIG. 10B is a cross-sectional view of the CNT growth substrate 27 formed as described above. The height of the ridge 33 is 0.1 μm and the width is 100 μm. The height and width of the ridge 33 may be other dimensions.

次に、CNT成長用基板を、図１に示した成長装置の試料台15に装着する。その後、成長室内の大気をポンプ26で排気し、第１のガスライン24からキャリヤガス（H2）を供給して成長室内の雰囲気を清浄化する。更に、ヒータ16およびフィラメント17を加熱し、CNT成長用基板27等に付着していたガスを放出させる。尚、ポンプ26は大気の排気後も運転を続け、キャリヤガスや原料ガス等の排気速度を調整して成長室の圧力を一定に保つ。 Next, the CNT growth substrate is mounted on the sample stage 15 of the growth apparatus shown in FIG. Thereafter, the atmosphere in the growth chamber is exhausted by the pump 26, and the carrier gas (H 2 ) is supplied from the first gas line 24 to clean the atmosphere in the growth chamber. Further, the heater 16 and the filament 17 are heated to release the gas adhering to the CNT growth substrate 27 and the like. Note that the pump 26 continues to operate even after the air is exhausted, and adjusts the exhaust speed of the carrier gas, the raw material gas, etc. to keep the pressure in the growth chamber constant.

次に、C2H2ガスとH2ガスの混合ガス（流量比 C2H2：H2＝99:1、但し、90：10 〜 99：1の範囲内の何れかの値であっても良い。）を第１のガスライン24から供給する。ヒータ16とフィラメント17を加熱を続行し、基板温度は600℃、成長室の圧力は600Paに設定する。C2H2ガスの分子は、まずフィラメント28の熱によって部分的に分解され、CNT成長用基板27上でFe膜の触媒作用によって、カーボンナノチューブに変化する。約１０分間の成長後、C2H2/H2混合ガスの供給とフィラメント28の加熱を停止してカーボンナノチューブの成長を終了する。 Next, a mixed gas of C 2 H 2 gas and H 2 gas (flow rate ratio C 2 H 2 : H 2 = 99: 1, but any value within the range of 90:10 to 99: 1 May be supplied from the first gas line 24. Heating the heater 16 and the filament 17 is continued, the substrate temperature is set to 600 ° C., and the pressure in the growth chamber is set to 600 Pa. The molecules of the C 2 H 2 gas are first partially decomposed by the heat of the filaments 28 and converted into carbon nanotubes by the catalytic action of the Fe film on the CNT growth substrate 27. After the growth for about 10 minutes, the supply of the C 2 H 2 / H 2 mixed gas and the heating of the filament 28 are stopped to complete the growth of the carbon nanotubes.

図１１（a）は、この様にしてカーボンナノチューブを成長したCNT成長用基板27の断面図である。カーボンナノチューブ3は、リッジ頂上のFe膜29から基板表面に水平方向に成長している。カーボンナノチューブ3の長さは、約5μｍである。   FIG. 11A is a cross-sectional view of the CNT growth substrate 27 on which carbon nanotubes have been grown in this manner. The carbon nanotubes 3 grow in the horizontal direction from the Fe film 29 on the top of the ridge to the substrate surface. The length of the carbon nanotube 3 is about 5 μm.

次に、SiH4ガスとNH3ガスとH2ガスの混合ガス（流量比 SiH4：NH3：H2＝20：20：30）を第２のガスライン25から供給する。基板温度は250℃、成長室の圧力は1Paに設定する。SiH4とNH3はCNT成長用基板27等の熱によって反応し窒化珪素（SixNy、以下SiNと略す）に変化し、カーボンナノチューブ3の表面を覆う。約1〜5分間の成長後、SiH4/NH3/H2混合ガスの供給とヒータ16およびフィラメント17の加熱を停止して、SiN膜の成長を終了する。 Next, a mixed gas of SiH 4 gas, NH 3 gas and H 2 gas (flow rate ratio SiH 4 : NH 3 : H 2 = 20: 20: 30) is supplied from the second gas line 25. The substrate temperature is set to 250 ° C. and the growth chamber pressure is set to 1 Pa. SiH 4 and NH 3 react with the heat of the CNT growth substrate 27 and the like to change into silicon nitride (Si x N y , hereinafter abbreviated as SiN) and cover the surface of the carbon nanotube 3. After the growth for about 1 to 5 minutes, the supply of the SiH 4 / NH 3 / H 2 mixed gas and the heating of the heater 16 and the filament 17 are stopped to complete the growth of the SiN film.

図１１（ｂ）は、以上のようにしてSiN被覆CNT構造体30を形成したCNT成長用基板27の断面図である。カーボンナノチューブ3の表面は、成長時間に応じて、厚さ10〜100nmのSiN膜によって覆われている。   FIG. 11B is a cross-sectional view of the CNT growth substrate 27 in which the SiN-coated CNT structure 30 is formed as described above. The surface of the carbon nanotube 3 is covered with a SiN film having a thickness of 10 to 100 nm depending on the growth time.

次に、フォトリソグラフィー法を用いて、SiN被覆CNT構造体30の両端を含む領域を除いた、基板表面上にフォトレジスト膜9を形成する（図１２(a)）。その後、このフォトレジスト膜9をマスクとして、SiN被覆CNT構造体30の両端のSiN膜をエッチング除去する（図１２(ｂ)）。   Next, using a photolithography method, a photoresist film 9 is formed on the substrate surface excluding the region including both ends of the SiN-covered CNT structure 30 (FIG. 12A). Thereafter, using this photoresist film 9 as a mask, the SiN films on both ends of the SiN-coated CNT structure 30 are removed by etching (FIG. 12B).

次に、フォトレジスト膜9の形成された基板1上にTiを蒸着する。但し、ここで蒸着する金属としては、Pd,Pt,Au等を用いても良い。   Next, Ti is deposited on the substrate 1 on which the photoresist film 9 is formed. However, Pd, Pt, Au, or the like may be used as the metal deposited here.

その後、フォトレジスト膜を溶剤で除去し、SiN被覆CNT構造体30の両端のTi膜を残して他の領域のTi膜10をフォトレジスト膜と共に取り去る(図１３(a))。この様なリフトオフ法によって形成したTi膜を約800〜900℃で熱処理して、Tiをカーバイド化（TiCxの形成）し、Ti膜とSiN被覆CNT構造体30の接触抵抗を低抵抗化する。低抵抗化された夫々のTi膜は、ソース電極4及びドレイン電極5となる。 Thereafter, the photoresist film is removed with a solvent, and the Ti film 10 in the other region is removed together with the photoresist film while leaving the Ti films at both ends of the SiN-coated CNT structure 30 (FIG. 13A). The Ti film formed by such a lift-off method is heat-treated at about 800 to 900 ° C. to convert Ti into carbide (formation of TiC x ), thereby reducing the contact resistance between the Ti film and the SiN-coated CNT structure 30. . The respective Ti films whose resistance has been reduced become the source electrode 4 and the drain electrode 5.

次に、ソース電極4及びドレイン電極5間を除く基板表面にフォトレジスト膜を形成し（図１３（b））、リフトオフ法によってAu/Tiからなるゲート電極7を形成する（図１４）。   Next, a photoresist film is formed on the substrate surface except between the source electrode 4 and the drain electrode 5 (FIG. 13B), and a gate electrode 7 made of Au / Ti is formed by a lift-off method (FIG. 14).

このようにして作製したナノチューブFETの構造は、図８に斜視図を示した分散法によるナノチューブFETと殆ど同じである。基板1の表面全体を覆うゲート酸化膜6が存在しない点で、従来のナノチューブFETと素子構造が異なっている。従って、架橋法によってもゲート酸化膜6の形成工程（図２５（ｂ）、図２６（a））が不用であり、製造工程が簡略化される。また、所定の場所にナノチューブFETを形成できる点が、上述した分散法による場合と異なる。従って、分散法による場合に比べ、歩留まりが大幅に向上する。   The structure of the nanotube FET thus fabricated is almost the same as that of the nanotube FET by the dispersion method shown in the perspective view of FIG. The element structure is different from the conventional nanotube FET in that there is no gate oxide film 6 covering the entire surface of the substrate 1. Therefore, the step of forming the gate oxide film 6 (FIGS. 25B and 26A) is unnecessary even by the crosslinking method, and the manufacturing process is simplified. Further, the point that the nanotube FET can be formed at a predetermined place is different from the case of the dispersion method described above. Therefore, the yield is greatly improved as compared with the case of the dispersion method.

電流―電圧特性は、図２７に示した分散法によるナノチューブFETの特性と同じであった。すなわち、ゲート電極に高電圧（-10Ｖ）を印加して電流―電圧特性（Vds対Ids）の測定を何度繰り返しても、最初に測定した結果から変化しなかった。   The current-voltage characteristics were the same as those of the nanotube FET by the dispersion method shown in FIG. That is, no matter how many times the measurement of the current-voltage characteristic (Vds vs. Ids) was repeated by applying a high voltage (−10 V) to the gate electrode, there was no change from the first measurement result.

即ち、カーボンナノチューブの成長に架橋法を適用した場合にも、成長後直ちにカーボンナノチューブの表面をSiN膜で被覆することによって、深いゲート電圧印加によるナノチューブFETの特性変動を解消することができる。   That is, even when a crosslinking method is applied to the growth of carbon nanotubes, the characteristics of the nanotube FET due to deep gate voltage application can be eliminated by coating the surface of the carbon nanotubes with a SiN film immediately after the growth.

ところで、カーボンナノチューブ3は、長さが数μｍと短い間は熱酸化膜2に接触することなく、リッジ33に一端のみが接した状態で成長を続ける。従って、図１１（b）に示すような、CNT成長用基板27に一端のみが接したカーボンナノチューブ3が得られる。しかし、中には成長途中で熱酸化膜2に接してしまうカーボンナノチューブも現れる。この様なカーボンナノチューブに対しても、成長後直ちに表面をSiNで被覆し、ナノチューブFETを作製して、基板に接することなく成長したSiN被覆CNT構造体からなるナノチューブFETとの特性の違いを比較した。   By the way, the carbon nanotube 3 continues to grow in a state where only one end is in contact with the ridge 33 without contacting the thermal oxide film 2 while the length is as short as several μm. Therefore, as shown in FIG. 11B, a carbon nanotube 3 having only one end in contact with the CNT growth substrate 27 is obtained. However, carbon nanotubes that come into contact with the thermal oxide film 2 during growth also appear. Even for such carbon nanotubes, the surface is coated with SiN immediately after growth, and a nanotube FET is fabricated, and the difference in characteristics from a nanotube FET consisting of a SiN-coated CNT structure grown without contacting the substrate is compared. did.

得られたナノチューブFETの特性は、従来のナノチューブFETと本実施形態におけるナノチューブFETの特性の中間であった。即ち、電流―電圧特性は変動するが、その程度は従来のナノチューブFETより小さかった。これは基板表面に付着したH2OやO2等が、成長中のカーボンナノチューブを汚染した結果と考えられる。従って、電流―電圧特性の変動を完全に抑制するためには、カーボンナノチューブの両端以外の本体部分すなわちキャリヤが走行する部分は、SiNで被覆されるまでは、たとえ基板表面であっても接触させてはならないことが分かる。 The characteristics of the obtained nanotube FET were intermediate between those of the conventional nanotube FET and the nanotube FET in the present embodiment. That is, the current-voltage characteristics fluctuate, but the degree is smaller than that of the conventional nanotube FET. This is thought to be the result of H 2 O, O 2, etc. adhering to the substrate surface contaminating the growing carbon nanotubes. Therefore, in order to completely suppress fluctuations in the current-voltage characteristics, the body part other than the ends of the carbon nanotube, that is, the part where the carrier travels, is in contact with the substrate surface even if it is covered with SiN. I understand that it must not be.

SiN被覆CNT構造体の両端は、ナノチューブFETの作製過程でSiNが除去されるで種々の不純物によって汚染されると考えられる。しかし、このような汚染は、図２７に示した結果から、電流−電圧特性の変動の原因にはなっていないことは明らかである。   It is considered that both ends of the SiN-coated CNT structure are contaminated with various impurities as SiN is removed during the fabrication process of the nanotube FET. However, it is clear from the results shown in FIG. 27 that such contamination does not cause fluctuations in current-voltage characteristics.

また、基板表面に付着している物質の主なものは、上述したようにH2O又はO2である。H2自体は、カーボンナノチューブの成長雰囲気中にも大量に存在する。従って、酸素原子Oが電流−電圧特性変動の原因の一因と考えられる。この事実に基づけば、カーボンナノチューブの表面を被覆する絶縁膜としては、SiO2やSiNxOy膜のように酸素原子を含む膜ではなくSiNのように酸素原子を含まない絶縁膜の方がより好ましいと考えられる。 Further, the main substance adhering to the substrate surface is H 2 O or O 2 as described above. H 2 itself is also present in large quantities in the growth atmosphere of carbon nanotubes. Therefore, the oxygen atom O is considered to be a cause of the current-voltage characteristic fluctuation. Based on this fact, the insulating film that covers the surface of the carbon nanotubes is not an insulating film that contains oxygen atoms such as SiO 2 or SiN x O y film, but an insulating film that does not contain oxygen atoms such as SiN. It is considered more preferable.

更に、SiN膜の厚さは、汚染防止という観点からは上限はないが、厚過ぎるとゲート酸化膜として使用することができない。従って、SiN膜の厚さの上限は、好ましくは500nm以下、更に好ましくは100nm以下、最も好ましくは50nm以下である。また、薄過ぎるとゲート電圧によって絶縁破壊が起きてしまう。従って、SiN膜の厚さの下限は、好ましくは1nm以上、更に好ましくは5nm以上、最も好ましくは10nm以上である。   Further, the thickness of the SiN film has no upper limit from the viewpoint of preventing contamination, but if it is too thick, it cannot be used as a gate oxide film. Therefore, the upper limit of the thickness of the SiN film is preferably 500 nm or less, more preferably 100 nm or less, and most preferably 50 nm or less. On the other hand, if it is too thin, dielectric breakdown will occur due to the gate voltage. Therefore, the lower limit of the thickness of the SiN film is preferably 1 nm or more, more preferably 5 nm or more, and most preferably 10 nm or more.

尚、本実施形態ではカーボンナノチューブを成長する触媒としてFe膜を用いたが、それ以外にもCo,Ni,Pd,Rh,Rtもしくはこれらの合金からなる薄膜であっても良い。さらには、これらの微粒子であっても良い。   In this embodiment, an Fe film is used as a catalyst for growing carbon nanotubes. However, a thin film made of Co, Ni, Pd, Rh, Rt or an alloy thereof may be used. Furthermore, these fine particles may be used.

また、本実施形態ではカーボンナノチューブを成長する原料ガスとしてC2H2を用いたが、それ以外に、CH4（メタン）,C2H5OH（エタノール）であっても良い。 In this embodiment, C 2 H 2 is used as a source gas for growing carbon nanotubes, but CH 4 (methane) or C 2 H 5 OH (ethanol) may also be used.

以上の実施の形態をまとめると，次の付記のとおりである。   The above embodiment is summarized as follows.

（付記１）カーボンナノチューブと、前記カーボンナノチューブの表面を被覆する絶縁膜とからなるカーボンナノチューブ構造体の形成方法において、
カーボンナノチューブを成長装置内で成長する第１の工程と、
前記カーボンナノチューブを前記成長装置から取り出す前に、前記カーボンナノチューブの表面を絶縁膜で被覆する第２の工程とからなるカーボンナノチューブ構造体の形成方法。 (Appendix 1) In a method for forming a carbon nanotube structure comprising a carbon nanotube and an insulating film covering the surface of the carbon nanotube,
A first step of growing carbon nanotubes in a growth apparatus;
A method of forming a carbon nanotube structure comprising a second step of covering the surface of the carbon nanotube with an insulating film before taking out the carbon nanotube from the growth apparatus.

（付記２）第１の工程で成長するカーボンナノチューブが、基板に一端のみが接したカーボンナノチューブであることを特徴とする付記１記載のカーボンナノチューブ構造体の形成方法。   (Supplementary note 2) The method of forming a carbon nanotube structure according to supplementary note 1, wherein the carbon nanotubes grown in the first step are carbon nanotubes having only one end in contact with the substrate.

（付記３）前記絶縁膜が、窒化珪素膜であることを特徴とする付記１又は２記載のカーボンナノチューブ構造体の形成方法。   (Supplementary note 3) The method of forming a carbon nanotube structure according to supplementary note 1 or 2, wherein the insulating film is a silicon nitride film.

（付記４）前記絶縁膜の厚さが、1nm乃至500nmであることを特徴とする付記１乃至３記載のカーボンナノチューブ構造体の形成方法。   (Supplementary note 4) The carbon nanotube structure forming method according to supplementary notes 1 to 3, wherein the insulating film has a thickness of 1 nm to 500 nm.

（付記５）前記第１の工程が、半導体的なカーボンナノチューブの成長を可能とすることを特徴とする付記１乃至４記載のカーボンナノチューブ構造体の形成方法。   (Additional remark 5) The said 1st process enables the growth of a semiconducting carbon nanotube, The formation method of the carbon nanotube structure of Additional remark 1 thru | or 4 characterized by the above-mentioned.

（付記６）前記第１の工程が、Fe,Co,Ni,Pd,Rh,Rt,及びこれらの合金の何れか一つからなる金属膜を形成した基板にカーボンナノチューを成長する工程であることを特徴とする付記５記載のカーボンナノチューブ構造体の形成方法。   (Appendix 6) The first step is a step of growing carbon nano-chu on a substrate on which a metal film made of any one of Fe, Co, Ni, Pd, Rh, Rt, and alloys thereof is formed. The method for forming a carbon nanotube structure according to appendix 5, wherein the carbon nanotube structure is formed.

（付記７）付記５又は６記載のカーボンナノチューブ構造体を加工してなり、
前記カーボンナノチューブの一端を被覆する前記絶縁膜を除去して形成したソース電極と、
前記カーボンナノチューブの他端を被覆する前記絶縁膜を除去して形成したドレイン電極と、
前記ソース電極および前記ドレイン電極の間の前記絶縁膜の上に形成したゲート電極からなる電界効果トランジスタ装置。 (Appendix 7) The carbon nanotube structure according to Appendix 5 or 6 is processed,
A source electrode formed by removing the insulating film covering one end of the carbon nanotube;
A drain electrode formed by removing the insulating film covering the other end of the carbon nanotube;
A field effect transistor device comprising a gate electrode formed on the insulating film between the source electrode and the drain electrode.

本発明は、FETからなる電子装置の製造業およびそのような電子機器を組合わせてなる装置の製造業において利用可能である。   The present invention can be used in the manufacturing industry of electronic devices composed of FETs and in the manufacturing industry of devices formed by combining such electronic devices.

一実施形態を示すSiN被覆CNT構造体の成長装置の概略図Schematic of a growth device for SiN-coated CNT structures showing one embodiment 一実施形態を示すナノチューブFETの分散法による製造工程を説明する第１の図The 1st figure explaining the manufacturing process by the dispersion method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの分散法による製造工程を説明する第２の図The 2nd figure explaining the manufacturing process by the dispersion method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの分散法による製造工程を説明する第３の図The 3rd figure explaining the manufacturing process by the dispersion method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの分散法による製造工程を説明する第４の図4th figure explaining the manufacturing process by the dispersion method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの分散法による製造工程を説明する第５の図The 5th figure explaining the manufacturing process by the dispersion method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの分散法による製造工程を説明する第６の図The 6th figure explaining the manufacturing process by the dispersion method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの斜視図The perspective view of nanotube FET which shows one embodiment 一実施形態を示すナノチューブFETの架橋法による製造工程を説明する第１の図The 1st figure explaining the manufacturing process by the bridge | crosslinking method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの架橋法による製造工程を説明する第２の図The 2nd figure explaining the manufacturing process by the bridge | crosslinking method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの架橋法による製造工程を説明する第３の図The 3rd figure explaining the manufacturing process by the bridge | crosslinking method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの架橋法による製造工程を説明する第４の図The 4th figure explaining the manufacturing process by the bridge | crosslinking method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの架橋法による製造工程を説明する第５の図The 5th figure explaining the manufacturing process by the bridge | crosslinking method of nanotube FET which shows one Embodiment 一実施形態を示すナノチューブFETの架橋法による製造工程を説明する第６の図The 6th figure explaining the manufacturing process by the bridge | crosslinking method of nanotube FET which shows one Embodiment 従来のナノチューブFETの斜視図Perspective view of a conventional nanotube FET 従来のナノチューブFETの断面図Cross section of conventional nanotube FET 従来のナノチューブFETの分散法による製造工程を説明する第１の図The 1st figure explaining the manufacturing process by the dispersion method of the conventional nanotube FET 従来のナノチューブFETの分散法による製造工程を説明する第２の図The 2nd figure explaining the manufacturing process by the dispersion method of the conventional nanotube FET 従来のナノチューブFETの分散法による製造工程を説明する第３の図3rd figure explaining the manufacturing process by the dispersion method of the conventional nanotube FET 従来のナノチューブFETの分散法による製造工程を説明する第４の図The 4th figure explaining the manufacturing process by the dispersion method of the conventional nanotube FET 従来のナノチューブFETの分散法による製造工程を説明する第５の図The 5th figure explaining the manufacturing process by the dispersion method of the conventional nanotube FET 従来のナノチューブFETの架橋法による製造工程を説明する第１の図1st figure explaining the manufacturing process by the bridge | crosslinking method of the conventional nanotube FET 従来のナノチューブFETの架橋法による製造工程を説明する第２の図The 2nd figure explaining the manufacturing process by the bridge | crosslinking method of the conventional nanotube FET 従来のナノチューブFETの架橋法による製造工程を説明する第３の図3rd figure explaining the manufacturing process by the bridge | crosslinking method of the conventional nanotube FET 従来のナノチューブFETの架橋法による製造工程を説明する第４の図The 4th figure explaining the manufacturing process by the bridge | crosslinking method of the conventional nanotube FET 従来のナノチューブFETの架橋法による製造工程を説明する第５の図FIG. 5 illustrates a conventional nanotube FET manufacturing process using a cross-linking method. 一実施形態を示すナノチューブFETの電流−電圧特性を説明する図The figure explaining the current-voltage characteristic of nanotube FET which shows one Embodiment 従来のナノチューブFETの電流−電圧特性を説明する第１の図FIG. 1 is a first diagram illustrating current-voltage characteristics of a conventional nanotube FET 従来のナノチューブFETの電流−電圧特性を説明する第２の図2nd figure explaining the current-voltage characteristic of the conventional nanotube FET 従来のナノチューブFETの電流−電圧特性を説明する第３の図FIG. 3 is a diagram illustrating current-voltage characteristics of a conventional nanotube FET

符号の説明Explanation of symbols

1 シリコン基板
2 絶縁膜
3 カーボンナノチューブ
4 ソース電極
5 ドレイン電極
6 ゲート絶縁膜
7 ゲート電極
8 分散液
9 フォトレジスト膜
10 Ti膜
11 絶縁膜
27 CNT成長用基板
29 Fe膜
30 SiN被覆CNT構造体 1 Silicon substrate
2 Insulating film
3 Carbon nanotube
4 Source electrode
5 Drain electrode
6 Gate insulation film
7 Gate electrode
8 Dispersion
9 Photoresist film
10 Ti film
11 Insulating film
27 CNT growth substrate
29 Fe film
30 SiN coated CNT structure

Claims (5)

カーボンナノチューブと、前記カーボンナノチューブの表面を被覆する絶縁膜とからなるカーボンナノチューブ構造体の形成方法において、
前記カーボンナノチューブを成長装置内で成長する第１の工程と、
前記カーボンナノチューブを前記成長装置から取り出す前に、前記カーボンナノチューブの表面を絶縁膜で被覆する第２の工程とからなるカーボンナノチューブ構造体の形成方法。 In the method of forming a carbon nanotube structure comprising a carbon nanotube and an insulating film covering the surface of the carbon nanotube,
A first step of growing the carbon nanotubes in a growth apparatus;
A method of forming a carbon nanotube structure comprising: a second step of covering a surface of the carbon nanotube with an insulating film before taking out the carbon nanotube from the growth apparatus. 第１の工程で成長するカーボンナノチューブが、基板に一端のみが接したカーボンナノチューブであることを特徴とする請求項１記載のカーボンナノチューブ構造体の形成方法。   2. The method of forming a carbon nanotube structure according to claim 1, wherein the carbon nanotube grown in the first step is a carbon nanotube having only one end in contact with the substrate. 前記絶縁膜が、窒化珪素膜であることを特徴とする請求項１又は２記載のカーボンナノチューブ構造体の形成方法。   3. The method of forming a carbon nanotube structure according to claim 1, wherein the insulating film is a silicon nitride film. 前記第１の工程が、半導体的なカーボンナノチューブの成長が可能な工程であることを特徴とする請求項１乃至３記載のカーボンナノチューブ構造体の形成方法。   4. The method of forming a carbon nanotube structure according to claim 1, wherein the first step is a step capable of growing semiconducting carbon nanotubes. 請求項４記載のカーボンナノチューブ構造体を加工してなり、
前記カーボンナノチューブの一端を被覆する前記絶縁膜を除去して形成したソース電極と、
前記カーボンナノチューブの他端を被覆する前記絶縁膜を除去して形成したドレイン電極と、
前記ソース電極および前記ドレイン電極の間の前記絶縁膜の上に形成したゲート電極からなる電界効果トランジスタ装置。 A carbon nanotube structure according to claim 4 is processed,
A source electrode formed by removing the insulating film covering one end of the carbon nanotube;
A drain electrode formed by removing the insulating film covering the other end of the carbon nanotube;
A field effect transistor device comprising a gate electrode formed on the insulating film between the source electrode and the drain electrode.
JP2006269877A 2006-09-29 2006-09-29 Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure Pending JP2008091566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006269877A JP2008091566A (en) 2006-09-29 2006-09-29 Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006269877A JP2008091566A (en) 2006-09-29 2006-09-29 Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure

Publications (1)

Publication Number Publication Date
JP2008091566A true JP2008091566A (en) 2008-04-17

Family

ID=39375428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006269877A Pending JP2008091566A (en) 2006-09-29 2006-09-29 Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure

Country Status (1)

Country Link
JP (1) JP2008091566A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009035472A (en) * 2007-07-11 2009-02-19 Nissei Plastics Ind Co Carbon nanocomposite material and manufacturing method of the same
JP2011099997A (en) * 2009-11-06 2011-05-19 Hitachi High-Technologies Corp Proximity exposure apparatus, method for loading and unloading substrate in proximity exposure apparatus, and method for manufacturing panel substrate for display
KR101129930B1 (en) * 2010-03-09 2012-03-27 주식회사 하이닉스반도체 Semiconductor device and method for forming the same
JP2014060252A (en) * 2012-09-18 2014-04-03 Fujitsu Ltd Method of manufacturing heat dissipation material
JP2020040879A (en) * 2016-06-08 2020-03-19 エルジー・ケム・リミテッド Self-assembled composite of carbon nitride and graphene oxide, positive electrode having the same applied thereto, and lithium-sulfur battery comprising the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204202A (en) * 1995-01-24 1996-08-09 Toshiba Corp Fabrication of thin film transistor
JPH09307112A (en) * 1996-05-10 1997-11-28 Sony Corp Semiconductor device
JP2003168745A (en) * 2001-11-28 2003-06-13 Ind Technol Res Inst Method of increasing capacitance of integrated circuit element
WO2004094308A1 (en) * 2003-04-22 2004-11-04 Commissariat A L'energie Atomique A process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it.
WO2005076381A1 (en) * 2004-01-29 2005-08-18 International Business Machines Corporation Vertical nanotube semiconducteur device structures and methods of forming the same
WO2005119789A1 (en) * 2004-06-01 2005-12-15 Nikon Corporation Electronic device manufacturing method and electronic device
JP2006225258A (en) * 2005-02-16 2006-08-31 Samsung Electronics Co Ltd Silicon nano-wire and its manufacturing method
JP2006245127A (en) * 2005-03-01 2006-09-14 Toshiba Corp Semiconductor device and its manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204202A (en) * 1995-01-24 1996-08-09 Toshiba Corp Fabrication of thin film transistor
JPH09307112A (en) * 1996-05-10 1997-11-28 Sony Corp Semiconductor device
JP2003168745A (en) * 2001-11-28 2003-06-13 Ind Technol Res Inst Method of increasing capacitance of integrated circuit element
WO2004094308A1 (en) * 2003-04-22 2004-11-04 Commissariat A L'energie Atomique A process for modifying at least one electrical property of a nanotube or a nanowire and a transistor incorporating it.
WO2005076381A1 (en) * 2004-01-29 2005-08-18 International Business Machines Corporation Vertical nanotube semiconducteur device structures and methods of forming the same
WO2005119789A1 (en) * 2004-06-01 2005-12-15 Nikon Corporation Electronic device manufacturing method and electronic device
JP2006225258A (en) * 2005-02-16 2006-08-31 Samsung Electronics Co Ltd Silicon nano-wire and its manufacturing method
JP2006245127A (en) * 2005-03-01 2006-09-14 Toshiba Corp Semiconductor device and its manufacturing method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009035472A (en) * 2007-07-11 2009-02-19 Nissei Plastics Ind Co Carbon nanocomposite material and manufacturing method of the same
JP2011099997A (en) * 2009-11-06 2011-05-19 Hitachi High-Technologies Corp Proximity exposure apparatus, method for loading and unloading substrate in proximity exposure apparatus, and method for manufacturing panel substrate for display
KR101129930B1 (en) * 2010-03-09 2012-03-27 주식회사 하이닉스반도체 Semiconductor device and method for forming the same
US8357927B2 (en) 2010-03-09 2013-01-22 Hynix Semiconductor Inc. Semiconductor device and method for manufacturing the same
JP2014060252A (en) * 2012-09-18 2014-04-03 Fujitsu Ltd Method of manufacturing heat dissipation material
JP2020040879A (en) * 2016-06-08 2020-03-19 エルジー・ケム・リミテッド Self-assembled composite of carbon nitride and graphene oxide, positive electrode having the same applied thereto, and lithium-sulfur battery comprising the same

Similar Documents

Publication Publication Date Title
JP4891550B2 (en) N-type transistor, n-type transistor sensor, and n-type transistor channel manufacturing method
TWI479547B (en) Method of fabricating thin film transistor and top-gate type thin film transistor
Li et al. All-carbon electronic devices fabricated by directly grown single-walled carbon nanotubes on reduced graphene oxide electrodes
US8685843B2 (en) Direct growth of graphene on substrates
US6764874B1 (en) Method for chemical vapor deposition of single walled carbon nanotubes
US20160284813A1 (en) Semiconductor device and method of manufacturing the same
WO2009144902A1 (en) Field effect transistor and method for manufacturing the same
JP2012235129A5 (en)
KR20180100617A (en) Electronically pure single chirality semiconducting single-walled carbon nanotubes for large-scale electronic devices
TWI552191B (en) Connection structure and manufacturing method thereof, semiconductor device
Ohno et al. Position-controlled carbon nanotube field-effect transistors fabricated by chemical vapor deposition using patterned metal catalyst
JP2008091566A (en) Manufacturing method of carbon nanotube structure covered by insulating film and field-effect transistor device consisting of the structure
US20080296558A1 (en) Method of Synthesizing Y-Junction Single-Walled Carbon Nanotubes and Products Formed Thereby
Peng et al. Gate modulation in carbon nanotube field effect transistors-based NH3 gas sensors
US20080023839A9 (en) Molybdenum-based electrode with carbon nanotube growth
WO2012029234A1 (en) Field effect transistor using carbon nanotubes, and method for producing said field effect transistor
Zhang et al. Carbon nanotubes: from growth, placement and assembly control to 60mV/decade and sub-60 mV/decade tunnel transistors
Shiau et al. Growth of a single-wall carbon nanotube film and its patterning as an n-type field effect transistor device using an integrated circuit compatible process
Wang et al. Photochlorination to prepare semiconducting single-walled carbon nanotube and its intramolecular junction
JP5015438B2 (en) Thin film transistor and manufacturing method thereof
JP2005101424A (en) Method for manufacturing field-effect semiconductor device
US20200123007A1 (en) Enriched synthesis of semiconducting nanotubes
Narasimhamurthy et al. Fabrication of carbon nanotube field effect transistor
JP4769931B2 (en) Method of forming electrode for carbon nanotube and carbon nanotube FET using the same
Narasimhamurthy et al. High-performance local back gate thin-film field-effect transistors using sorted carbon nanotubes on an amino-silane treated hafnium oxide surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130415

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507