JP4760407B2

JP4760407B2 - 分散型電源システム

Info

Publication number: JP4760407B2
Application number: JP2006024324A
Authority: JP
Inventors: 文凱邵; 孝明畠内
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-02-01
Filing date: 2006-02-01
Publication date: 2011-08-31
Anticipated expiration: 2026-02-01
Also published as: JP2007208597A

Description

本発明は、スイッチング電源を有する主電源と、該主電源に接続された複数の分散電源を有する分散型電源システムに関し、特に、上記主電源のスイッチング電源の出力に重畳されたスイッチングノイズを利用して、該主電源から各分散電源に通信データを伝送することが可能な分散型電源システムに関する。

従来、バッテリに接続された単一の電源バスに複数の分散電源を接続し、該各分散電源に内蔵されたスイッチング電源の出力をそれらの分散電源に接続された負荷に供給するように構成された電源供給装置が提案されている。
この電源供給装置では、上記電源バスに流れる電流を検出し、この検出した電流が許容電流を越えないように専用の信号パスを介して上記分散電源を制御している（例えば、特許文献１参照）。

特開平９−３７４８２号公報

しかし、上記電源供給装置は、各分散電源に制御信号を伝送するための専用の信号伝送路を設けているので、例えば、携帯機器に適用した場合、分散電源の数が増えるにつれて、プリント基板上の配線面積が増えることになり、これは携帯機器の小型化を図る上での支障になる。
そこで、本発明は、複数の分散電源に対して専用の通信線を使用することなく通信データを伝送し、かつ、各分散電源においてこの通信データを精度よくすることが可能な分散型電源システムを提供することを目的としている。

本発明は、上記目的を達成するため、各ビットの論理値が所定のパターンで変化する３ビット以上のシリアルデータを少なくとも１つ含む通信データを発生する通信データ発生手段と、２つのスイッチング周波数ｆ _１、ｆ _２で動作するものであって、それらの動作を前記シリアルデータの論理値に対応して切り替えるように構成されたスイッチング電源を有する主電源と、前記主電源の出力に接続された複数の分散電源と、を備え、該各分散電源は、負荷に電力を供給する電力供給手段と、前記主電源の出力に重畳されたスイッチングノイズを検波して、該スイッチングノイズの発生タイミングに同期したノイズ対応信号を出力する検波手段と、前記ノイズ対応信号を前記シリアルデータのビット転送周期に同期させる同期手段と、前記ビット転送周期に同期した前記ノイズ対応信号の周波数変化パターンに基づいて、前記通信データを復調するデータ復調手段と、を備え、前記同期手段は、前記シリアルデータのビット転送周期に相当する時間幅のタイミング信号を該シリアルデータのビット数ｎだけ順次発生するタイミング信号発生手段と、前記各タイミング信号の発生期間にそれぞれ前記ノイズ対応信号をカウントするｎ個のカウンタと、前記各カウンタのカウント値を比較して、前記各タイミング信号と前記ノイズ対応信号との間の位相の進み遅れを検出し、この位相の進み遅れが補正されるように前記各タイミング信号の位相を変化させる同期調整手段と、前記各カウンタの内の２つのカウンタのカウント値の差が所定の範囲になった時点を同期完了時点として判断する同期検出手段と、を備えることを特徴としている。

前記分散電源の電力供給手段は、スイッチング電源で構成しても良い。

前記データ復調手段は、前記同期完了時点での前記各カウンタのカウント値に基づいて前記ノイズ対応信号の周波数変化パターンを検出し、その周波数変化パターンに基づいて前記通信データを復調するように構成される。

本発明に係る分散型電源システムよれば、主電源のスイッチング電源の出力に重畳されたスイッチングノイズを利用して、該主電源から各分散電源に通信データを伝送することが可能であるので、上記通信データを伝送するための専用の伝送路を設ける必要がない。したがって、小型化が要求される携帯機器に適用して特に有効である。
また、非同期通信であるにもかかわらず、同期通信と同等な信頼性の高い通信を実行することができる。

図１は、本発明に係る分散型電源システムの実施形態を示すブロック図である。
この分散型電源システムは、主電源１０と、電源ライン２０を介して該主電源１０に接続された複数の分散電源３０（３０−１〜３０−ｎ）と、通信データ発生部４０とを備えている。

図２に示すように、主電源１０は、変調制御部１１およびスイッチング電源１２を備えている。変調制御部１１は、後述するように、通信データ発生部４０から与えられる通信データに基づいてスイッチング電源１２のスイッチング周波数を変調させる。

スイッチング電源１２は、図３に例示するような発振部１２０を備えている。この発振部１２０において、例えば、スイッチＳ_a1，Ｓ_b1がオンされると、抵抗Ｒ_a1、スイッチＳ_a1及び一方の開閉素子（例えば、ＰチャンネルＭＯＳ）１２３ａを介してコンデンサＣが充電される。そして、このコンデンサＣの充電電圧が所定の基準電圧Ｖ_aを超えると、コンパレータ１２１ａによってフリップフロップ１２２がセットされ、その結果、前記一方の開閉素子１２３ａがオフされると共に、他方の開閉素子（例えば、ｎチャンネルＭＯＳ）１２３ｂがオンされる。

これにより、上記コンデンサＣの電荷が前記他方の開閉素子１２３ｂ、抵抗Ｒ_b1及びスイッチＳ_b1を介して放電される。この放電によってコンデンサＣの電圧が基準電圧Ｖ_bまで低下すると、コンパレータ１２１ｂによってフリップフロップ１２２がリセットされるので、上記一方の開閉素子１２３ａがオンし、他方の開閉素子１２３ｂがオフされる。以後、このような動作が繰り返され、その結果、この発振部１２０からは図示のような三角波が出力される。

一方、スイッチＳ_a2，Ｓ_b2がオンされると、抵抗Ｒ_a2，Ｒ_b2がそれぞれ選択されて、上記と同様の発振動作が実行される。この実施形態では、抵抗Ｒ_a1，Ｒ_b1が選択されたときにスイッチング電源１２の発振周波数がｆ₁（例えば、４ＭＨｚ）に設定され、抵抗Ｒ_a2，Ｒ_b2が選択されたときに該スイッチング電源１２の発振周波数がｆ₂（例えば、２ＭＨｚ）に設定される。

上記通信データ発生部４０は、各ビットの論理値が第１のパターンで変化する３ビット以上の第１のシリアルデータおよび／または各ビットの論理値が第２のパターンで変化する３ビット以上の第２のシリアルデータを含んでなる通信データを発生する。
以下に、この実施形態において用いた３ビット構成の上記第１、第２のシリアルデータを示す。
（データ）（論理値の変化パターン）
第１のデータ “１”，“０”，“０”
第２のデータ “０”，“０”，“１”

前記通信データ発生部４０が、例えば、上記第１のデータを発生すると、該第１のデータを構成する論理値“１”，“０”，“０”が所定のビット転送周期で順次、図２に示す変調制御部１１に入力される。これに伴い、変調制御部１１は、上記論理値“１”に基づいて図３に示す発振部１２０のスイッチＳ_a1，Ｓ_b1をオンさせ、上記論理値“０”に基づいて同発振部１２０のスイッチＳ_a2，Ｓ_b2をオンさせる。従って、発振部１２０は、第１のデータの論理値の変化パターン“１”，“０”，“０”に基づいて、その発振周波数がｆ₁，ｆ₂，ｆ₂という形態で順次変化される。そして、論理値“１”，“０”に基づく周波数ｆ₁，ｆ₂の発振時間は、上記ビット転送周期をＴとすると、この周期Ｔ（≫周期１／ｆ₁，１／ｆ₂）に相当する時間となる。
なお、通信データ発生部４０が論理値“０”，“０”，“１”で構成された上記第２のデータを発生する場合には、発振部１２０の発振周波数がｆ₂，ｆ₂，ｆ₁という形態で順次変化されることになる。

図３に示す平滑部１２４は、発振部１２０から出力される三角波を平滑して、所定の直流電圧を電源ライン２０に出力する。平滑部１２４の出力電圧には、図４に示すように、発振部１２０の発振周波数（ｆ₁もしくはｆ₂）で規定される周期で発生したスイッチングノイズ（開閉素子１２３ａ，１２３ｂのオンオフに伴って生じるノイズ）が重畳している。

図５に示すように、分散電源３０は、上記電源ライン２０にノイズ除去用のインダクタ３１を介して接続されたレギュレータ部３２、このレギュレータ部３２から給電されるノイズ検出部３３、同期・復調部３４およびスイッチング電源３５を備えている。

レギュレータ部３２は、電源ライン２０から供給される直流電圧を安定化するために設けられている。
ノイズ検出部３３は、図６に示すように、電源ライン２０上の直流電圧に重畳された前記スイッチングノイズ（図４参照）を入力して増幅する高周波増幅回路３３１と、この高周波増幅回路３３１で増幅された上記スイッチングノイズを包絡線検波する検波回路３３２と、検波された個々のスイッチングノイズを２値化する２値化回路３３３とを備えている。

ここで、図２に示す変調制御部１１に第１のデータ“１”，“０”，“０”が入力された場合を考えると、この場合、主電源１０の出力ライン２０には、周期１／ｆ₁，１／ｆ₂，１／ｆ₂のスイッチングノイズが重畳することになる。
これに伴い、分散電源３０の上記２値化回路３３３からは、図７（ａ）に示すパルス信号、つまり、周波数ｆ₁，ｆ₂，ｆ₂のノイズ対応信号Ｓ₀がそれぞれ前記第１のデータのビット転送周期Ｔに対応する時間だけ出力される。
一方、上記変調制御部１１に第２のデータ“０”，“０”，“１”が入力された場合には、図７（ｂ）に示すように、周波数ｆ₂，ｆ₂，ｆ₁のノイズ対応信号Ｓ₀が２値化回路３３３からそれぞれ出力される。
ここで、論理値“１”に対応する上記周波数ｆ₁のノイズ対応信号Ｓ₀をＨ（密）と定義し、論理値“０”に対応する上記周波数ｆ₂のノイズ対応信号Ｓ₀をＬ（疎）と定義すれば、図７（ａ）に示すパターンのノイズ対応信号Ｓ₀は「HLL」と、また、図７（ａ）に示すパターンのノイズ対応信号Ｓ₀は「ＬＬＨ」とそれぞれ表記することができる。

図５に示す同期・復調部３４は、図８に例示するように、タイミング信号発生部３４１、上記ノイズ対応信号Ｓ₀を入力するカウンタ３４２Ａ〜カウンタ３４２Ｃ、同期調整・同期完了検出部３４３およびデータ復調部３４４を備えている。
タイミング信号発生部３４１は、前記第１、第２のデータのビット数ｎ（この実施の形態では３）と同数のタイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cを順次発生するものである。信号Ｐ_Aのリアエッジと信号Ｐ_Bのフロントエッジは一致し、信号Ｐ_Bのリアエッジと信号Ｐ_Cのフロントエッジは一致している。また、信号Ｓ_A，Ｓ_B，Ｓ_Cの時間幅は、前記第１、第２のデータのビット転送周期Ｔと等しくなるように設定されている。
このタイミング信号発生部３４１は、同期調整・同期完了検出部３４３から与えられる後述の同期調整信号が入力される度に、所定時間Δｔだけタイミングパルス
信号Ｓ_A，Ｓ_B，Ｓ_Cの位相を変化させるように構成されている。

同期調整・同期完了検出部３４３は、タイミング信号発生部３４１からタイミングパルス信号Ｓ_A，Ｓ_BおよびＳ_Cを入力し、該信号Ｓ _A ，Ｓ _B およびＳ _Cの発生期間におけるカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃのカウント値Ａ、ＢおよびＣをそれぞれ取り込む。
図９〜図１４は、それぞれノイズ対応信号Ｓ₀に対するタイミングパルス信号Ｓ_A，Ｓ_BおよびＳ_Cの発生タイミングを例示したものである。上記カウント値Ａ、ＢおよびＣの関係は、図９の場合にＡ＞Ｂ＞Ｃ、図１０の場合にＡ＞Ｃ＞Ｂ、図１１の場合にＣ＞Ｂ＞Ａ、図１２の場合にＣ＞Ａ＞Ｂ、図１３の場合にＢ＞Ａ＞Ｃ、図１４の場合にＢ＞Ｃ＞Ａとなる。

そこで、同期調整・同期完了検出部３４３は、上記カウント値Ａ、ＢおよびＣの各関係に基づいて、タイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cに対するノイズ対応信号Ｓ₀の位相の進み遅れを以下のように判定する。なお、図９〜図１４から明らかなように、上記位相の進み遅れは、信号Ｓ_Bの発生期間におけるノイズ対応信号Ｓ₀の粗密分布から認識することができる。
(表１)
関係位相合わせるパターン
Ａ＞Ｂ＞Ｃ進みＨＬＬ
Ａ＞Ｃ＞Ｂ遅れＨＬＬ
Ｃ＞Ｂ＞Ａ遅れＬＬＨ
Ｃ＞Ａ＞Ｂ進みＬＬＨ
Ｂ＞Ａ＞Ｃ進みＨＬＬ
Ｂ＞Ｃ＞Ａ遅れＬＬＨ

同期調整・同期完了検出部３４３は、上記位相の進みおよび遅れに基づいて、その進みおよび遅れが補正されるように同期調整信号（タイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cの位相を所定の微小時間Δｔだけ変化させる信号）をタイミング信号発
生部３４１に出力する。なお、同期調整・同期完了検出部３４３は、例えば、タイミングパルス信号Ｓ_A，Ｓ_BおよびＳ_Cのフロントエッジに同期したリセット信号によってカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃをそれぞれリセットする。

例えば、上記カウント値Ａ、ＢおよびＣの関係がＡ＞Ｂ＞Ｃの場合には、上記位相補正処理に伴ってタイミングパルス信号Ｓ_A，Ｓ_B，Ｓ_Cの発生期間におけるノイズ対応信号Ｓ₀の粗密パターンがＨＬＬパターンに近づくことになる。そして、このことは、カウンタ３４２Ｂ、３４２Ｃのカウント値Ｂ，Ｃが近づくことを意味する。
そこで、同期調整・同期完了検出部３４３は、前記カウンタ３４２Ａ、３４２Ｂおよび３４２Ｃの内の２つのカウンタのカウント値の差が所定値以下になった時点を同期完了時点として判断し、その時点で同期完了信号を前記データ復調部３４４に出力する。もちろん、上記の例では、カウンタ３４２Ｂ、３４２Ｃのカウント値Ｂ，Ｃの差が所定値以下になることに基づいて同期完了が判断される。

データ復調部３４４は、上記同期完了信号の入力時点でのカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃのカウント値に基づいて前記ノイズ対応信号Ｓ₀の周波数変化パターンを検出し、そのパターンに基づいて前記通信データを復調する。
すなわち、例えば、カウンタ３４２Ｂ、３４２Ｃのカウント値Ｂ，Ｃの差が所定値以下になったことに基づいて上記同期完了信号が発生した場合には、この同期完了信号の入力時点でのカウンタ３４２Ａ、３４２Ｂおよび３４２Ｃのカウント値Ａ，ＢおよびＣは、周波数ｆ₁，ｆ₂およびｆ₂をそれぞれ示すものとなるので、このカウント値Ａ，ＢおよびＣに基づいてノイズ対応信号Ｓ₀の周波数変化パターンＨＬＬを検出する。そして、この周波数変化パターンＨＬＬから前記通信データである第１のデータ“１”，“０”，“０”を復調する。

上記表１から明らかなように、上記カウント値Ａ、ＢおよびＣの関係がＡ＞Ｃ＞Ｂ、Ｃ＞Ｂ＞Ａ、Ｃ＞Ａ＞Ｂ、Ｂ＞Ａ＞ＣおよびＢ＞Ｃ＞Ａの場合には、上記した位相補正・復調手順によって、それぞれ第１のデータ（“１”，“０”，“０”）、第２のデータ（“０”，“０”，“１”）、第２のデータ、第１のデータおよび第２のデータが復調されることになる。

なお、図５に示す分散電源３０のスイッチング電源３５は、図３に示したスイッチング電源１２とほぼ同様に構成することができる。ただし、このスイッチング電源３５は、単一のスイッチング周波数でスイッチング動作するように構成されている点でスイッチング電源１２と相違する。
このスイッチング電源３５から出力される所定の直流電力は、図示していない負荷（例えばＣＰＵ、メモリ等）に供給される。図１に示す各分散電源３０−１，３０−２，・・・の直流出力の電圧値は、それらに接続される負荷に適合するように設定される。

上記のようにしてデータ復調部３４４で復調された通信データ（第１のデータ、第２のデータ）は、例えば、上記スイッチング電源３５の出力のオン、オフ制御や、該スイッチング電源３５の出力電圧の制御等に使用することができる。スイッチング電源３５の出力電圧の制御は、上記通信データによって図３に示すコンパレータ１２１ａ，１２１ｂの基準電圧Ｖ_a，Ｖ_bを変化することによって実現することができる。

かくして、この実施形態に係る分散型電源システムよれば、図１に示す主電源１０のスイッチング電源の出力に重畳されたスイッチングノイズを利用して、該主電源１０から各分散電源３０−１〜３０−ｎに通信データを伝送することが可能であるので、上記通信データを伝送するための専用の伝送路を設ける必要がない。したがって、この分散型電源システムは、特に、小型化が要求される携帯機器に適用して特に有効である。
また、非同期通信であるにもかかわらず、同期通信と同等な信頼性の高い通信を実行することができる。

本発明は、上記実施の形態に限定されず、種々の変形態様を含むものである。すなわち、上記実施形態では、通信データである第１のデータおよび第２のデータの各ビットの論理値がそれぞれ“１”，“０”，“０”および“０”，“０”，“１”に設定されているが、第１のデータおよび第２のデータの各ビットの論理値を“０”，“１”，“１”および“１”，“１”，“０”に設定した場合でも、上記した位相補正・復調手順によって該第１および第２のデータを復調することができる。また、上記第１および第２のデータは、３ビットよりも多いビットで構成することができる。この場合、これらのデータの冗長度が増すので、通信の信頼性が一層向上する。

更に、上記実施形態では、通信データとして第１および第２のデータを使用しているが、この通信データを第１および第２のデータを複数組み合わせて構成することも可能である。この場合、より多くの情報の通信が可能になるので、例えば、上記分散電源３０−１〜３０−ｎの内の特定の分散電源を選択するデータを通信データに含ませて、この特定の分散電源にのみに所定の動作を命令することが可能になる。もちろん、この場合には、自身のみに対する通信データであることを認識する機能を分散電源３０の前記同期・復調部３４に持たせておく必要がある。

本発明に係る分散型電源システムの実施形態を示すブロック図である。主電源の構成を例示したブロック図である。スイッチング電源の構成を例示した回路図である。スイッチング電源のスイッチングノイズを示す波形図である。分散電源の構成を例示したブロック図である。ノイズ検出部の構成を例示したブロック図である。ノイズ対応信号を例示した波形図である。同期・復調部の構成を例示したブロック図である。ノイズ対応信号とタイミングパルス信号の位相ずれの第１の形態を示した波形図である。ノイズ対応信号とタイミングパルス信号の位相ずれの第２の形態を示した波形図である。ノイズ対応信号とタイミングパルス信号の位相ずれの第３の形態を示した波形図である。ノイズ対応信号とタイミングパルス信号の位相ずれの第４の形態を示した波形図である。ノイズ対応信号とタイミングパルス信号の位相ずれの第５の形態を示した波形図である。ノイズ対応信号とタイミングパルス信号の位相ずれの第６の形態を示した波形図である。

符号の説明

１０主電源
１１変調制御部
１２スイッチング電源
２０電源ライン
３０−１〜３０−ｎ分散電源
３３ノイズ検出部
３４同期・復調部
３５スイッチング電源
４０通信データ発生部
３４１タイミング信号発生部
３４２Ａ〜３４２Ｂカウンタ
３４３同期調整・同期完了検出部
３４4 データ復調部

Claims

各ビットの論理値が所定のパターンで変化する３ビット以上のシリアルデータを少なくとも１つ含む通信データを発生する通信データ発生手段と、
２つのスイッチング周波数ｆ _１、ｆ _２で動作するものであって、それらの動作を前記シリアルデータの論理値に対応して切り替えるように構成されたスイッチング電源を有する主電源と、
前記主電源の出力に接続された複数の分散電源と、
を備え、該各分散電源は、
負荷に電力を供給する電力供給手段と、
前記主電源の出力に重畳されたスイッチングノイズを検波して、該スイッチングノイズの発生タイミングに同期したノイズ対応信号を出力する検波手段と、
前記ノイズ対応信号を前記シリアルデータのビット転送周期に同期させる同期手段と、
前記ビット転送周期に同期した前記ノイズ対応信号の周波数変化パターンに基づいて、前記通信データを復調するデータ復調手段と、を備え、
前記同期手段は、
前記シリアルデータのビット転送周期に相当する時間幅のタイミング信号を該シリアルデータのビット数ｎだけ順次発生するタイミング信号発生手段と、
前記各タイミング信号の発生期間にそれぞれ前記ノイズ対応信号をカウントするｎ個のカウンタと、
前記各カウンタのカウント値を比較して、前記各タイミング信号と前記ノイズ対応信号との間の位相の進み遅れを検出し、この位相の進み遅れが補正されるように前記各タイミング信号の位相を変化させる同期調整手段と、
前記各カウンタの内の２つのカウンタのカウント値の差が所定の範囲になった時点を同期完了時点として判断する同期検出手段と、
を備えることを特徴とする分散型電源システム。
前記分散電源の電力供給手段は、スイッチング電源で構成されていることを特徴とする請求項１に記載の分散型電源システム。
前記データ復調手段は、前記同期完了時点での前記各カウンタのカウント値に基づいて前記ノイズ対応信号の周波数変化パターンを検出し、その周波数変化パターンに基づいて前記通信データを復調するように構成されていることを特徴とする請求項１に記載の分散型電源システム。