JP4430117B2

JP4430117B2 - データ記憶装置

Info

Publication number: JP4430117B2
Application number: JP2008299724A
Authority: JP
Inventors: 章太中島; 敦雄井上; 誠三稲垣
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2008-11-25
Filing date: 2008-11-25
Publication date: 2010-03-10
Anticipated expiration: 2023-06-02
Also published as: JP2009044774A

Description

本発明は、接触式データ記憶システムにおけるデータ記憶装置とコントロール装置との間の２線式データ通信方法およびシステムならびにコントロール装置、システム、コントロール装置およびデータ記憶装置に関するものである。

接触式データ記憶システムはＯＡ機器の部品管理や工場での工程管理等に用いられ、それを構成するデータ記憶装置とコントロール装置との間の通信において、システムを小型化するために２線式データ通信方法を採用しているものがある（例えば、特許文献１参照）。

図１３は従来の２線式データ通信方法を説明するための電圧波形図であり、図１４は従来の２線式データ通信方法を用いた接触式データ記憶システムの構成例を示すブロック図である。図１４において、接触式データ記憶システムはコントロール装置１２０１とデータ記憶装置１２０２から構成される。

コントロール装置１２０１は、クロックパルスおよびその逆相パルスを形成するクロック発生回路１２０５と、クロックパルスの振幅レベルを発生する電圧レベル発生回路１２０３と、送信信号に応じてクロックパルスの振幅を変える第１の送信回路１２０４と、クロックパルスおよびその逆相パルスに現れる振幅差を検出する第１の信号検出回路１２０６とを備えている。

また、データ記憶装置１２０２は、クロックパルスおよびその逆相パルスから電圧を全波整流する整流回路１２０８と、クロックパルスの振幅差を検出して送信信号を再生するデータ復調回路１２０９と、２線式通信端子間の負荷インピーダンスを送信信号に応じて変化させ電圧振幅を変える第２の送信回路１２１０と、クロックパルスを再生するクロック検出回路１２１１とを備えている。

電圧レベル発生回路１２０３は、電源電圧＋Ｖに接続された抵抗Ｒ１と、これに直列接続された抵抗Ｒ２とで構成され、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧Ｖｏｕｔを出力する。送信回路１２０４は、電圧レベル発生回路１２０３の抵抗Ｒ２と基準電位ＧＮＤにソースとドレインがそれぞれ接続され、ゲートに送信信号が入力されるＭＯＳトランジスタで構成され、電圧レベル発生回路１２０３の出力レベルＶｏｕｔを決定する。

クロック発生回路１２０５はインバータ２段で構成され、クロック信号入力に対して同相と逆相のクロックパルスを出力する。それぞれのインバータの電力供給端子は電圧レベル発生回路１２０３の出力Ｖｏｕｔに接続され、この出力Ｖｏｕｔに応じて同相と逆相のクロックパルス出力の振幅を変えることにより、送信信号をクロックパルスに重畳させてデータ記憶装置１２０２に伝える。

クロックパルスおよびその逆相パルスを受け取るデータ記憶装置１２０２においては、データ復調回路１２０９は、整流回路１２０８により整流された電圧に重畳された信号成分を抽出する。また、クロック検出回路１２１１はインバータから構成され、重畳された信号成分によらずクロックパルスを再生し、データ記憶装置１２０２のクロックとする。

第２の送信回路１２１０は、データ記憶装置１２０２の２線式通信端子間に抵抗とスイッチを直列に接続して構成され、この端子間の負荷インピーダンスを送信信号に応じて変化させることでコントロール装置１２０１から受け取ったクロックパルスの振幅を変化させる。信号検出回路１２０６はコントロール装置１２０１において２線式通信端子のいずれかに接続され、これらの端子におけるクロックパルスの振幅の変化を受信信号として検出する。

図１５はデータ復調回路１２０９を示す回路図であり、その動作を図１３の電圧波形図を用いて説明する。まず、低域通過フィルタ１３０１にはデータ記憶装置の整流回路の出力である図１３（ｅ）のような信号が重畳された電圧波形が入力され、スキュー等により生じるノイズが除去される。次に、高域通過フィルタ１３０２では、図１３（ｆ）のように信号の立上りと立下りのエッジ検出と信号の直流成分の除去を行う。

さらに、ヒステリシス付きコンパレータ１３０３では、図１３（ｇ）のように高域通過フィルタ１３０２の出力が高いヒステリシスレベルを越えたときに内部電源電圧レベルすなわち論理”Ｈ”を出力し、また、低いヒステリシスレベルよりさらに低くなったときに内部基準電圧レベルすなわち論理”Ｌ”を出力する。最後に、Ｄフリップフロップ１３０４では、図１３（ｈ）のようにコンパレータ１３０３の出力をクロック検出回路の出力の立下りで検出し、復調データとして出力する。

以上のように、従来のデータ通信方法は、伝送クロックに送信信号成分を振幅の変化として重畳することによりデータ通信を行っている。このようにして相互に信号の送受信を行うと同時に、コントロール装置からデータ記憶装置に対して電力とクロックの供給を行っている。

特開２００３−６９６５３号公報

しかしながら、上記従来の方法では、図１３に示すようにクロックパルスとその逆相パルスの間にタイミングスキューが存在した場合に、整流後の内部電源電圧にノイズが発生する。このとき、内蔵メモリ等の内部回路の動作が重なると電源ノイズの落込みが大きくなり、図１３（ｅ）から図１３（ｈ）に示すようにデータ復調回路で誤ったデータ復調を行ってしまうことがあった。

この現象はクロックパルスとその逆相パルスの間のタイミングスキューが大きくなるほど頻発してしまうため、コントロール装置および２線式通信の伝送路でかなりきびしいタイミング調整が必要となっていた。

さらに、クロックパルスにデータを振幅変調で重畳してコントロール装置から送信する構成上、３値の出力電圧レベルが必要となるため、コントロール装置の回路構成が複雑となるとともに、データ記憶装置の内部回路等価抵抗のばらつきも加味して出力電圧レベルを調整する必要があるなど、システム設計の負担がかなり大きいものとなっていた。

本発明は上記従来の問題点を解決するもので、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信において、信号間スキューの影響によるデータ復調誤りのない安定した通信を可能にし、また、コントロール装置の設計負担が少ない２線式データ通信方法、システム、コントロール装置およびデータ記憶装置を提供することを目的とする。

本発明は、受信したクロックからデータを抽出するデータ記憶装置であって、クロックパルスである第１の信号が入力される第１の入力端子と、前記クロックパルスと逆相のクロックパルスにデータを重畳した第２の信号が入力される第２の入力端子と、前記第１の入力端子及び前記第２の入力端子に接続され、前記第１の信号及び前記第２の信号から内部電源電圧を生成する整流回路と、前記第１の入力端子及び前記第２の入力端子に接続され、前記第１の信号及び前記第２の信号から前記データを抽出するデータ復調回路とを備えたデータ記憶装置を提供する。

上記データ記憶装置では、前記第２の信号は、前記データをクロックパルスの有無で表す全振幅信号である。

上記データ記憶装置では、前記第２の信号は、前記データを複数の遅延時間で表す全振幅信号である。

上記データ記憶装置では、前記第２の信号は、前記データを複数のデューティ比で表す全振幅信号である。

上記データ記憶装置では、前記第２のクロックは、前記データを重畳されたパルス信号の時間位置で表す全振幅信号である。

上記データ記憶装置では、前記整流回路に接続されている平滑容量を備えている。

以上のように、本発明によれば、信号間のスキューの増大やデータ記憶装置の内部回路の動作等の影響で発生する内部電源電圧のノイズによるデータ復調誤りを起こさない安定した２線通信を実現することができる。また、データ記憶装置の復調回路も簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成においても従来例のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

以下、本発明の実施の形態を図面に基づいて説明する。なお、本発明の特徴はすべてコントロール装置からデータ記憶装置へのデータ送信時の通信に関するものであるため、以下の実施の形態においてはデータ記憶装置からコントロール装置へのデータ送信に関する動作説明は省略する。

（実施の形態１）
図１は本発明の実施の形態１に係る２線式データ通信方法を示す電圧波形図であり、図２は本発明の実施の形態１に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるデータ記憶装置の構成例を示すブロック図である。

本実施の形態の２線式データ通信方法は、図１（ａ）に示す安定なクロックパルスである第１の送信信号と、図１（ｂ）に示すようなクロックパルスにデータを重畳した第２の送信信号からなる。送信データがある特定の論理（図１では“１”）である区間では、第１の送信信号と第２の送信信号は互いに逆相のクロックパルスの関係になっており、送信データが逆の論理（図１では“０”）である区間では、第２の送信信号にはクロックパルスを送信しないようにする。

このような送信信号を受信したデータ記憶装置では、まず、第１と第２の送信信号から全波整流により内部動作電圧を生成するとともに、第１の送信信号に基づいて安定な内部動作クロックを抽出する。次に、この内部動作クロックを用いて第２の送信信号のクロックパルスの有無を検出することにより、図１（ｅ）に示すように簡易にデータ復調を行うことができる。

図２に示すデータ記憶装置は、第１と第２の送信信号から内部電源電圧を生成するための整流回路２０８と、コントロール装置からの受信データを抽出するためのデータ復調回路２１１と、内部電源用の平滑容量２１２を備えており、また、データ記憶装置からコントロール装置へデータを送信する場合に使用する第２の送信回路２１０を備えている。

データ復調回路２１１では、第１の送信信号に基づいて安定なクロックパルス（図１（ａ））を抽出し、それを動作クロックとしてその立上りエッジで第２の送信信号（図１（ｂ））を直接Ｄフリップフロップにラッチすることで復調データを抽出している（図１（ｅ））。

なお、説明を簡略にするために、図２においては第１および第２の送信信号をデータ復調回路２１１のＤフリップフロップへ直接入力しているが、実際には第１および第２の送信信号から電圧レベルと極性を調整して信号を再生する調整回路が必要である。また、クロックスキューによるホールドエラーを起こさないようにタイミング調整回路が必要となる場合もあることは言うまでもない。

また、本実施の形態の特徴であるデータ復調回路は、第１の送信信号を内部動作クロックとして第２の送信信号のクロックパルスの有無をデータとして検出するものであるので、第１と第２の送信信号の排他的論理和などの組合せ論理データをデータ復調回路２１１のＤフリップフロップへの入力信号とするといった回路構成をとることも可能である。

整流回路２０８では全波整流により内部電源電圧を生成しているため、上記実施の形態においてデータが“０”論理の場合に第２の送信信号にパルスが送信されず、クロックの半周期で電力が供給できない区間が発生する。そのため、内部電源回路に平滑容量２１２を挿入してこの区間の電力を維持する必要がある。

図１（ｄ）に示すように、第１と第２の送信信号が互いに逆相となるときのデータ記憶装置内部の電源電圧をＶＤＤ、電力が供給できない区間をｔ０、データ記憶装置の内部回路の等価抵抗値をＲ、内部電源回路の容量値をＣとすると、ｔ０時間経過後の電源電圧値ＶＤＤ１は次式となる。
ＶＤＤ１＝ＶＤＤ×（ｅｘｐ（−ｔ０／ＲＣ））

したがって、このＶＤＤ１が内部回路の最低動作電圧を下回らないように容量値Ｃの値を決定すればよい。この値が小さい場合は、特に容量素子を挿入しなくても内部回路の寄生容量だけで賄える場合もある。

従来の技術はデータが小振幅信号の故に信号の変化点をエッジ検出する復調方法であったため、信号間のスキューによる内部電源電圧の変動等で簡単に復調誤りが発生する可能性があったが、本実施の形態では、データ信号をクロックパルスの有無で表す全振幅信号であるため、エッジ検出タイプの復調方法を必要とせずにロジック回路で復調処理が可能であり、信号間スキュー等の影響による復調誤りの可能性がほとんどない。

また、データ記憶装置の復調回路も従来の技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も、基本クロックと送信データがあれば簡単なロジック回路で第２の送信信号を生成することができ、従来例のような３値の電圧値が不要なためデータ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど、設計負担が軽減できる。

（実施の形態２）
図３は本発明の実施の形態２に係る２線式データ通信方法を示す電圧波形図であり、図６は本発明の実施の形態２に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるコントロール装置の構成例を示すブロック図である。

本実施の形態の２線式データ通信方法は、図３（ａ）に示す安定なクロックパルスである第１の送信信号と、図３（ｂ）に示すようなクロックパルスにデータを重畳した第２の送信信号からなる。第１の送信信号と第２の送信信号は互いに逆相のクロックパルスの関係になっており、送信データがある特定の論理（図３では“１”）の場合は、第１の送信信号の“Ｌ”パルスに対して第２の送信信号の“Ｈ”パルスが時間ｔｄ１だけ進んだ信号となっており、送信データが逆の論理（図３では“０”）の場合は、第２の送信信号の“Ｈ”パルスが時間ｔｄ２だけ進んだ信号となる。

このような送信信号を受信したデータ記憶装置では、まず、第１と第２の送信信号から全波整流により内部動作電圧を生成するとともに、第１の送信信号に基づいて安定な内部動作クロックを抽出する。次に、この内部動作クロックを用いて第２の送信信号の遅延時間の変化をデータ信号として検出することにより、図３（ｅ）に示すように簡易にデータ復調を行うことができる。

この間の動作を、さらに図４および図５を用いて説明する。図４は第１と第２の送信信号から内部動作電圧を生成するための全波整流回路の一例であり、ＰｃｈＭＯＳトランジスタＭ１〜Ｍ４で構成している。図５は図４の構成の全波整流回路を用いて生成された内部電源を基準とした場合の内部動作を説明するための電圧波形図である。

まず図４の全波整流回路において、第２の送信信号入力端子に“Ｈ”電圧、第１の送信信号入力端子に“Ｌ”電圧が印加されている場合、第２の送信信号入力端子からＭ２を通して内部VDDに電流が流れ込み、内部ＶｓｓからＭ３を通して第１の送信信号入力端子へ電流が流れ出る。このとき、Ｍ１、Ｍ４はオフ状態である。

次に、第２の送信信号入力端子の印加電圧が”Ｈ“から”Ｌ“に変化した場合、内部VDD電位はＭ２を通して第２の送信信号端子にクランプされた状態であるため、第１、第２の送信信号入力端子電圧とほとんど同電位（Ｍ２トランジスタのＶｔ電圧分程度の差あり）となる。内部VDD−Ｖｓｓ間電圧は電源間平滑容量で一定期間保持されるので、第２の送信信号入力端子の印加電圧の変化にあわせて内部Ｖｓｓ電位も低下する。このため、内部Ｖｓｓ電位を基準として第1、第２の送信信号入力端子の電圧変化を見た場合には、逆に第１の送信信号入力波形が”Ｌ“から”Ｈ“に変化し、第２の送信信号入力波形は”Ｈ“のままとなる。その状態から次に第１の送信信号入力端子電圧が”Ｌ“から”Ｈ“に変化した時に、内部Ｖｓｓを基準としてみた場合の第２の送信信号入力波形が”Ｈ“から”Ｌ“に変化する。

次に、第１の送信信号入力端子電圧が“Ｈ”、第２の送信信号入力端子電圧が“Ｌ”の状態（Ｍ１、Ｍ４がオン状態、Ｍ２、Ｍ３がオフ状態）から、第２の送信信号入力端子電圧が“Ｌ”から“Ｈ”に変化した場合、内部VDD電位はＭ１を通して第１の送信信号入力端子電圧にクランプされた状態であり、ほとんど同電位（Ｍ１トランジスタのＶｔ電圧分程度の差あり）のままであるため、内部Ｖｓｓを基準としてみた場合の第２の送信信号入力波形もその端子電圧の変化どおりに“Ｌ”から“Ｈ”に変化する。その状態から第１の送信信号入力端子電圧が“Ｈ”から“Ｌ”に変化した場合には内部VDD電位はＭ２を通して第２の送信信号入力端子電圧にクランプされた状態であるため、内部Ｖｓｓを基準としてみた場合の第１の送信信号入力波形も“Ｈ”から“Ｌ”へと変化する。

上記で説明した動作を波形図で表したものが図５である。第１の送信信号波形（ａ）と第２の送信信号波形（ｂ）を内部Ｖｓｓを基準としてみた場合の信号波形がそれぞれ（ｄ）、（ｅ）となる。ここで内部信号（ｄ）を整形することで動作クロック（ｇ）が得られ、この立下りタイミングで内部信号（ｅ）をΔｄだけ遅延させた信号（ｆ）をラッチすることで復調データ（ｈ）を得ることができる。遅延時間Δｄは、ｔｄ１−Δｄがラッチ用フリップフロップのセットアップタイムを、｜ｔｄ２−Δｄ｜（ｔｄ２がマイナス値の場合は−ｔｄ２＋Δｄ）がホールドタイムを満たすように設定すればよい。

図５においては、抽出した動作クロック（ｇ）の立下りタイミングが第１の送信信号波形（ａ）の立下りタイミングと同期しているが、信号波形（ｅ）の立下りタイミングと第1の送信信号（ａ）の立上がりタイミングも同期するので、この信号波形（ｅ）から動作クロックを生成してもよい。この場合には、信号波形（ｄ）を同じくΔｄ遅延させた信号をデータとしてラッチすることで、第１の送信信号（ａ）の立上がりのタイミングで復調データを得ることができる。

また、本実施の形態では図４の構成の整流回路を用いて説明しているが、整流回路の構成を変えることにより、内部Ｖｓｓを基準としてみた第１の送信信号波形（ｄ）や第２の送信信号波形（ｅ）の変化タイミングが今回の説明と異なってくる場合があるため、整流回路の構成に応じて各内部信号の抽出の方法を調整する必要がある。

本実施の形態におけるデータ記憶装置の回路構成は、図２に示した実施の形態１のデータ記憶装置と回路イメージとしては基本的に同じ構成でよいため、その詳細説明を省略するが、第１の送信信号であるクロックパルスの立ち下がりエッジで第２の送信信号をＤフリップフロップにラッチすることでデータ復調を行うことができる。また、図5の動作説明で述べたようにDフリップフロップへの入力信号をΔdだけ遅延させる回路が必要である。

図６に示すコントロール装置は、基準クロックに対して３段のインバータ回路を直列接続することにより第１の送信信号（図３（ａ））を生成し、同じく基準クロックに対して２段のインバータ回路を直列接続することにより第２の送信信号（図３（ｂ））を生成し、伝送したいデータの論理により第２の送信信号を遅延させるために、インバータ回路の配線負荷を切換えるためのトランジスタスイッチ４０１および遅延用コンデンサ４０２を備えている。

このように構成されたコントロール装置において、まず、第１の送信信号線には基準クロックからインバータ回路を３段通過したクロックパルスが出力される。第２の送信信号線には、送信データが論理“１”の場合は、トランジスタスイッチ４０１のゲートに“Ｌ”電圧が印加されてトランジスタスイッチ４０１がオフとなり、基準クロックからインバータ回路を２段通過したクロックパルスが出力される。このとき、第１の送信信号に対して第２の送信信号はインバータ回路１段分（図３のｔｄ１）だけ早く出力される。

次に、送信データが論理“０”の場合は、トランジスタスイッチ４０１のゲートに“Ｈ”電圧が印加されてトランジスタスイッチ４０１がオンとなり、基準クロック入力から１段目のインバータ回路の出力配線負荷が遅延用コンデンサ４０２によって増大する。その結果、第２の送信信号線への出力信号は遅延用コンデンサ４０２の分（図３のｔｄ１−ｔｄ２時間相当分）だけ遅れるので、第１の送信信号出力に対してｔｄ２時間だけ早く出力されることになる。このようにして、図３の第１の送信信号（ａ）、第２の送信信号（ｂ）が生成される。

なお、本実施の形態では配線負荷の変更をトランジスタスイッチと遅延用コンデンサで行っているが、配線抵抗による負荷や、配線抵抗と遅延用コンデンサの組合せによる負荷をトランジスタスイッチで切換えるようにして実現してもよい。

図３における時間ｔｄ１−Δｄは図２のデータ復調回路２１１のＤフリップフロップのセットアップタイムの時間規定を満たすように、｜ｔｄ２−Δｄ｜は同じくＤフリップフロップのホールドタイムを満たすように決めればよい。

次に、通常のロジック回路による第１および第２の送信信号生成と比較して、本実施の形態のように信号の中間ノードの配線負荷変更による信号遅延時間の変化で送信信号を生成する方法に利点があることを説明する。

データ記憶装置では第１と第２の送信信号を全波整流することで内部動作電源を生成する。したがって、第１と第２の送信信号が同極性で一旦停止した場合、すなわち、図３におけるスキューｔｄ１やｔｄ２の時間内の状態で信号が停止した場合には内部回路の電源電圧がダウンしてしまい、その後、信号送信が再開されたとしても処理を引続き継続することができず、最初から処理をやり直す必要がある。

例えば、第１および第２の送信信号をマイコンの出力ポートで生成して直接出力させた場合に、途中でマイコンの割り込み処理が発生してデータ記憶装置への送信信号をある一定時間停止した後に処理を再開するといったことがよく起こり得るが、一旦停止するときに上記の第１と第２の送信信号は必ず逆極性で停止しなければならないという条件を課する必要があり、マイコンの負担が大きくなる。

本発明のコントロール装置による構成をとれば、基準クロックが通信途中で停止したとしても、信号遅延時間後に第１と第２の送信信号が定常状態では逆極性で停止することになるので、データ記憶装置の内部電源電圧がダウンすることなく、基準クロック再開後に処理を継続することが可能となるので、マイコン処理等で余計な負担をかける必要がないという利点がある。

なお、全波整流により内部電源電圧を生成しているため、互いの信号間のスキューによる電力が供給できない時間（ｔｄ１、ｔｄ２）が発生する。そのため、内部電源に平滑容量を挿入してこの区間の電力を維持する必要がある。平滑容量の容量値の決め方は実施の形態１で説明したとおりであるが、実施の形態１の場合の時間ｔ０に比べて本実施の形態では信号間スキュー（ｔｄ１とｔｄ２のどちらか大きい方）ということでより短い時間とすることが可能であるため、容量値はさらに小さい値で実現可能である。

従来の技術はデータが小振幅信号の故に信号の変化点をエッジ検出する復調方法であったため、信号間のスキューによる内部電源電圧の変動等で簡単に復調誤りが発生する可能性があったが、本実施の形態では、データ信号をクロックパルスの遅延時間の変化で表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

また、データ記憶装置の復調回路も従来の技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も、従来例のような３値の電圧値が不要なためデータ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど、設計負担が軽減できる。

（実施の形態３）
図７は本発明の実施の形態３に係る２線式データ通信方法を示す電圧波形図であり、図８は本発明の実施の形態３に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるデータ記憶装置の構成例を示すブロック図である。

本実施の形態の２線式データ通信方法は、図７（ａ）に示す安定なクロックパルスである第１の送信信号と、図７（ｂ）に示すような、第１の送信信号と逆相のクロックパルスであって、送信データの論理によりクロックパルスのデューティ比を変化させた第２の送信信号からなる。

このような送信信号を受信したデータ記憶装置では、まず、第１と第２の送信信号から全波整流により内部動作電圧を生成するとともに、第１の送信信号に基づいて安定な内部動作クロックを抽出する。次に、この内部動作クロックを用いて第２の送信信号のクロックパルスのデューティ比の変化を抽出することにより、図７（ｅ）に示すように簡易にデータ復調を行うことができる。

図８に示すデータ記憶装置は、第１と第２の送信信号から内部電源電圧を生成するための整流回路６０８と、コントロール装置からの受信データを抽出するためのデータ復調回路６１１と、内部電源用の平滑容量６１２を備えており、また、データ記憶装置からコントロール装置へデータを送信する場合に使用する第２の送信回路６１０を備えている。

データ復調回路６１１では、第１の送信信号に基づいて安定なクロックパルス（図７（ａ））を抽出し、それを動作クロックとしてその立下りエッジで第２の送信信号（図７（ｂ））を直接Ｄフリップフロップにラッチすることで復調データを抽出している（図７（ｅ））。復調のメカニズムは前述の（実施の形態２）と基本的に同じであるため、詳細説明は省略する。

本実施の形態では、第２の送信信号のクロックパルスのデューティ比が、送信データ論理が“１”の場合は３：７、送信データ論理が“０”の場合は５：５としている。この差を検出するために、第１の送信信号の立下りエッジで第２の送信信号をΔｄだけ遅延させた信号をラッチしている。このデューティ比の比率は、第１の送信信号をクロックとして第２の送信信号をラッチする場合のＤフリップフロップのセットアップタイムとホールドタイムの規定を充分満たすように設定すればよい。

なお、説明を簡略にするために、図８においては第１および第２の送信信号をデータ復調回路６１１のＤフリップフロップへ直接入力しているが、実際には第１および第２の送信信号から電圧レベルと極性を調整して信号を再生する調整回路が必要である。また、（実施の形態２）でものべたようにDフリップフロップへの入力信号をΔｄだけ遅延させる回路が必要である。

また、本実施の形態の特徴であるデータ復調回路は、第１の送信信号を内部動作クロックとして第２の送信信号のクロックパルスのデューティ比の変化をデータとして検出するものであるので、第１と第２の送信信号の排他的論理和などの組合せ論理データをデータ復調回路６１１のＤフリップフロップへの入力信号とするといった回路構成をとることも可能である。

なお、全波整流により内部電源電圧を生成しているため、第１の送信信号と第２の送信信号のクロックパルスのデューティ比の差分だけ電力が供給できない区間（第１と第２の送信信号が互いに逆相にならない区間）が発生する。そのため、内部電源に平滑容量６１２を挿入してこの区間の電力を維持する必要がある。容量値の決め方は基本的には実施の形態１で説明したとおりであるので説明を省略する。

従来の技術はデータが小振幅信号の故に信号の変化点をエッジ検出する復調方法であったため、信号間のスキューによる内部電源電圧の変動等で簡単に復調誤りが発生する可能性があったが、本実施の形態では、データ信号をクロックパルスのデューティ比の変化で表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

また、データ記憶装置の復調回路も従来の技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も、従来例のような３値の電圧値でなく全振幅の信号であるので、ロジック回路で簡単に構成できて設計負担が少ない。

（実施の形態４）
図９は本発明の実施の形態４に係る２線式データ通信方法を示す電圧波形図であり、図１０は本発明の実施の形態４に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるデータ記憶装置の構成例を示すブロック図である。

本実施の形態の２線式データ通信方法は、図９（ａ）に示す安定なクロックパルスである第１の送信信号と、図９（ｂ）に示すような、第１の送信信号と逆相のクロックパルスであって、その信号極性の“Ｈ”または“Ｌ”に小時間幅ｔ０のパルス信号を重畳することに対応して“Ｈ”または“Ｌ”の論理データを表す第２の送信信号からなる。

このような送信信号を受信したデータ記憶装置では、まず、第１と第２の送信信号から全波整流により内部動作電圧を生成するとともに、第１の送信信号に基づいて安定な内部動作クロックを抽出する。次に、第１と第２の送信信号の排他的論理和により第２の送信信号に重畳された小時間幅ｔ０のパルス信号を抽出し、これが第１の送信信号のクロックパルスのどの極性に重畳されているかを検出し、これを第１の送信信号に基づいて抽出した内部動作クロックで処理することで簡易にデータ復調を行うことができる。

図１０に示すデータ記憶装置は、第１と第２の送信信号から内部電源電圧を生成するための整流回路８０８と、コントロール装置からの受信データを抽出するためのデータ復調回路８１１と、内部電源用の平滑容量８１２を備えており、また、データ記憶装置からコントロール装置へデータを送信する場合に使用する第２の送信回路８１０を備えている。

データ復調回路８１１では、第１と第２の送信信号の排他的論理和信号を抽出し（図９（ｄ））、その信号をクロックとして第１の送信信号を１段目のＤフリップフロップでラッチする（図９（ｅ））。さらに、その１段目のＤフリップフロップの出力を、第１の送信信号に基づいて抽出したクロックパルスにより次段のＤフリップフロップでラッチすることにより復調データ信号を得ている（図９（ｆ））。

なお、説明を簡略にするために、図１０においては、第１および第２の送信信号をデータ復調回路８１１のＤフリップフロップおよび論理ゲートへ直接入力しているが、実際には第１および第２の送信信号から電圧レベルと極性を調整して信号を再生する調整回路が必要である。また、第１と第２の送信信号の排他的論理和には信号間のスキューにより微小パルス（ひげ）が発生するので実際にはフィルタ回路が必要となるが、ここでは説明を簡略にするために省略している。

なお、全波整流により内部電源電圧を生成しているため、第２の送信信号に重畳されるパルス信号の小時間幅ｔ０の間は電力が供給できなくなる。そのため、内部電源に平滑容量８１２を挿入してこの区間の電力を維持する必要がある。容量値の決め方は基本的には実施の形態１で説明したとおりであるので説明を省略する。

従来の技術はデータが小振幅信号の故に信号の変化点をエッジ検出する復調方法であったため、信号間のスキューによる内部電源電圧の変動等で簡単に復調誤りが発生する可能性があったが、本実施の形態では、データ信号を重畳されたパルス信号の時間位置で表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

（実施の形態５）
図１１は本発明の実施の形態５に係る２線式データ通信方法を示す電圧波形図であり、図１２は本発明の実施の形態５に係る２線式データ通信方法を用いた接触式データ記憶システムのデータ記憶装置におけるデータ復調回路の構成例を示す回路図である。

本実施の形態の２線式データ通信方法は、送信するデータ論理（図１１（ｃ））によりデューティ比が変わるクロックパルスである第１の送信信号（図１１（ａ））と、第１の送信信号と常に逆相のクロックパルスである第２の送信信号（図１１（ｂ））からなる。

このような送信信号を受信したデータ記憶装置では、まず、第１と第２の送信信号から全波整流により内部動作電圧を生成する。また、第１または第２の送信信号に基づいて内部動作クロックを抽出する。この場合、第１または第２の送信信号はデューティ比は変化するがクロック周期ｔは一定に保たれるので、極端なデューティ比に設定しない限り内部動作クロックとして使用可能である。次に、このデューティ比の変化を抽出するための時間判定機能を持ったデータ復調回路によりデータを抽出する。デューティ比の変化率の設定は時間判定機能のばらつき範囲を考慮して決定する。

本実施の形態のデータ記憶装置は、データ復調回路を除くと実施の形態１で説明した図２のデータ記憶装置と同じ構成であるので説明を省略する。図１２に示す本実施の形態のデータ記憶装置におけるデータ復調回路は、第２の送信信号の信号極性によりオンオフするトランジスタスイッチと抵抗素子および容量素子から構成される時間判定のための充放電回路１００１と、この充放電回路の出力と内部基準電圧との比較を行うコンパレータ１００２と、その出力を第１の送信信号に基づいて抽出したクロックパルスでラッチする２段のＤフリップフロップからなる。

まず、第２の送信信号の信号極性が“Ｈ”のときはトランジスタスイッチがオンになり、内部ＶＤＤから充放電回路１００１の容量素子に充電が行われる。このとき、容量素子は内部ＶＤＤに近い電圧まで充電されるので内部基準電圧よりも高い電圧となり、コンパレータ１００２の出力は“Ｈ”となる。

次に、第２の送信信号の信号極性が“Ｌ”のときはトランジスタスイッチがオフになり、容量素子に充電された電荷が抵抗素子を通じて放電される。その電圧が内部基準電圧を下回ったときにコンパレータ１００２の出力が“Ｌ”となる（図１１（ｄ）、（ｅ））。

したがって、充放電回路１００１の出力が内部基準電圧を下回るまでの放電時間をクロックレートの半分程度になるように抵抗素子と容量素子の値を決めておけば、クロックパルスのデューティ比の変化を時間判定することができる。なお、本実施の形態では容量素子に充電された電荷を抵抗素子を通じて放電させているが、抵抗素子の代わりにトランジスタ回路で放電させることも可能である。

その後、Ｄフリップフロップによりコンパレータ１００２の出力を第１の送信信号の立下りエッジでラッチした後（図１１（ｆ））、その出力を第１の送信信号の立上りでラッチすることで時間整形した復調データを抽出することができる（図１１（ｇ））。

なお、本実施の形態では、第１と第２の送信信号を意図的に同極性にする時間が存在しないため、データ記憶装置の内部電源の平滑容量はわずかな容量値で構成することができる。

従来の技術ではデータが小振幅信号の故に信号の変化点をエッジ検出する復調方法であったため、信号間のスキューによる内部電源電圧の変動等で簡単に復調誤りが発生する可能性があったが、本実施の形態では、データ信号をクロックパルスのデューティ比で表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

また、コントロール装置の構成も、従来例のような３値の電圧値が不要なためデータ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど、設計負担が軽減できる。

第１の２線式データ通信方法は、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信方法であって、前記第１の信号線で正相のクロックパルスを伝送し、前記第２の信号線で送信データの論理に応じて変調した逆相のクロックパルスを伝送する。

上記第１の２線式データ通信方法によれば、第１の信号線に基づいて正相のクロックパルスを抽出し、これを用いて第２の信号線で伝送される変調された逆相のクロックパルスから抽出される信号を判定することができるため、適当な変調を行うことで、エッジ検出タイプの復調方法を用いずにロジック回路で復調処理を行うことができ、信号間スキュー等の影響による復調誤りを避けることが可能となる。また、復調においても従来技術に比べて簡単にできるため、コストメリットも大きい。さらには、コントロール装置の構成も従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第２の２線式データ通信方法は、請求項１記載の２線式データ通信方法において、前記第２の信号線で伝送する逆相のクロックパルスを、前記送信データの論理に応じて、パルスの有無で変調して生成する。

上記第２の２線式データ通信方法によれば、変調された信号はクロックパルスの有無で論理値を表す全振幅信号であるため、エッジ検出タイプの復調方法を必要とせずにロジック回路で復調処理を行うことができ、信号間スキュー等の影響による復調誤りがほとんどないデータ復調を行うことが可能となる。

第３の２線式データ通信方法は、請求項１記載の２線式データ通信方法において、前記第２の信号線で伝送する逆相のクロックパルスを、前記送信データの論理に応じて、前記正相のクロックパルスに対する遅延時間の変化で変調して生成する。

上記第３の２線式データ通信方法によれば、変調された信号はクロックパルスの遅延時間の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

第４の２線式データ通信方法は、請求項１記載の２線式データ通信方法において、前記第２の信号線で伝送する逆相のクロックパルスを、前記送信データの論理に応じて、デューティ比の変化で変調して生成する。

上記第４の２線式データ通信方法によれば、変調された信号はクロックパルスのデューティ比の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

第５の２線式データ通信方法は、請求項１記載の２線式データ通信方法において、前記第２の信号線で伝送する逆相のクロックパルスを、前記送信データの論理に応じて、反対極性で重畳するパルス信号の位置で変調して生成する。

上記第５の２線式データ通信方法によれば、変調された信号は逆相のクロックパルスに対して重畳したパルスの位置で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

第６の２線式データ通信方法は、請求項１記載の２線式データ通信方法において、前記第１の信号線で伝送する正相のクロックパルスおよび前記第２の信号線で伝送する逆相のクロックパルスを、前記送信データの論理に応じて、デューティ比の変化で変調して生成する。

上記第６の２線式データ通信方法によれば、変調された信号はクロックパルスのデューティ比で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。

第１の２線式データ通信システムは、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信システムであって、前記コントロール装置は、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスを送信データの論理に応じて、パルスの有無で変調して前記第２の信号線に伝送する手段とを備え、前記データ記憶装置は、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送される逆相のクロックパルスの有無を検知するデータ復調手段とを備える。

上記第１の２線式データ通信システムによれば、変調された信号はクロックパルスの有無で論理値を表す全振幅信号であるため、エッジ検出タイプの復調方法を必要とせずにロジック回路で復調処理を行うことができ、信号間スキュー等の影響による復調誤りがほとんどないデータ復調を行うことが可能となる。また、データ記憶装置の復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第２の２線式データ通信システムは、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信システムであって、前記コントロール装置は、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスに対して送信データの論理に応じて、前記正相のクロックパルスに対する遅延時間の変化で変調して前記第２の信号線に伝送する手段とを備え、前記データ記憶装置は、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送される逆相のクロックパルスの遅延時間の変化を検知するデータ復調手段とを備える。

上記第２の２線式データ通信システムによれば、変調された信号はクロックパルスの遅延時間の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、データ記憶装置の復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第３の２線式データ通信システムは、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信システムであって、前記コントロール装置は、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスに対して送信データの論理に応じて、デューティ比の変化で変調して前記第２の信号線に伝送する手段とを備え、前記データ記憶装置は、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送されるクロックパルスのデューティ比の変化を検知するデータ復調手段とを備える。

上記第３の２線式データ通信システムによれば、変調された信号はクロックパルスのデューティ比の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、データ記憶装置の復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第４の２線式データ通信システムは、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信システムであって、前記コントロール装置は、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスに対して送信データの論理に応じて、反対極性で重畳するパルス位置で変調して前記第２の信号線に伝送する手段とを備え、前記データ記憶装置は、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線に伝送される反対極性で重畳するパルス位置を検知するデータ復調手段とを備える。

上記第４の２線式データ通信システムによれば、変調された信号は逆相のクロックパルスに対して重畳された狭い幅のパルスの時間位置で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、データ記憶装置の復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第５の２線式データ通信システムは、コントロール装置とデータ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行う２線式データ通信システムであって、前記コントロール装置は、正相および逆相のクロックパルスを生成する手段と、前記正相および逆相のクロックパルスに対して送信データの論理に応じて、デューティ比の変化で変調して前記第１および第２の信号線にそれぞれ伝送する手段とを備え、前記データ記憶装置は、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送される逆相のクロックパルスのデューティ比の変化を検知するデータ復調手段とを備える。

上記第５の２線式データ通信システムによれば、変調された信号はクロックパルスのデューティ比で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、データ記憶装置の復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。さらには、コントロール装置の構成も従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第１のコントロール装置は、データ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うコントロール装置であって、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスを送信データの論理に応じて、パルスの有無で変調して前記第２の信号線に伝送する手段とを備える。

上記第１のコントロール装置によれば、変調された信号はクロックパルスの有無で論理値を表す全振幅信号であるため、エッジ検出タイプの復調方法を必要とせずにロジック回路で復調処理を行うことができ、信号間スキュー等の影響による復調誤りがほとんどないデータ復調を行わせることが可能となる。また、従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第２のコントロール装置は、データ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うコントロール装置であって、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスに対して送信データの論理に応じて、前記正相のクロックパルスに対する遅延時間の変化で変調して前記第２の信号線に伝送する手段とを備える。

上記第２のコントロール装置によれば、変調された信号はクロックパルスの遅延時間の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行わせることが可能となる。また、従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第３のコントロール装置は、データ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うコントロール装置であって、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスに対して送信データの論理に応じて、デューティ比の変化で変調して前記第２の信号線に伝送する手段とを備える。

上記第３のコントロール装置によれば、変調された信号はクロックパルスのデューティ比の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行わせることが可能となる。また、従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第４のコントロール装置は、データ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うコントロール装置であって、正相および逆相のクロックパルスを生成する手段と、前記正相のクロックパルスを前記第１の信号線に伝送する手段と、前記逆相のクロックパルスに対して送信データの論理に応じて、反対極性で重畳するパルス位置で変調して前記第２の信号線に伝送する手段とを備える。

上記第４のコントロール装置によれば、変調された信号は逆相のクロックパルスに対して重畳された狭い幅のパルスの時間位置で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行わせることが可能となる。また、従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第５のコントロール装置は、データ記憶装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うコントロール装置であって、正相および逆相のクロックパルスを生成する手段と、前記正相および逆相のクロックパルスに対して送信データの論理に応じて、デューティ比の変化で変調して前記第１および第２の信号線にそれぞれ伝送する手段とを備える。

上記第５のコントロール装置によれば、変調された信号はクロックパルスのデューティ比で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行わせることが可能となる。また、従来技術のような３値の電圧値が不要なため、データ記憶装置の等価抵抗のばらつきまで考慮した調整が不要となるなど設計負担が軽減できる。

第１のデータ記憶装置は、コントロール装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うデータ記憶装置であって、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送される逆相のクロックパルスの有無を検知するデータ復調手段とを備える。

上記第１のデータ記憶装置によれば、変調された信号はクロックパルスの有無で論理値を表す全振幅信号であるため、エッジ検出タイプの復調方法を必要とせずにロジック回路で復調処理を行うことができ、信号間スキュー等の影響による復調誤りがほとんどないデータ復調を行うことが可能となる。また、復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。

第２のデータ記憶装置は、コントロール装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うデータ記憶装置であって、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送される逆相のクロックパルスの遅延時間の変化を検知するデータ復調手段とを備える。

上記第２のデータ記憶装置によれば、変調された信号はクロックパルスの遅延時間の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。

第３のデータ記憶装置は、コントロール装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うデータ記憶装置であって、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送されるクロックパルスのデューティ比の変化を検知するデータ復調手段とを備える。

上記第３のデータ記憶装置によれば、変調された信号はクロックパルスのデューティ比の変化で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。

第４のデータ記憶装置は、コントロール装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うデータ記憶装置であって、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線に伝送される反対極性で重畳するパルス位置を検知するデータ復調手段とを備える。

上記第４のデータ記憶装置によれば、変調された信号は逆相のクロックパルスに対して重畳された狭い幅のパルスの時間位置で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。

第５のデータ記憶装置は、コントロール装置との間で第１および第２の信号線によりデータ通信とクロックおよび電力供給を行うデータ記憶装置であって、前記第１および第２の信号線の電圧を整流して前記データ記憶装置に電源電圧を供給する手段と、前記第１の信号線に基づいて装置内クロックを抽出する手段と、前記装置内クロックを用いて前記第２の信号線で伝送される逆相のクロックパルスのデューティ比の変化を検知するデータ復調手段とを備える。

上記第５のデータ記憶装置によれば、変調された信号はクロックパルスのデューティ比で論理値を表す全振幅の信号であるため、エッジ検出タイプの復調方法を必要とせずロジック回路で復調処理が可能であり、２線の送信信号間のタイミングスキュー等による内部電源ノイズの影響を受けずにデータ抽出を行うことが可能となる。また、復調回路も従来技術に比べて簡単に構成できるため、コストメリットも大きい。

本発明の実施の形態１に係る２線式データ通信方法を示す電圧波形図本発明の実施の形態１に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるデータ記憶装置の構成例を示すブロック図本発明の実施の形態２に係る２線式データ通信方法を示す電圧波形図第１と第２の送信信号から内部動作電圧を生成するための全波整流回路を示すブロック図生成した内部動作電圧を示す電圧波形図本発明の実施の形態２に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるコントロール装置の構成例を示すブロック図本発明の実施の形態３に係る２線式データ通信方法を示す電圧波形図本発明の実施の形態３に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるデータ記憶装置の構成例を示すブロック図本発明の実施の形態４に係る２線式データ通信方法を示す電圧波形図本発明の実施の形態４に係る２線式データ通信方法を用いた接触式データ記憶システムにおけるデータ記憶装置の構成例を示すブロック図本発明の実施の形態５に係る２線式データ通信方法を示す電圧波形図本発明の実施の形態５に係る２線式データ通信方法を用いた接触式データ記憶システムのデータ記憶装置におけるデータ復調回路の構成例を示す回路図従来の２線式データ通信方法を説明するための電圧波形図従来の２線式データ通信方法を用いた接触式データ記憶システムの構成例を示すブロック図従来の２線式データ通信方法を用いた接触式データ記憶システムのデータ記憶装置におけるデータ復調回路を示す回路図

符号の説明

２０８、６０８、８０８、１２０８整流回路
２１０、６１０、８１０、１２１０第２の送信回路
２１１、６１１、８１１、１２０９データ復調回路
２１２、６１２、８１２、１２１２平滑容量
４０１トランジスタスイッチ
４０２遅延用コンデンサ
１００１充放電回路
１００２コンパレータ
１２０１コントロール装置
１２０２データ記憶装置
１２０３電圧レベル発生回路
１２０４第１の送信回路
１２０５クロック発生回路
１２０６第１の信号検出回路
１２１１クロック検出回路
１３０１低域通過フィルタ
１３０２高域通過フィルタ
１３０３コンパレータ
１３０４Ｄフリップフロップ

Claims

受信したクロックからデータを抽出するデータ記憶装置であって、
クロックパルスである第１の信号が入力される第１の入力端子と、
前記クロックパルスと逆相のクロックパルスにデータを重畳した第２の信号が入力される第２の入力端子と、
前記第１の入力端子及び前記第２の入力端子に接続され、前記第１の信号及び前記第２の信号から内部電源電圧を生成する整流回路と、
前記第１の入力端子及び前記第２の入力端子に接続され、前記第１の信号及び前記第２の信号から前記データを抽出するデータ復調回路とを備えたことを特徴とするデータ記憶装置。
前記第２の信号は、前記データをクロックパルスの有無で表す全振幅信号である請求項１に記載のデータ記憶装置。
前記第２の信号は、前記データを複数の遅延時間で表す全振幅信号である請求項１に記載のデータ記憶装置。
前記第２の信号は、前記データを複数のデューティー比で表す全振幅信号である請求項１に記載のデータ記憶装置。
前記第２のクロックは、前記データを重畳されたパルス信号の時間位置で表す全振幅信号である請求項１に記載のデータ記憶装置。
前記整流回路に接続されている平滑容量を備えていることを特徴とする請求項１に記載のデータ記憶装置。