JP4740097B2

JP4740097B2 - 画像読取装置、情報処理装置および電源制御方法

Info

Publication number: JP4740097B2
Application number: JP2006318631A
Authority: JP
Inventors: 将城長瀬
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-11-27
Filing date: 2006-11-27
Publication date: 2011-08-03
Anticipated expiration: 2026-11-27
Also published as: JP2008135832A

Description

本発明は、画像読取装置、情報処理装置および電源制御方法に関する。

近年、ＭＦＰ（Multi Function Peripheral）や複写機が備えるスキャナ部などの画像読取装置への高画質・高速性（高生産性）の要望が高まっている。特に、画像読取装置においては、読取キーパーツであるＣＣＤイメージセンサをいかに高速に駆動させるかが重要である。そこで、受光画素列の各画素に蓄積された電荷をＯＤＤとＥＶＥＮに分けて読み出すＯＤＤ／ＥＶＥＮ分離読出しタイプのリニアＣＣＤイメージセンサや、ＯＤＤ／ＥＶＥＮの分離読出しに加え、受光画素列の電荷をＦａｓｔ／Ｌａｓｔに分割して読み出す構造のリニアＣＣＤイメージセンサが提案されている（例えば、特許文献１参照）。

また、近年においては環境保護や省エネルギーが取り上げられおり、複写機やＭＦＰなどの設計においても、エナジースター、ＺＥＳＭ等の省エネルギーを目標として提唱されている規格に適合させるための努力が続けられている。これらの規格は省エネルギーを目的とし、待機状態（主電源オン後、使用されない状態が所定の時間経ったときに一部の電源供給を停止し、復帰指令を待つ状態）にある時、消費エネルギーに制限を設けたものである。

現在、複写機やＭＦＰで実施されている待機時における省エネモードは、消費電力の大きい定着ヒータをはじめ、操作パネル等の電源はオフ、あるいは低電力運転に切り替えられ、スキャナ部に於いては電源を一括してオフされることが一般的である。

ところで、図１０に示すように、従来の画像読取装置１００では、ＣＣＤ１０１から出力されるアナログ画像信号Ｖ_E，Ｖ_Oのオフセット電圧（通常５Ｖ程度）とＡＦＥ（Analog Front End：アナログフロントエンド）１０２で処理できるオフセット電圧（通常１．５Ｖ程度）の差を吸収するために、コンデンサ１０３およびクランプ回路１０４で直流再生を行って、それ以後の処理のアナログ画像信号Ｖ_E，Ｖ_Oのオフセット電位を生成している。しかし、このような構成であると画像読取装置１００に電源を投入してからコンデンサ１０３に必要な電荷がチャージされるまでに、ある程度長い時間（コンデンサ１０３の容量（ｕＦオーダー）とクランプ回路１０４のオン抵抗および出力インピーダンスの時定数の応答となる。数十〜数百ｍｓほどの時間）を要することになる。これは、コンデンサ１０３に必要な電荷がチャージされていない状態であると、ＡＦＥ１０２に入力される電位が不安定な状態であるため、通常の調整および読取動作に移れないためである。よって、従来の画像読取装置１００では、電源投入後はコンデンサ１０３の両極の電位が安定するまで待ち時間を設けておき、コンデンサ１０３の両極の電位が安定状態になってから通常の読み取り動作に移るようにしている。

特開２００２−２１８１８６号公報

しかしながら、近年においては、電源投入時および省エネモード時からの復帰時間の短縮化が望まれている。

また、最近のＡＦＥにおいては、Ａ／Ｄ変換回路や黒オフセットレベルを自動補正するＤ／Ａ変換回路の搭載などの多機能化および動作速度の高速化が進み、ＩＣとしての消費電力の増大、またそれにともなって発熱が大きくなりその放熱等に課題がある。

本発明は、上記に鑑みてなされたものであって、消費電力の非常に大きなＡＦＥを採用した場合であっても、消費電力を削減することができる画像読取装置、情報処理装置および電源制御方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、を備える。

また、請求項２にかかる発明は、請求項１記載の画像読取装置において、前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、前記電位調節手段は、原稿読取実行以外の期間については前記第２のクランプ回路のクランプ電位を前記ＡＦＥが正常動作をしていた時と同じオフセット電位になるような電位に調整する。

また、請求項３にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、を備える。

また、請求項４にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、を備える。

また、請求項５にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、を備える。

また、請求項６にかかる発明は、請求項５記載の画像読取装置において、前記電源制御手段は、省エネモードへの移行時においても前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とする。

また、請求項７にかかる発明は、請求項５記載の画像読取装置において、前記第２のクランプ回路のクランプ電位を生成する電源電圧は、省エネモード時に遮断されないＣＰＵと同一系統の電源電圧とする。

また、請求項８にかかる発明は、請求項１記載の画像読取装置において、前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、前記電位調節手段は、原稿読取実行以外の期間については、通常動作時の前記光電変換素子のオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加するとともに、通常動作時の前記ＡＦＥのオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加する。

また、請求項９にかかる発明の情報処理装置は、請求項１ないし８のいずれか一記載の画像読取装置と、この画像読取装置で読み取った画像データに基づいて用紙上に画像の形成を行う画像形成装置と、を備える。

また、請求項１０にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる。

また、請求項１１にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする。

また、請求項１２にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする。

また、請求項１３にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる。

請求項１にかかる発明によれば、コンデンサとＡＦＥとの間にコンデンサによる交流結合後のアナログ画像信号のオフセット電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間はＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時はＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。

また、請求項２にかかる発明によれば、原稿読取動作を行わない間については第２のクランプ回路を通電状態にするとともに、第２のクランプ回路のクランプ電位をＡＦＥが正常動作をしていた時と同じオフセット電位になるような電位に調整して固定するようにしたので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。

また、請求項３にかかる発明によれば、ＡＦＥに供給する電源をクランプ回路とクランプ回路以外の周辺回路とで分離し、かつ、原稿読取実行以外の期間はＡＦＥのクランプ回路以外の周辺回路の動作を停止させるとともにクランプ回路を通電状態とし、原稿読取実行時はクランプ回路およびクランプ回路以外の周辺回路、すなわちＡＦＥを通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。

また、請求項４にかかる発明によれば、原稿読取実行以外の期間においてはクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を制御してクランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時においては電力供給遮断手段を制御してクランプ回路以外の周辺回路を通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。

また、請求項５にかかる発明によれば、ＡＦＥの前段にコンデンサと並列であってコンデンサの両電極の電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間は光電変換素子およびＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時は光電変換素子およびＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間については光電変換素子およびＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。

また、請求項６にかかる発明によれば、省エネモードへの移行時においても光電変換素子およびＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とすることにより、消費電力を削減することができる、という効果を奏する。

また、請求項７にかかる発明によれば、第２のクランプ回路のクランプ電位を生成する電源電圧は、省エネモード時に遮断されないＣＰＵと同一系統の電源電圧とすることにより、装置を制御するＣＰＵとその周辺回路を除く全ての回路ブロックを停止させる省エネモード時に備えて、コンデンサの両電極の電位の保持に利用する電源は光電変換素子もしくはＡＦＥの動作電源を使用せず、ＣＰＵの動作電源とを同一系統、つまり、省エネモード時に通電状態にする電源系統を最小にすることができるので、消費電力の削減をすることができる、という効果を奏する。

また、請求項８にかかる発明によれば、原稿読取動作を行わない間については第２のクランプ回路を通電状態にするとともに、通常動作時の光電変換素子のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサに印加するとともに、通常動作時のＡＦＥのオフセット電圧と同じオフセット電位になるような電位に調整してコンデンサに印加するようにしたので、電源投入時および省エネモードからの復帰時においては、待ち時間を短縮することができる、という効果を奏する。

また、請求項９にかかる発明によれば、請求項１ないし８のいずれか一記載の画像読取装置と同等の効果を奏する情報処理装置を提供することができる、という効果を奏する。

また、請求項１０にかかる発明によれば、コンデンサとＡＦＥとの間にコンデンサによる交流結合後のアナログ画像信号のオフセット電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間はＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時はＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。

また、請求項１１にかかる発明によれば、ＡＦＥに供給する電源をクランプ回路とクランプ回路以外の周辺回路とで分離し、かつ、原稿読取実行以外の期間はＡＦＥのクランプ回路以外の周辺回路の動作を停止させるとともにクランプ回路を通電状態とし、原稿読取実行時はクランプ回路およびクランプ回路以外の周辺回路、すなわちＡＦＥを通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。

また、請求項１２にかかる発明によれば、原稿読取実行以外の期間においてはクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を制御してクランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時においては電力供給遮断手段を制御してクランプ回路以外の周辺回路を通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。

また、請求項１３にかかる発明によれば、ＡＦＥの前段にコンデンサと並列であってコンデンサの両電極の電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間は光電変換素子およびＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時は光電変換素子およびＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間については光電変換素子およびＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。

以下に添付図面を参照して、この発明にかかる画像読取装置、情報処理装置および電源制御方法の最良な実施の形態を詳細に説明する。

［第１の実施の形態］
本発明の第１の実施の形態を図１ないし図４に基づいて説明する。本実施の形態は画像読取装置としてフラットベット型のイメージスキャナを適用した例である。

図１は、本発明の第１の実施の形態にかかるイメージスキャナ１の概略構成を示す縦断正面図である。図１に示すように、このイメージスキャナ１は、原稿２を載置するコンタクトガラス３と、原稿２の露光用のハロゲンランプ４及び第１反射ミラー５とからなる第１キャリッジ６と、第２反射ミラー７及び第３反射ミラー８からなる第２キャリッジ９と、光電変換素子であるＣＣＤ（Charge Coupled Devices）１０と、ＣＣＤ１０に結像するためのレンズユニット１１と、シェーディング補正用の白基準板１２とを備えている。ＣＣＤ１０はＣＣＤ１０が出力する画像信号に対して各種の信号処理を施す信号処理基板１３上に設けられ、この信号処理基板１３は、ＣＣＤ１０が出力する画像信号に対して各種の画像処理を施す画像処理回路などが搭載された画像処理基板１４と接続ケーブル１５で接続されている。すなわち、ハロゲンランプ４、第１、第２、第３反射ミラー５，７，８及びレンズユニット１１は、走査光学系を構成する。なお、走査光学系としては、相対的なものであり、ミラー等が固定で原稿側が移動するタイプであってもよい。

ハロゲンランプ４は、白基準板１２やコンタクトガラス３の読取面に対してある角度で光を照射し、白基準板１２又は原稿２で反射した光は、第１、第２、第３反射ミラー５，７，８及びレンズユニット１１を経由してＣＣＤ１０に入射する。ＣＣＤ１０は、入射光量に対応した電圧をアナログ画像信号として出力する。第１、第２キャリッジ６，９は、図示しないステッピングモータの駆動により、原稿２の読取面とＣＣＤ１０との間の距離を一定に保ちながら副走査方向（矢印Ａ方向）に移動し、原稿２を露光走査する。

ここで、図２はイメージスキャナ１の信号処理制御系を示すブロック図である。図２に示すように、信号処理基板１３は、ＣＣＤ１０と、ＣＣＤ１０から出力されるアナログ画像信号Ｖ_E，Ｖ_Oをそれぞれ処理する信号処理回路１６とを備えている。一方、画像処理基板１４は、信号処理基板１３の信号処理回路１６で処理された画像信号に対して各種の画像処理を施す画像処理部１７と、ＣＣＤ１０と信号処理回路１６と画像処理部１７とを制御するＣＰＵ（Central Processing Unit）１８を備えている。ＣＰＵ１８は、図示しないメモリに格納されているプログラムに従って動作することによって各種の演算処理機能を発揮する。

図２に示すように、信号処理回路１６は、ＯＤＤ／ＥＶＥＮ毎のアナログ処理回路により信号処理し、その後Ａ／Ｄ変換し、読み取りデータとして画像処理基板１４に出力するまでの読み取り画像の信号処理を行う。

信号処理回路１６内の信号処理のフローを説明すると、ＣＣＤ１０から駆動パルスに同期して出力されたアナログ画像信号Ｖ_E，Ｖ_Oは、コンデンサ２１によって交流結合された後、第１のクランプ回路であるクランプ回路２２によって黒オフセットレベルを所定の電位にクランプされて、黒オフセット補正回路２３によって所定のオフセット電圧を印加され、黒オフセットレベルを自動補正される。このような黒オフセット補正回路２３としては、例えば高速のＤ／Ａ変換回路が用いられる。なお、ＣＣＤ１０およびその他の回路の駆動に必要な駆動信号は、発振器（ＯＳＣ：Oscillators）２４に基づいてＣＰＵ１８の制御によってタイミング信号発生回路部２５で生成され、各部に入力される。

黒オフセット補正回路２３によって所定のオフセット電圧を印加されたアナログ画像信号Ｖ_E，Ｖ_Oは、その後、ＣＰＵ１８に制御されるタイミングジェネレータ（ＴＧ）２７からのサンプルパルスに従ってサンプルホールド回路２６によってサンプリングされて保持されることにより、連続したアナログ信号とされる。このようなアナログ信号は、増幅回路（ＶＧＡ：Variable Gain Amplifier）２８において各色信号のＯＤＤ／ＥＶＥＮ毎の出力を一定レベルに合わせた後、マルチプレクス回路２９においてＯＤＤ／ＥＶＥＮ画素の出力を多重化（マルチプレクス）した後、画像信号ＶとしてＡ／Ｄ変換回路（ＡＤＣ）３０に入力されて８ｂｉｔのデジタルデータに変換される。図２に示すように、サンプルホールド回路２６の他、増幅回路２８とマルチプレクス回路２９とＡ／Ｄ変換回路３０とについても、タイミングジェネレータ２７で発生した駆動信号により制御される。

なお、クランプ回路２２、黒オフセット補正回路２３、サンプルホールド回路２６、タイミングジェネレータ２７、増幅回路２８、マルチプレクス回路２９、Ａ／Ｄ変換回路３０は、集積化された信号処理ＩＣであるＡＦＥ（Analog Front End）３１として構成されている。

このようにして得られたデジタル画像信号は、信号処理基板１３から画像処理基板１４へと出力されて、画像処理部１７でＣＣＤ１０の感度バラツキや照射系の配光ムラを補正するシェーディング補正や入力された信号と実際の出力の相対関係を補正するγ補正などのデジタル処理が施される。

加えて、本実施の形態のイメージスキャナ１においては、図２に示すように、ＡＦＥ３１内部のクランプ回路２２の他に、ＡＦＥ３１の外部においてもアナログ画像信号Ｖ_E，Ｖ_Oのオフセット電位を決める別のクランプ回路（第２のクランプ回路）４０をコンデンサ２１とＡＦＥ３１との間に備えている。このようなＡＦＥ３１外部のクランプ回路４０は、図３に示すように、電源−ＧＮＤ間に複数の抵抗を挿入して生成される分圧電圧を切り替えて出力するように構成されているとともに、スイッチＳＷ１のオン／オフ制御によってクランプ回路４０に供給する電源のオン／オフ制御が可能な構成となっている。

このようにコンデンサ２１とＡＦＥ３１との間に備えられるクランプ回路４０の基準電位（クランプ電位）を調節可能としたことにより、ＡＦＥ３１内部のクランプ電位とクランプ回路４０のクランプ電位の差およびバラツキを埋めることができる。

また、本実施の形態においては、図３に示すように、スイッチＳＷ２のオン／オフ制御によってＡＦＥ３１に供給する電源のオン／オフ制御が可能な構成となっている。

ここで、スイッチＳＷ１，スイッチＳＷ２のオン／オフ制御について説明する。通常動作時（画像読取可能な状態）では、常に、クランプ回路４０のスイッチＳＷ１はオフである。この場合、ＡＦＥ３１内部のクランプ回路２２においては、クランプパルスによって１主走査ラインに１回クランプＳＷがＯＮされる。これにより、常に、ＣＣＤアナログ信号のオフセット電位を維持するように、コンデンサ２１に電荷が保持されることになる。なお、クランプＳＷのＯＮタイミングは、図４に示すように、ＣＣＤ１０の有効画素期間以外（空転送もしくは黒基準画素）の期間である。一方、装置が省エネモード時では、消費電力削減のためＡＦＥ３１に対して電源は供給しない。つまり、装置が省エネモード時においては、スイッチＳＷ２は、オフである。同時に、装置が省エネモード時においては、スイッチＳＷ１はオンである。

ところで、省エネモードに移行してスイッチＳＷ２をオフした場合であっても、コンデンサ２１は常に一定の電位を保ちたい（一定の電荷をチャージしておきたい）ので、クランプ回路４０の分圧抵抗値についてはＡＦＥ３１内部のクランプ電位と同じになるように調整する必要がある。一方、ＡＦＥ３１内部のクランプ電位は基本的にはＡＦＥ３１内部で決まっているので電源ＯＮ毎に大きくばらつくものではないが、個体毎には若干のバラツキがあることから、そのバラツキを補正する場合はクランプ回路２２の分圧抵抗値を調整する必要がある。

ここで、分圧抵抗値の調整方法について説明する。分圧抵抗値の調整は、省エネモードの移行前に実行する。その手順は、以下に示す通りである。

（１）．黒オフセット補正回路２３によるオフセット電圧印加のフィードバックを止めてオフセット印加電圧を一定にする。

（２）．その時の黒基準画素期間もしくは空転送期間のＡＤＣ３０の出力をＣＰＵ１８の制御で抽出して保持する。

（３）．ＡＦＥ３１内部のクランプ回路２２の動作を止める。つまり、クランプパルスの入力を止める（クランプＳＷは常にＯＦＦ）。

（４）．クランプ回路４０のスイッチＳＷ１をＯＮする。

（５）．可変抵抗値を調整し、その都度、黒基準画素期間もしくは空転送期間のＡＤＣ３０の出力をＣＰＵ１８の制御で抽出して、（２）でのＡＤＣ３０の出力と比較する。その結果、ＡＤＣ３０の出力が等しくなる抵抗値を採用する。

（６）．スイッチＳＷ２をＯＦＦして、省エネモードに移行完了する。

このような構成により、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ２をオフすることによりＡＦＥ３１に供給する電源をオフするとともに、スイッチＳＷ１をオンしてクランプ回路４０に供給する電源をオンする。また、ＣＰＵ１８はプログラムに従い、コンデンサ２１のＡＦＥ３１側の電位について、ＡＦＥ３１が正常動作をしていた時と同じオフセット電位になるような電位に分圧抵抗値を調整して固定する。ここに、電源制御手段の機能が実行される。

一方、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ２をオンすることによりＡＦＥ３１を通電状態にするとともに、スイッチＳＷ１をオフしてクランプ回路４０に供給する電源をオフする。この場合、コンデンサ２１の電位は、ＡＦＥ３１内部のクランプ回路２２によって決定される。ここに、電源制御手段の機能が実行される。

これにより、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはＡＦＥ３１の動作を停止させるようにしたので、消費電力を削減することができる。

また、原稿読取動作を行わない間についてはクランプ回路４０を通電状態にするとともに、クランプ回路４０の基準電位（クランプ電位）をＡＦＥ３１が正常動作をしていた時と同じオフセット電位になるような電位に分圧抵抗値を調整して固定するようにしたので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時からの復帰時においては、待ち時間を短縮することができる。

［第２の実施の形態］
次に、本発明の第２の実施の形態を図５に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。

第１の実施の形態では、ＡＦＥ３１の電源とクランプ回路４０の電源とをそれぞれオン／オフ制御することにより、原稿読取動作を行わない間についてはＡＦＥ３１の動作を停止するようにした。本実施の形態においては、ＡＦＥ３１に供給する電源をクランプ回路２２とその他の回路部とで分離することによって、原稿読取動作を行わない間についてはクランプ回路２２以外の回路部の動作を停止することで、消費電力を削減するようにした点で第１の実施の形態とでは異なるものである。また、第１の実施の形態では、クランプ回路４０をＡＦＥ３１内部のクランプ回路２２の他に備えるようにしたが、本実施の形態においては、クランプ回路４０は備えていない点で第１の実施の形態とでは異なるものである。

ここで、図５はイメージスキャナ１の信号処理制御系を示すブロック図である。図５に示すように、本実施の形態においては、ＡＦＥ３１に供給する電源が、クランプ回路２２に供給する電源系（＋３．３Ｖ＿１）と、クランプ回路２２以外の回路部に供給する電源系（＋３．３Ｖ＿２）とに分かれる電源供給構成になっている。すなわち、クランプ回路２２と、クランプ回路２２以外の回路部とでは、電源系統が分けられている。そして、クランプ回路２２以外の回路部に供給する電源系（＋３．３Ｖ＿２）については、スイッチＳＷ３のオン／オフ制御によってクランプ回路２２以外の回路部に供給する電源のオン／オフ制御が可能な構成となっている。

このような構成により、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ３をオンすることによりクランプ回路２２以外の回路部を通電状態にし、ＡＦＥ３１を通常動作させる。ここに、電源制御手段の機能が実行される。

一方、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ３をオフすることによりクランプ回路２２以外の回路部に供給する電源をオフすることによって、クランプ回路２２以外の回路部の電源電圧を落とす。このとき、クランプ回路２２は通電状態であるので、通常動作時と同様、黒オフセット電位を所定の電位に合わせ続ける。ここに、電源制御手段の機能が実行される。

このように本実施の形態によれば、ＡＦＥ３１に供給する電源をクランプ回路２２とその他の回路部とで分離することによって、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路２２以外の回路部の動作を停止させるようにしたので、消費電力を削減することができる。

また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路２２は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時からの復帰時においては、待ち時間を短縮することができる。

［第３の実施の形態］
次に、本発明の第３の実施の形態を図６に基づいて説明する。なお、前述した第１の実施の形態または第２の実施の形態と同じ部分は同じ符号で示し説明も省略する。

第２の実施の形態では、クランプ回路２２とクランプ回路２２以外の回路部とで電源系統を分けるようにした。本実施の形態においては、クランプ回路２２とクランプ回路２２以外の回路部とで電源系は１つであるが、シャットダウン機能を利用して、クランプ回路２２の電源系とクランプ回路２２以外の回路部の電源系とをＡＦＥ３１内部で切り離すようにした点で異なるものである。

ここで、図６はイメージスキャナ１の信号処理制御系を示すブロック図である。図６に示すように、本実施の形態においては、ＡＦＥ３１に供給する電源が、クランプ回路２２以外の回路部に供給する電源系をＡＦＥ３１内部で遮断することできるような構成になっている。より詳細には、クランプ回路２２以外の回路部に供給する電源系については、スイッチＳＷ４のオン／オフ制御によってクランプ回路２２以外の回路部に供給する電源のオン／オフ制御が可能な構成となっている。

このような構成により、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ４をオンすることによりクランプ回路２２以外の回路部を通電状態にし、ＡＦＥ３１を通常動作させる。ここに、電源制御手段の機能が実行される。

一方、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ４をオフすることによりクランプ回路２２以外の回路部に供給する電源をオフすることによって、クランプ回路２２以外の回路部の電源電圧を落とす。このとき、クランプ回路２２は通電状態であるので、通常動作時と同様、黒オフセット電位を所定の電位に合わせ続ける。ここに、電源制御手段の機能が実行される。

このように本実施の形態によれば、クランプ回路２２以外の回路部に対して選択的に電力供給を遮断することができるシャットダウン機能をＡＦＥ３１内部に備えることにより、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路２２以外の回路部の動作を停止させるようにしたので、消費電力を削減することができる。

［第４の実施の形態］
次に、本発明の第４の実施の形態を図７および図８に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。

第１の実施の形態では、ＡＦＥ３１内部のクランプ回路２２の他に、クランプ回路（第２のクランプ回路）４０をコンデンサ２１とＡＦＥ３１との間に備えるようにした。本実施の形態においては、ＡＦＥ３１内部のクランプ回路２２の他に、基準電位（クランプ電位）の調節が可能なクランプ回路（第２のクランプ回路）５０をＡＦＥ３１の前段にコンデンサ２１と並列に備えるようにした点で異なるものである。

ここで、図７はイメージスキャナ１の信号処理制御系を示すブロック図である。図７に示すように、本実施の形態においては、ＡＦＥ３１内部のクランプ回路２２の他に、ＡＦＥ３１の外部においてもアナログ画像信号Ｖ_E，Ｖ_Oのオフセット電位を決める別のクランプ回路５０をＡＦＥ３１の前段にコンデンサ２１と並列に備えている。このようなＡＦＥ３１外部のクランプ回路５０は、図７に示すように、電源−ＧＮＤ間に複数の抵抗を挿入して生成される分圧電圧を切り替えてコンデンサ２１の両電極にそれぞれ出力することができるように構成されているとともに、スイッチＳＷ６，ＳＷ７のオン／オフ制御によってクランプ回路５０に供給する電源のオン／オフ制御が可能な構成となっている。

このようにコンデンサ２１の両電極の基準電位（クランプ電位）をそれぞれ調節可能とすることによって、ＣＣＤ１０のオフセットレベルもしくはＡＦＥ３１内部のクランプ電位とクランプ回路５０の基準電位の差およびバラツキを埋めることができる。

また、本実施の形態においては、図８に示すように、スイッチＳＷ５のオン／オフ制御によってＣＣＤ１０に供給する電源のオン／オフ制御が可能な構成となっているとともに、スイッチＳＷ８のオン／オフ制御によってＡＦＥ３１に供給する電源のオン／オフ制御が可能な構成となっている。

このような構成により、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ５，ＳＷ８をオフすることによりＣＣＤ１０およびＡＦＥ３１に供給する電源をオフするとともに、ＳＷ６はオンして通常動作時のＣＣＤ１０のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。また、ＳＷ７もオンして通常動作時のＡＦＥ３１のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。ここに、電源制御手段の機能が実行される。

同様に、ＣＰＵ１８はプログラムに従い、省エネモードへの移行時においても、スイッチＳＷ５，ＳＷ８をオフすることによりＣＣＤ１０およびＡＦＥ３１に供給する電源をオフするとともに、ＳＷ６はオンして通常動作時のＣＣＤ１０のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。また、ＳＷ７もオンして通常動作時のＡＦＥ３１のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。ここに、電源制御手段の機能が実行される。

一方、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ５，ＳＷ８をオンすることによりＣＣＤ１０およびＡＦＥ３１を通電状態にして動作状態に戻すとともに、スイッチＳＷ６，ＳＷ７をオフしてクランプ回路５０の電源をオフする。この場合、コンデンサ２１の電位は、ＡＦＥ３１内部のクランプ回路２２によって決定される。ここに、電源制御手段の機能が実行される。

これにより、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはＣＣＤ１０およびＡＦＥ３１の動作を停止させるようにしたので、消費電力を削減することができる。

また、原稿読取動作を行わない間についてはクランプ回路５０を通電状態にするとともに、通常動作時のＣＣＤ１０のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加するとともに、ＳＷ７もオンして通常動作時のＡＦＥ３１のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加するようにしたので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモードからの復帰時においては、待ち時間を短縮することができる。

なお、クランプ回路５０の基準電位（クランプ電位）を生成するＶＣＣは、省エネモード時に遮断されないＣＰＵ１８と同一系統の電源電圧とする。これにより、装置を制御するＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時に備えて、コンデンサ２１の両電極の電位の保持に利用する電源はＣＣＤ１０もしくはＡＦＥ３１の動作電源を使用せず、ＣＰＵ１８の動作電源とを同一系統、つまり、省エネモード時に通電状態にする電源系統を最小にすることができるので、消費電力の削減をすることができる。

［第５の実施の形態］
次に、本発明の第５の実施の形態を図９に基づいて説明する。なお、前述した第１の実施の形態ないし第４の実施の形態と同じ部分は同じ符号で示し説明も省略する。本実施の形態は、情報処理装置としてデジタル複写機６０への適用例を示す。

図９は、本発明の第５の実施の形態にかかるデジタル複写機６０の概略構成を示すブロック図である。このデジタル複写機６０は、前述した第１の実施の形態ないし第４の実施の形態のような構成のイメージスキャナ１と、このイメージスキャナ１で読み取ったデジタル画像データに基づいて用紙上に画像の形成を行う画像形成装置であるプリンタ６１と、当該デジタル複写機６０を制御する制御部６２とからなる。

このような構成により、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはＣＣＤ１０（およびＡＦＥ３１）の動作を停止させるようにしたので、消費電力を削減することができる。

なお、プリンタ６１の印刷方式は、電子写真方式のほか、インクジェット方式、昇華型熱転写方式、銀塩写真方式、直接感熱記録方式、溶融型熱転写方式など種々の方式を用いることができる。

本発明の第１の実施の形態にかかるイメージスキャナの概略構成を示す縦断正面図である。イメージスキャナの信号処理制御系を示すブロック図である。クランプ回路を含む各部における電源系の構成を示すブロック図である。クランプＳＷのＯＮタイミングを示すタイミングチャートである。本発明の第２の実施の形態にかかるイメージスキャナの信号処理制御系を示すブロック図である。本発明の第３の実施の形態にかかるイメージスキャナの信号処理制御系を示すブロック図である。本発明の第４の実施の形態にかかるイメージスキャナの信号処理制御系を示すブロック図である。クランプ回路を含む各部における電源系の構成を示すブロック図である。本発明の第５の実施の形態にかかるデジタル複写機の概略構成を示すブロック図である。従来の画像読取装置の信号処理制御系を示すブロック図である。

符号の説明

１画像読取装置
１０光電変換素子
２１コンデンサ
２２第１のクランプ回路
３１ＡＦＥ
４０，５０第２のクランプ回路
６０情報処理装置
６１画像形成装置

Claims

読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、
原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、
を備えることを特徴とする画像読取装置。
前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、
前記電位調節手段は、原稿読取実行以外の期間については前記第２のクランプ回路のクランプ電位を前記ＡＦＥが正常動作をしていた時と同じオフセット電位になるような電位に調整する、
ことを特徴とする請求項１記載の画像読取装置。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、
を備えることを特徴とする画像読取装置。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、
を備えることを特徴とする画像読取装置。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、
原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、
を備えることを特徴とする画像読取装置。
前記電源制御手段は、省エネモードへの移行時においても前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とする、
ことを特徴とする請求項５記載の画像読取装置。
前記第２のクランプ回路のクランプ電位を生成する電源電圧は、省エネモード時に遮断されないＣＰＵと同一系統の電源電圧とする、
ことを特徴とする請求項５記載の画像読取装置。
前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、
前記電位調節手段は、原稿読取実行以外の期間については、通常動作時の前記光電変換素子のオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加するとともに、通常動作時の前記ＡＦＥのオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加する、
ことを特徴とする請求項１記載の画像読取装置。
請求項１ないし８のいずれか一記載の画像読取装置と、
この画像読取装置で読み取った画像データに基づいて用紙上に画像の形成を行う画像形成装置と、
を備えることを特徴とする情報処理装置。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる、
ことを特徴とする電源制御方法。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする、
ことを特徴とする電源制御方法。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする、
ことを特徴とする電源制御方法。
読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる、
ことを特徴とする電源制御方法。