JP4740097B2 - Image reading apparatus, information processing apparatus, and power supply control method - Google Patents

Image reading apparatus, information processing apparatus, and power supply control method Download PDF

Info

Publication number
JP4740097B2
JP4740097B2 JP2006318631A JP2006318631A JP4740097B2 JP 4740097 B2 JP4740097 B2 JP 4740097B2 JP 2006318631 A JP2006318631 A JP 2006318631A JP 2006318631 A JP2006318631 A JP 2006318631A JP 4740097 B2 JP4740097 B2 JP 4740097B2
Authority
JP
Japan
Prior art keywords
clamp circuit
image signal
afe
capacitor
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006318631A
Other languages
Japanese (ja)
Other versions
JP2008135832A (en
Inventor
将城 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006318631A priority Critical patent/JP4740097B2/en
Publication of JP2008135832A publication Critical patent/JP2008135832A/en
Application granted granted Critical
Publication of JP4740097B2 publication Critical patent/JP4740097B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Facsimile Scanning Arrangements (AREA)

Description

本発明は、画像読取装置、情報処理装置および電源制御方法に関する。   The present invention relates to an image reading apparatus, an information processing apparatus, and a power supply control method.

近年、ＭＦＰ（Multi Function Peripheral）や複写機が備えるスキャナ部などの画像読取装置への高画質・高速性（高生産性）の要望が高まっている。特に、画像読取装置においては、読取キーパーツであるＣＣＤイメージセンサをいかに高速に駆動させるかが重要である。そこで、受光画素列の各画素に蓄積された電荷をＯＤＤとＥＶＥＮに分けて読み出すＯＤＤ／ＥＶＥＮ分離読出しタイプのリニアＣＣＤイメージセンサや、ＯＤＤ／ＥＶＥＮの分離読出しに加え、受光画素列の電荷をＦａｓｔ／Ｌａｓｔに分割して読み出す構造のリニアＣＣＤイメージセンサが提案されている（例えば、特許文献１参照）。   In recent years, there is an increasing demand for high image quality and high speed (high productivity) for image reading apparatuses such as MFPs (Multi Function Peripherals) and scanner units provided in copying machines. Particularly in an image reading apparatus, it is important how to drive a CCD image sensor, which is a reading key part, at high speed. Therefore, in addition to the ODD / EVEN separate readout type linear CCD image sensor that reads out the charges accumulated in each pixel of the light receiving pixel column into ODD and EVEN, and ODD / EVEN separated readout, the charge of the light receiving pixel column is fastened. A linear CCD image sensor having a structure in which data is read by being divided into / Last has been proposed (for example, see Patent Document 1).

また、近年においては環境保護や省エネルギーが取り上げられおり、複写機やＭＦＰなどの設計においても、エナジースター、ＺＥＳＭ等の省エネルギーを目標として提唱されている規格に適合させるための努力が続けられている。これらの規格は省エネルギーを目的とし、待機状態（主電源オン後、使用されない状態が所定の時間経ったときに一部の電源供給を停止し、復帰指令を待つ状態）にある時、消費エネルギーに制限を設けたものである。   In recent years, environmental protection and energy saving have been taken up, and efforts have been made to conform to standards proposed for energy saving, such as Energy Star and ZESM, in the design of copiers and MFPs. . These standards are intended to save energy and save energy when they are in a standby state (a state in which some power supply is stopped and a return command is awaited after the main power is turned on and the unused state has passed for a predetermined time). There are restrictions.

現在、複写機やＭＦＰで実施されている待機時における省エネモードは、消費電力の大きい定着ヒータをはじめ、操作パネル等の電源はオフ、あるいは低電力運転に切り替えられ、スキャナ部に於いては電源を一括してオフされることが一般的である。   Currently, the standby energy-saving mode implemented in copiers and MFPs includes the power consumption of the fixing heater, which consumes a large amount of power, and the operation panel, etc., is turned off or switched to low-power operation. Are generally turned off collectively.

ところで、図１０に示すように、従来の画像読取装置１００では、ＣＣＤ１０１から出力されるアナログ画像信号ＶE，ＶOのオフセット電圧（通常５Ｖ程度）とＡＦＥ（Analog Front End：アナログフロントエンド）１０２で処理できるオフセット電圧（通常１．５Ｖ程度）の差を吸収するために、コンデンサ１０３およびクランプ回路１０４で直流再生を行って、それ以後の処理のアナログ画像信号ＶE，ＶOのオフセット電位を生成している。しかし、このような構成であると画像読取装置１００に電源を投入してからコンデンサ１０３に必要な電荷がチャージされるまでに、ある程度長い時間（コンデンサ１０３の容量（ｕＦオーダー）とクランプ回路１０４のオン抵抗および出力インピーダンスの時定数の応答となる。数十〜数百ｍｓほどの時間）を要することになる。これは、コンデンサ１０３に必要な電荷がチャージされていない状態であると、ＡＦＥ１０２に入力される電位が不安定な状態であるため、通常の調整および読取動作に移れないためである。よって、従来の画像読取装置１００では、電源投入後はコンデンサ１０３の両極の電位が安定するまで待ち時間を設けておき、コンデンサ１０３の両極の電位が安定状態になってから通常の読み取り動作に移るようにしている。 Incidentally, as shown in FIG. 10, in the conventional image reading apparatus 100, the offset voltage (usually about 5 V) of the analog image signals V E and V O output from the CCD 101 and the AFE (Analog Front End) 102. In order to absorb the difference in the offset voltage (usually about 1.5 V) that can be processed in step 1, DC regeneration is performed by the capacitor 103 and the clamp circuit 104, and the offset potentials of the analog image signals V E and V O for the subsequent processing are set. Is generated. However, with such a configuration, a certain amount of time (capacitance (capacity of uF) of the capacitor 103 and the clamp circuit 104) is required after the image reading apparatus 100 is turned on until the capacitor 103 is charged with a necessary charge. It takes a time constant response of on-resistance and output impedance, which requires several tens to several hundreds of ms. This is because if the electric charge necessary for the capacitor 103 is not charged, the potential input to the AFE 102 is unstable, and the normal adjustment and reading operation cannot be performed. Therefore, in the conventional image reading apparatus 100, after the power is turned on, a waiting time is provided until the potential of both electrodes of the capacitor 103 is stabilized, and the normal reading operation is started after the potential of both electrodes of the capacitor 103 becomes stable. I am doing so.

特開２００２−２１８１８６号公報JP 2002-218186 A

しかしながら、近年においては、電源投入時および省エネモード時からの復帰時間の短縮化が望まれている。   However, in recent years, it has been desired to shorten the return time from power-on and energy-saving modes.

また、最近のＡＦＥにおいては、Ａ／Ｄ変換回路や黒オフセットレベルを自動補正するＤ／Ａ変換回路の搭載などの多機能化および動作速度の高速化が進み、ＩＣとしての消費電力の増大、またそれにともなって発熱が大きくなりその放熱等に課題がある。   Also, in recent AFEs, multi-functionalization such as mounting of an A / D conversion circuit and a D / A conversion circuit that automatically corrects the black offset level and an increase in operation speed have progressed, increasing the power consumption as an IC, In addition, heat generation increases, and there is a problem in heat dissipation.

本発明は、上記に鑑みてなされたものであって、消費電力の非常に大きなＡＦＥを採用した場合であっても、消費電力を削減することができる画像読取装置、情報処理装置および電源制御方法を提供することを目的とする。   The present invention has been made in view of the above, and an image reading apparatus, an information processing apparatus, and a power supply control method that can reduce power consumption even when an AFE with very large power consumption is employed. The purpose is to provide.

上述した課題を解決し、目的を達成するために、請求項１にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、を備える。   In order to solve the above-described problems and achieve the object, an image reading apparatus according to a first aspect of the present invention includes a photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal, and the photoelectric conversion A signal processing IC including a capacitor for AC coupling of the analog image signal output from the element and various peripheral circuits including at least a first clamp circuit for determining an offset potential of the analog image signal, An analog front end (AFE) that converts the combined analog image signal to a digital image signal, and the capacitor and the AFE are provided to determine an offset potential of the analog image signal after AC coupling by the capacitor. The AFE operation is stopped during the period other than the second clamp circuit and the original reading execution and Power supply control means for energizing the second clamp circuit and energizing the AFE during document reading and stopping the operation of the second clamp circuit.

また、請求項２にかかる発明は、請求項１記載の画像読取装置において、前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、前記電位調節手段は、原稿読取実行以外の期間については前記第２のクランプ回路のクランプ電位を前記ＡＦＥが正常動作をしていた時と同じオフセット電位になるような電位に調整する。   According to a second aspect of the present invention, in the image reading apparatus according to the first aspect of the present invention, the image reading apparatus further includes a potential adjusting unit that adjusts a clamp potential of the second clamp circuit, and the potential adjusting unit is other than the document reading execution. For the period, the clamp potential of the second clamp circuit is adjusted to a potential that is the same as the offset potential when the AFE is operating normally.

また、請求項３にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、を備える。   According to a third aspect of the present invention, there is provided an image reading apparatus comprising: a photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal; and the analog image signal output from the photoelectric conversion element is AC coupled. A signal processing IC in which a power supply system is divided between a capacitor that performs offset, a clamp circuit that determines an offset potential of the analog image signal, and a peripheral circuit other than the clamp circuit, and the analog image signal after AC coupling by the capacitor AFE (Analog Front End) for converting to a digital image signal and operation of peripheral circuits other than the clamp circuit are stopped during a period other than the document reading execution, and the clamp circuit is energized, and the clamp circuit is operated during the document reading execution. Power supply control means for energizing peripheral circuits other than the clamp circuit.

また、請求項４にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、を備える。   According to a fourth aspect of the present invention, there is provided an image reading apparatus comprising: a photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal; and the analog image signal output from the photoelectric conversion element is AC coupled. And a signal processing IC having a power supply cutoff means capable of selectively shutting off a power supply system that supplies power to a peripheral circuit other than a clamp circuit that determines an offset potential of the analog image signal, AFE (Analog Front End) for converting the analog image signal after AC coupling by the capacitor into a digital image signal, and the power supply shut-off means during periods other than document reading execution to control peripheral circuits other than the clamp circuit When the document reading is executed, the power supply shut-off means is controlled to turn on the peripheral circuits other than the clamp circuit. Source control means.

また、請求項５にかかる発明の画像読取装置は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、を備える。   According to a fifth aspect of the present invention, there is provided an image reading apparatus comprising: a photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal; and the analog image signal output from the photoelectric conversion element is AC coupled. And a signal processing IC including various peripheral circuits including at least a first clamp circuit for determining an offset potential of the analog image signal. The analog image signal after AC coupling by the capacitor is converted into a digital image signal. An AFE (Analog Front End) for conversion, a second clamp circuit that is provided in parallel with the capacitor before the AFE, and determines the potentials of both electrodes of the capacitor, and the photoelectric conversion element during periods other than document reading execution And the operation of the AFE is stopped and the second clamp circuit is energized. Power control means for bringing the photoelectric conversion element and the AFE into an energized state and stopping the operation of the second clamp circuit.

また、請求項６にかかる発明は、請求項５記載の画像読取装置において、前記電源制御手段は、省エネモードへの移行時においても前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とする。   According to a sixth aspect of the present invention, in the image reading apparatus according to the fifth aspect, the power supply control unit stops the operation of the photoelectric conversion element and the AFE even when shifting to the energy saving mode, and the second The clamp circuit is turned on.

また、請求項７にかかる発明は、請求項５記載の画像読取装置において、前記第２のクランプ回路のクランプ電位を生成する電源電圧は、省エネモード時に遮断されないＣＰＵと同一系統の電源電圧とする。   According to a seventh aspect of the present invention, in the image reading apparatus according to the fifth aspect, the power supply voltage for generating the clamp potential of the second clamp circuit is a power supply voltage of the same system as the CPU that is not cut off in the energy saving mode. .

また、請求項８にかかる発明は、請求項１記載の画像読取装置において、前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、前記電位調節手段は、原稿読取実行以外の期間については、通常動作時の前記光電変換素子のオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加するとともに、通常動作時の前記ＡＦＥのオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加する。   According to an eighth aspect of the present invention, in the image reading apparatus according to the first aspect of the present invention, the image reading apparatus further includes a potential adjusting unit that adjusts a clamp potential of the second clamp circuit, and the potential adjusting unit is other than the document reading execution. The period is adjusted to the same potential as the offset voltage of the photoelectric conversion element during normal operation and applied to the capacitor, and the same offset potential as that of the AFE during normal operation. Adjust to such a potential and apply to the capacitor.

また、請求項９にかかる発明の情報処理装置は、請求項１ないし８のいずれか一記載の画像読取装置と、この画像読取装置で読み取った画像データに基づいて用紙上に画像の形成を行う画像形成装置と、を備える。   An information processing apparatus according to a ninth aspect of the present invention forms an image on a sheet based on the image reading apparatus according to any one of the first to eighth aspects and image data read by the image reading apparatus. An image forming apparatus.

また、請求項１０にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる。   According to a tenth aspect of the present invention, there is provided a power supply control method comprising: a photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal; and an AC coupling between the analog image signal output from the photoelectric conversion element And a signal processing IC including various peripheral circuits including at least a first clamp circuit for determining an offset potential of the analog image signal. The analog image signal after AC coupling by the capacitor is converted into a digital image signal. An image reading apparatus comprising: an AFE (Analog Front End) for conversion; and a second clamp circuit that is provided between the capacitor and the AFE and determines an offset potential of the analog image signal after AC coupling by the capacitor In the power control method in the above, the AFE operation is stopped during a period other than the document reading execution. At the same time, the second clamp circuit is energized, and the AFE is energized and the operation of the second clamp circuit is stopped when the document is read.

また、請求項１１にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする。   The power control method of the invention according to claim 11 is an AC coupling between a photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal, and the analog image signal output from the photoelectric conversion element. A signal processing IC in which a power supply system is divided between a capacitor that performs offset, a clamp circuit that determines an offset potential of the analog image signal, and a peripheral circuit other than the clamp circuit, and the analog image signal after AC coupling by the capacitor A power supply control method in an image reading apparatus comprising an AFE (Analog Front End) for converting into a digital image signal, wherein the operation of peripheral circuits other than the clamp circuit is stopped and the clamp circuit is stopped during a period other than document reading execution. In the energized state and when reading a document, the clamp circuit and the peripherals other than the clamp circuit Turn on the circuit.

また、請求項１２にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする。   A power control method according to a twelfth aspect of the present invention is an AC coupling between a photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal, and the analog image signal output from the photoelectric conversion element. And a signal processing IC having a power supply cutoff means capable of selectively shutting off a power supply system that supplies power to a peripheral circuit other than a clamp circuit that determines an offset potential of the analog image signal, A power control method for an image reading apparatus comprising: AFE (Analog Front End) for converting the analog image signal after AC coupling by the capacitor to a digital image signal, wherein the power supply is cut off during a period other than document reading execution And control the power supply shut-off means at the time of reading the document. Then, the peripheral circuits other than the clamp circuit are energized.

また、請求項１３にかかる発明の電源制御方法は、読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる。   According to a thirteenth aspect of the present invention, there is provided a power supply control method comprising: a photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal; and an AC coupling between the analog image signal output from the photoelectric conversion element And a signal processing IC including various peripheral circuits including at least a first clamp circuit for determining an offset potential of the analog image signal. The analog image signal after AC coupling by the capacitor is converted into a digital image signal. A power control method for an image reading apparatus, comprising: an AFE (Analog Front End) for conversion; and a second clamp circuit that is provided in parallel with the capacitor before the AFE and determines a potential of both electrodes of the capacitor. During periods other than document reading, the operations of the photoelectric conversion element and the AFE are stopped and The second clamp circuit is energized, and when the original is read, the photoelectric conversion element and the AFE are energized and the operation of the second clamp circuit is stopped.

請求項１にかかる発明によれば、コンデンサとＡＦＥとの間にコンデンサによる交流結合後のアナログ画像信号のオフセット電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間はＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時はＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。   According to the first aspect of the present invention, the second clamp circuit for determining the offset potential of the analog image signal after AC coupling by the capacitor is provided between the capacitor and the AFE, and the operation of the AFE is performed during a period other than the document reading execution. Is stopped, the second clamp circuit is energized, the AFE is energized during document reading, and the operation of the second clamp circuit is stopped, thereby adopting an AFE with very large power consumption. However, since the AFE operation is stopped while the document reading operation is not performed, the power consumption can be reduced.

また、請求項２にかかる発明によれば、原稿読取動作を行わない間については第２のクランプ回路を通電状態にするとともに、第２のクランプ回路のクランプ電位をＡＦＥが正常動作をしていた時と同じオフセット電位になるような電位に調整して固定するようにしたので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。   According to the second aspect of the present invention, while the document reading operation is not performed, the second clamp circuit is energized and the AFE operates normally with the clamp potential of the second clamp circuit. Since the potential is adjusted and fixed to the same offset potential as that at the time, there is an effect that the waiting time can be shortened when the power is turned on and when returning from the energy saving mode.

また、請求項３にかかる発明によれば、ＡＦＥに供給する電源をクランプ回路とクランプ回路以外の周辺回路とで分離し、かつ、原稿読取実行以外の期間はＡＦＥのクランプ回路以外の周辺回路の動作を停止させるとともにクランプ回路を通電状態とし、原稿読取実行時はクランプ回路およびクランプ回路以外の周辺回路、すなわちＡＦＥを通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。   According to the third aspect of the present invention, the power supplied to the AFE is separated by the clamp circuit and the peripheral circuit other than the clamp circuit, and the peripheral circuit other than the AFE clamp circuit is in a period other than the document reading execution. This is a case where AFE with very large power consumption is adopted by stopping the operation and energizing the clamp circuit and energizing the clamp circuit and peripheral circuits other than the clamp circuit, that is, the AFE during energization. However, since the operation of the peripheral circuits other than the clamp circuit is stopped while the document reading operation is not performed, the power consumption can be reduced. In addition, the clamp circuit is energized both when the document reading operation is not performed and when the document is read, so that the black offset potential can be kept at the specified potential. When returning from, there is an effect that the waiting time can be shortened.

また、請求項４にかかる発明によれば、原稿読取実行以外の期間においてはクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を制御してクランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時においては電力供給遮断手段を制御してクランプ回路以外の周辺回路を通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。   According to the fourth aspect of the present invention, the clamp circuit is controlled by controlling the power supply cutoff means that can selectively cut off the power supply system supplied to the peripheral circuits other than the clamp circuit during a period other than the document reading execution. When the AFE with very high power consumption is adopted by stopping the operation of peripheral circuits other than the above and by controlling the power supply shut-off means at the time of document reading to turn on the peripheral circuits other than the clamp circuit. Even when the document reading operation is not performed, the operation of the peripheral circuits other than the clamp circuit is stopped, so that the power consumption can be reduced. In addition, the clamp circuit is energized both when the document reading operation is not performed and when the document is read, so that the black offset potential can be kept at the specified potential. When returning from, there is an effect that the waiting time can be shortened.

また、請求項５にかかる発明によれば、ＡＦＥの前段にコンデンサと並列であってコンデンサの両電極の電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間は光電変換素子およびＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時は光電変換素子およびＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間については光電変換素子およびＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。   According to the fifth aspect of the present invention, the second clamp circuit that determines the potentials of both electrodes of the capacitor in parallel with the capacitor is provided before the AFE, and the photoelectric conversion element and the photoelectric conversion element The AFE operation is stopped and the second clamp circuit is energized. When the document is read, the photoelectric conversion element and the AFE are energized and the operation of the second clamp circuit is stopped. Even when a large AFE is employed, since the operation of the photoelectric conversion element and the AFE is stopped while the document reading operation is not performed, the power consumption can be reduced.

また、請求項６にかかる発明によれば、省エネモードへの移行時においても光電変換素子およびＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とすることにより、消費電力を削減することができる、という効果を奏する。   According to the invention of claim 6, the power consumption can be reduced by stopping the operation of the photoelectric conversion element and the AFE and energizing the second clamp circuit even when shifting to the energy saving mode. There is an effect that can be.

また、請求項７にかかる発明によれば、第２のクランプ回路のクランプ電位を生成する電源電圧は、省エネモード時に遮断されないＣＰＵと同一系統の電源電圧とすることにより、装置を制御するＣＰＵとその周辺回路を除く全ての回路ブロックを停止させる省エネモード時に備えて、コンデンサの両電極の電位の保持に利用する電源は光電変換素子もしくはＡＦＥの動作電源を使用せず、ＣＰＵの動作電源とを同一系統、つまり、省エネモード時に通電状態にする電源系統を最小にすることができるので、消費電力の削減をすることができる、という効果を奏する。   According to the seventh aspect of the present invention, the power supply voltage for generating the clamp potential of the second clamp circuit is the same system power supply voltage as that of the CPU that is not cut off in the energy saving mode, thereby controlling the device In preparation for the energy-saving mode in which all circuit blocks except the peripheral circuits are stopped, the power supply used to hold the potential of both electrodes of the capacitor does not use the operation power supply of the photoelectric conversion element or AFE, but the power supply of the CPU. Since the same system, that is, the power supply system to be energized during the energy saving mode can be minimized, the power consumption can be reduced.

また、請求項８にかかる発明によれば、原稿読取動作を行わない間については第２のクランプ回路を通電状態にするとともに、通常動作時の光電変換素子のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサに印加するとともに、通常動作時のＡＦＥのオフセット電圧と同じオフセット電位になるような電位に調整してコンデンサに印加するようにしたので、電源投入時および省エネモードからの復帰時においては、待ち時間を短縮することができる、という効果を奏する。   According to the eighth aspect of the present invention, the second clamp circuit is energized while the original reading operation is not performed, and the offset potential is the same as the offset voltage of the photoelectric conversion element during normal operation. Since the voltage dividing resistance value is adjusted to the correct potential and applied to the capacitor, it is adjusted to the same potential as the offset voltage of the AFE during normal operation and applied to the capacitor. When returning from the energy saving mode, the waiting time can be shortened.

また、請求項９にかかる発明によれば、請求項１ないし８のいずれか一記載の画像読取装置と同等の効果を奏する情報処理装置を提供することができる、という効果を奏する。   According to the ninth aspect of the invention, there is an effect that it is possible to provide an information processing apparatus that has an effect equivalent to that of the image reading apparatus according to any one of the first to eighth aspects.

また、請求項１０にかかる発明によれば、コンデンサとＡＦＥとの間にコンデンサによる交流結合後のアナログ画像信号のオフセット電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間はＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時はＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。   According to the tenth aspect of the present invention, the second clamp circuit for determining the offset potential of the analog image signal after AC coupling by the capacitor is provided between the capacitor and the AFE, and during the period other than the document reading execution period. AFE with very large power consumption is adopted by stopping the operation of the second clamp circuit and energizing the second clamp circuit, and energizing the AFE during document reading and stopping the operation of the second clamp circuit. Even in this case, since the AFE operation is stopped while the document reading operation is not performed, the power consumption can be reduced.

また、請求項１１にかかる発明によれば、ＡＦＥに供給する電源をクランプ回路とクランプ回路以外の周辺回路とで分離し、かつ、原稿読取実行以外の期間はＡＦＥのクランプ回路以外の周辺回路の動作を停止させるとともにクランプ回路を通電状態とし、原稿読取実行時はクランプ回路およびクランプ回路以外の周辺回路、すなわちＡＦＥを通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。   According to the invention of claim 11, the power supplied to the AFE is separated by the clamp circuit and the peripheral circuit other than the clamp circuit, and the peripheral circuit other than the AFE clamp circuit is used during a period other than the document reading execution. This is a case where AFE with very large power consumption is adopted by stopping the operation and energizing the clamp circuit and energizing the clamp circuit and peripheral circuits other than the clamp circuit, that is, the AFE during energization. However, since the operation of the peripheral circuits other than the clamp circuit is stopped while the document reading operation is not performed, the power consumption can be reduced. In addition, the clamp circuit is energized both when the document reading operation is not performed and when the document is read, so that the black offset potential can be kept at the specified potential. When returning from, there is an effect that the waiting time can be shortened.

また、請求項１２にかかる発明によれば、原稿読取実行以外の期間においてはクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を制御してクランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時においては電力供給遮断手段を制御してクランプ回路以外の周辺回路を通電状態にすることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路以外の周辺回路の動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時および省エネモード時からの復帰時においては、待ち時間を短縮することができる、という効果を奏する。   According to the twelfth aspect of the present invention, the clamp circuit is controlled by controlling the power supply shut-off means capable of selectively shutting off the power supply system supplied to the peripheral circuits other than the clamp circuit in a period other than the document reading execution. When the AFE with very high power consumption is adopted by stopping the operation of peripheral circuits other than the above and by controlling the power supply shut-off means at the time of document reading to turn on the peripheral circuits other than the clamp circuit. Even when the document reading operation is not performed, the operation of the peripheral circuits other than the clamp circuit is stopped, so that the power consumption can be reduced. In addition, the clamp circuit is energized both when the document reading operation is not performed and when the document is read, so that the black offset potential can be kept at the specified potential. When returning from, there is an effect that the waiting time can be shortened.

また、請求項１３にかかる発明によれば、ＡＦＥの前段にコンデンサと並列であってコンデンサの両電極の電位を決める第２のクランプ回路を設けると共に、原稿読取実行以外の期間は光電変換素子およびＡＦＥの動作を停止させるとともに第２のクランプ回路を通電状態とし、原稿読取実行時は光電変換素子およびＡＦＥを通電状態にするとともに第２のクランプ回路の動作を停止させることにより、消費電力の非常に大きなＡＦＥを採用した場合であっても、原稿読取動作を行わない間については光電変換素子およびＡＦＥの動作を停止させるようにしたので、消費電力を削減することができる、という効果を奏する。   According to the thirteenth aspect of the present invention, the second clamp circuit is provided in front of the AFE in parallel with the capacitor and determines the potentials of both electrodes of the capacitor. The AFE operation is stopped and the second clamp circuit is energized. When the document is read, the photoelectric conversion element and the AFE are energized and the operation of the second clamp circuit is stopped. Even when a large AFE is employed, since the operation of the photoelectric conversion element and the AFE is stopped while the document reading operation is not performed, the power consumption can be reduced.

以下に添付図面を参照して、この発明にかかる画像読取装置、情報処理装置および電源制御方法の最良な実施の形態を詳細に説明する。   Exemplary embodiments of an image reading apparatus, an information processing apparatus, and a power supply control method according to the present invention will be explained below in detail with reference to the accompanying drawings.

［第１の実施の形態］
本発明の第１の実施の形態を図１ないし図４に基づいて説明する。本実施の形態は画像読取装置としてフラットベット型のイメージスキャナを適用した例である。 [First Embodiment]
A first embodiment of the present invention will be described with reference to FIGS. This embodiment is an example in which a flat bed type image scanner is applied as an image reading apparatus.

図１は、本発明の第１の実施の形態にかかるイメージスキャナ１の概略構成を示す縦断正面図である。図１に示すように、このイメージスキャナ１は、原稿２を載置するコンタクトガラス３と、原稿２の露光用のハロゲンランプ４及び第１反射ミラー５とからなる第１キャリッジ６と、第２反射ミラー７及び第３反射ミラー８からなる第２キャリッジ９と、光電変換素子であるＣＣＤ（Charge Coupled Devices）１０と、ＣＣＤ１０に結像するためのレンズユニット１１と、シェーディング補正用の白基準板１２とを備えている。ＣＣＤ１０はＣＣＤ１０が出力する画像信号に対して各種の信号処理を施す信号処理基板１３上に設けられ、この信号処理基板１３は、ＣＣＤ１０が出力する画像信号に対して各種の画像処理を施す画像処理回路などが搭載された画像処理基板１４と接続ケーブル１５で接続されている。すなわち、ハロゲンランプ４、第１、第２、第３反射ミラー５，７，８及びレンズユニット１１は、走査光学系を構成する。なお、走査光学系としては、相対的なものであり、ミラー等が固定で原稿側が移動するタイプであってもよい。   FIG. 1 is a longitudinal front view showing a schematic configuration of an image scanner 1 according to a first embodiment of the present invention. As shown in FIG. 1, the image scanner 1 includes a contact glass 3 on which a document 2 is placed, a first carriage 6 including a halogen lamp 4 for exposing the document 2 and a first reflection mirror 5, and a second carriage. A second carriage 9 including a reflection mirror 7 and a third reflection mirror 8, a CCD (Charge Coupled Devices) 10 that is a photoelectric conversion element, a lens unit 11 for forming an image on the CCD 10, and a white reference plate for shading correction 12. The CCD 10 is provided on a signal processing board 13 that performs various signal processing on the image signal output from the CCD 10, and the signal processing board 13 performs image processing that performs various image processing on the image signal output from the CCD 10. A connection cable 15 connects the image processing board 14 on which a circuit and the like are mounted. That is, the halogen lamp 4, the first, second, and third reflecting mirrors 5, 7, and 8 and the lens unit 11 constitute a scanning optical system. The scanning optical system may be a relative type and may be of a type in which the document side moves while the mirror or the like is fixed.

ハロゲンランプ４は、白基準板１２やコンタクトガラス３の読取面に対してある角度で光を照射し、白基準板１２又は原稿２で反射した光は、第１、第２、第３反射ミラー５，７，８及びレンズユニット１１を経由してＣＣＤ１０に入射する。ＣＣＤ１０は、入射光量に対応した電圧をアナログ画像信号として出力する。第１、第２キャリッジ６，９は、図示しないステッピングモータの駆動により、原稿２の読取面とＣＣＤ１０との間の距離を一定に保ちながら副走査方向（矢印Ａ方向）に移動し、原稿２を露光走査する。   The halogen lamp 4 emits light at a certain angle with respect to the reading surface of the white reference plate 12 or the contact glass 3, and the light reflected by the white reference plate 12 or the original 2 is the first, second, and third reflecting mirrors. The light enters the CCD 10 via 5, 7, 8 and the lens unit 11. The CCD 10 outputs a voltage corresponding to the amount of incident light as an analog image signal. The first and second carriages 6 and 9 are moved in the sub-scanning direction (arrow A direction) while maintaining a constant distance between the reading surface of the document 2 and the CCD 10 by driving a stepping motor (not shown). Is scanned by exposure.

ここで、図２はイメージスキャナ１の信号処理制御系を示すブロック図である。図２に示すように、信号処理基板１３は、ＣＣＤ１０と、ＣＣＤ１０から出力されるアナログ画像信号ＶE，ＶOをそれぞれ処理する信号処理回路１６とを備えている。一方、画像処理基板１４は、信号処理基板１３の信号処理回路１６で処理された画像信号に対して各種の画像処理を施す画像処理部１７と、ＣＣＤ１０と信号処理回路１６と画像処理部１７とを制御するＣＰＵ（Central Processing Unit）１８を備えている。ＣＰＵ１８は、図示しないメモリに格納されているプログラムに従って動作することによって各種の演算処理機能を発揮する。 Here, FIG. 2 is a block diagram showing a signal processing control system of the image scanner 1. As shown in FIG. 2, the signal processing board 13 includes a CCD 10 and a signal processing circuit 16 that processes analog image signals V E and V O output from the CCD 10. On the other hand, the image processing board 14 includes an image processing unit 17 that performs various types of image processing on the image signal processed by the signal processing circuit 16 of the signal processing board 13, the CCD 10, the signal processing circuit 16, and the image processing unit 17. CPU (Central Processing Unit) 18 is provided. The CPU 18 performs various arithmetic processing functions by operating according to a program stored in a memory (not shown).

図２に示すように、信号処理回路１６は、ＯＤＤ／ＥＶＥＮ毎のアナログ処理回路により信号処理し、その後Ａ／Ｄ変換し、読み取りデータとして画像処理基板１４に出力するまでの読み取り画像の信号処理を行う。   As shown in FIG. 2, the signal processing circuit 16 performs signal processing by an analog processing circuit for each ODD / EVEN, and then performs A / D conversion, and processes the signal of the read image until it is output to the image processing board 14 as read data. I do.

信号処理回路１６内の信号処理のフローを説明すると、ＣＣＤ１０から駆動パルスに同期して出力されたアナログ画像信号ＶE，ＶOは、コンデンサ２１によって交流結合された後、第１のクランプ回路であるクランプ回路２２によって黒オフセットレベルを所定の電位にクランプされて、黒オフセット補正回路２３によって所定のオフセット電圧を印加され、黒オフセットレベルを自動補正される。このような黒オフセット補正回路２３としては、例えば高速のＤ／Ａ変換回路が用いられる。なお、ＣＣＤ１０およびその他の回路の駆動に必要な駆動信号は、発振器（ＯＳＣ：Oscillators）２４に基づいてＣＰＵ１８の制御によってタイミング信号発生回路部２５で生成され、各部に入力される。 The flow of signal processing in the signal processing circuit 16 will be described. The analog image signals V E and V O output from the CCD 10 in synchronization with the drive pulse are AC-coupled by the capacitor 21 and then the first clamp circuit. A black offset level is clamped to a predetermined potential by a certain clamp circuit 22 and a predetermined offset voltage is applied by a black offset correction circuit 23 to automatically correct the black offset level. As such a black offset correction circuit 23, for example, a high-speed D / A conversion circuit is used. A drive signal necessary for driving the CCD 10 and other circuits is generated by the timing signal generation circuit unit 25 under the control of the CPU 18 based on an oscillator (OSC: Oscillators) 24 and is input to each unit.

黒オフセット補正回路２３によって所定のオフセット電圧を印加されたアナログ画像信号ＶE，ＶOは、その後、ＣＰＵ１８に制御されるタイミングジェネレータ（ＴＧ）２７からのサンプルパルスに従ってサンプルホールド回路２６によってサンプリングされて保持されることにより、連続したアナログ信号とされる。このようなアナログ信号は、増幅回路（ＶＧＡ：Variable Gain Amplifier）２８において各色信号のＯＤＤ／ＥＶＥＮ毎の出力を一定レベルに合わせた後、マルチプレクス回路２９においてＯＤＤ／ＥＶＥＮ画素の出力を多重化（マルチプレクス）した後、画像信号ＶとしてＡ／Ｄ変換回路（ＡＤＣ）３０に入力されて８ｂｉｔのデジタルデータに変換される。図２に示すように、サンプルホールド回路２６の他、増幅回路２８とマルチプレクス回路２９とＡ／Ｄ変換回路３０とについても、タイミングジェネレータ２７で発生した駆動信号により制御される。 The analog image signals V E and V O to which a predetermined offset voltage is applied by the black offset correction circuit 23 are then sampled by the sample hold circuit 26 according to the sample pulse from the timing generator (TG) 27 controlled by the CPU 18. By being held, a continuous analog signal is obtained. Such an analog signal is obtained by adjusting the output of each color signal for each ODD / EVEN to a certain level in an amplifier circuit (VGA: Variable Gain Amplifier) 28 and then multiplexing the output of ODD / EVEN pixels in a multiplex circuit 29 ( After being multiplexed, the image signal V is input to the A / D conversion circuit (ADC) 30 and converted into 8-bit digital data. As shown in FIG. 2, in addition to the sample hold circuit 26, the amplifier circuit 28, the multiplex circuit 29, and the A / D conversion circuit 30 are also controlled by drive signals generated by the timing generator 27.

なお、クランプ回路２２、黒オフセット補正回路２３、サンプルホールド回路２６、タイミングジェネレータ２７、増幅回路２８、マルチプレクス回路２９、Ａ／Ｄ変換回路３０は、集積化された信号処理ＩＣであるＡＦＥ（Analog Front End）３１として構成されている。   The clamp circuit 22, the black offset correction circuit 23, the sample hold circuit 26, the timing generator 27, the amplification circuit 28, the multiplex circuit 29, and the A / D conversion circuit 30 are integrated signal processing ICs such as AFE (Analog). Front End) 31.

このようにして得られたデジタル画像信号は、信号処理基板１３から画像処理基板１４へと出力されて、画像処理部１７でＣＣＤ１０の感度バラツキや照射系の配光ムラを補正するシェーディング補正や入力された信号と実際の出力の相対関係を補正するγ補正などのデジタル処理が施される。   The digital image signal obtained in this way is output from the signal processing board 13 to the image processing board 14, and the image processing unit 17 performs shading correction and input for correcting variations in sensitivity of the CCD 10 and uneven light distribution in the irradiation system. Digital processing such as γ correction for correcting the relative relationship between the received signal and the actual output is performed.

加えて、本実施の形態のイメージスキャナ１においては、図２に示すように、ＡＦＥ３１内部のクランプ回路２２の他に、ＡＦＥ３１の外部においてもアナログ画像信号ＶE，ＶOのオフセット電位を決める別のクランプ回路（第２のクランプ回路）４０をコンデンサ２１とＡＦＥ３１との間に備えている。このようなＡＦＥ３１外部のクランプ回路４０は、図３に示すように、電源−ＧＮＤ間に複数の抵抗を挿入して生成される分圧電圧を切り替えて出力するように構成されているとともに、スイッチＳＷ１のオン／オフ制御によってクランプ回路４０に供給する電源のオン／オフ制御が可能な構成となっている。 In addition, in the image scanner 1 of the present embodiment, as shown in FIG. 2, in addition to the clamp circuit 22 inside the AFE 31, the offset potential of the analog image signals V E and V O is also determined outside the AFE 31. The clamp circuit (second clamp circuit) 40 is provided between the capacitor 21 and the AFE 31. As shown in FIG. 3, the clamp circuit 40 outside the AFE 31 is configured to switch and output a divided voltage generated by inserting a plurality of resistors between a power source and a GND, and a switch. The power supply supplied to the clamp circuit 40 can be controlled on / off by SW1 on / off control.

このようにコンデンサ２１とＡＦＥ３１との間に備えられるクランプ回路４０の基準電位（クランプ電位）を調節可能としたことにより、ＡＦＥ３１内部のクランプ電位とクランプ回路４０のクランプ電位の差およびバラツキを埋めることができる。   In this way, by making the reference potential (clamp potential) of the clamp circuit 40 provided between the capacitor 21 and the AFE 31 adjustable, the difference and variation in the clamp potential inside the AFE 31 and the clamp potential of the clamp circuit 40 are filled. Can do.

また、本実施の形態においては、図３に示すように、スイッチＳＷ２のオン／オフ制御によってＡＦＥ３１に供給する電源のオン／オフ制御が可能な構成となっている。   In the present embodiment, as shown in FIG. 3, the power supply supplied to the AFE 31 can be controlled on / off by the on / off control of the switch SW2.

ここで、スイッチＳＷ１，スイッチＳＷ２のオン／オフ制御について説明する。通常動作時（画像読取可能な状態）では、常に、クランプ回路４０のスイッチＳＷ１はオフである。この場合、ＡＦＥ３１内部のクランプ回路２２においては、クランプパルスによって１主走査ラインに１回クランプＳＷがＯＮされる。これにより、常に、ＣＣＤアナログ信号のオフセット電位を維持するように、コンデンサ２１に電荷が保持されることになる。なお、クランプＳＷのＯＮタイミングは、図４に示すように、ＣＣＤ１０の有効画素期間以外（空転送もしくは黒基準画素）の期間である。一方、装置が省エネモード時では、消費電力削減のためＡＦＥ３１に対して電源は供給しない。つまり、装置が省エネモード時においては、スイッチＳＷ２は、オフである。同時に、装置が省エネモード時においては、スイッチＳＷ１はオンである。   Here, the on / off control of the switch SW1 and the switch SW2 will be described. During normal operation (image readable state), the switch SW1 of the clamp circuit 40 is always off. In this case, in the clamp circuit 22 in the AFE 31, the clamp SW is turned ON once for one main scanning line by the clamp pulse. As a result, charges are always held in the capacitor 21 so as to maintain the offset potential of the CCD analog signal. Note that the ON timing of the clamp SW is a period other than the effective pixel period of the CCD 10 (empty transfer or black reference pixel) as shown in FIG. On the other hand, when the apparatus is in the energy saving mode, power is not supplied to the AFE 31 in order to reduce power consumption. That is, when the apparatus is in the energy saving mode, the switch SW2 is off. At the same time, the switch SW1 is on when the apparatus is in the energy saving mode.

ところで、省エネモードに移行してスイッチＳＷ２をオフした場合であっても、コンデンサ２１は常に一定の電位を保ちたい（一定の電荷をチャージしておきたい）ので、クランプ回路４０の分圧抵抗値についてはＡＦＥ３１内部のクランプ電位と同じになるように調整する必要がある。一方、ＡＦＥ３１内部のクランプ電位は基本的にはＡＦＥ３１内部で決まっているので電源ＯＮ毎に大きくばらつくものではないが、個体毎には若干のバラツキがあることから、そのバラツキを補正する場合はクランプ回路２２の分圧抵抗値を調整する必要がある。   By the way, since the capacitor 21 always wants to keep a constant potential (i.e., wants to keep a constant charge) even when the switch SW2 is turned off after shifting to the energy saving mode, the voltage dividing resistance value of the clamp circuit 40 is desired. Need to be adjusted to be the same as the clamp potential inside the AFE 31. On the other hand, the clamp potential inside the AFE 31 is basically determined inside the AFE 31, so it does not vary greatly every time the power is turned on. It is necessary to adjust the voltage dividing resistance value of the circuit 22.

ここで、分圧抵抗値の調整方法について説明する。分圧抵抗値の調整は、省エネモードの移行前に実行する。その手順は、以下に示す通りである。   Here, a method of adjusting the voltage dividing resistance value will be described. Adjustment of the voltage dividing resistance value is executed before the transition to the energy saving mode. The procedure is as follows.

（１）．黒オフセット補正回路２３によるオフセット電圧印加のフィードバックを止めてオフセット印加電圧を一定にする。   (1). The feedback of the offset voltage application by the black offset correction circuit 23 is stopped to make the offset application voltage constant.

（２）．その時の黒基準画素期間もしくは空転送期間のＡＤＣ３０の出力をＣＰＵ１８の制御で抽出して保持する。   (2). The output of the ADC 30 during the black reference pixel period or the empty transfer period at that time is extracted and held under the control of the CPU 18.

（３）．ＡＦＥ３１内部のクランプ回路２２の動作を止める。つまり、クランプパルスの入力を止める（クランプＳＷは常にＯＦＦ）。   (3). The operation of the clamp circuit 22 inside the AFE 31 is stopped. That is, the input of the clamp pulse is stopped (the clamp SW is always OFF).

（４）．クランプ回路４０のスイッチＳＷ１をＯＮする。   (4). The switch SW1 of the clamp circuit 40 is turned on.

（５）．可変抵抗値を調整し、その都度、黒基準画素期間もしくは空転送期間のＡＤＣ３０の出力をＣＰＵ１８の制御で抽出して、（２）でのＡＤＣ３０の出力と比較する。その結果、ＡＤＣ３０の出力が等しくなる抵抗値を採用する。   (5). Each time the variable resistance value is adjusted, the output of the ADC 30 in the black reference pixel period or the empty transfer period is extracted under the control of the CPU 18 and compared with the output of the ADC 30 in (2). As a result, a resistance value that makes the output of the ADC 30 equal is adopted.

（６）．スイッチＳＷ２をＯＦＦして、省エネモードに移行完了する。   (6). The switch SW2 is turned off to complete the transition to the energy saving mode.

このような構成により、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ２をオフすることによりＡＦＥ３１に供給する電源をオフするとともに、スイッチＳＷ１をオンしてクランプ回路４０に供給する電源をオンする。また、ＣＰＵ１８はプログラムに従い、コンデンサ２１のＡＦＥ３１側の電位について、ＡＦＥ３１が正常動作をしていた時と同じオフセット電位になるような電位に分圧抵抗値を調整して固定する。ここに、電源制御手段の機能が実行される。   With such a configuration, according to the program, the CPU 18 turns off the power supplied to the AFE 31 by turning off the switch SW2 and turns on the switch SW1 and supplies the power to the clamp circuit 40 in a period other than the document reading execution. Turn on. Further, according to the program, the CPU 18 adjusts and fixes the voltage dividing resistance value so that the potential on the AFE 31 side of the capacitor 21 becomes the same offset potential as that when the AFE 31 is operating normally. Here, the function of the power control means is executed.

一方、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ２をオンすることによりＡＦＥ３１を通電状態にするとともに、スイッチＳＷ１をオフしてクランプ回路４０に供給する電源をオフする。この場合、コンデンサ２１の電位は、ＡＦＥ３１内部のクランプ回路２２によって決定される。ここに、電源制御手段の機能が実行される。   On the other hand, when executing document reading, according to the program, the CPU 18 turns on the switch SW2 to turn on the AFE 31 and turns off the switch SW1 to turn off the power supplied to the clamp circuit 40. In this case, the potential of the capacitor 21 is determined by the clamp circuit 22 inside the AFE 31. Here, the function of the power control means is executed.

これにより、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはＡＦＥ３１の動作を停止させるようにしたので、消費電力を削減することができる。   As a result, the black offset correction circuit 23 and the A / D conversion circuit 30 which are high-speed D / A conversion circuits are mounted to increase the number of functions and the operation speed, and the AFE 31 with very large power consumption. Even in the case of adopting the above, since the operation of the AFE 31 is stopped while the document reading operation is not performed, the power consumption can be reduced.

また、原稿読取動作を行わない間についてはクランプ回路４０を通電状態にするとともに、クランプ回路４０の基準電位（クランプ電位）をＡＦＥ３１が正常動作をしていた時と同じオフセット電位になるような電位に分圧抵抗値を調整して固定するようにしたので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時からの復帰時においては、待ち時間を短縮することができる。   In addition, while the document reading operation is not performed, the clamp circuit 40 is energized, and the reference potential (clamp potential) of the clamp circuit 40 is set to the same offset potential as that when the AFE 31 is operating normally. Since the voltage dividing resistance value is adjusted and fixed at the same time, the waiting time is shortened when the power is turned on and when returning from the energy saving mode in which all circuit blocks except the CPU 18 and its peripheral circuits are stopped. Can do.

［第２の実施の形態］
次に、本発明の第２の実施の形態を図５に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。 [Second Embodiment]
Next, a second embodiment of the present invention will be described with reference to FIG. The same parts as those in the first embodiment described above are denoted by the same reference numerals, and description thereof is also omitted.

第１の実施の形態では、ＡＦＥ３１の電源とクランプ回路４０の電源とをそれぞれオン／オフ制御することにより、原稿読取動作を行わない間についてはＡＦＥ３１の動作を停止するようにした。本実施の形態においては、ＡＦＥ３１に供給する電源をクランプ回路２２とその他の回路部とで分離することによって、原稿読取動作を行わない間についてはクランプ回路２２以外の回路部の動作を停止することで、消費電力を削減するようにした点で第１の実施の形態とでは異なるものである。また、第１の実施の形態では、クランプ回路４０をＡＦＥ３１内部のクランプ回路２２の他に備えるようにしたが、本実施の形態においては、クランプ回路４０は備えていない点で第１の実施の形態とでは異なるものである。   In the first embodiment, the power supply of the AFE 31 and the power supply of the clamp circuit 40 are controlled on / off, respectively, so that the operation of the AFE 31 is stopped while the document reading operation is not performed. In the present embodiment, the power supplied to the AFE 31 is separated between the clamp circuit 22 and the other circuit units, so that the operation of the circuit units other than the clamp circuit 22 is stopped while the document reading operation is not performed. Thus, this embodiment is different from the first embodiment in that the power consumption is reduced. In the first embodiment, the clamp circuit 40 is provided in addition to the clamp circuit 22 in the AFE 31. However, in the present embodiment, the clamp circuit 40 is not provided. It is different from the form.

ここで、図５はイメージスキャナ１の信号処理制御系を示すブロック図である。図５に示すように、本実施の形態においては、ＡＦＥ３１に供給する電源が、クランプ回路２２に供給する電源系（＋３．３Ｖ＿１）と、クランプ回路２２以外の回路部に供給する電源系（＋３．３Ｖ＿２）とに分かれる電源供給構成になっている。すなわち、クランプ回路２２と、クランプ回路２２以外の回路部とでは、電源系統が分けられている。そして、クランプ回路２２以外の回路部に供給する電源系（＋３．３Ｖ＿２）については、スイッチＳＷ３のオン／オフ制御によってクランプ回路２２以外の回路部に供給する電源のオン／オフ制御が可能な構成となっている。   Here, FIG. 5 is a block diagram showing a signal processing control system of the image scanner 1. As shown in FIG. 5, in the present embodiment, the power supplied to the AFE 31 is supplied from the power supply system (+ 3.3V_1) to the clamp circuit 22 and the power supply system (+3) supplied to the circuit units other than the clamp circuit 22. .3V_2) and the power supply structure. That is, the power supply system is divided between the clamp circuit 22 and the circuit unit other than the clamp circuit 22. And about the power supply system (+ 3.3V_2) supplied to circuit parts other than the clamp circuit 22, the on / off control of the power supplied to circuit parts other than the clamp circuit 22 is possible by the on / off control of the switch SW3. It has become.

このような構成により、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ３をオンすることによりクランプ回路２２以外の回路部を通電状態にし、ＡＦＥ３１を通常動作させる。ここに、電源制御手段の機能が実行される。   With such a configuration, when executing document reading, the CPU 18 turns on the switch SW3 according to the program to energize the circuit units other than the clamp circuit 22 and operate the AFE 31 normally. Here, the function of the power control means is executed.

一方、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ３をオフすることによりクランプ回路２２以外の回路部に供給する電源をオフすることによって、クランプ回路２２以外の回路部の電源電圧を落とす。このとき、クランプ回路２２は通電状態であるので、通常動作時と同様、黒オフセット電位を所定の電位に合わせ続ける。ここに、電源制御手段の機能が実行される。   On the other hand, in accordance with the program, the CPU 18 turns off the power supplied to the circuit parts other than the clamp circuit 22 by turning off the switch SW3 in a period other than the document reading execution, thereby supplying the power supply voltage of the circuit parts other than the clamp circuit 22 Drop. At this time, since the clamp circuit 22 is in an energized state, the black offset potential is continuously adjusted to a predetermined potential as in the normal operation. Here, the function of the power control means is executed.

このように本実施の形態によれば、ＡＦＥ３１に供給する電源をクランプ回路２２とその他の回路部とで分離することによって、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路２２以外の回路部の動作を停止させるようにしたので、消費電力を削減することができる。   As described above, according to the present embodiment, the power supplied to the AFE 31 is separated between the clamp circuit 22 and the other circuit units, so that the black offset correction circuit 23 which is a high-speed D / A conversion circuit and the A / D Even when the AFE 31 having a large power consumption and a very large power consumption is employed by installing the conversion circuit 30 and the like, the clamp circuit 22 is used while the document reading operation is not performed. Since the operation of the other circuit units is stopped, the power consumption can be reduced.

また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路２２は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時からの復帰時においては、待ち時間を短縮することができる。   In addition, the clamp circuit 22 is energized both while the document reading operation is not performed and when the document is read, so that the black offset potential can be kept at a predetermined potential. When returning from the energy saving mode in which all circuit blocks except the peripheral circuits are stopped, the waiting time can be shortened.

［第３の実施の形態］
次に、本発明の第３の実施の形態を図６に基づいて説明する。なお、前述した第１の実施の形態または第２の実施の形態と同じ部分は同じ符号で示し説明も省略する。 [Third Embodiment]
Next, a third embodiment of the present invention will be described with reference to FIG. In addition, the same part as 1st Embodiment mentioned above or 2nd Embodiment is shown with the same code | symbol, and description is also abbreviate | omitted.

第２の実施の形態では、クランプ回路２２とクランプ回路２２以外の回路部とで電源系統を分けるようにした。本実施の形態においては、クランプ回路２２とクランプ回路２２以外の回路部とで電源系は１つであるが、シャットダウン機能を利用して、クランプ回路２２の電源系とクランプ回路２２以外の回路部の電源系とをＡＦＥ３１内部で切り離すようにした点で異なるものである。   In the second embodiment, the power supply system is divided between the clamp circuit 22 and a circuit unit other than the clamp circuit 22. In the present embodiment, the clamp circuit 22 and the circuit unit other than the clamp circuit 22 have one power supply system. However, a circuit unit other than the power supply system of the clamp circuit 22 and the clamp circuit 22 is utilized by using the shutdown function. This is different in that it is separated from the power supply system inside the AFE 31.

ここで、図６はイメージスキャナ１の信号処理制御系を示すブロック図である。図６に示すように、本実施の形態においては、ＡＦＥ３１に供給する電源が、クランプ回路２２以外の回路部に供給する電源系をＡＦＥ３１内部で遮断することできるような構成になっている。より詳細には、クランプ回路２２以外の回路部に供給する電源系については、スイッチＳＷ４のオン／オフ制御によってクランプ回路２２以外の回路部に供給する電源のオン／オフ制御が可能な構成となっている。   Here, FIG. 6 is a block diagram showing a signal processing control system of the image scanner 1. As shown in FIG. 6, in the present embodiment, the power supply supplied to the AFE 31 can be configured to shut off the power supply system supplied to the circuit unit other than the clamp circuit 22 inside the AFE 31. More specifically, the power supply system supplied to the circuit units other than the clamp circuit 22 is configured to be capable of on / off control of the power supplied to the circuit units other than the clamp circuit 22 by the on / off control of the switch SW4. ing.

このような構成により、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ４をオンすることによりクランプ回路２２以外の回路部を通電状態にし、ＡＦＥ３１を通常動作させる。ここに、電源制御手段の機能が実行される。   With such a configuration, when executing document reading, the CPU 18 turns on the switch SW4 according to the program to energize the circuit units other than the clamp circuit 22 and operate the AFE 31 normally. Here, the function of the power control means is executed.

一方、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ４をオフすることによりクランプ回路２２以外の回路部に供給する電源をオフすることによって、クランプ回路２２以外の回路部の電源電圧を落とす。このとき、クランプ回路２２は通電状態であるので、通常動作時と同様、黒オフセット電位を所定の電位に合わせ続ける。ここに、電源制御手段の機能が実行される。   On the other hand, in accordance with the program, the CPU 18 turns off the power supplied to the circuit parts other than the clamp circuit 22 by turning off the switch SW4 in a period other than the document reading execution, thereby supplying the power supply voltage of the circuit parts other than the clamp circuit 22 Drop. At this time, since the clamp circuit 22 is in an energized state, the black offset potential is continuously adjusted to a predetermined potential as in the normal operation. Here, the function of the power control means is executed.

このように本実施の形態によれば、クランプ回路２２以外の回路部に対して選択的に電力供給を遮断することができるシャットダウン機能をＡＦＥ３１内部に備えることにより、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはクランプ回路２２以外の回路部の動作を停止させるようにしたので、消費電力を削減することができる。   As described above, according to the present embodiment, the AFE 31 has a shutdown function capable of selectively cutting off the power supply to the circuit units other than the clamp circuit 22, thereby enabling a high-speed D / A conversion circuit. Even if a black offset correction circuit 23, an A / D conversion circuit 30 and the like are mounted to increase the number of functions and the operation speed, and the AFE 31 having a very large power consumption is employed, the document reading Since the operation of the circuit units other than the clamp circuit 22 is stopped while the operation is not performed, the power consumption can be reduced.

また、原稿読取動作を行わない間および原稿読取実行時のいずれにおいてもクランプ回路２２は通電状態であることにより、黒オフセット電位を所定の電位に合わせ続けることができるので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時からの復帰時においては、待ち時間を短縮することができる。   In addition, the clamp circuit 22 is energized both while the document reading operation is not performed and when the document is read, so that the black offset potential can be kept at a predetermined potential. When returning from the energy saving mode in which all circuit blocks except the peripheral circuits are stopped, the waiting time can be shortened.

［第４の実施の形態］
次に、本発明の第４の実施の形態を図７および図８に基づいて説明する。なお、前述した第１の実施の形態と同じ部分は同じ符号で示し説明も省略する。 [Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described with reference to FIGS. The same parts as those in the first embodiment described above are denoted by the same reference numerals, and description thereof is also omitted.

第１の実施の形態では、ＡＦＥ３１内部のクランプ回路２２の他に、クランプ回路（第２のクランプ回路）４０をコンデンサ２１とＡＦＥ３１との間に備えるようにした。本実施の形態においては、ＡＦＥ３１内部のクランプ回路２２の他に、基準電位（クランプ電位）の調節が可能なクランプ回路（第２のクランプ回路）５０をＡＦＥ３１の前段にコンデンサ２１と並列に備えるようにした点で異なるものである。   In the first embodiment, in addition to the clamp circuit 22 in the AFE 31, a clamp circuit (second clamp circuit) 40 is provided between the capacitor 21 and the AFE 31. In the present embodiment, in addition to the clamp circuit 22 inside the AFE 31, a clamp circuit (second clamp circuit) 50 capable of adjusting the reference potential (clamp potential) is provided in parallel with the capacitor 21 in front of the AFE 31. This is different.

ここで、図７はイメージスキャナ１の信号処理制御系を示すブロック図である。図７に示すように、本実施の形態においては、ＡＦＥ３１内部のクランプ回路２２の他に、ＡＦＥ３１の外部においてもアナログ画像信号ＶE，ＶOのオフセット電位を決める別のクランプ回路５０をＡＦＥ３１の前段にコンデンサ２１と並列に備えている。このようなＡＦＥ３１外部のクランプ回路５０は、図７に示すように、電源−ＧＮＤ間に複数の抵抗を挿入して生成される分圧電圧を切り替えてコンデンサ２１の両電極にそれぞれ出力することができるように構成されているとともに、スイッチＳＷ６，ＳＷ７のオン／オフ制御によってクランプ回路５０に供給する電源のオン／オフ制御が可能な構成となっている。 Here, FIG. 7 is a block diagram showing a signal processing control system of the image scanner 1. As shown in FIG. 7, in the present embodiment, in addition to the clamp circuit 22 inside the AFE 31, another clamp circuit 50 that determines the offset potential of the analog image signals V E and V O is provided outside the AFE 31. A preceding stage is provided in parallel with the capacitor 21. As shown in FIG. 7, the clamp circuit 50 outside the AFE 31 can switch divided voltages generated by inserting a plurality of resistors between the power supply and the GND and output them to both electrodes of the capacitor 21, respectively. In addition, the power supply supplied to the clamp circuit 50 can be controlled by on / off control of the switches SW6 and SW7.

このようにコンデンサ２１の両電極の基準電位（クランプ電位）をそれぞれ調節可能とすることによって、ＣＣＤ１０のオフセットレベルもしくはＡＦＥ３１内部のクランプ電位とクランプ回路５０の基準電位の差およびバラツキを埋めることができる。   In this way, by making it possible to adjust the reference potential (clamp potential) of both electrodes of the capacitor 21, it is possible to fill in the difference and variation between the offset level of the CCD 10 or the clamp potential inside the AFE 31 and the reference potential of the clamp circuit 50. .

また、本実施の形態においては、図８に示すように、スイッチＳＷ５のオン／オフ制御によってＣＣＤ１０に供給する電源のオン／オフ制御が可能な構成となっているとともに、スイッチＳＷ８のオン／オフ制御によってＡＦＥ３１に供給する電源のオン／オフ制御が可能な構成となっている。   Further, in the present embodiment, as shown in FIG. 8, the power supply supplied to the CCD 10 can be controlled by the on / off control of the switch SW5, and the switch SW8 can be turned on / off. The power supply supplied to the AFE 31 by control can be turned on / off.

このような構成により、ＣＰＵ１８はプログラムに従い、原稿読取実行以外の期間においては、スイッチＳＷ５，ＳＷ８をオフすることによりＣＣＤ１０およびＡＦＥ３１に供給する電源をオフするとともに、ＳＷ６はオンして通常動作時のＣＣＤ１０のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。また、ＳＷ７もオンして通常動作時のＡＦＥ３１のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。ここに、電源制御手段の機能が実行される。   With such a configuration, the CPU 18 follows the program and turns off the power supplied to the CCD 10 and the AFE 31 by turning off the switches SW5 and SW8 in a period other than the document reading execution, and the SW6 is turned on to turn on the normal operation. The voltage dividing resistance value is adjusted to a potential that is the same as the offset voltage of the CCD 10 and applied to the capacitor 21. Further, the SW7 is also turned on, and the voltage dividing resistance value is adjusted to a potential that is the same as the offset voltage of the AFE 31 during normal operation, and applied to the capacitor 21. Here, the function of the power control means is executed.

同様に、ＣＰＵ１８はプログラムに従い、省エネモードへの移行時においても、スイッチＳＷ５，ＳＷ８をオフすることによりＣＣＤ１０およびＡＦＥ３１に供給する電源をオフするとともに、ＳＷ６はオンして通常動作時のＣＣＤ１０のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。また、ＳＷ７もオンして通常動作時のＡＦＥ３１のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加する。ここに、電源制御手段の機能が実行される。   Similarly, according to the program, the CPU 18 also turns off the power supplied to the CCD 10 and the AFE 31 by turning off the switches SW5 and SW8 when switching to the energy saving mode, and the SW 6 is turned on to offset the CCD 10 during normal operation. The voltage dividing resistance value is adjusted to a potential that is the same offset potential as the voltage, and is applied to the capacitor 21. Further, the SW7 is also turned on, and the voltage dividing resistance value is adjusted to a potential that is the same as the offset voltage of the AFE 31 during normal operation, and applied to the capacitor 21. Here, the function of the power control means is executed.

一方、原稿読取実行時においては、ＣＰＵ１８はプログラムに従い、スイッチＳＷ５，ＳＷ８をオンすることによりＣＣＤ１０およびＡＦＥ３１を通電状態にして動作状態に戻すとともに、スイッチＳＷ６，ＳＷ７をオフしてクランプ回路５０の電源をオフする。この場合、コンデンサ２１の電位は、ＡＦＥ３１内部のクランプ回路２２によって決定される。ここに、電源制御手段の機能が実行される。   On the other hand, when executing document reading, the CPU 18 turns on the switches SW5 and SW8 to turn on the CCD 10 and the AFE 31 to return them to the operating state according to the program, and turns off the switches SW6 and SW7 to turn off the power of the clamp circuit 50. Turn off. In this case, the potential of the capacitor 21 is determined by the clamp circuit 22 inside the AFE 31. Here, the function of the power control means is executed.

これにより、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはＣＣＤ１０およびＡＦＥ３１の動作を停止させるようにしたので、消費電力を削減することができる。   As a result, the black offset correction circuit 23 and the A / D conversion circuit 30 which are high-speed D / A conversion circuits are mounted to increase the number of functions and the operation speed, and the AFE 31 with very large power consumption. Even when the document reading operation is not performed, the operations of the CCD 10 and the AFE 31 are stopped, so that power consumption can be reduced.

また、原稿読取動作を行わない間についてはクランプ回路５０を通電状態にするとともに、通常動作時のＣＣＤ１０のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加するとともに、ＳＷ７もオンして通常動作時のＡＦＥ３１のオフセット電圧と同じオフセット電位になるような電位に分圧抵抗値を調整してコンデンサ２１に印加するようにしたので、電源投入時およびＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモードからの復帰時においては、待ち時間を短縮することができる。   Further, while the document reading operation is not performed, the clamp circuit 50 is energized, and the voltage dividing resistance value is adjusted to a potential so as to be the same as the offset voltage of the CCD 10 during the normal operation. Since the voltage dividing resistance value is adjusted to the same potential as the offset voltage of the AFE 31 at the time of normal operation with the SW7 turned on and applied to the capacitor 21, the CPU 18 is turned on. At the time of return from the energy saving mode in which all the circuit blocks except the peripheral circuit and the peripheral circuit are stopped, the waiting time can be shortened.

なお、クランプ回路５０の基準電位（クランプ電位）を生成するＶＣＣは、省エネモード時に遮断されないＣＰＵ１８と同一系統の電源電圧とする。これにより、装置を制御するＣＰＵ１８とその周辺回路を除く全ての回路ブロックを停止させる省エネモード時に備えて、コンデンサ２１の両電極の電位の保持に利用する電源はＣＣＤ１０もしくはＡＦＥ３１の動作電源を使用せず、ＣＰＵ１８の動作電源とを同一系統、つまり、省エネモード時に通電状態にする電源系統を最小にすることができるので、消費電力の削減をすることができる。   Note that VCC that generates the reference potential (clamp potential) of the clamp circuit 50 is a power supply voltage of the same system as the CPU 18 that is not cut off in the energy saving mode. As a result, in preparation for an energy saving mode in which all circuit blocks except the CPU 18 controlling the apparatus and its peripheral circuits are stopped, the power source used for holding the potentials of both electrodes of the capacitor 21 is the operating power source of the CCD 10 or AFE 31. First, the operating power supply of the CPU 18 can be made the same system, that is, the power supply system in the energized state in the energy saving mode can be minimized, so that the power consumption can be reduced.

［第５の実施の形態］
次に、本発明の第５の実施の形態を図９に基づいて説明する。なお、前述した第１の実施の形態ないし第４の実施の形態と同じ部分は同じ符号で示し説明も省略する。本実施の形態は、情報処理装置としてデジタル複写機６０への適用例を示す。 [Fifth Embodiment]
Next, a fifth embodiment of the present invention will be described with reference to FIG. The same parts as those in the first to fourth embodiments described above are denoted by the same reference numerals, and description thereof is also omitted. The present embodiment shows an application example to a digital copying machine 60 as an information processing apparatus.

図９は、本発明の第５の実施の形態にかかるデジタル複写機６０の概略構成を示すブロック図である。このデジタル複写機６０は、前述した第１の実施の形態ないし第４の実施の形態のような構成のイメージスキャナ１と、このイメージスキャナ１で読み取ったデジタル画像データに基づいて用紙上に画像の形成を行う画像形成装置であるプリンタ６１と、当該デジタル複写機６０を制御する制御部６２とからなる。   FIG. 9 is a block diagram showing a schematic configuration of a digital copying machine 60 according to the fifth embodiment of the present invention. The digital copying machine 60 includes an image scanner 1 configured as in the first to fourth embodiments described above and an image on a sheet based on digital image data read by the image scanner 1. The printer 61 is an image forming apparatus that performs the formation, and a control unit 62 that controls the digital copying machine 60.

このような構成により、高速のＤ／Ａ変換回路である黒オフセット補正回路２３やＡ／Ｄ変換回路３０などを搭載して多機能化および動作速度の高速化が図られており消費電力の非常に大きなＡＦＥ３１を採用した場合であっても、原稿読取動作を行わない間についてはＣＣＤ１０（およびＡＦＥ３１）の動作を停止させるようにしたので、消費電力を削減することができる。   With such a configuration, the high-speed D / A conversion circuit such as the black offset correction circuit 23 and the A / D conversion circuit 30 are mounted to increase the number of functions and increase the operation speed, resulting in extremely low power consumption. Even when the large AFE 31 is employed, the operation of the CCD 10 (and the AFE 31) is stopped while the document reading operation is not performed, so that power consumption can be reduced.

なお、プリンタ６１の印刷方式は、電子写真方式のほか、インクジェット方式、昇華型熱転写方式、銀塩写真方式、直接感熱記録方式、溶融型熱転写方式など種々の方式を用いることができる。   As the printing method of the printer 61, various methods such as an inkjet method, a sublimation type thermal transfer method, a silver salt photography method, a direct thermal recording method, and a melt type thermal transfer method can be used in addition to the electrophotographic method.

本発明の第１の実施の形態にかかるイメージスキャナの概略構成を示す縦断正面図である。1 is a longitudinal front view showing a schematic configuration of an image scanner according to a first embodiment of the present invention. イメージスキャナの信号処理制御系を示すブロック図である。It is a block diagram which shows the signal processing control system of an image scanner. クランプ回路を含む各部における電源系の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply system in each part containing a clamp circuit. クランプＳＷのＯＮタイミングを示すタイミングチャートである。It is a timing chart which shows the ON timing of clamp SW. 本発明の第２の実施の形態にかかるイメージスキャナの信号処理制御系を示すブロック図である。It is a block diagram which shows the signal processing control system of the image scanner concerning the 2nd Embodiment of this invention. 本発明の第３の実施の形態にかかるイメージスキャナの信号処理制御系を示すブロック図である。It is a block diagram which shows the signal processing control system of the image scanner concerning the 3rd Embodiment of this invention. 本発明の第４の実施の形態にかかるイメージスキャナの信号処理制御系を示すブロック図である。It is a block diagram which shows the signal processing control system of the image scanner concerning the 4th Embodiment of this invention. クランプ回路を含む各部における電源系の構成を示すブロック図である。It is a block diagram which shows the structure of the power supply system in each part containing a clamp circuit. 本発明の第５の実施の形態にかかるデジタル複写機の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the digital copying machine concerning the 5th Embodiment of this invention. 従来の画像読取装置の信号処理制御系を示すブロック図である。It is a block diagram which shows the signal processing control system of the conventional image reading apparatus.

符号の説明Explanation of symbols

１ 画像読取装置
１０ 光電変換素子
２１ コンデンサ
２２ 第１のクランプ回路
３１ ＡＦＥ
４０，５０ 第２のクランプ回路
６０ 情報処理装置
６１ 画像形成装置 DESCRIPTION OF SYMBOLS 1 Image reader 10 Photoelectric conversion element 21 Capacitor 22 1st clamp circuit 31 AFE
40, 50 Second clamp circuit 60 Information processing device 61 Image forming device

Claims (13)

読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、
原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、
を備えることを特徴とする画像読取装置。 A photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal;
A capacitor for AC coupling the analog image signal output from the photoelectric conversion element;
A signal processing IC that includes various peripheral circuits including at least a first clamp circuit that determines an offset potential of the analog image signal, and that converts the analog image signal after AC coupling by the capacitor into a digital image signal (AFE) Analog Front End)
A second clamp circuit which is provided between the capacitor and the AFE and determines an offset potential of the analog image signal after AC coupling by the capacitor;
The AFE operation is stopped and the second clamp circuit is energized during a period other than the document reading execution, and the AFE is energized and the operation of the second clamp circuit is stopped during the document reading execution. Power control means;
An image reading apparatus comprising: 前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、
前記電位調節手段は、原稿読取実行以外の期間については前記第２のクランプ回路のクランプ電位を前記ＡＦＥが正常動作をしていた時と同じオフセット電位になるような電位に調整する、
ことを特徴とする請求項１記載の画像読取装置。 A potential adjusting means for adjusting a clamp potential of the second clamp circuit;
The potential adjusting means adjusts the clamp potential of the second clamp circuit to a potential that is the same as the offset potential when the AFE is operating normally during a period other than document reading execution.
The image reading apparatus according to claim 1. 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、
を備えることを特徴とする画像読取装置。 A photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal;
A capacitor for AC coupling the analog image signal output from the photoelectric conversion element;
A signal processing IC in which a power supply system is divided between a clamp circuit for determining an offset potential of the analog image signal and a peripheral circuit other than the clamp circuit, and the analog image signal after AC coupling by the capacitor is converted into a digital image signal. AFE (Analog Front End) to convert,
A power supply for stopping the operation of peripheral circuits other than the clamp circuit during a period other than the document reading execution and energizing the clamp circuit, and for energizing peripheral circuits other than the clamp circuit and the clamp circuit during the document reading execution. Control means;
An image reading apparatus comprising: 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする電源制御手段と、
を備えることを特徴とする画像読取装置。 A photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal;
A capacitor for AC coupling the analog image signal output from the photoelectric conversion element;
A signal processing IC having an internal power supply cutoff means capable of selectively shutting off a power supply system supplied to a peripheral circuit other than a clamp circuit that determines an offset potential of the analog image signal. AFE (Analog Front End) for converting the combined analog image signal into a digital image signal;
During the period other than the document reading execution, the power supply cutoff means is controlled to stop the operation of peripheral circuits other than the clamp circuit, and during the document reading execution, the power supply cutoff means is controlled to control the peripheral circuits other than the clamp circuit. Power control means for energizing
An image reading apparatus comprising: 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、
前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、
前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、
前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、
原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる電源制御手段と、
を備えることを特徴とする画像読取装置。 A photoelectric conversion element that receives reflected light from a read original and outputs an analog image signal;
A capacitor for AC coupling the analog image signal output from the photoelectric conversion element;
A signal processing IC that includes various peripheral circuits including at least a first clamp circuit that determines an offset potential of the analog image signal, and that converts the analog image signal after AC coupling by the capacitor into a digital image signal (AFE) Analog Front End)
A second clamp circuit which is provided in parallel with the capacitor before the AFE and determines the potentials of both electrodes of the capacitor;
During periods other than document reading execution, the operation of the photoelectric conversion element and the AFE is stopped and the second clamp circuit is energized. When document reading is performed, the photoelectric conversion element and the AFE are energized and the photoelectric conversion element and the AFE are energized. Power control means for stopping the operation of the second clamp circuit;
An image reading apparatus comprising: 前記電源制御手段は、省エネモードへの移行時においても前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とする、
ことを特徴とする請求項５記載の画像読取装置。 The power supply control means stops the operation of the photoelectric conversion element and the AFE even when shifting to the energy saving mode, and sets the second clamp circuit in an energized state.
The image reading apparatus according to claim 5. 前記第２のクランプ回路のクランプ電位を生成する電源電圧は、省エネモード時に遮断されないＣＰＵと同一系統の電源電圧とする、
ことを特徴とする請求項５記載の画像読取装置。 The power supply voltage for generating the clamp potential of the second clamp circuit is a power supply voltage of the same system as the CPU that is not cut off during the energy saving mode.
The image reading apparatus according to claim 5. 前記第２のクランプ回路のクランプ電位を調節する電位調節手段を更に備え、
前記電位調節手段は、原稿読取実行以外の期間については、通常動作時の前記光電変換素子のオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加するとともに、通常動作時の前記ＡＦＥのオフセット電圧と同じオフセット電位になるような電位に調整して前記コンデンサに印加する、
ことを特徴とする請求項１記載の画像読取装置。 A potential adjusting means for adjusting a clamp potential of the second clamp circuit;
The potential adjusting means adjusts the potential to be the same offset potential as the offset voltage of the photoelectric conversion element during normal operation and applies it to the capacitor during a period other than document reading execution, Adjusting the potential to the same offset potential as the offset voltage of the AFE and applying it to the capacitor;
The image reading apparatus according to claim 1. 請求項１ないし８のいずれか一記載の画像読取装置と、
この画像読取装置で読み取った画像データに基づいて用紙上に画像の形成を行う画像形成装置と、
を備えることを特徴とする情報処理装置。 An image reading apparatus according to any one of claims 1 to 8,
An image forming apparatus that forms an image on a sheet based on image data read by the image reading apparatus;
An information processing apparatus comprising: 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記コンデンサと前記ＡＦＥとの間に設けられ、前記コンデンサによる交流結合後の前記アナログ画像信号のオフセット電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる、
ことを特徴とする電源制御方法。 A photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal, a capacitor that AC-couples the analog image signal output from the photoelectric conversion element, and a first potential that determines an offset potential of the analog image signal A signal processing IC including various peripheral circuits including at least one clamp circuit, an AFE (Analog Front End) for converting the analog image signal after AC coupling by the capacitor into a digital image signal, the capacitor, A second clamp circuit provided between the AFE and determining an offset potential of the analog image signal after AC coupling by the capacitor;
The AFE operation is stopped and the second clamp circuit is energized during a period other than the document reading execution, and the AFE is energized and the operation of the second clamp circuit is stopped during the document reading execution. ,
And a power control method. 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路と前記クランプ回路以外の周辺回路とでは電源系統が分けられている信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記クランプ回路以外の周辺回路の動作を停止させるとともに前記クランプ回路を通電状態とし、原稿読取実行時は前記クランプ回路および前記クランプ回路以外の周辺回路を通電状態にする、
ことを特徴とする電源制御方法。 A photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal, a capacitor that AC-couples the analog image signal output from the photoelectric conversion element, and a clamp that determines an offset potential of the analog image signal A signal processing IC in which a power supply system is divided between a circuit and peripheral circuits other than the clamp circuit, an AFE (Analog Front End) for converting the analog image signal after AC coupling by the capacitor into a digital image signal, A power control method in an image reading apparatus comprising:
During the period other than the document reading execution, the operation of the peripheral circuits other than the clamp circuit is stopped and the clamp circuit is energized, and when the document reading is performed, the peripheral circuits other than the clamp circuit and the clamp circuit are energized.
And a power control method. 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決めるクランプ回路以外の周辺回路に供給する電源系を選択的に遮断することができる電力供給遮断手段を内部に有している信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路の動作を停止させ、原稿読取実行時は前記電力供給遮断手段を制御して前記クランプ回路以外の周辺回路を通電状態にする、
ことを特徴とする電源制御方法。 A photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal, a capacitor that AC-couples the analog image signal output from the photoelectric conversion element, and a clamp that determines an offset potential of the analog image signal A signal processing IC having an internal power supply cutoff means capable of selectively shutting off a power supply system supplied to peripheral circuits other than the circuit, and converting the analog image signal after AC coupling by the capacitor into a digital image A power control method in an image reading apparatus comprising: AFE (Analog Front End) for converting into a signal,
During the period other than the document reading execution, the power supply cutoff means is controlled to stop the operation of peripheral circuits other than the clamp circuit, and during the document reading execution, the power supply cutoff means is controlled to control the peripheral circuits other than the clamp circuit. Put the power on,
And a power control method. 読取り原稿からの反射光を受光してアナログ画像信号を出力する光電変換素子と、前記光電変換素子から出力される前記アナログ画像信号を交流結合するコンデンサと、前記アナログ画像信号のオフセット電位を決める第１のクランプ回路を少なくとも含む各種の周辺回路を内蔵した信号処理ＩＣであり、前記コンデンサによる交流結合後の前記アナログ画像信号をデジタル画像信号に変換するＡＦＥ（Analog Front End）と、前記ＡＦＥの前段に前記コンデンサと並列に設けられ、前記コンデンサの両電極の電位を決める第２のクランプ回路と、を備える画像読取装置における電源制御方法であって、
原稿読取実行以外の期間は前記光電変換素子および前記ＡＦＥの動作を停止させるとともに前記第２のクランプ回路を通電状態とし、原稿読取実行時は前記光電変換素子および前記ＡＦＥを通電状態にするとともに前記第２のクランプ回路の動作を停止させる、
ことを特徴とする電源制御方法。 A photoelectric conversion element that receives reflected light from a read document and outputs an analog image signal, a capacitor that AC-couples the analog image signal output from the photoelectric conversion element, and a first potential that determines an offset potential of the analog image signal A signal processing IC including various peripheral circuits including at least one clamp circuit, an AFE (Analog Front End) for converting the analog image signal after AC coupling by the capacitor into a digital image signal, and a front stage of the AFE A second clamp circuit that is provided in parallel with the capacitor and determines a potential of both electrodes of the capacitor, and a power supply control method in an image reading apparatus,
During periods other than document reading execution, the operation of the photoelectric conversion element and the AFE is stopped and the second clamp circuit is energized. When document reading is performed, the photoelectric conversion element and the AFE are energized and the photoelectric conversion element and the AFE are energized. Stopping the operation of the second clamp circuit;
And a power control method.
JP2006318631A 2006-11-27 2006-11-27 Image reading apparatus, information processing apparatus, and power supply control method Expired - Fee Related JP4740097B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006318631A JP4740097B2 (en) 2006-11-27 2006-11-27 Image reading apparatus, information processing apparatus, and power supply control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006318631A JP4740097B2 (en) 2006-11-27 2006-11-27 Image reading apparatus, information processing apparatus, and power supply control method

Publications (2)

Publication Number Publication Date
JP2008135832A JP2008135832A (en) 2008-06-12
JP4740097B2 true JP4740097B2 (en) 2011-08-03

Family

ID=39560390

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006318631A Expired - Fee Related JP4740097B2 (en) 2006-11-27 2006-11-27 Image reading apparatus, information processing apparatus, and power supply control method

Country Status (1)

Country Link
JP (1) JP4740097B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6480364B2 (en) * 2016-03-04 2019-03-06 Ｎｅｃプラットフォームズ株式会社 Image reading device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6462072A (en) * 1987-09-01 1989-03-08 Toshiba Corp Picture reader
JP3130552B2 (en) * 1990-06-25 2001-01-31 株式会社リコー Image reading device
JP4607657B2 (en) * 2005-05-09 2011-01-05 株式会社リコー Image processing apparatus, image reading apparatus, image forming apparatus, computer program, recording medium, and analog signal processing circuit

Also Published As

Publication number Publication date
JP2008135832A (en) 2008-06-12

Similar Documents

Publication Publication Date Title
JP5206423B2 (en) Image reading apparatus, image forming apparatus, and sample / hold control method
JP2006069205A (en) Light beam scanning apparatus and image forming apparatus
JP2008236245A (en) Image reader and image forming apparatus
US7936485B2 (en) Image reading apparatus, image processing apparatus, and computer program product
US20070229647A1 (en) Image forming apparatus
JP4740097B2 (en) Image reading apparatus, information processing apparatus, and power supply control method
JP2008221847A (en) Image formation device, image formation method, and program
JPH0655773A (en) Solid scanning-type printing head
JP2001150726A (en) Optical writing unit
US20170019619A1 (en) Photoelectric conversion device, image reading device, and image forming apparatus
US7408682B2 (en) Image reading apparatus
US20050078723A1 (en) Method and apparatus for controlling power of laser diodes
JP4494232B2 (en) Image reading apparatus and image forming apparatus
JP6123270B2 (en) Write control apparatus, image forming apparatus, and program
WO2002019693A1 (en) Image reader
JP4768552B2 (en) Image reading apparatus, image forming apparatus, and lighting control method
US20050206974A1 (en) Image reading apparatus
JP3884966B2 (en) Image reading apparatus and image reading apparatus driving method
JP6281331B2 (en) Optical writing apparatus, image forming apparatus, and optical writing method
JP2002149034A (en) Image forming device
JP2001028672A (en) Image reader and image processing unit provided with the image reader
JP2004104563A (en) Image reading apparatus and image forming apparatus
JPH10193684A (en) Writing unit for led
JPH11225252A (en) Image reader
JP2001127957A (en) Image reader and method, and storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090730

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110428

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees