JP4731584B2 - フラッシュメモリを搭載する記憶装置 - Google Patents
フラッシュメモリを搭載する記憶装置 Download PDFInfo
- Publication number
- JP4731584B2 JP4731584B2 JP2008122579A JP2008122579A JP4731584B2 JP 4731584 B2 JP4731584 B2 JP 4731584B2 JP 2008122579 A JP2008122579 A JP 2008122579A JP 2008122579 A JP2008122579 A JP 2008122579A JP 4731584 B2 JP4731584 B2 JP 4731584B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- address
- memory
- sector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
より好ましくは、フラッシュメモリは、クロックに同期して内部書込データを順次取込み、第2のインタフェイス部は、バッファメモリに対する読出制御信号を発生してバッファメモリから外部書込データを受けて内部書込データを発生し、外部書込アドレス信号から内部書込アドレス信号を発生する、データ転送制御部を有し、データ転送制御部は、フラッシュメモリに内部書込データの書込が開始されるときに、クロックのカウントを開始するカウンタと、外部書込アドレス信号に含まれるオフセット信号とカウンタのカウント値の上位から所定数ビットとが一致した時に一致信号を出力する比較器と、バッファメモリがクロックに同期して外部書込データを出力するように一致信号に応じて読出制御信号をバッファメモリに与えるゲート回路と、一致信号が非活性化されている時は、フラッシュメモリを構成するメモリセルの消去状態に対応するデータをフラッシュメモリに与え、一致信号が活性化した時はバッファメモリから読出された外部書込データをフラッシュメモリに与える選択回路とを有する。
図1は、フラッシュメモリを搭載した記憶装置1の概略構成を示すブロック図である。
図5を参照して、ステップS01は、ホストシステムからの要求待ちのステップである。続いて、ステップS02において、読出の要求があったか否かが判断される。読出要求があった場合には、ステップS04に移り、読出処理が行なわれる。読出処理が完了すると、再び、ステップS01に戻りホストシステムからの要求待ち状態となる。
図6を参照して、ステップS11において、読出が開始される。
続いて、ステップS22においてホストシステムから発信されたメディアセクタアドレスが受信される。
図9は、図8に示した書込処理の各ステップがホストシステムとコントローラおよびバッファメモリとフラッシュメモリとの間でどのように行なわれるかを示す図である。
フラッシュメモリの各メモリセルは、フローティングゲートを有するMOSトランジスタで構成されている。各メモリセルはMOSトランジスタのしきい値電圧の状態でデータ“1”、“0”を保持している。一般に、メモリセルの消去直後の状態は、保持データ“1”に対応する。データ“0”の書込動作がされるとしきい値電圧が変化し、変化後のしきい値電圧を有するメモリセルの状態が保持データ“0”に対応する。一方、データ“1”の書込動作ではしきい値電圧は変化しない。このため、初期状態としてデータ“0”を保持しているメモリセルに対してデータ“1”の書込動作が行われても、保持データは変化しない。
図10を参照して、データ転送制御部8は、記憶装置内部で生成されるリードセクタイネーブル信号RSE♯をクロック信号SCの立上がりに同期してラッチするフリップフロップ22と、フリップフロップ22の出力と記憶装置内部で生成されるライトセクタイネーブル信号WSE♯との論理和をリセット信号RSTとして出力するAND回路24と、リセット信号RSTによってリセットされその後クロック信号SCの立上がりに応答してカウントアップを開始するSCカウンタ26と、ホストシステムより16ビットのメディアセクタアドレスをラッチして上位14ビットをシーケンサ部6へセクタアドレスSA0〜SA15として出力するメディアセクタアドレスラッチ部30と、SCカウンタ26の出力である11ビットの計数値のうち上位2ビットとメディアセクタアドレスラッチ部30がラッチしたメディアセクタアドレスの下位2ビットとを比較する比較器32とを含む。
図15は、実施の形態2の記憶装置51の概略構成を示すブロック図である。
図19を参照して、1セクタが2048バイトであるときは、フラッシュセクタアドレスSAに対応して0h〜7FFhのカラムアドレスが存在する。スタートカラムアドレスCAを設定すると、設定したフラッシュセクタアドレスSA中のスタートカラムアドレスに対応するカラムのデータからクロック信号に同期して読出が開始される。
図22を参照して、実施の形態2の記憶装置の処理のメインフローは、図5に示した実施の形態1の読出処理ステップS04に代えてステップS104を含み、書込処理ステップS05に代えてステップS105を含む点が図5で示したフローと異なる。他の部分は図5で示したフローと同様であるので説明は繰返さない。
次いで、ステップS112において、メディアセクタアドレスがホストシステムから受信される。続いて、ステップS113において、受信したメディアセクタアドレスを変換してフラッシュメモリのセクタアドレスSAおよびスタートカラムアドレスCAが発生される。続いて、ステップS114において、フラッシュメモリの分割リードコマンドが設定されセクタアドレスSAおよびスタートカラムアドレスCAも指定される。そして、ステップS115において、データがフラッシュメモリから読出され、バッファメモリに書込まれる。
続いてステップS122においてホストシステムから発信されたメディアセクタアドレスが受信される。
図27を参照して、カラムアドレス制御部58は、記憶装置内部で生成されるリードセクタイネーブル信号RSE♯をクロック信号SCの立上がりに同期してラッチするフリップフロップ72と、フリップフロップ72の出力と記憶装置内部で生成されるライトセクタイネーブル信号WSE♯との論理和をリセット信号RSTとして出力するAND回路74と、リセット信号RSTによってリセットされその後クロック信号SCの立上がりに応答してカウントアップを開始する9ビットのSCカウンタ76と、ホストシステムより16ビットのメディアセクタアドレスをラッチして上位14ビット、下位2ビットをそれぞれセクタアドレスSA0〜SA15、スタートカラムアドレスCA0〜1としてシーケンサ部6へ出力するメディアセクタアドレスラッチ部30と、フリップフロップ72の出力とクロック信号SCとを受けてライトイネーブル信号/WE♯を出力するゲート回路78とを含む。
Claims (1)
- フラッシュメモリと、
ホストシステムから入力される外部アドレスに対応する内部主アドレスおよび内部副アドレスを発生し、前記ホストシステムから入力される外部データを前記フラッシュメモリに出力、または前記フラッシュメモリから入力されるデータを前記外部データとしてホストシステムへ出力する、データ入出力部とを備え、
前記データ入出力部は、
前記内部主アドレスによって前記フラッシュメモリの前記外部データの容量より大きい容量を持つメモリ領域単位を選択し、前記内部副アドレスによって前記メモリ領域単位内のデータ入出力開始位置を指定し、前記データ入出力開始位置から前記フラッシュメモリのデータ読出、または前記データ入出力開始位置から前記フラッシュメモリへのデータの書込を行う、フラッシュメモリを搭載する記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008122579A JP4731584B2 (ja) | 2008-05-08 | 2008-05-08 | フラッシュメモリを搭載する記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008122579A JP4731584B2 (ja) | 2008-05-08 | 2008-05-08 | フラッシュメモリを搭載する記憶装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09801999A Division JP4141581B2 (ja) | 1999-04-05 | 1999-04-05 | フラッシュメモリを搭載する記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008192178A JP2008192178A (ja) | 2008-08-21 |
JP4731584B2 true JP4731584B2 (ja) | 2011-07-27 |
Family
ID=39752160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008122579A Expired - Fee Related JP4731584B2 (ja) | 2008-05-08 | 2008-05-08 | フラッシュメモリを搭載する記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4731584B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01237861A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | マイクロプロセッサ |
JP3672576B2 (ja) * | 1992-07-01 | 2005-07-20 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
JPH09171486A (ja) * | 1995-10-16 | 1997-06-30 | Seiko Epson Corp | Pcカード |
JPH1185609A (ja) * | 1997-09-09 | 1999-03-30 | Mitsubishi Electric Corp | 半導体記憶装置及びそのデータ管理方法 |
-
2008
- 2008-05-08 JP JP2008122579A patent/JP4731584B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008192178A (ja) | 2008-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4141581B2 (ja) | フラッシュメモリを搭載する記憶装置 | |
US7334080B2 (en) | Nonvolatile memory with independent access capability to associated buffer | |
US9304691B2 (en) | Memory system and bank interleaving method | |
US9122611B2 (en) | Method for giving read commands and reading data, and controller and storage system using the same | |
KR100921787B1 (ko) | 낸드 플래시 메모리 제어장치 | |
JP4317166B2 (ja) | データを転送するインタフェースを有する光記憶システム | |
JP2009259253A (ja) | パイプラインメモリのための効率的な読出し、書込み方法 | |
JPH1185609A (ja) | 半導体記憶装置及びそのデータ管理方法 | |
JP4034971B2 (ja) | メモリコントローラおよびメモリシステム装置 | |
US20140173173A1 (en) | Method, device, and system including configurable bit-per-cell capability | |
JP2019121370A (ja) | メモリ装置 | |
JP2009003569A (ja) | 半導体記憶装置 | |
US11783880B2 (en) | Operating method of memory device for extending synchronization of data clock signal, and operating method of electronic device including the same | |
US11237954B2 (en) | Controller and data storage system having the same | |
EP1248267A2 (en) | Semiconductor memory device and information processing system | |
US10261714B2 (en) | Memory controller and memory system including same | |
JP2013200678A (ja) | メモリシステムおよびバンクインターリーブ方法 | |
JP4731584B2 (ja) | フラッシュメモリを搭載する記憶装置 | |
JPH1139245A (ja) | 半導体デバイス制御装置および半導体デバイス制御方法 | |
US7565476B2 (en) | Memory device | |
JP4640366B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP2009003995A (ja) | 半導体記憶装置 | |
US8166228B2 (en) | Non-volatile memory system and method for reading and storing sub-data during partially overlapping periods | |
JP2003151285A (ja) | 半導体メモリ | |
US20240028199A1 (en) | Memory system and memory control method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110419 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |