JP4724948B2 - インバータ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は制御回路によって制御される複数のスイッチング素子を有し、出力部にコンデンサを有する出力フィルタが接続されたＨブリッジを備えたインバータに関するものである。
【０００２】
【従来の技術】
この種のインバータとして、図３に示すように、４個のスイッチング素子ＳＷ１〜ＳＷ４を有し、図示しない制御回路からの駆動信号によりスイッチング素子ＳＷ１〜ＳＷ４を駆動制御して正弦波状の電圧を出力するインバータ３１がある。インバータ３１の出力部３２にはフィルタを構成するリアクトル３３及びコンデンサ３４が接続されている。インバータ３１の出力を停止する場合、従来はＨブリッジを構成する４カ所の全てのスイッチング素子ＳＷ１〜ＳＷ４をオフ状態にしていた。
【０００３】
また、特開平８−４７１７６号公報には、直流電源を商用電力系統へ連系する系統連系インバータにおいて、直流電源が商用電力系統へ再連系された際に、出力フィルタを構成するコンデンサの電荷によってインバータ主回路に突入電流が流れるのを防止する方法が開示されている。詳述すれば、この系統連系インバータはインバータ主回路とインバータ制御回路を備え、インバータ主回路と商用電力系統の間に開閉手段及びリレーが設けられている。そして、インバータ制御回路は開閉手段による開列動作後、一定時間に亘ってインバータ主回路のスイッチング素子にスイッチング動作を行わせている。その結果、リアクトル及びコンデンサからなる出力フィルタのコンデンサの電荷がリアクトルにおいて放電され、前記突入電流の発生が防止される。
【０００４】
【発明が解決しようとする課題】
ところが、出力フィルタのコンデンサに電荷が蓄積された状態で、Ｈブリッジを構成する４か所の全てのスイッチング素子ＳＷ１〜ＳＷ４をオフ状態にすると、コンデンサに蓄積された電荷により、出力部に直流電圧が発生する。ＡＣインバータに接続される負荷（例えば、家電製品）によっては、直流電圧が印加されることにより故障したりヒューズが溶断する場合があった。
【０００５】
一方、特開平８−４７１７６号公報に開示された方法ではインバータ主回路を負荷と切り離す開閉手段が必要になる。従って、前記Ｈブリッジを備えたインバータに適用するには、インバータと負荷との間に開閉手段（スイッチ）を設ける必要があり、構成が複雑になる。
【０００６】
本発明は前記の問題点に鑑みてなされたものであって、その目的はインバータの出力停止の際、コンデンサに蓄積された電荷に基づいて出力端子から直流電圧が負荷に出力されるのを、インバータと負荷とを切り離すスイッチを設けずに、防止できるインバータを提供することにある。
【０００７】
【課題を解決するための手段】
前記の目的を達成するため、請求項１に記載の発明では、制御回路によって制御される二つの電源側スイッチング素子と二つの接地側スイッチング素子とを有し、出力部にコンデンサを有する出力フィルタが接続されたＨブリッジを備えたインバータにおいて、前記電源側スイッチング素子又は前記接地側スイッチング素子に対して逆並列にダイオードを接続し、前記制御回路と前記電源側スイッチング素子及び前記接地側スイッチング素子のいずれか一組とを、２入力のＡＮＤ回路を介して接続し、当該ＡＮＤ回路の一方の入力端子に前記制御回路から前記電源側スイッチング素子又は前記接地側スイッチング素子を駆動する駆動信号が入力され、前記ＡＮＤ回路の他方の入力端子に、前記Ｈブリッジの異常を検出する異常検出手段からの出力信号が入力されるように構成し、前記異常検出手段が異常を検出して交流出力を停止する際、前記コンデンサに充電された電荷の放電経路を確保するため、前記異常検出手段から前記ＡＮＤ回路に異常検出信号を出力することで、前記ＡＮＤ回路を介して接続された前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組をオフ状態にしつつ、その他のスイッチング素子を交互にオン・オフさせる。
【０００８】
この発明では、インバータの運転中に、異常停止を行う際、電源側又は接地側に接続されたスイッチング素子のいずれか一組が通電状態となる。スイッチング素子が通電状態（オン）になると、該スイッチング素子と、他方のスイッチング素子に逆並列に接続されたダイオードと、コンデンサとを含む閉回路が構成され、コンデンサに蓄積されている電荷が放電される。従って、コンデンサに蓄積（充電）された電荷に基づいて、出力端子から直流電圧が負荷に出力されるのが防止される。
【００１０】
具体的には、交流出力を停止する際に、電源側又は接地側のスイッチング素子のいずれか一組がオフ状態に保持され、他のスイッチング素子が通常のスイッチング動作を行う。例えば、接地側のスイッチング素子がオフ状態に保持され、電源側の２個のスイッチング素子が交互にオン・オフされる。そして、コンデンサに蓄積（充電）されている電荷がスイッチング素子のオンの際に放電される。従って、放電を適正に行わせるための、スイッチング素子の制御が簡単になる。
【００１３】
請求項２に記載の発明では、請求項１に記載の発明において、前記スイッチング素子にはＭＯＳＦＥＴが使用されている。この発明では、ＭＯＳＦＥＴの寄生ダイオードが前記逆並列に接続されたダイオードとして機能する。従って、例えばバイポーラトランジスタ等のように寄生ダイオードが内在しないトランジスタをスイッチング素子として使用する場合に比較して、ダイオードをわざわざ接続する必要がない分、構成が簡単になる。
【００１４】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図１に従って説明する。インバータ１は４個のスイッチング素子ＳＷ１〜ＳＷ４よりなるＨブリッジとしてのＨブリッジ回路２を備えている。Ｈブリッジ回路２は、第１及び第４のスイッチング素子ＳＷ１，ＳＷ４の組と、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３の組とを交互にオン・オフさせることにより、直流電源Ｅの直流電圧を交流に変換して、出力端子に正弦波の交流電圧を出力する。出力部３にはフィルタを構成するリアクトル４ａ，４ｂ及びコンデンサ５が接続されている。
【００１５】
各スイッチング素子ＳＷ１〜ＳＷ４にはｎチャネルのＭＯＳＦＥＴが使用されている。各ＭＯＳＦＥＴは、ドレインが直流電源Ｅ側に接続され、ソースが接地側に接続されている。ＭＯＳＦＥＴには図１に鎖線で示すように、カソードがドレインにアノードがソースに接続された状態で寄生ダイオードＤが内在する。従って、ＭＯＳＦＥＴをスイッチング素子として使用することにより、各スイッチング素子ＳＷ１〜ＳＷ４にはダイオードＤが逆並列に接続された状態となっている。
【００１６】
スイッチング素子ＳＷ１，ＳＷ３の制御端子（この実施の形態ではＭＯＳＦＥＴのゲート）には制御回路６から出力される駆動信号Ｖｓ１，Ｖｓ３がそれぞれ入力される。スイッチング素子ＳＷ２，ＳＷ４の制御端子は遮断手段としてのＡＮＤ回路７，８の出力端子に接続され、制御回路６から出力される駆動信号Ｖｓ２，Ｖｓ４が、ＡＮＤ回路７，８を介してそれぞれ入力されるようになっている。
【００１７】
制御回路６は、第１及び第４のスイッチング素子ＳＷ１，ＳＷ４の組と、第２及び第３のスイッチング素子ＳＷ２，ＳＷ３の組を所定周期で交互にオン・オフさせる第１〜第４の駆動信号Ｖｓ１〜Ｖｓ４を生成し、各スイッチング素子ＳＷ１〜ＳＷ４に出力する。制御回路６は、図示しない基準正弦波出力回路から出力される基準正弦波信号と図示しない出力電圧検出回路から出力される出力電圧信号とに基づいて、第１〜第４の駆動信号Ｖｓ１〜Ｖｓ４を生成するようになっている。
【００１８】
インバータ１にはＨブリッジ回路２の異常を検出する異常検出手段９が設けられ、異常検出手段９の出力がＡＮＤ回路７，８に入力される。異常検出手段９は異常を検出すると異常検出信号としてＬレベルの信号を出力するようになっている。制御回路６及びＡＮＤ回路７，８により制御手段が構成されている。
【００１９】
次に前記のように構成された装置の作用について説明する。
制御回路６から所定周期で駆動信号Ｖｓ１，Ｖｓ４と、駆動信号Ｖｓ２，Ｖｓ３とが交互に出力される。駆動信号Ｖｓ１，Ｖｓ３はスイッチング素子ＳＷ１，ＳＷ３のゲートに直接入力されるため、駆動信号Ｖｓ１，Ｖｓ３が出力されると各スイッチング素子ＳＷ１，ＳＷ３はオン状態になる。一方、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路７，８を介してスイッチング素子ＳＷ２，ＳＷ４に入力される。従って、ＡＮＤ回路７，８の他方の入力となる異常検出手段９の出力がＨの状態（異常のない状態）のときに、駆動信号Ｖｓ２，Ｖｓ４が制御回路６から出力されるとスイッチング素子ＳＷ２，ＳＷ４がオン状態になる。即ち、正常状態において、スイッチング素子ＳＷ１，ＳＷ４の組みと、スイッチング素子ＳＷ２，ＳＷ３の組みとが交互にオン状態となって出力部３から正弦波の交流電圧が出力される。
【００２０】
次にインバータ１に異常が発生した際の停止動作について説明する。インバータ１に異常が発生し、異常検出手段９が異常を検出すると、異常検出手段９の出力信号がＨレベルからＬレベルに変化する。その結果、ＡＮＤ回路７，８の他方の入力がＬレベルとなり、制御回路６からスイッチング素子ＳＷ２，ＳＷ４に駆動信号Ｖｓ２，Ｖｓ４が出力されても、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路７，８で遮断され、スイッチング素子ＳＷ２，ＳＷ４はオフ状態に保持される。即ち、異常検出手段９から異常検出信号（Ｌレベルの信号）が出力されると、接地側に接続されたスイッチング素子ＳＷ２，ＳＷ４がオフ状態に保持される。
【００２１】
異常検出手段９が異常を検出しても制御回路６は駆動信号Ｖｓ１〜Ｖｓ４を通常状態と同様に出力する。しかし、駆動信号Ｖｓ２，Ｖｓ４はＡＮＤ回路７，８で遮断されるため、スイッチング素子ＳＷ２，ＳＷ４がオフ状態に保持されて出力部３からの交流電圧の出力が停止される。
【００２２】
一方、駆動信号Ｖｓ１，Ｖｓ３は通常に出力されるため、両スイッチング素子ＳＷ１，ＳＷ３が交互にオン・オフ状態となる。インバータ１の出力が停止された時のコンデンサ５に充填された電荷の状態が、例えば、第１のスイッチング素子ＳＷ１側がプラスに帯電している状態であれば、第３のスイッチング素子ＳＷ３がオン状態のときに、コンデンサ５に蓄積された電荷が放電される。即ち、リアクトル４ａ→スイッチング素子ＳＷ１の寄生ダイオードＤ→スイッチング素子ＳＷ３→リアクトル４ｂの経路で電流が流れて、コンデンサ５に蓄積されていた電荷が急速に放電される。また、コンデンサ５の第３のスイッチング素子ＳＷ３側がプラスに帯電している状態であれば、第１のスイッチング素子ＳＷ１がオン状態のときに、コンデンサ５に蓄積された電荷が放電される。即ち、リアクトル４ｂ→スイッチング素子ＳＷ３の寄生ダイオードＤ→スイッチング素子ＳＷ１→リアクトル４ａの経路で電流が流れて、コンデンサ５に蓄積されていた電荷が急速に放電される。
【００２３】
この実施の形態では以下の効果を有する。
（１） Ｈブリッジ回路２のスイッチング素子ＳＷ１〜ＳＷ４に対して逆並列に（寄生）ダイオードＤを接続し、インバータ１の交流出力を停止する際に、Ｈブリッジ回路２の接地側のスイッチング素子ＳＷ２，ＳＷ４をオフ状態に保持し、電源側のスイッチング素子ＳＷ１，ＳＷ３の少なくとも１個を通電状態にさせる。従って、スイッチング素子の通電状態において、該スイッチング素子と、他方のスイッチング素子に逆並列に接続された（寄生）ダイオードＤと、コンデンサ５とを含む閉回路が構成され、コンデンサ５に蓄積されている電荷が急速に放電される。従って、コンデンサ５に蓄積（充電）された電荷に基づいて、出力端子から直流電圧が負荷に出力されるのが防止される。
【００２４】
（２） 制御手段は２入力のＡＮＤ回路７，８を備え、該ＡＮＤ回路７，８の一方の入力端子にＨブリッジ回路２の接地側に設けられたスイッチング素子ＳＷ２，ＳＷ４を駆動するための駆動信号Ｖｓ２，Ｖｓ４が入力され、他方の入力端子に異常検出手段９の出力信号が入力される。従って、異常検出手段９が異常を検出すると、ＡＮＤ回路７，８に異常検出信号（Ｌレベルの信号）が入力されて、制御回路６が通常の制御を行っても、スイッチング素子ＳＷ２，ＳＷ４はオフ状態に保持される。即ち、Ｈブリッジ回路２の電源側及び接地側のいずれか一方の側の２個のスイッチング素子に通常のスイッチング動作を行わせ、他方の側の２個のスイッチング素子をオフ状態にする制御が容易になる。
【００２５】
（３） スイッチング素子ＳＷ１〜ＳＷ４にＭＯＳＦＥＴが使用されているため、ＭＯＳＦＥＴの寄生ダイオードＤがスイッチング素子に逆並列に接続されたダイオードとして機能する。従って、例えば、バイポーラトランジスタ等のように寄生ダイオードが内在しないトランジスタをスイッチング素子として使用する場合に比較して、ダイオードをわざわざ接続する必要がない分、構成が簡単になる。
【００２６】
（第２の実施の形態）
次に第２の実施の形態を図２に従って説明する。この実施の形態ではＡＮＤ回路７，８を設けずに、異常検出手段９の異常検出に伴う停止時に、制御回路６が停止時専用の制御を行う点が前記実施の形態と大きく異なっている。前記実施の形態と同一部分は同一符号を付して詳しい説明を省略する。
【００２７】
各スイッチング素子ＳＷ１〜ＳＷ４にはｎチャネルのＭＯＳＦＥＴが使用され、その制御端子（この実施の形態ではＭＯＳＦＥＴのゲート）に制御回路６から出力される駆動信号Ｖｓ１〜Ｖｓ４がそれぞれ入力される。制御回路６には、異常検出手段９の出力信号が入力される。
【００２８】
制御回路６は異常検出手段９から異常検出信号（Ｌレベルの信号）を入力すると、停止モードで各スイッチング素子ＳＷ１〜ＳＷ４を制御する。詳述すれば、制御回路６は異常検出信号を入力すると、接地側のスイッチング素子ＳＷ２，ＳＷ４の駆動信号Ｖｓ２，Ｖｓ４の出力を停止するとともに、その状態でのコンデンサ５の充電状態を判断する。そして、コンデンサ５の充電状態により決まる適切な１箇所のスイッチング素子をオン状態とし、残りのスイッチング素子をオフ状態とする。コンデンサ５の充電状態は図示されない出力電圧検出回路の出力信号に基づいて判断される。
【００２９】
例えば、コンデンサ５が第１のスイッチング素子ＳＷ１がプラスとなるように充電されている状態であれば、制御回路６は、第３のスイッチング素子ＳＷ３をオン状態とし、第１のスイッチング素子ＳＷ１をオフ状態とする。その結果、リアクトル４ａ→スイッチング素子ＳＷ１の寄生ダイオードＤ→スイッチング素子ＳＷ３→リアクトル４ｂの経路で電流が流れて、コンデンサ５に蓄積されていた電荷が急速に放電される。コンデンサ５の充電状態が逆であれば、制御回路６は第１のスイッチング素子ＳＷ１をオン状態とし、第３のスイッチング素子ＳＷ３をオフ状態とする。
【００３０】
従って、この実施の形態では前記実施の形態の（１）及び（３）の効果の他に、次の効果を有する。
（４） ＡＮＤ回路７，８を設けずに、異常検出手段９の異常検出信号に基づいて、制御回路６が停止モードでスイッチング素子ＳＷ１〜ＳＷ４を駆動制御することにより、コンデンサ５の急速放電を行うことができる。従って、ＡＮＤ回路７，８を省略できる分、回路構成が簡単になる。
【００３１】
実施の形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 第１の実施の形態で接地側のスイッチング素子ＳＷ２，ＳＷ４に代えて電源側のスイッチング素子ＳＷ１，ＳＷ３の制御端子をＡＮＤ回路７，８を介して制御回路６と接続する。そして、異常検出手段９から異常検出信号が出力された際、スイッチング素子ＳＷ１，ＳＷ３がオフ状態となり、スイッチング素子ＳＷ２，ＳＷ４が通常のスイッチング動作を行うようにしてもよい。この場合も同様な効果を有する。
【００３２】
○ 第２の実施の形態において、接地側のスイッチング素子ＳＷ２，ＳＷ４に代えて電源側のスイッチング素子ＳＷ１，ＳＷ３を先ずオフ状態とする。その後、接地側のスイッチング素子ＳＷ２，ＳＷ４のうちのコンデンサ５の充電状態に対応した一方のスイッチング素子をオフ状態にし、他方のスイッチング素子をオン状態にするようにしてもよい。この場合も第２の実施の形態と同様な効果を有する。
【００３３】
○ 第２の実施の形態において、オン状態とするスイッチング素子を、オン状態に保持する代わりに、通常のスイッチング動作を行うように制御してもよい。
この場合も同様な効果が得られる。
【００３４】
○ スイッチング素子ＳＷ１〜ＳＷ４としてＭＯＳＦＥＴに限らずバイポーラトランジスタ等の他のスイッチング素子を使用してもよい。ＭＯＳＦＥＴと異なり寄生ダイオードＤが内在しないスイッチング素子を使用する場合、停止の際にオン・オフ制御又はオン状態に保持されるスイッチング素子と対応するスイッチング素子に対して逆並列にダイオードを接続する。即ち、停止の際に接地側のスイッチング素子ＳＷ２，ＳＷ４をオフ状態に保持する場合は、電源側のスイッチング素子ＳＷ１，ＳＷ３に対して逆並列にダイオードを接続する。また、停止の際に電源側のスイッチング素子ＳＷ１，ＳＷ３をオフ状態に保持する場合は、接地側のスイッチング素子ＳＷ２，ＳＷ４に対して逆並列にダイオードを接続する。
【００３５】
○ 第１の実施の形態又は類似の実施の形態において、異常検出手段９の異常検出信号を制御回路６にも出力し、制御回路６が異常検出信号を入力した際、前記の制御を行うとともに、所定時間経過後に駆動信号の出力を停止するように構成してもよい。
【００３６】
○ 第２の実施の形態又は類似の実施の形態において、異常検出手段９の異常検出信号を制御回路６が入力した際、前記の制御を行うとともに、所定時間経過後に駆動信号の出力を停止するように構成してもよい。
【００３７】
○ 前記各実施の形態において、異常検出手段９の異常検出信号に限らず、例えば、手動の停止スイッチを設けるとともにその停止信号が出力された場合も、前記と同様にインバータ１の出力を停止するように構成してもよい。例えば、第１の実施の形態又は類似の実施の形態では、異常検出手段９の出力信号と、前記停止スイッチの停止信号（Ｌレベルの信号）とをＡＮＤ回路を介してＡＮＤ回路７，８に入力する構成とする。また、第２の実施の形態又は類似の実施の形態では、異常検出手段９の出力信号と、前記停止スイッチの停止信号とをＡＮＤ回路を介して制御回路６に入力する構成とする。
【００３８】
○ 第１又は第２の実施の形態において、異常検出手段９の異常検出信号に基づいてインバータ１の出力を停止する構成に代えて、停止信号のみでインバータ１の出力を停止する構成としてもよい。
【００３９】
○ インバータ１の電源はバッテリに限らず、交流電源をコンバータで直流に変換し、その直流を交流に変換する構成のインバータに適用してもよい。また、バッテリの直流電源電圧を昇圧トランスを備えたＤＣ／ＤＣコンバータで昇圧した後、交流に変換するインバータに適用してもよい。
【００４０】
前記実施の形態から把握できる発明（技術的思想）について、以下に記載する。
（１） 前記制御手段は２入力のＡＮＤ回路を備え、該ＡＮＤ回路の一方の入力端子に前記Ｈブリッジの電源側又は接地側に設けられたスイッチング素子を駆動する制御回路の駆動信号が入力され、他方の入力端子に異常検出手段の出力信号が入力される。
【００４１】
（２） 前記制御手段は異常検出手段の異常検出信号及び停止スイッチの停止信号の少なくとも一方が入力された際に、前記停止動作を行う。
【００４２】
【発明の効果】
以上詳述したように各請求項に記載の発明によれば、インバータの出力停止の際、コンデンサに蓄積された電荷に基づいて出力端子から直流電圧が負荷に出力されるのを、インバータと負荷とを切り離すスイッチを設けずに防止できる。
【図面の簡単な説明】
【図１】 第１の実施の形態の回路図。
【図２】 第２の実施の形態の回路図。
【図３】 従来技術の概略回路図。
【符号の説明】
１…インバータ、２…ＨブリッジとしてのＨブリッジ回路、３…出力部、５…コンデンサ、６…制御手段を構成する制御回路、７，８…同じくＡＮＤ回路、９…異常検出手段、Ｄ…ダイオードとしての寄生ダイオード、ＳＷ１〜ＳＷ４…スイッチング素子。

Claims (2)

1. 制御回路によって制御される二つの電源側スイッチング素子と二つの接地側スイッチング素子とを有し、出力部にコンデンサを有する出力フィルタが接続されたＨブリッジを備えたインバータにおいて、
   前記電源側スイッチング素子及び前記接地側スイッチング素子に対して逆並列にダイオードを接続し、
   前記制御回路と前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組とを、２入力のＡＮＤ回路を介して接続し、当該ＡＮＤ回路の一方の入力端子に前記制御回路から前記電源側スイッチング素子又は前記接地側スイッチング素子を駆動する駆動信号が入力され、前記ＡＮＤ回路の他方の入力端子に、前記Ｈブリッジの異常を検出する異常検出手段からの出力信号が入力されるように構成し、
   前記異常検出手段が異常を検出して交流出力を停止する際、前記コンデンサに充電された電荷の放電経路を確保するため、前記異常検出手段から前記ＡＮＤ回路に異常検出信号を出力することで、前記ＡＮＤ回路を介して接続された前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組をオフ状態にしつつ、その他のスイッチング素子を交互にオン・オフさせるインバータ。
2. 前記スイッチング素子にはＭＯＳＦＥＴが使用されている請求項１に記載のインバータ。

Images