JP4724948B2 - インバータ - Google Patents
インバータ Download PDFInfo
- Publication number
- JP4724948B2 JP4724948B2 JP2001141633A JP2001141633A JP4724948B2 JP 4724948 B2 JP4724948 B2 JP 4724948B2 JP 2001141633 A JP2001141633 A JP 2001141633A JP 2001141633 A JP2001141633 A JP 2001141633A JP 4724948 B2 JP4724948 B2 JP 4724948B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching element
- switching elements
- circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明は制御回路によって制御される複数のスイッチング素子を有し、出力部にコンデンサを有する出力フィルタが接続されたHブリッジを備えたインバータに関するものである。
【0002】
【従来の技術】
この種のインバータとして、図3に示すように、4個のスイッチング素子SW1〜SW4を有し、図示しない制御回路からの駆動信号によりスイッチング素子SW1〜SW4を駆動制御して正弦波状の電圧を出力するインバータ31がある。インバータ31の出力部32にはフィルタを構成するリアクトル33及びコンデンサ34が接続されている。インバータ31の出力を停止する場合、従来はHブリッジを構成する4カ所の全てのスイッチング素子SW1〜SW4をオフ状態にしていた。
【0003】
また、特開平8−47176号公報には、直流電源を商用電力系統へ連系する系統連系インバータにおいて、直流電源が商用電力系統へ再連系された際に、出力フィルタを構成するコンデンサの電荷によってインバータ主回路に突入電流が流れるのを防止する方法が開示されている。詳述すれば、この系統連系インバータはインバータ主回路とインバータ制御回路を備え、インバータ主回路と商用電力系統の間に開閉手段及びリレーが設けられている。そして、インバータ制御回路は開閉手段による開列動作後、一定時間に亘ってインバータ主回路のスイッチング素子にスイッチング動作を行わせている。その結果、リアクトル及びコンデンサからなる出力フィルタのコンデンサの電荷がリアクトルにおいて放電され、前記突入電流の発生が防止される。
【0004】
【発明が解決しようとする課題】
ところが、出力フィルタのコンデンサに電荷が蓄積された状態で、Hブリッジを構成する4か所の全てのスイッチング素子SW1〜SW4をオフ状態にすると、コンデンサに蓄積された電荷により、出力部に直流電圧が発生する。ACインバータに接続される負荷(例えば、家電製品)によっては、直流電圧が印加されることにより故障したりヒューズが溶断する場合があった。
【0005】
一方、特開平8−47176号公報に開示された方法ではインバータ主回路を負荷と切り離す開閉手段が必要になる。従って、前記Hブリッジを備えたインバータに適用するには、インバータと負荷との間に開閉手段(スイッチ)を設ける必要があり、構成が複雑になる。
【0006】
本発明は前記の問題点に鑑みてなされたものであって、その目的はインバータの出力停止の際、コンデンサに蓄積された電荷に基づいて出力端子から直流電圧が負荷に出力されるのを、インバータと負荷とを切り離すスイッチを設けずに、防止できるインバータを提供することにある。
【0007】
【課題を解決するための手段】
前記の目的を達成するため、請求項1に記載の発明では、制御回路によって制御される二つの電源側スイッチング素子と二つの接地側スイッチング素子とを有し、出力部にコンデンサを有する出力フィルタが接続されたHブリッジを備えたインバータにおいて、前記電源側スイッチング素子又は前記接地側スイッチング素子に対して逆並列にダイオードを接続し、前記制御回路と前記電源側スイッチング素子及び前記接地側スイッチング素子のいずれか一組とを、2入力のAND回路を介して接続し、当該AND回路の一方の入力端子に前記制御回路から前記電源側スイッチング素子又は前記接地側スイッチング素子を駆動する駆動信号が入力され、前記AND回路の他方の入力端子に、前記Hブリッジの異常を検出する異常検出手段からの出力信号が入力されるように構成し、前記異常検出手段が異常を検出して交流出力を停止する際、前記コンデンサに充電された電荷の放電経路を確保するため、前記異常検出手段から前記AND回路に異常検出信号を出力することで、前記AND回路を介して接続された前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組をオフ状態にしつつ、その他のスイッチング素子を交互にオン・オフさせる。
【0008】
この発明では、インバータの運転中に、異常停止を行う際、電源側又は接地側に接続されたスイッチング素子のいずれか一組が通電状態となる。スイッチング素子が通電状態(オン)になると、該スイッチング素子と、他方のスイッチング素子に逆並列に接続されたダイオードと、コンデンサとを含む閉回路が構成され、コンデンサに蓄積されている電荷が放電される。従って、コンデンサに蓄積(充電)された電荷に基づいて、出力端子から直流電圧が負荷に出力されるのが防止される。
【0010】
具体的には、交流出力を停止する際に、電源側又は接地側のスイッチング素子のいずれか一組がオフ状態に保持され、他のスイッチング素子が通常のスイッチング動作を行う。例えば、接地側のスイッチング素子がオフ状態に保持され、電源側の2個のスイッチング素子が交互にオン・オフされる。そして、コンデンサに蓄積(充電)されている電荷がスイッチング素子のオンの際に放電される。従って、放電を適正に行わせるための、スイッチング素子の制御が簡単になる。
【0013】
請求項2に記載の発明では、請求項1に記載の発明において、前記スイッチング素子にはMOSFETが使用されている。この発明では、MOSFETの寄生ダイオードが前記逆並列に接続されたダイオードとして機能する。従って、例えばバイポーラトランジスタ等のように寄生ダイオードが内在しないトランジスタをスイッチング素子として使用する場合に比較して、ダイオードをわざわざ接続する必要がない分、構成が簡単になる。
【0014】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明を具体化した第1の実施の形態を図1に従って説明する。インバータ1は4個のスイッチング素子SW1〜SW4よりなるHブリッジとしてのHブリッジ回路2を備えている。Hブリッジ回路2は、第1及び第4のスイッチング素子SW1,SW4の組と、第2及び第3のスイッチング素子SW2,SW3の組とを交互にオン・オフさせることにより、直流電源Eの直流電圧を交流に変換して、出力端子に正弦波の交流電圧を出力する。出力部3にはフィルタを構成するリアクトル4a,4b及びコンデンサ5が接続されている。
【0015】
各スイッチング素子SW1〜SW4にはnチャネルのMOSFETが使用されている。各MOSFETは、ドレインが直流電源E側に接続され、ソースが接地側に接続されている。MOSFETには図1に鎖線で示すように、カソードがドレインにアノードがソースに接続された状態で寄生ダイオードDが内在する。従って、MOSFETをスイッチング素子として使用することにより、各スイッチング素子SW1〜SW4にはダイオードDが逆並列に接続された状態となっている。
【0016】
スイッチング素子SW1,SW3の制御端子(この実施の形態ではMOSFETのゲート)には制御回路6から出力される駆動信号Vs1,Vs3がそれぞれ入力される。スイッチング素子SW2,SW4の制御端子は遮断手段としてのAND回路7,8の出力端子に接続され、制御回路6から出力される駆動信号Vs2,Vs4が、AND回路7,8を介してそれぞれ入力されるようになっている。
【0017】
制御回路6は、第1及び第4のスイッチング素子SW1,SW4の組と、第2及び第3のスイッチング素子SW2,SW3の組を所定周期で交互にオン・オフさせる第1〜第4の駆動信号Vs1〜Vs4を生成し、各スイッチング素子SW1〜SW4に出力する。制御回路6は、図示しない基準正弦波出力回路から出力される基準正弦波信号と図示しない出力電圧検出回路から出力される出力電圧信号とに基づいて、第1〜第4の駆動信号Vs1〜Vs4を生成するようになっている。
【0018】
インバータ1にはHブリッジ回路2の異常を検出する異常検出手段9が設けられ、異常検出手段9の出力がAND回路7,8に入力される。異常検出手段9は異常を検出すると異常検出信号としてLレベルの信号を出力するようになっている。制御回路6及びAND回路7,8により制御手段が構成されている。
【0019】
次に前記のように構成された装置の作用について説明する。
制御回路6から所定周期で駆動信号Vs1,Vs4と、駆動信号Vs2,Vs3とが交互に出力される。駆動信号Vs1,Vs3はスイッチング素子SW1,SW3のゲートに直接入力されるため、駆動信号Vs1,Vs3が出力されると各スイッチング素子SW1,SW3はオン状態になる。一方、駆動信号Vs2,Vs4はAND回路7,8を介してスイッチング素子SW2,SW4に入力される。従って、AND回路7,8の他方の入力となる異常検出手段9の出力がHの状態(異常のない状態)のときに、駆動信号Vs2,Vs4が制御回路6から出力されるとスイッチング素子SW2,SW4がオン状態になる。即ち、正常状態において、スイッチング素子SW1,SW4の組みと、スイッチング素子SW2,SW3の組みとが交互にオン状態となって出力部3から正弦波の交流電圧が出力される。
【0020】
次にインバータ1に異常が発生した際の停止動作について説明する。インバータ1に異常が発生し、異常検出手段9が異常を検出すると、異常検出手段9の出力信号がHレベルからLレベルに変化する。その結果、AND回路7,8の他方の入力がLレベルとなり、制御回路6からスイッチング素子SW2,SW4に駆動信号Vs2,Vs4が出力されても、駆動信号Vs2,Vs4はAND回路7,8で遮断され、スイッチング素子SW2,SW4はオフ状態に保持される。即ち、異常検出手段9から異常検出信号(Lレベルの信号)が出力されると、接地側に接続されたスイッチング素子SW2,SW4がオフ状態に保持される。
【0021】
異常検出手段9が異常を検出しても制御回路6は駆動信号Vs1〜Vs4を通常状態と同様に出力する。しかし、駆動信号Vs2,Vs4はAND回路7,8で遮断されるため、スイッチング素子SW2,SW4がオフ状態に保持されて出力部3からの交流電圧の出力が停止される。
【0022】
一方、駆動信号Vs1,Vs3は通常に出力されるため、両スイッチング素子SW1,SW3が交互にオン・オフ状態となる。インバータ1の出力が停止された時のコンデンサ5に充填された電荷の状態が、例えば、第1のスイッチング素子SW1側がプラスに帯電している状態であれば、第3のスイッチング素子SW3がオン状態のときに、コンデンサ5に蓄積された電荷が放電される。即ち、リアクトル4a→スイッチング素子SW1の寄生ダイオードD→スイッチング素子SW3→リアクトル4bの経路で電流が流れて、コンデンサ5に蓄積されていた電荷が急速に放電される。また、コンデンサ5の第3のスイッチング素子SW3側がプラスに帯電している状態であれば、第1のスイッチング素子SW1がオン状態のときに、コンデンサ5に蓄積された電荷が放電される。即ち、リアクトル4b→スイッチング素子SW3の寄生ダイオードD→スイッチング素子SW1→リアクトル4aの経路で電流が流れて、コンデンサ5に蓄積されていた電荷が急速に放電される。
【0023】
この実施の形態では以下の効果を有する。
(1) Hブリッジ回路2のスイッチング素子SW1〜SW4に対して逆並列に(寄生)ダイオードDを接続し、インバータ1の交流出力を停止する際に、Hブリッジ回路2の接地側のスイッチング素子SW2,SW4をオフ状態に保持し、電源側のスイッチング素子SW1,SW3の少なくとも1個を通電状態にさせる。従って、スイッチング素子の通電状態において、該スイッチング素子と、他方のスイッチング素子に逆並列に接続された(寄生)ダイオードDと、コンデンサ5とを含む閉回路が構成され、コンデンサ5に蓄積されている電荷が急速に放電される。従って、コンデンサ5に蓄積(充電)された電荷に基づいて、出力端子から直流電圧が負荷に出力されるのが防止される。
【0024】
(2) 制御手段は2入力のAND回路7,8を備え、該AND回路7,8の一方の入力端子にHブリッジ回路2の接地側に設けられたスイッチング素子SW2,SW4を駆動するための駆動信号Vs2,Vs4が入力され、他方の入力端子に異常検出手段9の出力信号が入力される。従って、異常検出手段9が異常を検出すると、AND回路7,8に異常検出信号(Lレベルの信号)が入力されて、制御回路6が通常の制御を行っても、スイッチング素子SW2,SW4はオフ状態に保持される。即ち、Hブリッジ回路2の電源側及び接地側のいずれか一方の側の2個のスイッチング素子に通常のスイッチング動作を行わせ、他方の側の2個のスイッチング素子をオフ状態にする制御が容易になる。
【0025】
(3) スイッチング素子SW1〜SW4にMOSFETが使用されているため、MOSFETの寄生ダイオードDがスイッチング素子に逆並列に接続されたダイオードとして機能する。従って、例えば、バイポーラトランジスタ等のように寄生ダイオードが内在しないトランジスタをスイッチング素子として使用する場合に比較して、ダイオードをわざわざ接続する必要がない分、構成が簡単になる。
【0026】
(第2の実施の形態)
次に第2の実施の形態を図2に従って説明する。この実施の形態ではAND回路7,8を設けずに、異常検出手段9の異常検出に伴う停止時に、制御回路6が停止時専用の制御を行う点が前記実施の形態と大きく異なっている。前記実施の形態と同一部分は同一符号を付して詳しい説明を省略する。
【0027】
各スイッチング素子SW1〜SW4にはnチャネルのMOSFETが使用され、その制御端子(この実施の形態ではMOSFETのゲート)に制御回路6から出力される駆動信号Vs1〜Vs4がそれぞれ入力される。制御回路6には、異常検出手段9の出力信号が入力される。
【0028】
制御回路6は異常検出手段9から異常検出信号(Lレベルの信号)を入力すると、停止モードで各スイッチング素子SW1〜SW4を制御する。詳述すれば、制御回路6は異常検出信号を入力すると、接地側のスイッチング素子SW2,SW4の駆動信号Vs2,Vs4の出力を停止するとともに、その状態でのコンデンサ5の充電状態を判断する。そして、コンデンサ5の充電状態により決まる適切な1箇所のスイッチング素子をオン状態とし、残りのスイッチング素子をオフ状態とする。コンデンサ5の充電状態は図示されない出力電圧検出回路の出力信号に基づいて判断される。
【0029】
例えば、コンデンサ5が第1のスイッチング素子SW1がプラスとなるように充電されている状態であれば、制御回路6は、第3のスイッチング素子SW3をオン状態とし、第1のスイッチング素子SW1をオフ状態とする。その結果、リアクトル4a→スイッチング素子SW1の寄生ダイオードD→スイッチング素子SW3→リアクトル4bの経路で電流が流れて、コンデンサ5に蓄積されていた電荷が急速に放電される。コンデンサ5の充電状態が逆であれば、制御回路6は第1のスイッチング素子SW1をオン状態とし、第3のスイッチング素子SW3をオフ状態とする。
【0030】
従って、この実施の形態では前記実施の形態の(1)及び(3)の効果の他に、次の効果を有する。
(4) AND回路7,8を設けずに、異常検出手段9の異常検出信号に基づいて、制御回路6が停止モードでスイッチング素子SW1〜SW4を駆動制御することにより、コンデンサ5の急速放電を行うことができる。従って、AND回路7,8を省略できる分、回路構成が簡単になる。
【0031】
実施の形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 第1の実施の形態で接地側のスイッチング素子SW2,SW4に代えて電源側のスイッチング素子SW1,SW3の制御端子をAND回路7,8を介して制御回路6と接続する。そして、異常検出手段9から異常検出信号が出力された際、スイッチング素子SW1,SW3がオフ状態となり、スイッチング素子SW2,SW4が通常のスイッチング動作を行うようにしてもよい。この場合も同様な効果を有する。
【0032】
○ 第2の実施の形態において、接地側のスイッチング素子SW2,SW4に代えて電源側のスイッチング素子SW1,SW3を先ずオフ状態とする。その後、接地側のスイッチング素子SW2,SW4のうちのコンデンサ5の充電状態に対応した一方のスイッチング素子をオフ状態にし、他方のスイッチング素子をオン状態にするようにしてもよい。この場合も第2の実施の形態と同様な効果を有する。
【0033】
○ 第2の実施の形態において、オン状態とするスイッチング素子を、オン状態に保持する代わりに、通常のスイッチング動作を行うように制御してもよい。
この場合も同様な効果が得られる。
【0034】
○ スイッチング素子SW1〜SW4としてMOSFETに限らずバイポーラトランジスタ等の他のスイッチング素子を使用してもよい。MOSFETと異なり寄生ダイオードDが内在しないスイッチング素子を使用する場合、停止の際にオン・オフ制御又はオン状態に保持されるスイッチング素子と対応するスイッチング素子に対して逆並列にダイオードを接続する。即ち、停止の際に接地側のスイッチング素子SW2,SW4をオフ状態に保持する場合は、電源側のスイッチング素子SW1,SW3に対して逆並列にダイオードを接続する。また、停止の際に電源側のスイッチング素子SW1,SW3をオフ状態に保持する場合は、接地側のスイッチング素子SW2,SW4に対して逆並列にダイオードを接続する。
【0035】
○ 第1の実施の形態又は類似の実施の形態において、異常検出手段9の異常検出信号を制御回路6にも出力し、制御回路6が異常検出信号を入力した際、前記の制御を行うとともに、所定時間経過後に駆動信号の出力を停止するように構成してもよい。
【0036】
○ 第2の実施の形態又は類似の実施の形態において、異常検出手段9の異常検出信号を制御回路6が入力した際、前記の制御を行うとともに、所定時間経過後に駆動信号の出力を停止するように構成してもよい。
【0037】
○ 前記各実施の形態において、異常検出手段9の異常検出信号に限らず、例えば、手動の停止スイッチを設けるとともにその停止信号が出力された場合も、前記と同様にインバータ1の出力を停止するように構成してもよい。例えば、第1の実施の形態又は類似の実施の形態では、異常検出手段9の出力信号と、前記停止スイッチの停止信号(Lレベルの信号)とをAND回路を介してAND回路7,8に入力する構成とする。また、第2の実施の形態又は類似の実施の形態では、異常検出手段9の出力信号と、前記停止スイッチの停止信号とをAND回路を介して制御回路6に入力する構成とする。
【0038】
○ 第1又は第2の実施の形態において、異常検出手段9の異常検出信号に基づいてインバータ1の出力を停止する構成に代えて、停止信号のみでインバータ1の出力を停止する構成としてもよい。
【0039】
○ インバータ1の電源はバッテリに限らず、交流電源をコンバータで直流に変換し、その直流を交流に変換する構成のインバータに適用してもよい。また、バッテリの直流電源電圧を昇圧トランスを備えたDC/DCコンバータで昇圧した後、交流に変換するインバータに適用してもよい。
【0040】
前記実施の形態から把握できる発明(技術的思想)について、以下に記載する。
(1) 前記制御手段は2入力のAND回路を備え、該AND回路の一方の入力端子に前記Hブリッジの電源側又は接地側に設けられたスイッチング素子を駆動する制御回路の駆動信号が入力され、他方の入力端子に異常検出手段の出力信号が入力される。
【0041】
(2) 前記制御手段は異常検出手段の異常検出信号及び停止スイッチの停止信号の少なくとも一方が入力された際に、前記停止動作を行う。
【0042】
【発明の効果】
以上詳述したように各請求項に記載の発明によれば、インバータの出力停止の際、コンデンサに蓄積された電荷に基づいて出力端子から直流電圧が負荷に出力されるのを、インバータと負荷とを切り離すスイッチを設けずに防止できる。
【図面の簡単な説明】
【図1】 第1の実施の形態の回路図。
【図2】 第2の実施の形態の回路図。
【図3】 従来技術の概略回路図。
【符号の説明】
1…インバータ、2…HブリッジとしてのHブリッジ回路、3…出力部、5…コンデンサ、6…制御手段を構成する制御回路、7,8…同じくAND回路、9…異常検出手段、D…ダイオードとしての寄生ダイオード、SW1〜SW4…スイッチング素子。
Claims (2)
- 制御回路によって制御される二つの電源側スイッチング素子と二つの接地側スイッチング素子とを有し、出力部にコンデンサを有する出力フィルタが接続されたHブリッジを備えたインバータにおいて、
前記電源側スイッチング素子及び前記接地側スイッチング素子に対して逆並列にダイオードを接続し、
前記制御回路と前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組とを、2入力のAND回路を介して接続し、当該AND回路の一方の入力端子に前記制御回路から前記電源側スイッチング素子又は前記接地側スイッチング素子を駆動する駆動信号が入力され、前記AND回路の他方の入力端子に、前記Hブリッジの異常を検出する異常検出手段からの出力信号が入力されるように構成し、
前記異常検出手段が異常を検出して交流出力を停止する際、前記コンデンサに充電された電荷の放電経路を確保するため、前記異常検出手段から前記AND回路に異常検出信号を出力することで、前記AND回路を介して接続された前記電源側スイッチング素子又は前記接地側スイッチング素子のいずれか一組をオフ状態にしつつ、その他のスイッチング素子を交互にオン・オフさせるインバータ。 - 前記スイッチング素子にはMOSFETが使用されている請求項1に記載のインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001141633A JP4724948B2 (ja) | 2001-05-11 | 2001-05-11 | インバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001141633A JP4724948B2 (ja) | 2001-05-11 | 2001-05-11 | インバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002345257A JP2002345257A (ja) | 2002-11-29 |
JP4724948B2 true JP4724948B2 (ja) | 2011-07-13 |
Family
ID=18988059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001141633A Expired - Fee Related JP4724948B2 (ja) | 2001-05-11 | 2001-05-11 | インバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4724948B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101908831B (zh) * | 2009-06-04 | 2012-05-23 | 北京昆兰新能源技术有限公司 | 直流电压转换成交流电压的电路 |
JP2014117086A (ja) * | 2012-12-11 | 2014-06-26 | Diamond Electric Mfg Co Ltd | 系統連系システム |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02100294A (ja) * | 1988-10-07 | 1990-04-12 | Hitachi Ltd | X線用電源制御方法及び装置 |
JPH06351257A (ja) * | 1993-06-10 | 1994-12-22 | Matsushita Electric Works Ltd | 電力変換装置 |
JPH0847176A (ja) * | 1994-07-30 | 1996-02-16 | Sanyo Electric Co Ltd | 系統連系インバータ |
-
2001
- 2001-05-11 JP JP2001141633A patent/JP4724948B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02100294A (ja) * | 1988-10-07 | 1990-04-12 | Hitachi Ltd | X線用電源制御方法及び装置 |
JPH06351257A (ja) * | 1993-06-10 | 1994-12-22 | Matsushita Electric Works Ltd | 電力変換装置 |
JPH0847176A (ja) * | 1994-07-30 | 1996-02-16 | Sanyo Electric Co Ltd | 系統連系インバータ |
Also Published As
Publication number | Publication date |
---|---|
JP2002345257A (ja) | 2002-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4670582B2 (ja) | 双方向絶縁型dc/acインバータ | |
KR960012527B1 (ko) | 직류 평활커패시터의 전하방전 제어회로가 마련된 인버터장치 및 그의 제조방법 | |
JP2001186689A (ja) | 無停電電源装置 | |
JP6469894B2 (ja) | 電力変換装置 | |
JP2010252536A (ja) | インバータ装置及びその故障診断方法 | |
JPH04138068A (ja) | インバータ装置の駆動回路 | |
JP2003088144A (ja) | インバータ制御装置 | |
EP1610453B1 (en) | Inverter device | |
JP6497565B2 (ja) | Dcdcコンバータ | |
JP4724948B2 (ja) | インバータ | |
JP2004135478A (ja) | 昇降圧兼用dc−dcコンバータ | |
JP6773450B2 (ja) | 誘導性負荷用電源装置 | |
JP2008306780A (ja) | 鉄道車両駆動制御装置 | |
JP4766241B2 (ja) | 直流電圧降圧回路および電力変換装置 | |
JPH06245501A (ja) | 電源装置 | |
JP2009018388A (ja) | ロボットコントローラ | |
JP2020005429A (ja) | 電力変換装置及び放電制御方法 | |
WO2019155522A1 (ja) | 電力変換装置 | |
JP6869625B2 (ja) | 電力変換装置 | |
JP2020096439A (ja) | 電源制御装置 | |
JP2015144518A (ja) | インバータ回路 | |
JP4168549B2 (ja) | モータ制御装置 | |
JPH0531788Y2 (ja) | ||
JP2007228660A (ja) | チョッパ装置 | |
JP3547204B2 (ja) | コンバータ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070801 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110315 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110328 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4724948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |