JP4720991B2 - 情報表示システム - Google Patents

情報表示システム Download PDF

Info

Publication number
JP4720991B2
JP4720991B2 JP2005222398A JP2005222398A JP4720991B2 JP 4720991 B2 JP4720991 B2 JP 4720991B2 JP 2005222398 A JP2005222398 A JP 2005222398A JP 2005222398 A JP2005222398 A JP 2005222398A JP 4720991 B2 JP4720991 B2 JP 4720991B2
Authority
JP
Japan
Prior art keywords
information
device structure
display system
overlay
line width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005222398A
Other languages
English (en)
Other versions
JP2007042701A (ja
Inventor
晋一 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2005222398A priority Critical patent/JP4720991B2/ja
Publication of JP2007042701A publication Critical patent/JP2007042701A/ja
Application granted granted Critical
Publication of JP4720991B2 publication Critical patent/JP4720991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明は、情報表示システムに係り、さらに詳しくは、プロセス単位で、物体上の複数の異なる区画領域各々に重ね合わせるように形成された複数層のデバイス構造体の形成状態を評価する情報表示システムに関する。
半導体等のデバイスを製造するデバイス製造工程では、膜形成、レジスト塗布、回路パターンの露光、現像、エッチング、イオン注入などを含むプロセス(20回〜30回程度)を繰り返し行って、プロセス単位で、物体(ウエハ等)上の複数の異なる区画領域(ショット領域)各々に対し、回路等(以下、適宜、デバイス構造体ともいう)を、幾層にも重ね合わせて形成するのが一般的である。
デバイス構造体を形成するにあたっては、その中の各構成要素のサイズ(例えば回路の少なくとも一部を構成するラインの線幅)を設計どおりのものとし、構造的に結びつきの強い層間のデバイス構造体の重ね合わせ精度を高く維持することが重要である。デバイスの品質及び歩留まりの向上のために、重ね合わせ精度や線幅精度をプロセス単位で管理し、実際に形成されたデバイス構造体の重ね合わせ精度及び線幅精度、すなわちデバイス構造体の形成状態を評価することが従来より行われている。例えば、デバイス構造体の形成後、重ね合わせ誤差計測器やSEMなどで、その重ね合わせ誤差や線幅などを実際に計測し、それらの計測データをパーソナルコンピュータ等にて収集し、そのコンピュータ上で動作する評価アプリケーションソフトウエアを実行させ、収集された計測データを画面上に表示させることにより、オペレータが、その表示結果を確認してデバイス構造体の形成状態を評価することができる機能がサポートされている。
しかしながら、このような機能でサポートされるデバイス構造体の形成状態の表示は、個々のデバイス構造体ごとに行われるものが一般的であり、本来評価されるべき、プロセス間、ウエハ間、ショット領域間での総合的な重ね合わせ精度、線幅精度の評価には必ずしも適さないという不都合があった。
また、このような機能でサポートされるデバイス構造体の形成状態の表示は、単に、重ね合わせ誤差や線幅などの数値を表示するものであるのが一般的である。このような数値のみの表示は、その数値に基づいて重ね合わせ精度や線幅精度を評価しようとするオペレータに対し、過度の負担を強いることになる。また、SEMなどによるデバイス構造体の形成状態の計測も、オペレータにとって煩雑な作業となる。
また、このような機能は、露光工程だけを評価対象としたものであり、他のデバイス形成装置、例えば、エッチング装置、レジストコータ・デベロッパ、酸化・イオン注入装置、CMP装置、成膜装置などを一括して管理、評価することができる機能はいまだ構築されていないというのが現状である。
本発明は、第1の観点からすると、プロセス単位で、物体上の複数の異なる区画領域各々に重ね合わせるように形成された複数層のデバイス構造体の形成状態を評価するための情報を表示する情報表示システムであって、前記各デバイス構造体の形成過程及び形成結果の少なくとも一方に関する情報に基づいて、そのデバイス構造体の形成状態に関する少なくとも1種類の情報を算出する算出装置と;前記算出されたデバイス構造体の形成状態に関する少なくとも1種類の情報を、複数のプロセス、複数の物体、複数の区画領域の少なくとも1つについて表示する表示装置と;を備える情報表示システムである。
これによれば、デバイス構造体の形成過程及び形成結果の少なくとも一方に関する情報に基づいて算出された、そのデバイス構造体の形成状態に関する少なくとも1種類の情報を、複数のプロセス、複数の物体、複数の区画領域の少なくとも1つについて表示する。これにより、デバイス構造体の形成状態を、複数のプロセス、複数の物体、複数の区画領域に渡って総合的に確認することが可能となる。
本発明は、第2の観点からすると、プロセス単位で、物体上の複数の異なる区画領域各々に重ね合わせるように形成された複数層のデバイス構造体の形成状態を評価するための情報を表示する情報表示システムであって、プロセス、物体、区画領域、区画領域の位置座標を指定する指定装置と;前記指定されたプロセス、物体、区画領域、その区画領域の位置座標を基準とするその区画領域の少なくとも一部でのデバイス構造体の形成過程及び形成結果の少なくとも一方に関する情報に基づいて、そのデバイス構造体の形成状態に関する少なくとも1種類の情報を算出する算出装置と;前記指定されたプロセス、物体、区画領域、その区画領域の位置座標を基準とするその区画領域の少なくとも一部でのデバイス構造体の設計情報と、その区画領域の少なくとも一部でのデバイス構造体の形成状態に関する少なくとも1種類の情報とに基づいて、その区画領域の少なくとも一部に形成されたデバイス構造体のグラフィックイメージを表示するイメージ表示装置とを;備える情報表示システムである。
これによれば、指定装置において指定されたプロセス、物体、区画領域、その区画領域の位置座標を基準とするその区画領域の少なくとも一部でのデバイス構造体のグラフィックイメージを表示するので、その形成状態の総合的な評価が容易になる。
以下、本発明の一実施形態を図1〜図15に基づいて説明する。図1には、本発明の一実施形態に係る半導体製造システム101の構成が模式的に示されている。この半導体製造システム101は、半導体ウエハやガラスプレート等の基板(以下、これらを総称してウエハとする)を処理して、マイクロデバイス等の装置を製造するシステムであり、基板処理工場に設置されている。
図1に示されるように、この半導体製造システム101は、露光装置100と、該露光装置100に隣接して配置された塗布現像装置(以下、トラックと呼ぶ)300と、露光工程管理コントローラ500と、重ね合わせ/線幅解析システム600と、工場内生産管理ホストシステム700と、重ね合わせ/線幅計測機800と、各種デバイス形成装置群900とを備えている。
露光装置100及びトラック300は、相互にインライン接続されている。ここでのインライン接続とは、装置間及び各装置内の処理ユニット間を、ロボットアームやスライダ等のウエハを自動搬送する搬送装置を介して接続することを意味する。このようなことから、露光装置100及びトラック300の組合せを1つの基板処理装置とみなすこともできる。基板処理装置では、ウエハ上にフォトレジスト等の感光剤を塗布する塗布工程と、感光剤が塗布されたウエハに対しレチクル上のパターンを転写する露光工程と、露光工程が終了したウエハを現像する現像工程を、必要なときには半導体製造システム101内の他の装置と協調しつつ行う。このうち、塗布工程及び現像工程はトラック300により実施され、露光工程は露光装置100により実施される。なお、ウエハは複数枚を1単位(ロットという)として処理される。
なお、図1では、紙面の都合上、基板処理装置(100、300)が1つだけしか図示されていないが、実際には、半導体製造システム101には、複数の基板処理装置が設置されている。すなわち、半導体製造システム101においては、露光装置100と、露光装置100にインライン接続されたトラック300とが複数台設けられている。
この半導体製造システム101の少なくとも一部を構成している各装置のうち、少なくとも各基板処理装置(100、300)、重ね合わせ/線幅計測機800、各種デバイス形成装置群900は、温度及び湿度が管理されたクリーンルーム内に設置されている。また、各装置は、基板処理工場内に敷設されたLAN(Local Area Network)等のネットワーク又は専用回線(有線又は無線)を介して接続されており、これらの間で適宜にデータ通信を行うことができるようになっている。
露光装置100は、露光用照明光を射出する照明系、この照明系からの照明光により照明される回路パターン等が形成されたレチクルを保持するレチクルステージ、投影光学系、露光対象となるウエハを保持するウエハステージ及びこれらの制御系等を備えている。この露光装置100は、照明系から照射される露光用照明光に対し、レチクルステージに保持されたレチクルと、ウエハステージに保持されたウエハとを相対同期走査させることにより、レチクル上の回路パターン及びそれに併設されたウエハマーク等のパターンの像を、ウエハW上の複数の異なるショット領域に転写する走査露光を行う。この走査露光が行われる際には、露光が精度良く行われるように、照明光の強度制御、両ステージの同期制御、投影光学系の焦点深度内にウエハ面を一致させるオートフォーカス/レベリング(AF/L)制御などが行われる。すなわち、露光装置100は、ステップ・アンド・スキャン方式の投影露光装置(走査型露光装置)である。
露光装置100には、ウエハステージが2台設けられており、1ロット内のウエハは、両ウエハステージに交互にロードされて順次露光される。このようにすれば、一方のウエハステージに保持されたウエハに対する露光を行っている最中に、他方のウエハステージ上にウエハをロードしておくことができるので、1台のウエハステージでウエハ交換→露光を繰り返し行うよりも、露光工程のスループットを格段に向上させることができる。このような場合では、同じ露光装置であっても、1ロットのウエハは、交互に別々の処理部で露光されるものとみなすことができる。図1では、露光装置100のうち、一方のウエハステージに保持されたウエハに対し走査露光を行う部分を、処理部1として示しており、他方のウエハステージに保持されたウエハに対し走査露光を行う部分を、処理部2として示している。
[塗布現像装置]
トラック300には、レジスト塗布及び現像を行うコータ・デベロッパ(C/D)310が設けられている。このC/D310においても、ウエハを保持するためのステージが2つ設けられており、2つのステージに保持されたウエハに対し交互にレジスト塗布及び現像を行なうことにより、それらの所要時間の短縮が実現されている。図1では、C/D310における一方のステージに保持されたウエハに対しレジスト塗布及び現像を行う部分を、処理部1として示しており、他方のウエハステージに保持されたウエハに対しレジスト塗布及び現像を行う部分を処理部2として示している。
[重ね合わせ計測機]
重ね合わせ/線幅計測機800は、C/D310で現像されたウエハ上に形成された回路パターン等の重ね合わせ誤差及び線幅を計測可能な計測装置である。実際には、重ね合わせ/線幅計測機800は、重ね合わせ計測機と、線幅計測機との組合せである。この重ね合わせ/線幅計測機800も複数設けられている。
[露光工程管理コントローラ]
露光工程管理コントローラ500は、複数台の露光装置100で行われる露光工程を制御・管理しており、複数台の露光装置100のスケジューリングを管理している。
[重ね合わせ/線幅解析システム]
また、重ね合わせ/線幅解析システム600は、露光装置100、トラック300などとは独立して動作する装置であり、各種装置からネットワークを経由して各種データを収集し、必要な解析処理を行う。このようなシステムを実現するハードウエアとしては、例えばパーソナルコンピュータ(PC)を採用することができる。このPC上では、各種装置から収集してデータを解析・評価する評価アプリケーションが動作可能となっている。この評価アプリケーションでは、マウスやキーボードなどを用いたオペレータの操作により、収集したデータの選択・解析実行の指令を指示することが可能となっており、解析結果を、ディスプレイに表示させることができるようになっている。
[工場内生産管理ホストシステム]
工場内生産管理ホストシステム700は、基板処理工場内の全ての半導体製造プロセスを統括管理する。
[デバイス形成装置群]
各種デバイス形成装置群900には、ウエハ上に薄膜の生成を行う成膜装置(CVD(Chemical Vapor Depositon)装置)910と、エッチングを行うエッチング装置920と、化学的機械的研磨を行いウエハを平坦化する処理を行うCMP(Chemical Mechanical Polishing)装置930と、ウエハを酸化させたりイオン(不純物)を注入したりする酸化・イオン注入装置940とを備えている。CVD装置910、エッチング装置920、CMP装置930及び酸化・イオン注入装置940にも、2つの処理部(処理部1、2)が設けられており、スループットの向上が図られている。また、CVD装置910、エッチング装置920、CMP装置930及び酸化・イオン注入装置940も、露光装置100などと同様に、複数台設けられており、相互間で被処理物体のウエハを搬送可能とするために、搬送経路が設けられている。
<デバイス製造プロセス>
ここで、半導体製造システムにおいて行われるデバイス製造プロセスについて説明する。まず、酸化・イオン注入装置940において、ウエハ上に酸化膜を形成する。そして、C/D310においてレジストを塗布し、露光装置100にて回路パターンを露光する。その後、C/D310にて現像を行い、エッチング装置920にてエッチングを行い、必要に応じて、CVD装置910にて成膜、CMP装置930にて平坦化、酸化・イオン注入装置940にてイオン注入などを行う。上記プロセスが何回も繰り返されることにより、その上に電気回路等のデバイス構造体が幾層にも重ね合わせて形成される。
さらに、デバイス製造工程の一例としてCMOS構造の半導体デバイスの製造工程の一例について説明する。まず、半導体デバイスの製造工程は、トランジスタ工程と配線工程に大別される。
[トランジスタ工程について]
トランジスタ工程では、図2のAで示される部分、すなわち、トランジスタの部分を作成する。まず、酸化・イオン注入装置940において、ウエハを酸化させてシリコン酸化膜を形成した後、C/D310においてフォトレジストを塗布し、露光装置100において回路パターン等を転写し、C/D310において現像を行う。この現像によりフォトレジストが剥離した部分に、素子分離領域が形成されるようになる。この後、エッチング装置920におけるエッチングを行ってフォトレジストが剥離した部分のシリコン酸化膜及びその下のシリコンの部分を除去する。レジスト除去後、さらに、別のシリコン酸化膜をCVD装置910を用いて堆積させる。これにより、シリコン部分がエッチングされた部分と、最初に堆積された酸化膜の部分とに、別のシリコン酸化膜が堆積するようになる。次に、CMP装置940による研磨を行うと、シリコン部分がエッチングされた部分に堆積したシリコン酸化膜だけが残留するようになる。これが素子分離領域となる。
次に、シリコン酸化膜が除去された部分に対し、酸化・イオン注入装置940において、イオン(不純物)をイオン注入装置940によって注入することにより、シリコン基板内に、いわゆるウエル領域を形成する。
次に、ゲート電極16及び酸化膜14の作成のため、シリコン酸化膜と多結晶シリコン膜をCVD装置910で連続して堆積させ、C/D310においてフォトレジストを塗布し、露光装置100において回路パターンを転写する。そして、C/D310における現像、エッチング装置920によるエッチングを行う。これにより、ゲート電極16及び酸化膜14が形成される。次に、酸化・イオン注入装置940においてイオンを注入し、ソース12/ドレイン13を形成する。このようにして、最終的に、トランジスタが作成される。
[配線工程(複数層)について]
トランジスタ工程終了後、図2のBで示される多層配線層の形成を行う。トランジスタを結線するため、CVD装置910により、トランジスタ上に厚い絶縁膜(層間絶縁膜)15を堆積する。次に、C/D310によりレジスト塗布を行い、露光装置100によりコンタクトホールパターンを転写し、C/D310による現像を行う。次に、エッチング装置930のエッチングにより配線される部分の層間絶縁膜15を取り除き、配線材料(タングステン)11を埋め込む。そして、上部をCMP装置930で平坦化後、アルミ配線を行う場合には、材料のアルミニウム膜を全面に堆積し、C/D310によるレジスト塗布、露光装置100による配線パターンの転写、C/D310による現像、エッチング装置920によるエッチングを行い、アルミ配線10を形成する。
その上に、同様にして、層間絶縁膜15の形成→レジスト塗布→コンタクトホールパターンの転写→現像→エッチング→配線材料(タングステン)の埋め込み→平坦化→アルミニウム膜の堆積→レジスト塗布→配線パターンの転写→現像→エッチングを、この順番で行う。上記プロセスを繰り返すことにより、図2に示されるような多層配線層が形成される。
このようなデバイスの形成過程において、ウエハ上に形成されていく回路(デバイス構造体)の重ね合わせ及び線幅は、その都度、重ね合わせ/線幅計測機800で測定される。その測定結果は、重ね合わせ/線幅解析システム600に送られ、管理される。また、露光装置100では、走査露光中、露光量制御、ウエハステージとレチクルステージとの同期制御、AF/L制御に関するデータ、フォーカス/同期精度/露光量トレースデータが格納されており、これらの各種トレースデータも、重ね合わせ/線幅解析システム600に送られ、管理されている。なお、これらの各種トレースデータの取得方法などについては、例えば、特開2001−338870号公報などに開示されているので詳細な説明を省略する。
また、露光装置100における重ね合わせ露光のために行われるEGA方式などのウエハアライメントに関する情報(例えば、各ショット領域の位置座標の補正量、実測位置座標と設計上位置座標との差分、補正後の位置座標と実測位置座標との差分(残差))なども重ね合わせ/線幅解析システム600に送られ、管理されている。なお、EGA方式のウエハアライメントについては、例えば、特開昭61−44429号公報に開示されているので、詳細な説明を省略する。
また、上記プロセスにおいて用いられた露光装置100、C/D300、デバイス形成装置群900などの履歴データ(使用された装置名などを含むデータ)も、例えば、工場内生産管理ホストシステム700、露光工程管理コントローラ500などから重ね合わせ/線幅解析システム600に送られ、管理されている。
重ね合わせ/線幅解析システム600は、重ね合わせ/線幅計測機800から送られた実測データ(すなわち、重ね合わせ誤差及び線幅の実測値)に基づいて、デバイス構造体の形成状態を解析・評価する。
図3には、重ね合わせ/線幅解析システム600上で動作する評価アプリケーションのソフトウエア構成を示すブロック図が模式的に示されている。この評価アプリケーションは、マルチタスクのアプリケーションであり、メインタスク610と、重ね合わせ/線幅シミュレーションタスク630とを備えている。メインタスク610は、このアプリケーションが起動されたときに、重ね合わせ/線幅解析システム600のディスプレイ上に、図4に示されるようなメインウインドウ650を表示する。そして、マウス、キーボードなどを介してメインウインドウ650内のプルダウンメニューや各種ボタンがクリックされるなどして、オペレータから指示が入力されたときに、その指示にしたがって、重ね合わせ/線幅シミュレーションタスク630を起動したり、必要に応じて指定された製品に関するデータを記憶装置640から読み出す。さらに、読み出した上記計測結果や各種トレースデータ、ウエハアライメントに関するデータなどに基づいて、その製品のウエハ上に形成されたデバイス構造体の重ね合わせ/線幅データなどを算出する。記憶装置640には、上述したデータの他、形成されるデバイス構造体の設計情報なども記憶されている。
この重ね合わせ/線幅データは、メインタスク610に送られる。メインタスク610は、メインウインドウ650内、あるいは、そのメインウインドウ650の各種ボタンのクリックにより表示されるポップアップウインドウなどに、それらのデータをグラフ形式又はマップ形式、あるいはグラフィックイメージなどの形式で表示する。
<メインウインドウ>
図4に示されるように、メインウインドウ650には、プロセス情報の表示欄651と、3つのグラフと、幾つかのプルダウンメニューと各種ボタンとが表示されている。
プロセス情報の表示欄<Process Information>651には、評価対象の製品の製品名の表示欄”Product Name”と、そのロットのプロセス数の表示欄”Number of LOT Process”と、その製品におけるプロセス数の表示欄”Number of Wafer”と、ウエハ数の表示欄”Number of Wafer”と、ショット領域の数の表示欄”Number of Shot”と、コメント表示欄”Comment”とが表示されている。図4においては、製品名DX−76543が選択され、その属性情報として、プロセス数10、ウエハ数10、ショット数10、コメントとして2005年1月21日に製造されたことが表示されている。なお、この製品は、オペレータの指定により予め選択されている。
3つのグラフ652、653、654の上には、それぞれのグラフ名<LOT Process Control Graph>、<Wafer Process Control Graph>、<Shot Process Control Graph>が表示されている。<LOT Process Control Graph>のグラフ652は、複数のプロセスにおける線幅及び重ね合わせ誤差を表すグラフであり、<Wafer Process Control Graph>653は、複数のウエハにおける線幅及び重ね合わせ誤差を表すグラフであり、<Shot Process Control Graph>654は、複数のショット領域における線幅及び重ね合わせ誤差を表すグラフである。これらのグラフ表示652、653、654における折れ線グラフ等の表示は、上述のとおり、重ね合わせ/線幅シミュレーションタスク630の演算動作及びメインタスク610の表示動作によって実現される。メインウインドウ650上に表示された3つのグラフ652、653、654は、複数のプロセス、複数のウエハ、複数のショット領域に渡って、それぞれのデバイス構造体の形成状態に関するデータ波形を概略的に示したグラフであり、サーマリーグラフともいうべきものである。これらのグラフ652、653、654などの表示により、例えば、どのプロセス、どのウエハ、どのショット領域で、線幅や重ね合わせが良好でないかなどが一目瞭然でわかるようになる。
プロセス情報の表示欄651の下方には、表示データの設定チェックボックス群<Display Data>655と、表示座標軸の設定チェックボックス群<Display Axis>656が表示されている。各設定チェックボックス群655においては、同時に1つのチェックボックスしかチェックできないように設定されている。<Display Data>655において、CD&Overlayをチェックすると、線幅と重ね合わせ誤差のデータがグラフ652、653、654に両方表示されるようになり、CDをチェックすると、線幅のデータのみが表示されるようになり、Overlayをチェックすると、重ね合わせ誤差のデータのみが表示されるようになる。また、<Display Axis>656では、XYをチェックすると、X軸とY軸のデータが両方表示されるようになり、XをチェックするとX軸のデータのみが表示されるようになり、YをチェックするとY軸のデータのみが表示されるようになる。図4では、CD&Overlayがチェックされ、Xがチェックされているので、3つのグラフ652、653、654には、X軸に関する線幅と重ね合わせ誤差とが両方表示されるようになる。オペレータは、マウス等を用いて各設定チェックボックスをチェックすることにより、表示するデータを線幅及び重ね合わせ誤差の両方とするか、どちらか一方のみとするかを決定し、表示する座標軸を、XY両方とするか、どちらか一方とするかを選択する。
<LOT Process Control Graph>652には、10個のプロセスA〜Jに対応する線幅と、重ね合わせ誤差とが折れ線グラフ及び矢印で表示されている。図5には、このグラフ652の詳細が示されている。このグラフ652では、各プロセスに対応するデバイス構造体の線幅及び重ね合わせ誤差の平均値の絶対値|XMEAN|が折れ線グラフで示されており、その|XMEAN|を基準とする±3σに相当する範囲が上下矢印で表現されている。
このグラフ表示は、以下のようにして実現される。まず、オペレータにより製品名が選択されると、メインタスク610を介して、その情報が重ね合わせ/線幅シミュレーションタスク630に送られる。重ね合わせ/線幅シミュレーションタスク630は、記憶装置640から、その製品名に対応するロットの各プロセスでの重ね合わせ誤差や線幅の実測値など、そのプロセスで形成された電気回路(デバイス構造体)の形成結果に関するデータを読み出し、そのデータに基づいて、各プロセスでのデバイス構造体の重ね合わせ誤差や、線幅の平均値や3σ値を算出し、メインタスク610に送る。メインタスク610は、送られた各プロセスでのデバイス構造体の重ね合わせ誤差や、線幅の平均値や3σ値を折れ線や矢印でグラフ表示する。
図4のメインウインドウ650内の右上上段には、プロセスを指定するためのプルダウンメニュー”LOT Process Name”657が表示されている。このプルダウンメニューでは、マウス操作又はキー入力により、プロセスA〜Jのいずれかを選択することができるようになっている。図4では、このプルダウンメニューにおいてプロセスDが選択された状態となっている。すると、図5に示されるように、<LOT Process Control Graph>のプロセスDに、そのプロセスが指定されていることを示す縦線(指定ライン)αが表示されるようになる。
このプルダウンメニュー657による指定の他、メインウインドウ650内のグラフ652内を直接マウスクリックすることによりプロセスを指定することも可能である。このマウス操作による指定と、プルダウンメニュー657とは連動しており、プルダウンメニュー657には、グラフ652内で指定されたプロセスが表示されるようになる。
プルダウンメニュー657の指定又はマウス操作によるグラフ652内のプロセスの指定によってプロセスが選択されると、<Wafer Process Control Graph>653には、そのプロセスDに対応するロット内の10個のウエハ1〜10に対応する線幅と重ね合わせ誤差とが折れ線グラフ等で表示される。図6には、このグラフ653の拡大図が表示されている。このグラフ653では、各ウエハに対応する露光線幅及び重ね合わせ誤差の移動平均値の絶対値|XMEAN|が折れ線グラフで示されており、その|XMEAN|を基準として±3σの範囲が上下矢印で表現されている。
このグラフ表示は、以下のようにして実現される。まず、オペレータによりプロセスが指定されると、メインタスク610を介して、その情報が重ね合わせ/線幅シミュレーションタスク630に送られる。重ね合わせ/線幅シミュレーションタスク630は、記憶装置640から、そのプロセスに対応する各ウエハでの重ね合わせ誤差や線幅の実測値など、そのウエハで形成された電気回路(デバイス構造体)の形成結果に関するデータを読み出し、そのデータに基づいて、各ウエハでのデバイス構造体の重ね合わせ誤差や、線幅の平均値や3σ値を算出し、メインタスク610に送る。メインタスク610は、送られた各ウエハでのデバイス構造体の重ね合わせ誤差や、線幅の平均値や3σ値を折れ線や矢印でグラフ表示する。
図4のメインウインドウ650内の右側中段には、ウエハを指定するためのプルダウンメニュー<Wafer No.>659が表示されている。このプルダウンメニュー659では、マウス操作又はキー入力により、ウエハ番号1〜10のいずれかを選択することができるようになっている。図4では、このプルダウンメニューにおいてウエハ番号7が選択された状態となっている。すると、図6に示されるように、<Wafer Process Control Graph>653のウエハ番号7に、そのウエハが指定されていることを示す縦線(指定ライン)βが表示されるようになる。
このプルダウンメニュー659による指定の他、グラフ653内をマウスクリックすることによりウエハ番号を指定することも可能である。このマウス操作により指定されたウエハ番号には、そのウエハが指定されていることを示す指定ラインβが表示されるようになる。このマウス操作による指定と、プルダウンメニュー659とは連動しており、プルダウンメニュー659には、グラフ653内で指定されたウエハ番号が表示されるようになる。
プルダウンメニュー659の指定又はマウス操作によるグラフ653内のウエハ番号の指定によってウエハ番号が選択されると、<Shot Process Control Graph>654には、ウエハ内の10個のショット番号1〜10のショット領域での線幅と重ね合わせ誤差とが折れ線グラフ等で表示されている。図7には、このグラフ654の拡大図が表示されている。このグラフ654では、各ショット領域に対応する線幅及び重ね合わせ誤差の移動平均値の絶対値|XMEAN|が折れ線グラフで示されており、その|XMEAN|を基準として±3σの範囲が上下矢印で表現されている。
このグラフ表示は、以下のようにして実現される。まず、オペレータによりウエハ番号が指定されると、メインタスク610を介して、その情報が重ね合わせ/線幅シミュレーションタスク630に送られる。重ね合わせ/線幅シミュレーションタスク630は、記憶装置640から、そのウエハ番号に対応する各ショット領域での重ね合わせ誤差や線幅の実測値など、そのショット領域での電気回路(デバイス構造体)の形成結果に関するデータを読み出し、そのデータに基づいて、各ショット領域でのデバイス構造体の重ね合わせ誤差や、線幅の平均値や3σ値を算出し、メインタスク610に送る。メインタスク610は、送られた各ショット領域でのデバイス構造体の重ね合わせ誤差や、線幅の平均値や3σ値を折れ線や矢印でグラフ表示する。
図4のメインウインドウ650内の右側下段には、ショット領域を指定するためのプルダウンメニュー<Shot No.>661が表示されている。このプルダウンメニュー661では、マウス操作又はキー入力により、ショット番号1〜10のいずれかを選択することができるようになっている。図4では、このプルダウンメニュー661においてショット番号3が選択された状態となっている。すると、図4に示されるように、<Shot Process Control Graph>654のショット番号3の部分に、そのショット番号が指定されていることを示す縦線(指定ライン)γが表示されるようになる。なお、上述した指定ラインα、β、γをマウスなどでスライドさせて、プロセス、ウエハ番号、ショット番号などを選択することも可能である。
このプルダウンメニュー661による指定の他、グラフ内の各ショット番号に対応する部分をマウスクリックすることにより、ショット番号を指定することも可能である。このマウス操作と、プルダウンメニュー661とは連動しており、プルダウンメニュー661には、グラフ654内で指定されたショット番号が表示されるようになる。
<デバイス構造体のグラフィックイメージ表示>
メインウインドウ650内の左側下段には、<LOT/Wafer/Shot Select>ボタン663が表示されている。この<LOT/Wafer/Shot Select>ボタン663がクリックされると、図8に示される、ロット工程名選択ウインドウ693がポップアップ表示される。このロット工程名選択ウインドウ693では、プロセスA〜Jの中から、少なくとも1つのプロセスを選択することができるようになっている。図8では、プロセスA〜Hのうち、プロセスA〜Fが選択されている様子が示されている。
このロット工程名選択ウインドウ693のOKボタンがクリックされると、図9に示されるウエハ番号選択ウインドウ694がポップアップ表示される。このウエハ番号選択ウインドウ694では、複数のウエハ番号の中から、少なくとも1つのウエハ番号を選択することができるようになっている。図9では、ウエハ番号1〜8のうち、ウエハ番号1〜7が選択されている様子が示されている。
このウエハ番号選択ウインドウ694のOKボタンがクリックされると、図10に示されるショット位置、ショット内位置選択ウインドウ695がポップアップ表示される。このショット位置、ショット内位置選択ウインドウ695では、ショット配列に対応する行列が表示されており、選択可能なショット領域が、グレイ表示されている。このウインドウ695では、マウス操作等により、グレイ表示されたショット位置の中から、少なくとも1つのショット位置を選択することができるようになっている。図10では、ショット位置(3,2)が選択されている様子が示されている。
また、このウインドウ内には、十字カーソルが、表示されている。この十字カーソルは、マウス操作や、キーボードの矢印キーの入力等によりショットマップ内を移動可能となっている。この十字カーソルで指定される位置が、後述するデバイス構造体のグラフィックイメージが表示される基準位置となる。
このショット位置・ショット内位置選択ウインドウ695のOKボタンがクリックされると、このウインドウ695がクローズする。
この状態で、図4の<Device Construct>ボタン662をクリックすると、指定されたプロセス、ウエハ、ショット領域、その基準位置に関する情報が、重ね合わせ/線幅シミュレーションタスク630に送られる。重ね合わせ/線幅シミュレーションタスク630は、指定された位置を基準とする所定範囲内のデバイス構造体の重ね合わせ誤差及び線幅の実測値や、それらの設計情報(設計上の回路の配置や線幅など)を、記憶装置640から読み出し、そのデバイス構造体のグラフィックイメージを表示するための基本情報を算出し、メインタスク610に送る。メインタスク610は、送られた基本情報に基づいて、指定された位置を基準とする領域におけるデバイスのグラフィックイメージをポップアップ表示する。
図11には、そのグラフィックイメージ表示の一例としてのデバイス構造体の断面図が示され、図12には、デバイス構造体の上面図が示されている。
図11では、図2に示される3つの層(1つの素子層及び2つの配線層)のデバイス構造体の断面が示されている。この断面図における、ゲート酸化膜、ゲート電極、ソース、ドレイン、ゲート、シリコン酸化膜、タングステンの表示幅は、それらの設計値に加え、実測された重ねあわせ誤差及び線幅を反映したものとなっている。すなわち、このグラフィックイメージを見れば、層の間のずれ具合、各構成要素のサイズなどを確認することが可能となる。なお、図11及び図12では、デバイス構造体の構成要素のうち、代表的な構成要素のサイズが矢印で示されている。その矢印には、図11と図12とを対応付けて確認しやすくするために同一の番号1〜5がそれぞれ付されている。
図11の断面図のウインドウの右下には、表示する座標軸を指定するためのチェックボックス”Display Axis”が表示されている。また、図11、図12では、そのグラフィックイメージの表示スケールを変更するためのベクトルスケール(スライダ)が表示されている。このベクトルスケールの設定をマウス操作等により変更すると、断面図及び上面図のグラフィックイメージの表示スケールがその設定に応じて変更される。
なお、図11の断面図において、このベクトルスケールが変更されると、X軸の表示スケールに応じて、Z軸方向の表示スケールもそれに同期して変わるようになる。
この断面図、上面図は、どちらか一方を表示すればよいが、両方を表示するようにしてもよい。この場合には、断面図と上面図とは、同じ場所を表示するようになる。また、この場合、図11の断面図の表示スケールの変更に同期して、図12の上面図の表示スケールを変更するようにしてもよいし、その逆の変更を可能としてもよい。
<線幅/重ね合わせ誤差の予測>
この評価アプリケーションを用いれば、これまでのデバイス構造体の形成状態に関する表示結果を利用して、次のプロセスで要求される線幅、重ね合わせ精度などを予測することが可能である。例えば、プロセスAでの重ね合わせ誤差が、|XMEANA+3σA[nm]であり、プロセスBでの重ね合わせ誤差が、|XMEANB+3σB[nm]であったとすると、次のプロセスBで要求される全体での重ね合わせ誤差は、|XMEANA+|XMEANB+√[(3σA2+(3σB2][nm]になると予想される。したがって、新たにこのプロセスBが行われる場合には、この値を要求精度とすることができる。
さらに、プロセスBでの線幅に関するデータ、WB:線幅平均値、WDesign:線幅設計値、(3σL2:線幅のばらつき値を考慮すると、重ね合わせ誤差の予測値は、|XMEANA+|XMEANB+(WB−WDesign)+√[(3σA2+(3σB2+(3σL2] [nm]となる。したがって、この場合、新たにプロセスBが行われる場合には、この値を、要求精度とすることができるようになる。
オペレータは、この評価アプリケーションの表示結果により算出された予測値に基づいて、次のプロセスに適した装置(号機)を選択することができる。なお、このような計算を評価アプリケーションの重ね合わせ/線幅シミュレーションタスク630で行って、ディスプレイ上に表示するとともに、その予測値(要求精度)を満たす装置を選択し、選択された装置の装置名を表示するようにしてもよい。この選択には、後述するマッチング表を用いることができる。
<CDマップ表示>
図4に戻り、メインウインドウ650内右側中段には、マップディスプレイボタン660が表示されている。プルダウンメニュー659等でウエハが指定された状態でこのマップディスプレイボタン660がクリックされると、図13に示される指定されたウエハのショットマップウインドウ672が表示される。このショットマップウインドウ672には、このウエハのショット領域の配列マップ、すなわちショットマップが表示されている。このショットマップのショット領域のうち、ウエハアライメントの際の計測対象となったいわゆるサンプルショット領域には、そのウエハアライメントに関連するデータがベクトル表示されている。このベクトルは、例えば、ウエハアライメントの結果得られる補正量であってもよいし、そのショット領域に付設されたウエハマークの設計上の位置座標と実測された位置座標との差分であってもよいし、ウエハマークの実測位置座標と、アライメント補正による補正後の位置座標との差分(残差)であってもよい。以下では、これらのベクトルの表示をウエハベクトルマップと呼ぶ。
さらに、この表示されたショットマップのいずれかのショット領域をクリックすると、そのショット領域におけるCDマップウインドウ673が表示されるようになる。このCDマップは、選択されたショット領域内の線幅誤差の分布図であり、これを参照すれば、そのショット領域内の線幅均一性を確認することが可能となる。
このように、この評価アプリケーションでは、ウエハベクトルマップとCDマップとを同時に表示可能であり、これにより、オペレータが、重ね合わせ誤差と線幅との解析・評価を視覚的に行うことができる。このウエハベクトルマップ及びCDマップは、上述したグラフィック表示や、グラフ652、653、654などの表示データを算出するための元となるデータ(重ね合わせ誤差及び線幅)をそのままグラフィックに表示したものである。したがって、図11、図12のグラフィックイメージと、ウエハベクトルマップ及びCDマップを並べて表示すれば、デバイス構造体の形成状態に影響を与える要因解析を、より容易に行えるようになる。
<装置マッチング>
図4に戻り、メインウインドウ650内の下側中央部には、<Matching Information>ボタン664が表示されている。このボタン664がクリックされると、メインタスク610は、その旨を重ね合わせ/線幅シミュレーションタスク630に送る。重ね合わせ/線幅シミュレーションタスク630は、記憶装置640に記憶されている重ね合わせ誤差の実測値のデータを、重ね合わせ露光を行う露光装置と、重ね合わせの対象となった層の露光装置の組合せごとに分類する。そして、重ね合わせ/線幅シミュレーションタスク630は、分類された組合せ毎に重ね合わせ誤差の平均値を算出する。さらに、重ね合わせ/線幅シミュレーションタスク630は、算出されたデータを、マッチング表682に表示するデータとして、メインタスク610に送る。メインタスク610は、送られたデータに基づいて、それらのマッチング表682を作成し、ディスプレイ上に表示する。図14には、そのマッチング表682の一例が示されている。
このマッチング表682には、6台の露光装置(装置名をそれぞれPA#1〜PF#6とする)同士での重ね合わせ誤差が表示されている。例えば、装置名PA#1の露光装置と、装置名PB#2の露光装置での重ね合わせ露光における重ね合わせ誤差は、10nmであると表示されている。このマッチング表682によれば、数値が小さければ小さいほど、良好なマッチングを行える装置同士であると判断することができる。マッチング表682では、数値が小さく、マッチングがよい組合せとなっている箇所はグレイ表示されている。オペレータは、このマッチング表682を参照すれば、装置間の重ね合わせ誤差の程度を確認することができる。例えば、同じ製品で別ロットのロット工程を行う場合には、このマッチング表682を参照すれば、次のプロセスに適した装置(号機)の選択を行うことができる。また、最良のマッチングとなる装置同士の一方がメンテナンスにより稼動停止中である場合には、その次にマッチングの良い装置を選択することなどが可能となる。
このマッチング表682は、重ね合わせ誤差の異常検出にも用いることができる。例えば、あるプロセスでの重ね合わせ誤差が大きい場合には、マッチング表682における現工程での装置と、元工程での装置との重ね合わせ誤差の数値を読み取り、その数値よりも著しく大きい場合(例えば、その3倍よりも大きい場合)には、重ね合わせ不良であるとみなすことも可能である。
このマッチング表682の内容は、プロセスが行われる度に更新される。すなわち、重ね合わせ/線幅計測機800における重ね合わせの計測結果は、重ね合わせ/線幅解析システム600に送られる。評価アプリケーションの重ね合わせ/線幅シミュレーションタスク630は、この重ね合わせ誤差をマッチング表682に反映する。より具体的には、重ね合わせ/線幅シミュレーションタスク630は、送られた重ね合わせ誤差を含む、これまでの元工程の装置と現工程の装置との重ね合わせ誤差の平均を算出し、その値を記憶装置640におけるマッチング表682のデータとして登録する。このようにしてマッチング表682が更新され、上述のようにして表示される。
<プロセス情報>
図4に戻り、メインウインドウ650内の右側上段部には、<Process Info>ボタン658が表示されている。プルダウンメニュー657等でプロセスが指定された状態で、このボタン658がクリックされると、メインタスク610は、記憶装置640から、指定されたプロセスで用いられた装置に関するデータを読み出し、図15に示されるロット工程処理情報表示ウインドウ683に表示する。このウインドウ683には、製品名、プロセス名、指定されたロット工程を処理した各種装置、例えば、露光装置、エッチング装置、コータ・デベロッパ、酸化・イオン注入装置、CMP装置、成膜装置、ドーピング装置などの装置種別(System Type)、各装置の装置名(System Name)、その装置での処理条件(Process Condition)が表示されている。図15では、処理条件として、2種類<part1>、<part2>が表示されている。このような処理条件には、例えば、露光装置100、C/D310、デバイス形成装置群900における各種装置910〜940において、いずれの処理部(処理部1、2)で処理されたかなどの条件も含まれる。
このプロセス情報の表示により、各ロット工程ごとの線幅、重ね合わせの計測結果について、どの装置でどのような処理条件(マルチ処理条件等)で処理されたかをオペレータが確認することができるようになり、プロセスを管理するのが容易となる。
例えば、上記マッチング表682などを参照し、あるプロセスで重ね合わせが大きいと判断された場合に、重ね合わせ異常が発生したプロセス情報に基づき、重ね合わせ異常の原因となった装置やその処理条件などを、特定することができる。この特定により、例えば、重ね合わせ異常が発生するプロセスに共通して用いられる装置などを割り出すことも可能となる。このように、この評価アプリケーションでは、複数プロセス間における線幅、重ね合わせの異常と装置との相関関係を確認することができるので、異常の原因となっている装置を特定することができる。この結果、その装置の再調整などを行うこともできるようになり、デバイス製造の歩留まりを向上させることができるようになる。
以上詳細に説明したように、本実施形態によれば、重ね合わせ/線幅解析システム600の評価アプリケーションのメインウインドウ650において、指定されたロットにおける複数のプロセス(A〜J)、ロット内の複数のウエハ(ウエハ番号1〜10)、複数のショット領域(ショット番号1〜10)に渡る、重ね合わせ誤差/線幅の実測値の平均値と3σ値などの変動をグラフ表示する。このグラフ表示により、オペレータが、デバイス構造体の形成状態を、複数のプロセス、複数のウエハ、複数のショット領域に渡って確認することが可能となるので、プロセス毎、ウエハ毎、ショット領域毎にしか、デバイス構造体の形成状態を表示することができない場合よりも、プロセス間、ウエハ間、ショット領域間に渡って総合的にデバイス構造体の形成状態を評価しようとするオペレータの負担が軽減される。
また、このような表示結果をオペレータが確認することにより、例えば、重ね合わせ誤差や、線幅誤差が大きくなっているプロセス、ウエハ、ショット領域を特定し、特定されたプロセス、ウエハ、ショット領域の重ね合わせや、線幅が改善されるように、各種デバイス形成装置を調整することも可能となるので、結果的に、デバイス製造の歩留まりの向上が見込める。
より具体的には、本実施形態では、評価アプリケーションのメインタスク610では、各プロセスでの重ね合わせ誤差及び線幅の平均及び3σ値を、複数のプロセスに渡って、デバイス構造体の形成状態に関するデータとしてグラフ652にグラフ表示し、ロット内の各ウエハでの重ね合わせ誤差及び線幅の平均及び3σ値を、ロット内の複数のウエハ(ウエハ番号1〜10)に渡って、デバイス構造体の形成状態に関するデータとしてグラフ653にグラフ表示し、同じショット領域での重ね合わせ誤差及び線幅の平均及び3σ値を、複数のショット領域(ショット番号1〜10)に渡って、デバイス構造体の形成状態に関するデータとして表示する。
このように、本実施形態では、デバイス構造体の形成状態としてグラフ表示するデータを、重ね合わせ誤差及び線幅の平均及び3σとしたが、本発明はこれには限られない。例えば、重ね合わせ誤差及び線幅の最大値、最小値であってもよいし、該最大値と該最小値との差であってもよい。また、3σでなく1σ、5σであってもよいし、分散であってもよい。要は、デバイス構造体の形成状態に関する情報に基づく統計的な指標値であればよい。
また、本実施形態では、グラフ表示するデータを重ね合わせ誤差と線幅の両方としたが、いずれか一方であればよい。また、配線の線幅に限らず、電極パターンのサイズなどのデータを表示するようにしてもよい。最も、デバイスの形成状態の総合的な評価を行うという観点からすれば、重ね合わせ誤差と線幅とを両方表示した方が望ましいことは勿論である。
また、本実施形態では、グラフ表示するデータを、重ね合わせ/線幅計測機800において実測された重ね合わせ誤差/線幅としたが、これには限られない。例えば、シミュレーションにより求められた値を用いてもよい。
このようなシミュレーションは、重ね合わせ/線幅シミュレーションタスク630によって実行される。前述のとおり、露光装置100においては、走査露光中、露光量制御、ウエハステージとレチクルステージとの同期制御、AF/L制御に関するデータ、フォーカス/同期精度/露光量トレースデータが格納されており、これらの各種トレースデータも、重ね合わせ/線幅解析システム600に送られ、管理されている。また、その露光装置100において行われるウエハアライメントに関するデータ(補正量、実測位置、残差などに関するデータ)も、重ね合わせ/線幅解析システム600に送られ、管理されている。パターンの線幅や重ね合わせ誤差は、このようなデバイス構造体の形成過程に影響を受ける。例えば、線幅は、主に、走査露光時のフォーカス状態や、露光量に影響を受け、重ね合わせ誤差は、主にウエハアライメントに影響を受ける。したがって、これらのデバイス構造体の形成過程に関するトレースデータやウエハアライメントの結果に基づいて、デバイス構造体の形成状態に関するデータを推測することが可能である。そこで、重ね合わせ/線幅シミュレーションタスク630は、これらの各種トレースデータ及びウエハアライメントに関するデータに基づいて、重ね合わせ誤差や線幅データの推測値などを算出し、メインタスク610は、算出された重ね合わせ誤差や線幅データの推測値を、表示することが可能である。重ね合わせ誤差や、線幅を推測により求められるようになれば、SEMなどにより、デバイス構造体の形成結果を、実測する必要がなくなるので、スループットに有利となる。
また、本実施形態では、重ね合わせ/線幅計測機800によって計測された重ね合わせ誤差に基づいて、複数のデバイス構造体各々を形成する露光装置100と、そのデバイス構造体の重ね合わせの対象となるデバイス構造体を形成した露光装置100との重ね合わせ誤差の平均を、重ね合わせ/線幅シミュレーションタスク630において取得する。そして、取得された重ね合わせ誤差の平均に基づいて、露光装置100間のマッチングに関する情報のテーブルであるマッチング表682を更新し、更新されたマッチング表682を表示する。このようにすれば、異なる露光装置間100での重ね合わせ露光を行う場合に、マッチング表682に登録された装置間の重ね合わせ誤差が逐次更新されるようになるので、そのマッチング表682の信頼性を高く維持することができるようになり、そのマッチング表682を用いれば、高精度なミックス&マッチの重ね合わせ露光を実現することができるようになる。
また、本実施形態によれば、評価アプリケーションのメインウインドウ650を参照して、プロセス、ウエハ、ショット領域、ショット領域の位置座標を指定する。そして、指定されたプロセス、ウエハ、ショット領域、そのショット領域の位置座標を基準とするそのショット領域の少なくとも一部でのデバイス構造体の形成結果(重ね合わせ/線幅計測機800の実測値)のデータに基づいて、そのデバイス構造体の形成状態に関する少なくとも1種類のデータ(重ね合わせ誤差又は線幅の平均値等)を算出する。さらに、指定されたプロセス、ウエハ、ショット領域、そのショット領域の位置座標を基準とするそのショット領域の少なくとも一部でのデバイス構造体の設計情報と、その重ね合わせ誤差及び線幅に基づいて、そのグラフィックイメージを表示する。このように、指定されたデバイス構造体のグラフィックイメージを表示するようにすれば、オペレータが、デバイス構造体を視覚的なイメージで捉えその全体的な形成状態を確認することができるので、評価が容易となる。すなわち、グラフィックイメージ表示を採用したことにより、デバイスの形成状態が一目瞭然となることから、本発明は、デバイスの形成状態の総合的な評価にとって最適な手段の1つであるといえる。
デバイス構造体の形成状態に関する少なくとも1種類のデータ(重ね合わせ誤差又は線幅の平均値等)を算出する際には、その形成過程(各種トレースデータ又はウエハアライメントに関するデータ)のデータを用いてもよいことは、上述したとおりである。
また、本実施形態によれば、そのグラフィックイメージは、その断面図及び上面図の少なくとも一方としているが、これには限られず、斜視図のような3次元表示であってもよい。また、このような断面図、上面図、斜視図は、表示したままその視点を自在に変更したり(すなわち表示範囲を変えたり)することができるようにしてもよい。これらのグラフィックイメージは、デバイス構造体全体を表示することもできるし、それらの一部を表示することも可能である。
また、本実施形態では、グラフィックイメージにおける座標軸の1つに関する表示スケールの変更に応じて、他の座標軸の表示スケールを変更するように設定されている。このようにすれば、絶えず、縦軸横軸の表示スケールを同じとし、実物に近い状態でイメージ表示させることができるので、オペレータの確認作業が、さらに容易となる。ここで、他の座標軸の表示スケールを、視覚的にわかりやすくなるように自動調整してもよい。また、軸毎に、スケールを変更することができるようにしてもよいことは勿論である。このようにすれば、一方の軸のスケールを大きく強調して表示することも可能となる。
また、本実施形態では、デバイス構造体の2種類のグラフィックイメージを(断面図及び上面図)同時に表示する場合には、いずれか1つのグラフィックイメージの表示スケールの変更に応じて、残りのグラフィックイメージの表示スケールを変更した。このようにすれば、上面図と断面図とを、常に同一の表示スケールの下で対比して観察することができるので、デバイス構造体の形成状態の評価が容易となる。しかしながら、本発明は、これには限られず、両グラフィックイメージの表示スケールの同期を解除して、各イメージのスケールを個別に設定することができるようにしてもよいことは勿論である。
また、表示するグラフィックイメージを、表示したい2つ以上の部分に分割して表示できるようにしてもよい。このようにすれば、位置的に離れた2つの部分を対比することができるようになる。
また、本実施形態では、複数のプロセスに用いられるデバイス形成装置に関するデータをプロセスが実行される毎に取得して、記憶装置640に格納しておき、評価アプリケーションにおいて、指定されたプロセスに関するデータを表示する。このようにすれば、この半導体製造システム101で製造されたデバイスを構成するデバイス構造体を形成したデバイス形成装置を後からすべて特定することができるようになる。デバイスの形成に関与したデバイス形成装置を後から特定しておけるようにすれば、デバイス製造の歩留まりが低下したときに、その低下を防ぐための手がかりとして利用することができるようになる。
なお、本実施形態では、デバイス形成装置として、露光装置、エッチング装置、レジスト塗布装置、現像装置、酸化・イオン注入装置、研磨装置、成膜装置、重ね合わせ計測機、線幅計測機が例示されたが、これ以外の装置を、プロセス情報として記憶するようにしてもよいことは勿論である。また、これらのデバイス形成装置は、複数設けられているものとしたが、1つであってもよいことは勿論である。
また、本実施形態によれば、各デバイス構造体の形成結果に関するデータに基づいて、そのデバイス構造体の重ね合わせの対象となる層のデバイス構造体との重ね合わせ誤差を算出する。そして、重ね合わせ誤差に基づいて、そのデバイス構造体を形成する露光装置と、そのデバイス構造体の重ね合わせの対象となる層のデバイス構造体を形成した露光装置とのマッチング表を取得する。さらに、取得されたマッチング表を表示する。このような表示を参照すれば、重ね合わせ誤差が小さい、すなわちマッチングのよい装置の組合せを選択するのが容易となる。なお、本実施形態では、露光装置のマッチング表のみを表示したが、他のデバイス形成装置についても同様にマッチング表を作成し、表示するようにしてもよいことは勿論である。
また、本実施形態によれば、ウエハに対し、デバイス構造体を形成するデバイス形成装置に関するデータを、プロセス毎に取得しておき、指定されたプロセスで用いられたデバイス形成装置に関するデータを表示する。このようにすれば、過去に行われたプロセスで、どのデバイス形成装置が用いられたかを必ず特定することができる。
なお、上記実施形態では、評価アプリケーションのメインウインドウ650において、複数のプロセスにまたがるグラフ、複数のウエハにまたがるグラフ、複数のショット領域にまたがるグラフを同時に表示したが、本発明はこれに限られず、少なくとも1種類のグラフが表示されるようにすればよい。このように、本発明は、上述した評価アプリケーションの具体的な表示形態には限られない。例えば、折れ線グラフは、棒グラフなどであってもよいし、円グラフなど、様々な形態のグラフを採用することができる。
また、上記実施形態では、メインウインドウに表示されないものは、ポップアップウインドウに表示するようにしたが、これには限られず、それらの少なくとも一部については、メインウインドウ内で表示するようにしてもよい。また、プロセス、ウエハ、ショット領域及びその位置座標の指定などを行うためのウインドウ上の各種構成要素も適宜その種別、位置、形状を適宜変更することが可能である。
なお、本発明は、半導体製造工程に限らず、液晶表示素子などを含むディスプレイの製造工程にも用いられる、また、デバイスパターンをガラスプレート上に転写する工程、薄膜磁気ヘッドの製造工程、及び撮像素子(CCDなど)、マイクロマシン、有機EL、DNAチップなどの製造工程の他、すべてのデバイス製造工程に適用することができる。
以上説明したように、本発明の情報表示システムは、デバイス製造の検査工程等に用いられるのに適している。
本発明の一実施形態に係る半導体製造システムの構成を示すブロック図である。 製造されるデバイス構造体の一例を示す断面図である。 解析システムにおける評価アプリケーションのソフトウエア構成を示すブロック図である。 評価アプリケーションのメインウインドウの一例を示す図である。 複数のプロセス工程における線幅及び重ね合わせ結果を示すグラフである。 複数のウエハにおける線幅及び重ね合わせ結果を示すグラフである。 複数のショット領域における線幅及び重ね合わせ結果を示すグラフである。 ロット工程名選択ウインドウの一例を示す図である。 ウエハ番号選択ウインドウの一例を示す図である。 ショット位置及びショット内の位置座標を選択するウインドウの一例を示す図である。 グラフィックイメージとして表示されるデバイス構造体の断面図の一例である。 グラフィックイメージとして表示されるデバイス構造体の上面図の一例である。 ショットマップ及びCDマップのイメージ表示の一例を示す図である。 露光装置のマッチング表の一例を示す図である。 プロセス情報の表示画面の一例を示す図である。
符号の説明
10…アルミ配線、11…タングステン、12…ソース、13…ドレイン、14…酸化膜、15…層間絶縁膜、16…ゲート電極、100…露光装置、101…半導体製造システム、300…トラック、310…コータ・デベロッパ、500…露光工程管理コントローラ、600…重ね合わせ/線幅解析システム、610…メインタスク、630…重ね合わせ/線幅シミュレーションタスク、640…記憶装置、650…メインウインドウ、651…表示欄、652、653、654…グラフ、655、656…チェックボックス群、657…プルダウンメニュー、658…ボタン、659…プルダウンメニュー、660…マッチディスプレイボタン、661…プルダウンメニュー、662…ボタン、663…ボタン、664…ボタン、670…断面図、671…上面図、672…ショットマップウインドウ、673…CDマップウインドウ、682…マッチング表、683…ロット工程処理情報表示ウインドウ、693…ロット工程名選択ウインドウ、694…ウエハ番号選択ウインドウ、695…ショット内位置選択ウインドウ、700…工場内生産管理ホストシステム、800…重ね合わせ/線幅計測機、900…各種デバイス形成装置群。

Claims (16)

  1. プロセス単位で、物体上の複数の異なる区画領域各々に重ね合わせるように形成された複数層のデバイス構造体の形成状態を評価するための情報を表示する情報表示システムであって、
    前記各デバイス構造体の形成過程及び形成結果の少なくとも一方に関する情報に基づいて、そのデバイス構造体の形成状態に関する少なくとも1種類の情報を算出する算出装置と;
    前記算出されたデバイス構造体の形成状態に関する少なくとも1種類の情報を、複数のプロセス、複数の物体、複数の区画領域の少なくとも1つについて表示する表示装置と;を備える情報表示システム。
  2. 前記表示装置は、
    同じプロセスでの前記デバイス構造体の形成状態の統計的な指標値を、複数のプロセスに渡って、前記デバイス構造体の形成状態に関する情報として表示することを特徴とする請求項1に記載の情報表示システム。
  3. 前記表示装置は、
    同じ物体での前記デバイス構造体の形成状態の統計的な指標値を、複数の物体に渡って、前記デバイス構造体の形成状態に関する情報として表示することを特徴とする請求項1又は2に記載の情報表示システム。
  4. 前記表示装置は、
    同じ区画領域での前記デバイス構造体の形成状態の統計的な指標値を、複数の区画領域に渡って、前記デバイス構造体の形成状態に関する情報として表示することを特徴とする請求項1〜3のいずれか一項に記載の情報表示システム。
  5. 前記デバイス構造体の形成状態の統計的な指標値は、
    その最大値、最小値、該最大値と該最小値との差、平均値、偏差、標準偏差及び分散に基づく指標値の少なくとも1つであることを特徴とする請求項2〜4のいずれか一項に記載の情報表示システム。
  6. 前記デバイス構造体の形成状態に関する少なくとも1種類の情報には、
    当該デバイス構造体における個々の構成要素のサイズに関する情報と、当該デバイス構造体の重ね合わせの対象となるデバイス構造体との重ね合わせに関する情報との少なくとも一方が含まれることを特徴とする請求項1〜5のいずれか一項に記載の情報表示システム。
  7. 前記サイズに関する情報及び前記重ね合わせに関する情報は、
    実測値及びシミュレーションにより求められた値の少なくとも一方であることを特徴とする請求項6に記載の情報表示システム。
  8. 前記重ね合わせに関する情報に基づいて、前記複数のデバイス構造体各々を形成するデバイス形成装置と、そのデバイス構造体の重ね合わせの対象となるデバイス構造体を形成したデバイス形成装置とのマッチングに関する情報を取得する取得装置と;
    前記取得されたマッチングに関する情報に基づいて、前記デバイス形成装置間のマッチングに関する情報のテーブルであるマッチングテーブルを更新する更新装置と;
    前記更新されたマッチングテーブルを表示するマッチング表示装置と;をさらに備えることを特徴とする請求項6又は7に記載の情報表示システム。
  9. 前記重ね合わせに関する情報に基づいて、前記複数のデバイス構造体各々を形成するデバイス形成装置と、そのデバイス構造体の重ね合わせの対象となるデバイス構造体を形成したデバイス形成装置とのマッチングに関する情報を作成する作成装置と;をさらに備え、
    前記表示装置は、前記作成されたマッチングに関する情報をさらに表示することを特徴とする請求項6又は7に記載の情報表示システム。
  10. 前記複数のデバイス構造体各々を形成するデバイス形成装置に関する情報をプロセス毎に取得する取得装置と;
    指定されたプロセスで用いられたデバイス形成装置に関する情報を表示する装置情報表示装置と;をさらに備えることを特徴とする請求項1〜9のいずれか一項に記載の情報表示システム。
  11. プロセス単位で、物体上の複数の異なる区画領域各々に重ね合わせるように形成された複数層のデバイス構造体の形成状態を評価するための情報を表示する情報表示システムであって、
    プロセス、物体、区画領域、区画領域の位置座標を指定する指定装置と;
    前記指定されたプロセス、物体、区画領域、その区画領域の位置座標を基準とするその区画領域の少なくとも一部でのデバイス構造体の形成過程及び形成結果の少なくとも一方に関する情報に基づいて、そのデバイス構造体の形成状態に関する少なくとも1種類の情報を算出する算出装置と;
    前記指定されたプロセス、物体、区画領域、その区画領域の位置座標を基準とするその区画領域の少なくとも一部でのデバイス構造体の設計情報と、その区画領域の少なくとも一部でのデバイス構造体の形成状態に関する少なくとも1種類の情報とに基づいて、その区画領域の少なくとも一部に形成されたデバイス構造体のグラフィックイメージを表示するイメージ表示装置とを備える情報表示システム。
  12. 前記区画領域でのデバイス構造体の少なくとも一部のグラフィックイメージは、その断面図及び上面図の少なくとも一方であることを特徴とする請求項11に記載の情報表示システム。
  13. 前記グラフィックイメージにおける座標軸の1つに関する表示スケールの変更に応じて、他の座標軸の表示スケールを変更することを特徴とする請求項12に記載の情報表示システム。
  14. 前記イメージ表示装置は、
    前記区画領域でのデバイス構造体の少なくとも一部の少なくとも2種類のグラフィックイメージを同時に表示し、
    いずれか1つのグラフィックイメージの表示スケールの変更に応じて、残りのグラフィックイメージの表示スケールを変更することを特徴とする請求項13に記載の情報表示システム。
  15. 前記複数のプロセスに用いられるデバイス形成装置に関する情報を取得する取得装置と;
    前記指定装置により指定されたプロセスで用いられたデバイス形成装置に関する情報を表示する装置情報表示装置と;をさらに備えることを特徴とする請求項14に記載の情報表示システム。
  16. 前記デバイス形成装置には、
    露光装置、エッチング装置、レジスト塗布装置、現像装置、酸化・イオン注入装置、研磨装置、成膜装置の少なくとも1つが含まれることを特徴とする請求項15に記載の情報表示システム。
JP2005222398A 2005-08-01 2005-08-01 情報表示システム Active JP4720991B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005222398A JP4720991B2 (ja) 2005-08-01 2005-08-01 情報表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005222398A JP4720991B2 (ja) 2005-08-01 2005-08-01 情報表示システム

Publications (2)

Publication Number Publication Date
JP2007042701A JP2007042701A (ja) 2007-02-15
JP4720991B2 true JP4720991B2 (ja) 2011-07-13

Family

ID=37800437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005222398A Active JP4720991B2 (ja) 2005-08-01 2005-08-01 情報表示システム

Country Status (1)

Country Link
JP (1) JP4720991B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118404A (ja) * 2008-11-11 2010-05-27 Sharp Corp プロセス制御システム
JP5737922B2 (ja) * 2010-12-14 2015-06-17 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体デバイスの製造方法
JP7520569B2 (ja) 2020-04-28 2024-07-23 キヤノン株式会社 情報処理装置、及び情報処理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114132A (ja) * 1998-10-01 2000-04-21 Hitachi Ulsi Systems Co Ltd 生産支援システム、重ね合わせ精度の検査方法および記録媒体
JP2001338870A (ja) * 2000-03-24 2001-12-07 Nikon Corp 走査露光装置及び方法、管理装置及び方法、ならびにデバイス製造方法
JP2002222752A (ja) * 2001-01-26 2002-08-09 Hitachi Ltd 半導体デバイスの製造方法およびそのシステム
JP2003017393A (ja) * 2001-07-03 2003-01-17 Sony Corp 測定システムおよび測定方法
JP2004153191A (ja) * 2002-11-01 2004-05-27 Renesas Technology Corp 半導体製造方法およびシステム
JP2004535666A (ja) * 2001-04-26 2004-11-25 サーマ‐ウェイブ・インク 計測システムクラスター
JP2005116769A (ja) * 2003-10-08 2005-04-28 Hitachi High-Technologies Corp データ収集管理方法およびそのシステム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547893A (ja) * 1991-02-19 1993-02-26 Oki Electric Ind Co Ltd 半導体製造装置の調整方法
JP3721655B2 (ja) * 1995-11-17 2005-11-30 ソニー株式会社 半導体装置製造工程における合わせ誤差測定方法及び露光方法並びに重ね合わせ精度管理方法
JP3414086B2 (ja) * 1995-11-28 2003-06-09 ソニー株式会社 重ね合わせ精度の管理方法およびこれに用いる重ね合わせ精度測定装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114132A (ja) * 1998-10-01 2000-04-21 Hitachi Ulsi Systems Co Ltd 生産支援システム、重ね合わせ精度の検査方法および記録媒体
JP2001338870A (ja) * 2000-03-24 2001-12-07 Nikon Corp 走査露光装置及び方法、管理装置及び方法、ならびにデバイス製造方法
JP2002222752A (ja) * 2001-01-26 2002-08-09 Hitachi Ltd 半導体デバイスの製造方法およびそのシステム
JP2004535666A (ja) * 2001-04-26 2004-11-25 サーマ‐ウェイブ・インク 計測システムクラスター
JP2003017393A (ja) * 2001-07-03 2003-01-17 Sony Corp 測定システムおよび測定方法
JP2004153191A (ja) * 2002-11-01 2004-05-27 Renesas Technology Corp 半導体製造方法およびシステム
JP2005116769A (ja) * 2003-10-08 2005-04-28 Hitachi High-Technologies Corp データ収集管理方法およびそのシステム

Also Published As

Publication number Publication date
JP2007042701A (ja) 2007-02-15

Similar Documents

Publication Publication Date Title
JP4998853B2 (ja) 処理条件決定方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体
TWI668511B (zh) 用於最佳化產品單元之多階段處理的方法
US6458605B1 (en) Method and apparatus for controlling photolithography overlay registration
JP5194800B2 (ja) 重ね合わせ管理方法及び装置、処理装置、測定装置及び露光装置、デバイス製造システム及びデバイス製造方法、並びにプログラム及び情報記録媒体
KR102046597B1 (ko) 리소그래피 장치 교정 방법
CN107039304B (zh) 用于评估半导体制造工艺的方法和装置
US6614540B1 (en) Method and apparatus for determining feature characteristics using scatterometry
CN110573966B (zh) 用于优化光刻工艺的方法和装置
JP2020519932A (ja) 製品ユニットの製造プロセスのシーケンスの最適化
JP2004063905A (ja) ディストーション計測方法と露光装置
CN112259469A (zh) 半导体器件关键尺寸量测方法及取得sem图像的方法
JP4720991B2 (ja) 情報表示システム
JP2011119457A (ja) 位置合わせ条件最適化方法及びシステム、パターン形成方法及びシステム、露光装置、デバイス製造方法、並びに重ね合わせ精度評価方法及びシステム
JP4873230B2 (ja) 露光方法、露光装置、計測方法及び計測装置
KR101475967B1 (ko) 인라인 리소그래피 및 에칭 시스템에서의 복수의 웨이퍼 처리 방법 및 웨이퍼 처리 플랫폼
TWI246734B (en) A method for monitoring overlay alignment on a wafer
JP5838594B2 (ja) ダブルパターニング最適化方法及びシステム、パターン形成方法、露光装置、並びにデバイス製造方法
TWI791321B (zh) 用於組態採樣架構產生模型之方法及電腦程式
JP2010153601A (ja) 情報処理装置、露光装置、デバイス製造方法、情報処理方法およびプログラム
JP2022119371A (ja) 情報処理装置、情報処理方法、及び物品の製造方法
JP2013254849A (ja) パターン形成最適化方法及びシステム、露光方法及び装置、検出装置、並びにデバイス製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4720991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250