DE112016007133B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112016007133B4
DE112016007133B4 DE112016007133.7T DE112016007133T DE112016007133B4 DE 112016007133 B4 DE112016007133 B4 DE 112016007133B4 DE 112016007133 T DE112016007133 T DE 112016007133T DE 112016007133 B4 DE112016007133 B4 DE 112016007133B4
Authority
DE
Germany
Prior art keywords
circuit pattern
semiconductor chip
semiconductor
relay circuit
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112016007133.7T
Other languages
English (en)
Other versions
DE112016007133T5 (de
Inventor
Yukimasa Hayashida
Ryo Tsuda
Ryutaro Date
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016007133T5 publication Critical patent/DE112016007133T5/de
Application granted granted Critical
Publication of DE112016007133B4 publication Critical patent/DE112016007133B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48101—Connecting bonding areas at the same height, e.g. horizontal bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung umfassend:• ein isolierendes Substrat (1);• erste und zweite Schaltungsmuster (5, 6), welche auf dem isolierenden Substrat (1) angeordnet sind;• erste und zweite Halbleiter-Chips (7, 8), welche auf dem ersten Schaltungsmuster (5) angeordnet sind;• ein Relais-Schaltungsmuster (10), welches zwischen dem ersten Halbleiter-Chip (7) und dem zweiten Halbleiter-Chip (8) auf dem isolierenden Substrat (1) angeordnet ist; und• einen Draht (11), welcher fortlaufend mit dem ersten Halbleiter-Chip (7), dem Relais-Schaltungsmuster (10), dem zweiten Halbleiter-Chip (8) und dem zweiten Schaltungsmuster (6) verbunden ist, welche nacheinander in einer Richtung angeordnet sind,• wobei das Relais-Schaltungsmuster (10) über eine höhere Wärmeleitfähigkeit verfügt, als die ersten und zweiten Schaltungsmuster (5, 6).

Description

  • Gebiet
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • Hintergrund
  • Sowohl die Gehäusegröße, als auch die Chip-Größe von hochzuverlässigen Halbleitervorrichtungen wurden verkleinert, und der Grad der Integration von darauf montierten Halbleiter-Chips hat zugenommen. Da Halbleiter-Chips bei elektrischer Leitung Wärme erzeugen, bestimmt die thermische Ermüdung eines Drahtverbindungsteils, welcher die Halbleiter-Chips verbindet, die Lebensdauer einer Halbleitervorrichtung. Eine Beeinflussung zwischen den Halbleiter-Chips in Form einer erzeugten Wärme verursacht eine Temperaturerhöhung, und die Temperatur von Drähten, welche mit den Halbleiter-Chips verbunden sind, erhöht sich ebenfalls, was zu einer Sorge führt, dass die Lebensdauer der Halbleitervorrichtung abnehmen kann. Um dem zu begegnen, wurde eine Halbleitervorrichtung vorgeschlagen, in welcher ein Relais-Schaltungsmuster zwischen gegenüberliegenden Halbleiter-Chips (siehe zum Beispiel PTL 1) vorgesehen ist.
  • In der DE 10 2011 080 861 A1 ist ein leistungselektronisches System mit einer Schalt- und einer zugeordneten Ansteuereinrichtung gezeigt, wobei die Schalteinrichtung mehrere Leistungsschalter und mindestens ein Substrat mit einer Mehrzahl voneinander elektrisch isolierter Leiterbahnen aufweist, wobei mindestens ein Leistungsschalter, ausgebildet als mindestens ein Leistungstransistor und mindestens eine Leistungsdiode mit ersten Kontaktflächen, mit einer ersten ein erstes Lastpotential führenden Leiterbahn elektrisch leitend verbunden ist. Zweite, auf der dem Substrat abgewandten Seiten angeordnete, Kontaktflächen sind mittels einer ersten Verbindungseinrichtung als Teil einer internen Verbindungseinrichtung miteinander und mit mindestens einer zweiten ein zweites Lastpotential führenden Leiterbahn verbunden sind, wobei ein Steueranschluss des mindestens einen Leistungstransistors mit einer Steuerpotential führenden Leiterbahn verbunden ist. Weiterhin ist die zweite Kontaktfläche des Leistungstransistors mit einer weiteren Leiterbahn verbunden, die zwar das zugehörige Lastpotential aufweist, allerdings keinen Laststrom führt. Hierbei ist das Bezugspotential der Ansteuereinrichtung dasjenige der weiteren Leiterbahn des Substrats der Schaltungseinrichtung. Ebenso ist die Ansteuereinrichtung direkt und ausschließlich mit dieser weiteren Leiterbahn verbunden, wobei mindestens ein von der Ansteuereinrichtung erzeugtes Ansteuersignal an der Steuerpotential führenden Leiterbahn anliegt.
  • Zitierliste
  • Patentliteratur
  • [PTL 1] JP 2013 - 021 107 A
  • Zusammenfassung
  • Technisches Problem
  • Drähte verbinden die gegenüberliegenden Halbleiter-Chips jedoch einzeln mit dem Relais-Schaltungsmuster und demzufolge bestehen zwei Drahtverbindungsstellen auf dem Relais-Schaltungsmuster. Ein Drahtverbindungsbereich wird von diesen benötigt, und ein Bereich, in welchem die Halbleiter-Chips montiert werden, kann nicht erweitert werden. Darüber hinaus verschlechtert sich eine Produktivität, da Richtungen der Drahtverbindungen vom Relais-Schaltungsmuster zu den gegenüberliegenden Halbleiter-Chips entgegengesetzt zueinander liegen, was Zeit zum Umkehren der Richtungen in einem Produktionsprozess beansprucht.
  • Des Weiteren ist eine Elektrode (siehe zum Beispiel den Emitter-Elektrodenverbindungsteil 201e in PTL 1) zum Entnehmen eines Signals aus einem Relais-Schaltungsmuster (siehe zum Beispiel den Emitter-Draht 106 in PTL 1) zwischen den gegenüberliegenden Halbleiter-Chips angeordnet. Da beim Versuch diese Elektrode entfallen zu lassen der Winkel eines Drahtverbindungswerkzeugs zu komplex wird, ist es schwierig, einen Draht mit den gegenüberliegenden Halbleiter-Chips und dem Relais-Schaltungsmuster fortlaufend zu verbinden. Wenn der Draht fortlaufend mit diesen verbunden wird, muss der Draht an einem Ende der Halbleiter-Chips geschnitten werden, was zu einer Sorge hinsichtlich einer Qualitätsverschlechterung führt.
  • Die vorliegende Erfindung wurde entwickelt, um die vorstehend genannten Probleme zu lösen, und eine Aufgabe derselben ist es, eine Halbleitervorrichtung zu erhalten, welche in der Lage ist, eine Verschlechterung einer Lebensdauer und einer Qualität zu verhindern, einen Drahtverbindungsbereich zu reduzieren, und eine Produktivität zu verbessern.
  • Lösung des Problems
  • Die Lösung dieser Aufgabe erfolgt durch die Merkmale der unabhängigen Ansprüche. Der Unteranspruch hat vorteilhafte Ausgestaltungen der Erfindung zum Inhalt.
  • Vorteilhafte Auswirkungen der Erfindung
  • In der vorliegenden Erfindung ist das Relais-Schaltungsmuster zwischen dem ersten Halbleiter-Chip und dem zweiten Halbleiter-Chip vorgesehen. Da die Wärmequellen entfernt voneinander liegen, kann damit der Einfluss der thermischen Beeinflussung zwischen den gegenüberliegenden ersten und zweiten Halbleiter-Chips unterbunden werden, um die Temperaturerhöhung zu unterdrücken. Ferner kann der Draht mittels des Relais-Schaltungsmusters gekühlt werden, indem der Draht mit dem Relais-Schaltungsmuster verbunden wird. Dadurch kann verhindert werden, dass sich die Lebensdauer der Halbleitervorrichtung verschlechtert.
  • Des Weiteren wird der Draht fortlaufend mit dem ersten Halbleiter-Chip, dem Relais-Schaltungsmuster, dem zweiten Halbleiter-Chip, und dem zweiten Schaltungsmuster verbunden, welche nacheinander in einer Richtung angeordnet sind. Da nur eine Drahtverbindungsstelle auf dem Relais-Schaltungsmuster vorgesehen ist, kann dadurch ein Drahtverbindungsbereich reduziert werden. Da die Elektrode zum Entnehmen eines Signals auf dem zweiten Schaltungsmuster ausgebildet werden kann, ist darüber hinaus ein komplexes Drahtverbinden zum Vermeiden dieser Elektrode nicht erforderlich. Dementsprechend kann eine Produktivität verbessert werden, da die Drahtverbindungsrichtung eine Richtung ist. Da der Draht nur am zweiten Schaltungsmuster geschnitten werden muss, kann zudem eine Qualitätsverschlechterung verhindert werden.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 2 ist eine Querschnittsansicht, welche entlang I-II in 1 entnommen wurde.
    • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung veranschaulicht.
    • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung veranschaulicht.
  • Beschreibung der Ausführungsformen
  • Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung werden mit Bezug zu den Figuren beschrieben. Dieselben Komponenten werden mit denselben Bezugszeichen gekennzeichnet, und deren wiederholte Beschreibung kann ausgelassen werden.
  • Ausführungsform 1
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. 2 ist eine Querschnittsansicht, welche entlang I-II in 1 entnommen wurde. Eine Unterseitenelektrode 2 eines isolierenden Substrats 1 ist mit einer Kühlplatte 4 mittels Lot 3 oder dergleichen verbunden. Erste und zweite Schaltungsmuster 5 und 6 sind auf dem isolierenden Substrat 1 vorgesehen. Die ersten und zweiten Schaltungsmuster 5 und 6 sind in einem Abstand zueinander angeordnet.
  • Erste, zweite und dritte Halbleiter-Chips 7, 8 und 9 sind nacheinander in einer Richtung auf dem ersten Schaltungsmuster 5 angeordnet. Die ersten und zweiten Halbleiter-Chips 7 und 8 sind IGBTs (Bipolartransistor mit isolierter Gate-Elektrode) oder MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistor). Der dritte Halbleiter-Chip 9 ist eine Diode (Di) oder eine SBD (Schottky-Diode).
  • Auf dem isolierenden Substrat 1 ist ein Relais-Schaltungsmuster 10 zwischen dem ersten Halbleiter-Chip 7 und dem zweiten Halbleiter-Chip 8 vorgesehen. Das Relais-Schaltungsmuster 10 ist an einer freien Stelle des ersten Schaltungsmusters 5 und in einem Abstand zum ersten Schaltungsmuster 5 vorgesehen. Ein Draht 11 wird fortlaufend mit dem ersten Halbleiter-Chip 7, dem Relais-Schaltungsmuster 10, dem zweiten Halbleiter-Chip 8 und dem zweiten Schaltungsmuster 6 verbunden, welche nacheinander in einer Richtung angeordnet sind. Und zwar ist der erste Halbleiter-Chip 7 der Startpunkt zum Drahtverbinden, und das zweite Schaltungsmuster 6 ist der Endpunkt zum Drahtverbinden. Darüber hinaus ist eine Elektrode 12 zum Entnehmen eines Signals auf dem zweiten Schaltungsmuster 6 vorgesehen.
  • In der vorliegenden Ausführungsform ist das Relais-Schaltungsmuster 10 zwischen dem ersten Halbleiter-Chip 7 und dem zweiten Halbleiter-Chip 8 vorgesehen. Da die Wärmequellen entfernt voneinander liegen, kann damit der Einfluss der thermischen Beeinflussung zwischen den gegenüberliegenden ersten und zweiten Halbleiter-Chips 7 und 8 unterbunden werden, um die Temperaturerhöhung zu unterdrücken. Durch Verbinden des Drahtes 11 mit dem Relais-Schaltungsmuster 10 kann der Draht 11 zudem mittels des Relais-Schaltungsmusters 10 gekühlt werden. Dadurch kann verhindert werden, dass sich die Lebensdauer der Halbleitervorrichtung verschlechtert.
  • Darüber hinaus wird der Draht 11 fortlaufend mit dem ersten Halbleiter-Chip 7, dem Relais-Schaltungsmuster 10, dem zweiten Halbleiter-Chip 8, dem dritten Halbleiter-Chip 9 und dem zweiten Schaltungsmuster 6 verbunden, welche nacheinander in einer Richtung angeordnet sind. Da nur eine Drahtverbindungsstelle auf dem Relais-Schaltungsmuster 10 vorgesehen ist, kann dadurch ein Drahtverbindungsbereich reduziert werden. Da die Elektrode 12 zum Entnehmen eines Signals ferner auf dem zweiten Schaltungsmuster 6 ausgebildet werden kann, wird ein komplexes Drahtverbinden zum Vermeiden dieser Elektrode 12 nicht benötigt. Dementsprechend kann eine Produktivität verbessert werden, da die Drahtverbindungsrichtung eine Richtung ist. Da der Draht 11 zudem nur am zweiten Schaltungsmuster 6 geschnitten werden muss, kann eine Qualitätsverschlechterung verhindert werden.
  • Darüber hinaus werden Vielzahlen jeweiliger erster und zweiter Halbleiter-Chips 7 und 8 bereitgestellt, welche nebeneinander angeordnet werden. Ein Relais-Schaltungsmuster 10 wird bezüglich der Vielzahlen von ersten und zweiten Halbleiter-Chips 7 und 8 integral bereitgestellt. Des Weiteren wird das Relais-Schaltungsmuster 10 elektrisch mit Oberflächenelektroden der Vielzahlen von ersten und zweiten Halbleiter-Chips 7 und 8 verbunden, so dass sie über ein Emitter-Potential oder ein Source-Potential verfügen, welches die Potentiale der Oberflächenelektroden der Vielzahlen von ersten und zweiten Halbleiter-Chips 7 und 8 ausgleicht. Daher können die Vielzahlen von ersten und zweiten Halbleiter-Chips 7 und 8 aneinander angepasst werden, um hinsichtlich eines Stromflusses ausgeglichen zu sein. Dementsprechend kann eine elektrische Leistungsfähigkeit verbessert werden, d.h. ein unsymmetrisches Schalten kann gehandhabt werden, da Strommengen in Chips aneinander angepasst werden.
  • Ausführungsform 2
  • In der vorliegenden Ausführungsform verfügt das Relais-Schaltungsmuster 10 über eine höhere Wärmeleitfähigkeit, als die ersten und zweiten Schaltungsmuster 5 und 6. Das Material des Relais-Schaltungsmusters 10 kann zum Beispiel Ag, Cu, Au oder Al sein, und das Material der ersten und zweiten Schaltungsmuster 5 und 6 kann Fe, SuS, Cu/Mo oder Mo sein. Da eine Kühlfähigkeit des Drahtes 11 dadurch verbessert wird, kann die Lebensdauer von Verbindungsteilen des Drahtes 11 zusätzlich verlängert werden. Wenn das Material der ersten und zweiten Schaltungsmuster 5 und 6 hier ebenfalls über eine hohe Wärmeleitfähigkeit verfügt, wie Ag oder Au, können Kosten für die Materialien stark zunehmen, und es wird schwierig ein Verbindungsmaterial für die ersten, zweiten und dritten Halbleiter-Chips 7, 8 und 9, dessen Verbindungseigenschaft, und dessen H/C-Zuverlässigkeit sicherzustellen. Da für das Relais-Schaltungsmuster 10 unterdessen nur eine Drahtverbindungseigenschaft berücksichtigt werden muss, kann ein Material mit einer hohen thermischen Leitfähigkeit für dieses verwendet werden.
  • Ausführungsform 3
  • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß Ausführungsform 3 der vorliegenden Erfindung veranschaulicht. In der vorliegenden Ausführungsform wird eine hochwärmeleitfähige Schicht 13, die über eine höhere Wärmeleitfähigkeit verfügt, als das Relais-Schaltungsmuster 10 und die ersten und zweiten Schaltungsmuster 5 und 6, auf dem Relais-Schaltungsmuster 10 mittels Beschichten oder dergleichen ausgebildet. Das Material der hochwärmeleitfähigen Schicht 13 ist Ag, Cu, Au oder Al, und das Material des Relais-Schaltungsmusters 10 und der ersten und zweiten Schaltungsmuster 5 und 6 ist Fe, SuS, Cu/Mo oder Mo. Dadurch kann die ähnliche Auswirkung erzielt werden, wie in Ausführungsform 2.
  • Ausführungsform 4
  • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß Ausführungsform 4 der vorliegenden Erfindung veranschaulicht. In der vorliegenden Ausführungsform ist eine Dicke des Relais-Schaltungsmusters 10 größer, als eine Dicke der ersten und zweiten Schaltungsmuster 6. Die Höhe der oberen Fläche des Relais-Schaltungsmusters 10 ist nicht geringer, als die Höhe der oberen Flächen der ersten und zweiten Halbleiter-Chips 7 und 8. Da die Länge des Drahtes 11 dadurch reduziert werden kann, kann eine Wärmeerzeugung durch den Draht 11 reduziert werden, und eine Lebensdauer von Verbindungsteilen des Drahtes 11 kann zusätzlich verlängert werden.
  • In den Ausführungsformen 1 bis 4, sind die ersten, zweiten und dritten Halbleiter-Chips 7, 8 und 9 nicht auf Silizium beschränkt. Die Halbleiter-Chips können aus einem Halbleiter mit einer breiten Bandlücke ausgebildet werden, dessen Bandlücke größer ist, als die von Silizium. Der Halbleiter mit der breiten Bandlücke ist zum Beispiel Siliziumcarbid, ein Galliumnitrid-basiertes Material oder Diamant. Obwohl ein Musterbereich zum Ausbilden des Relais-Schaltungsmusters 10 und des zweiten Schaltungsmusters 6 groß wird, kann ein Chip-Bereich verkleinert werden, indem die ersten, zweiten und dritten Halbleiter-Chips 7, 8 und 9 aus Halbleitern mit einer breiten Bandlücke ausgebildet werden.
  • Ein aus einem solchen Halbleiter mit einer breiten Bandlücke ausgebildeter Halbleiter-Chip verfügt über eine hohe Spanungsfestigkeit und eine hohe zulässige Stromdichte und kann daher in seiner Größe reduziert werden. Eine Halbleitervorrichtung, welche den in der Größe reduzierten Halbleiter-Chip einsetzt, kann ebenfalls in ihrer Größe reduziert werden. Darüber hinaus können Kühllamellen eines Kühlkörpers in ihrer Größe verkleinert werden und ein wassergekühlter Teil kann durch einen luftgekühlten Teil ersetzt werden, da der Halbleiter-Chip über eine hohe Hitzebeständigkeit verfügt. Des Weiteren verfügt der Halbleiter-Chip über einen geringen Leistungsverlust und eine hohe Effizienz und die Effizienz der Halbleitervorrichtung kann dadurch verbessert werden.
  • Bezugszeichenliste
    • 1
    isolierendes Substrat;
    5
    erstes Schaltungsmuster;
    6
    zweites Schaltungsmuster;
    7
    erster Halbleiter-Chip;
    8
    zweiter Halbleiter-Chip;
    10
    Relais-Schaltungsmuster;
    11
    Draht;
    13
    hochwärmeleitfähige Schicht

Claims (4)

  1. Halbleitervorrichtung umfassend: • ein isolierendes Substrat (1); • erste und zweite Schaltungsmuster (5, 6), welche auf dem isolierenden Substrat (1) angeordnet sind; • erste und zweite Halbleiter-Chips (7, 8), welche auf dem ersten Schaltungsmuster (5) angeordnet sind; • ein Relais-Schaltungsmuster (10), welches zwischen dem ersten Halbleiter-Chip (7) und dem zweiten Halbleiter-Chip (8) auf dem isolierenden Substrat (1) angeordnet ist; und • einen Draht (11), welcher fortlaufend mit dem ersten Halbleiter-Chip (7), dem Relais-Schaltungsmuster (10), dem zweiten Halbleiter-Chip (8) und dem zweiten Schaltungsmuster (6) verbunden ist, welche nacheinander in einer Richtung angeordnet sind, • wobei das Relais-Schaltungsmuster (10) über eine höhere Wärmeleitfähigkeit verfügt, als die ersten und zweiten Schaltungsmuster (5, 6).
  2. Halbleitervorrichtung umfassend: • ein isolierendes Substrat (1); • erste und zweite Schaltungsmuster (5, 6), welche auf dem isolierenden Substrat (1) angeordnet sind; • erste und zweite Halbleiter-Chips (7, 8), welche auf dem ersten Schaltungsmuster (5) angeordnet sind; • ein Relais-Schaltungsmuster (10), welches zwischen dem ersten Halbleiter-Chip (7) und dem zweiten Halbleiter-Chip (8) auf dem isolierenden Substrat (1) angeordnet ist; • einen Draht (11), welcher fortlaufend mit dem ersten Halbleiter-Chip (7), dem Relais-Schaltungsmuster (10), dem zweiten Halbleiter-Chip (8) und dem zweiten Schaltungsmuster (6) verbunden ist, welche nacheinander in einer Richtung angeordnet sind; und • eine hochwärmeleitfähige Schicht (13), welche auf dem Relais-Schaltungsmuster (10) angeordnet ist und über eine höhere Wärmeleitfähigkeit verfügt, als das Relais-Schaltungsmuster (10) und die ersten und zweiten Schaltungsmuster (5, 6).
  3. Halbleitervorrichtung umfassend: • ein isolierendes Substrat (1); • erste und zweite Schaltungsmuster (5, 6), welche auf dem isolierenden Substrat (1) angeordnet sind; • erste und zweite Halbleiter-Chips (7, 8), welche auf dem ersten Schaltungsmuster (5) angeordnet sind; • ein Relais-Schaltungsmuster (10), welches zwischen dem ersten Halbleiter-Chip (7) und dem zweiten Halbleiter-Chip (8) auf dem isolierenden Substrat (1) angeordnet ist; und • einen Draht (11), welcher fortlaufend mit dem ersten Halbleiter-Chip (7), dem Relais-Schaltungsmuster (10), dem zweiten Halbleiter-Chip (8) und dem zweiten Schaltungsmuster (6) verbunden ist, welche nacheinander in einer Richtung angeordnet sind, • wobei eine Dicke des Relais-Schaltungsmusters (10) größer ist, als eine Dicke der ersten und zweiten Schaltungsmuster (5, 6), und • eine Höhe einer oberen Fläche des Relais-Schaltungsmusters (10) nicht geringer ist, als eine Höhe von oberen Flächen der ersten und zweiten Halbleiter-Chips (5, 6).
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei Vielzahlen der jeweiligen ersten und zweiten Halbleiter-Chips (7, 8) bereitgestellt werden, und das Relais-Schaltungsmuster (10) elektrisch mit Oberflächenelektroden der Vielzahlen von ersten und zweiten Halbleiter-Chips (7, 8) verbunden ist, um Potentiale der Oberflächenelektroden der Vielzahlen von ersten und zweiten Halbleiter-Chips (7, 8) auszugleichen.
DE112016007133.7T 2016-08-10 2016-08-10 Halbleitervorrichtung Active DE112016007133B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/073549 WO2018029801A1 (ja) 2016-08-10 2016-08-10 半導体装置

Publications (2)

Publication Number Publication Date
DE112016007133T5 DE112016007133T5 (de) 2019-04-25
DE112016007133B4 true DE112016007133B4 (de) 2021-08-12

Family

ID=61161922

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007133.7T Active DE112016007133B4 (de) 2016-08-10 2016-08-10 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10804253B2 (de)
JP (1) JP6642719B2 (de)
CN (1) CN109564918B (de)
DE (1) DE112016007133B4 (de)
WO (1) WO2018029801A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3660896A1 (de) * 2018-11-30 2020-06-03 Infineon Technologies AG Halbleiteranordnung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021107A (ja) 2011-07-11 2013-01-31 Hitachi Ltd 半導体パワーモジュール
DE102011080861A1 (de) 2011-08-12 2013-02-14 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches System mit einer Schalt- und einer Ansteuereinrichtung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164800A (ja) * 1998-11-30 2000-06-16 Mitsubishi Electric Corp 半導体モジュール
JP3437477B2 (ja) * 1999-02-10 2003-08-18 シャープ株式会社 配線基板および半導体装置
JP4089143B2 (ja) 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP4715040B2 (ja) 2001-06-08 2011-07-06 富士電機システムズ株式会社 半導体装置
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP2006179856A (ja) * 2004-11-25 2006-07-06 Fuji Electric Holdings Co Ltd 絶縁基板および半導体装置
JP2008034567A (ja) * 2006-07-27 2008-02-14 Fujitsu Ltd 半導体装置及びその製造方法
JP2010050288A (ja) * 2008-08-22 2010-03-04 Panasonic Corp 樹脂封止型半導体装置およびその製造方法
JP5060453B2 (ja) * 2008-10-30 2012-10-31 株式会社日立製作所 半導体装置
JP5212417B2 (ja) * 2010-04-12 2013-06-19 三菱電機株式会社 パワー半導体モジュール
KR101167425B1 (ko) * 2010-09-16 2012-07-23 삼성전기주식회사 방열기판 및 그 제조방법
WO2012108011A1 (ja) * 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
EP2790216B1 (de) * 2011-12-08 2020-01-22 Fuji Electric Co., Ltd. Halbleiterbauelement und herstellungsverfahren für ein halbleiterbauelement
KR101331724B1 (ko) * 2012-04-13 2013-11-20 삼성전기주식회사 양면 냉각 전력 반도체 모듈 및 이를 이용한 멀티-스택 전력 반도체 모듈 패키지
CN104285294B (zh) * 2012-05-22 2016-11-09 松下知识产权经营株式会社 半导体装置及该半导体装置的制造方法
KR101420536B1 (ko) * 2012-12-14 2014-07-17 삼성전기주식회사 전력 모듈 패키지
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
JP6192561B2 (ja) * 2014-02-17 2017-09-06 三菱電機株式会社 電力用半導体装置
WO2015199394A1 (ko) * 2014-06-23 2015-12-30 삼성전기 주식회사 회로기판 및 회로기판 조립체
DE112015000245T5 (de) * 2014-07-30 2016-09-15 Fuji Electric Co., Ltd. Halbleitermodul

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021107A (ja) 2011-07-11 2013-01-31 Hitachi Ltd 半導体パワーモジュール
DE102011080861A1 (de) 2011-08-12 2013-02-14 Semikron Elektronik Gmbh & Co. Kg Leistungselektronisches System mit einer Schalt- und einer Ansteuereinrichtung

Also Published As

Publication number Publication date
US10804253B2 (en) 2020-10-13
CN109564918A (zh) 2019-04-02
DE112016007133T5 (de) 2019-04-25
JPWO2018029801A1 (ja) 2019-01-17
US20200111772A1 (en) 2020-04-09
JP6642719B2 (ja) 2020-02-12
WO2018029801A1 (ja) 2018-02-15
CN109564918B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
DE10237561C1 (de) Induktivitätsarme Schaltungsanordnung bzw. Schaltungsaufbau für Leistungshalbleitermodule
DE112015006984B4 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE102019112935B4 (de) Halbleitermodul
DE112014006352T5 (de) Leistungshalbleitermodul
DE112019000660T5 (de) Halbleitervorrichtung
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102017216981B4 (de) Halbleitermodul
DE112019000595T5 (de) Halbleitervorrichtung
DE112013007376T5 (de) Halbleitervorrichtung
DE112019001086T5 (de) Halbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102014101591A1 (de) Leistungstransistoranordnung und damit versehene Baugruppe
DE102019112936A1 (de) Halbleitermodul
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102019112934A1 (de) Halbleitermodul
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE112016007133B4 (de) Halbleitervorrichtung
DE112013007122B4 (de) Halbleitervorrichtung
EP3949103A1 (de) Elektronische schaltungseinheit
DE102019218953A1 (de) Elektronische Schaltungseinheit
DE10333315B4 (de) Leistungshalbleitermodul
DE102010001788A1 (de) Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
DE102021123636B4 (de) Leistungshalbleitermodul mit einer Substratanordnung, mit Leistungshalbleiterbauelementen und mit einer Folienstapelanordnung
DE102022101165A1 (de) Halbleitervorrichtung
WO2016142372A1 (de) Leistungshalbleitermodul mit verbesserter bondverbindungstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final