JP4713849B2 - Manufacturing method of multilayer wiring board - Google Patents
Manufacturing method of multilayer wiring board Download PDFInfo
- Publication number
- JP4713849B2 JP4713849B2 JP2004160553A JP2004160553A JP4713849B2 JP 4713849 B2 JP4713849 B2 JP 4713849B2 JP 2004160553 A JP2004160553 A JP 2004160553A JP 2004160553 A JP2004160553 A JP 2004160553A JP 4713849 B2 JP4713849 B2 JP 4713849B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- wiring
- sacrificial layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、多層配線基板の製造方法に係り、特にマイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法に好適なものである。 The present invention relates to a method for manufacturing a multilayer wiring board, in particular those suitable for a method for manufacturing a multilayer wiring board for electrically connecting the micromachined structure manufactured by micromachining technology to external systems.
マイクロマシニング技術によりマイクロマシニング構造体を作製すると共に、このマイクロマシニング構造体を外部システムへ電気的に接続する配線を基板上に作製することが行なわれている。 A micromachining structure is manufactured by a micromachining technique, and wiring for electrically connecting the micromachining structure to an external system is manufactured on a substrate.
一方、従来の半導体素子が形成された基板の多層配線構造の製造方法としては、特開２００２−１１０７８４号公報（特許文献１）に記載されているものがある。この多層配線構造の製造方法は、トランジスタ等の半導体素子が形成された半導体基板を準備する工程と、基板上にトランジスタ等と接続されるように下層配線層を形成する工程と、下層配線層を覆うように層間絶縁膜を形成する工程と、下層配線層上の層間絶縁膜を貫通して下層配線層が露出するようにビアホールを形成する工程と、下層配線層と電気的に接続するようにビアホールにめっき金属層を埋め込んでビアコンタクトとするビアコンタクト形成工程と、ビアコンタクトと電気的に接続するように層間絶縁膜上に上層配線層を形成する工程とからなっている。この多層配線構造の製造方法において、下層配線層および上層配線層の材料としてCu等が用いられ、ビアコンタクトのめっき金属の材料としてCu、Al等が用いられている。 On the other hand, as a conventional method for manufacturing a multilayer wiring structure of a substrate on which a semiconductor element is formed, there is one described in Japanese Patent Application Laid-Open No. 2002-110784 (Patent Document 1). The manufacturing method of the multilayer wiring structure includes a step of preparing a semiconductor substrate on which a semiconductor element such as a transistor is formed, a step of forming a lower wiring layer so as to be connected to the transistor or the like on the substrate, and a lower wiring layer Forming an interlayer insulating film so as to cover, forming a via hole so as to expose the lower wiring layer through the interlayer insulating film on the lower wiring layer, and electrically connecting to the lower wiring layer The process includes a via contact formation process in which a plated metal layer is buried in a via hole to form a via contact, and an upper wiring layer is formed on the interlayer insulating film so as to be electrically connected to the via contact. In this method of manufacturing a multilayer wiring structure, Cu or the like is used as the material for the lower wiring layer and the upper wiring layer, and Cu, Al, or the like is used as the material for the plating metal of the via contact.
マイクロマシニング構造体を作製する基板では、マイクロマシニング構造体の高集積化、高密度化が望まれている。そして、マイクロマシニング構造体の高集積化、高密度化を達成するためには、マイクロマシニング構造体を独立して外部システムへ接続する配線がそれに対応する構成でなければならい。そのために多層配線基板を用いてマイクロマシニング構造体を作製することが考えられる。しかし、上述した特許文献１のような半導体素子を備える多層配線構造の製造方法を、マイクロマシニング技術を用いたマイクロマシニング構造体の多層配線基板の製造方法に単に適用しようとすると、次のような課題が発生する。
In a substrate for producing a micromachining structure, it is desired that the micromachining structure is highly integrated and densified. In order to achieve high integration and high density of the micromachining structure, the wiring that independently connects the micromachining structure to the external system must be configured accordingly. Therefore, it is conceivable to produce a micromachining structure using a multilayer wiring board. However, when the manufacturing method of the multilayer wiring structure including the semiconductor element as described in
すなわち、様々な試薬を使用するマイクロマシニング技術（例えば、フォトリソ、エッチング等）によるマイクロマシニング構造体を基板に作製した後に、この基板を半導体製造ラインに持ち込んで多層配線の作製を行なうようにすると、マイクロマシニング構造体の基板の洗浄を十分に行っても試薬などによるコンタミネーション等の問題が生じる。そのため、マイクロマシニング専用の製造ラインでマイクロマシニング構造体および多層配線を作製することが必要となり、これらの作製が可能な多層配線基板の製造方法を確立しなければならなかった。 That is, when a micromachining structure using a micromachining technique using various reagents (for example, photolithography, etching, etc.) is produced on a substrate, this substrate is brought into a semiconductor production line to produce a multilayer wiring. Even if the substrate of the micromachining structure is sufficiently cleaned, problems such as contamination due to reagents occur. Therefore, it is necessary to manufacture a micromachining structure and a multilayer wiring on a manufacturing line dedicated to micromachining, and a method for manufacturing a multilayer wiring board capable of manufacturing these must be established.
また、半導体製造ラインにおいて配線層を作製する場合には、配線材料である金属の種類がAl、Cu等に限られるために、当該マイクロマシニング構造体に必要な抵抗等の回路定数の仕様を満たすことができない場合があった。さらには、半導体素子の駆動電圧が一般に数十ｍＶ〜数Ｖのように低電圧であるのに対して、マイクロマシニング構造体の駆動においては数十Ｖ〜数百Ｖの高電圧を必要とする場合もあるため、この場合には配線材料が上記Al、Cu等ではエレクトロマイグレーション等による断線の可能性があった。 In addition, when producing a wiring layer in a semiconductor production line, the type of metal that is a wiring material is limited to Al, Cu, etc., so that the specifications of circuit constants such as resistance necessary for the micromachining structure are satisfied. There was a case that could not be done. Furthermore, the driving voltage of the semiconductor element is generally a low voltage such as several tens of mV to several V, whereas the driving of the micromachining structure requires a high voltage of several tens of volts to several hundreds V. In this case, if the wiring material is Al, Cu or the like, there is a possibility of disconnection due to electromigration or the like.
一方、多層配線基板の配線を作製した後にマイクロマシニング構造体を作製することが考えられる。この場合には、コンタミネーション等の問題が生じることなく半導体製造ラインでも配線の作製を行なうことができる。しかし、従来の一般的なマイクロマシニング技術を用いたマイクロマシニング構造体の製造工程では、成膜（スパッタリング、蒸着、ＣＶＤ（Chemical Vapor Deposition））、酸化等により多層配線基板が高温に曝されるため、配線の信頼性が低下するという問題が発生する。 On the other hand, it is conceivable to produce a micromachining structure after producing the wiring of the multilayer wiring board. In this case, the wiring can be produced even in the semiconductor production line without causing problems such as contamination. However, in the manufacturing process of a conventional micromachining structure using a general micromachining technique, the multilayer wiring board is exposed to high temperature by film formation (sputtering, vapor deposition, CVD (Chemical Vapor Deposition)), oxidation, etc. This causes a problem that the reliability of the wiring is lowered.
本発明の目的は、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できる多層配線基板の製造方法を得ることにある。 An object of the present invention is highly integrated, densified many micromechanical structure independent multi layer that can electrically easily create a multilayer wiring board which can be connected to an external system circuit board It is to obtain a manufacturing method.
本発明の別の目的は、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できると共に、配線の信頼性を確保しつつ多層配線基板の配線の作製を半導体製造ラインでも行なうことができる多層配線基板の製造方法を得ることにある。 Another object of the present invention is to easily manufacture a multilayer wiring board capable of electrically connecting a large number of highly integrated and high-density micromachining structures independently to an external system, and to provide wiring. there in while ensuring the reliability of the multilayer wiring board interconnection fabrication to obtain a method for manufacturing a multilayer wiring board which can also be performed in the semiconductor manufacturing line.
前記目的を達成するために、マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、
マイクロマシニング技術により基板上に多数の前記マイクロマシニング構造体を独立して作製し、前記基板および前記マイクロマシニング構造体上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記各マイクロマシニング構造体および前記第１の犠牲層金属膜に電気的に接続した下部配線として当該マイクロマシニング構造体毎に独立して作製し、前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記各ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製するようにしたことにある。
In order to achieve the above object, in a method of manufacturing a multilayer wiring board for electrically connecting a micromachining structure manufactured by a micromachining technique to an external system,
Prepared independently a number of the micromechanical structure on a substrate by a micro-machining technique, using the first resist after laminating the first sacrificial layer metal film on the substrate and the micromechanical structure photolithography The first resist and the first sacrificial layer metal film are patterned by etching, and the lower wiring metal film is formed by sputtering, and then the first resist and the first sacrificial layer metal film are patterned. The lower wiring metal film other than the space is removed, and the micromachining structure is formed as a lower wiring in which the lower wiring metal film in the space is electrically connected to the micromachining structure and the first sacrificial layer metal film. independently prepared for each body, wherein the electroplating power feed layer the first sacrificial layer metal film electrically connected to the lower wiring Posts electrically connected to the respective lower wirings by electroplating used for each lower wiring are independently manufactured, and after removing the first sacrificial metal film, sputtering is performed on the lower wirings and An interlayer insulating film is formed around the post, a second sacrificial layer metal film is laminated, and then the second resist and the second sacrificial layer metal film are patterned by photolithography and etching using a second resist. Further, after the upper wiring metal film is formed by sputtering, the upper wiring metal film other than the patterned space of the second resist and the second sacrificial layer metal film is removed, and the upper wiring in this space is removed. a metal film so as to produce independently for each and the posts together as a pad connected to the upper wiring and the external system are electrically connected to each post It lies in the fact.
係る本発明において、より好ましくは次の構成としたことにある。
（１）前記基板との密着性を向上するための第１の密着性向上膜と、第１の拡散防止膜と、抵抗低減膜と、第２の拡散防止膜と、前記層間絶縁膜との密着性を向上するための第２の密着性向上膜とをこの順に組み合わせて積層した積層構造で前記下部配線を作製すること。
（２）前記下部配線の第２の密着性向上膜との密着性よりも前記層間絶縁膜との密着性の方が低い金属材料を用いて前記ポストを作製した後、外部力を与えることにより前記ポスト上の前記層間絶縁膜を削除すること。
（３）前記第１の密着性向上膜の材料としてＣｒを用い、前記第１の拡散防止膜の材料としてＰｔを用い、前記抵抗低減膜の材料としてＡｕを用い、前記第２の拡散防止膜の材料としてＰｔを用い、前記第２の密着性向上膜の材料としてＣｒを用いたこと。
In the present invention, the following configuration is more preferable.
(1) A first adhesion improving film for improving adhesion to the substrate, a first diffusion preventing film, a resistance reducing film, a second diffusion preventing film, and the interlayer insulating film. The lower wiring is manufactured with a laminated structure in which a second adhesion improving film for improving adhesion is combined in this order and laminated.
(2) By applying the external force after forming the post using a metal material having lower adhesion to the interlayer insulating film than adhesion to the second adhesion improving film of the lower wiring. Removing the interlayer insulating film on the post;
(3) Cr is used as the material of the first adhesion improving film, Pt is used as the material of the first diffusion preventing film, Au is used as the material of the resistance reducing film, and the second diffusion preventing film is used. Pt was used as the material for the second, and Cr was used as the material for the second adhesion improving film.
前記別の目的を達成するために、本発明は、マイクロマシニング技術により作製したマイクロマシニング構造体を外部システムへ電気的に接続するための多層配線基板の製造方法において、前記基板上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記第１の犠牲層金属膜に電気的に接続した多数の下部配線として独立して作製し、前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製し、フォトリソ、エッチング、めっきの低温工程のマイクロマシニング技術により前記各上部配線上に電気的に接続した前記マイクロマシニング構造体を当該上部配線毎に独立して作製するようにしたことにある。 To achieve said another object, the present invention provides a method of manufacturing a multilayer wiring board for electrically connecting the micromachined structure manufactured by micromachining technology to external systems, first on the substrate After laminating the sacrificial layer metal film, the first resist and the first sacrificial layer metal film are patterned by photolithography and etching using a first resist, and a lower wiring metal film is formed by sputtering, and then the first resist is etched. 1 resist and the lower wiring metal film other than the patterned space of the first sacrificial layer metal film are removed, and the lower wiring metal film in this space is electrically connected to the first sacrificial layer metal film. independently manufactured as a plurality of lower wirings connected, using the first sacrificial layer metal film electrically connected to the lower wiring electroplating feeder layer conductive Posts electrically connected to each lower wiring by plating are independently produced for each lower wiring, and after removing the first sacrificial metal film, sputtering is performed on the lower wiring and around the posts. An interlayer insulating film is formed, a second sacrificial layer metal film is stacked, the second resist and the second sacrificial layer metal film are patterned by photolithography and etching using a second resist, and an upper wiring After the metal film is formed by sputtering, the upper wiring metal film other than the patterned space of the second resist and the second sacrificial layer metal film is removed, and the upper wiring metal film in this space is removed from the post. prepared independently for each and the posts together as a pad that is electrically connected to the upper wiring and the external system is connected to, photolithography, etching, By micromachining techniques Tsu Kino cold process in that the micromechanical structures are electrically connected on the respective upper wirings so as to produce independently for each the upper wiring.
係る本発明において、より好ましくは次の構成としたことにある。
（１）前記基板との密着性を向上するための第１の密着性向上膜と、第１の拡散防止膜と、抵抗低減膜と、第２の拡散防止膜と、前記層間絶縁膜との密着性を向上するための第２の密着性向上膜とをこの順に組み合わせて積層した積層構造で前記下部配線を作製し、前記下部配線の第２の密着性向上膜との密着性よりも前記層間絶縁膜との密着性の方が低い金属材料を用いて前記ポストを作製した後、外部力を与えることにより前記ポスト上の前記層間絶縁膜を削除すること。
（２）前記第１の密着性向上膜の材料としてＴｉを用い、前記第１の拡散防止膜の材料としてＰｔを用い、前記抵抗低減膜の材料としてＡｕを用い、前記第２の拡散防止膜の材料としてＰｔを用い、前記第２の密着性向上膜の材料としてＴｉを用いたこと。
In the present invention, the following configuration is more preferable.
(1) A first adhesion improving film for improving adhesion to the substrate, a first diffusion preventing film, a resistance reducing film, a second diffusion preventing film, and the interlayer insulating film. The lower wiring is manufactured in a laminated structure in which a second adhesion improving film for improving adhesion is laminated in this order, and the lower wiring is more adhesive than the second adhesion improving film. After the post is made using a metal material having lower adhesion to the interlayer insulating film, the interlayer insulating film on the post is deleted by applying an external force.
(2) Ti is used as a material for the first adhesion improving film, Pt is used as a material for the first diffusion preventing film, Au is used as a material for the resistance reducing film, and the second diffusion preventing film is used. Pt was used as the material for the second layer, and Ti was used as the material for the second adhesion improving film.
本発明の多層配線基板の製造方法によれば、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できる。 According to the multilayer wiring board manufacturing method of the present invention, a multilayer wiring board capable of electrically connecting a large number of highly integrated and high-density micromachining structures independently to an external system can be easily obtained. Ru can be manufactured.
また、本発明の多層配線基板の製造方法によれば、高集積化、高密度化された多数のマイクロマシニング構造体を独立して外部システムへ電気的に接続することが可能な多層配線基板を簡単に作製できると共に、配線の信頼性を確保しつつ多層配線基板の配線の作製を半導体製造ラインでも行なうことができる。 Further, according to the method of manufacturing the multilayer wiring board of the present invention, highly integrated, densified multiple micromachining multilayer wiring board capable of a structure independently electrically connected to the external system In addition , the wiring of the multilayer wiring board can be manufactured on the semiconductor manufacturing line while ensuring the reliability of the wiring.
以下、本発明の複数の実施形態について図を用いて説明する。各実施形態の図における同一符号は同一物または相当物を示す。 Hereinafter, a plurality of embodiments of the present invention will be described with reference to the drawings. The same reference numerals in the drawings of the respective embodiments indicate the same or equivalent.
まず、本発明の第１の実施形態を図１および図２を用いて説明する。図１は本発明の第１の実施形態における多層配線基板の各製造工程を示す断面図、図２は同実施形態における変形例の多層配線基板の最終工程図である。 First, a first embodiment of the present invention will be described with reference to FIG. 1 and FIG. FIG. 1 is a cross-sectional view showing each manufacturing process of a multilayer wiring board according to the first embodiment of the present invention, and FIG. 2 is a final process diagram of a multilayer wiring board according to a modification of the same embodiment.
多層配線基板１は、図１（ｇ）に示すように、シリコン基板１０、マイクロマシニング構造体１１、下部配線１４、ポスト１６、層間絶縁膜１７、上部配線１８およびパッド１９を備えて構成されている。マイクロマシニング構造体１１は、下部配線１４、ポスト１６および上部配線１８を介してパッド１９へと電気的に接続されており、パッド１９より外部システムへ電気的に接続される。層間絶縁膜１７は、下部配線１４と上部配線１８およびパッド１９とを絶縁し、これらが接触しないように設けられている。
As shown in FIG. 1G, the
本実施形態の多層配線基板の製造方法について、図１（ａ）〜（ｇ）に示す工程ごとに説明する。 The manufacturing method of the multilayer wiring board of this embodiment is demonstrated for every process shown to Fig.1 (a)-(g).
図１（ａ）の工程において、マイクロマシニング技術を用いてシリコン基板１０上に成膜、フォトリソ、エッチング、めっきなどにより多数のマイクロマシニング構造体１１を高密度化、高集積化した状態に作製する。図示例では、シリコン基板１０に形成された凹部内に入り込むようにマイクロマシニング構造体１１が作製され、図示断面には、３つのマイクロマシニング構造体１１が独立して作製されている。
In the process of FIG. 1A, a large number of
図１（ｂ）の工程において、シリコン基板１０およびマイクロマシニング構造体１１の上に犠牲層金属膜１２を積層し、レジスト１３を用いたフォトリソ、エッチングにより犠牲層金属膜１２をパターニングする。なお、犠牲層金属膜１２のパターニングされた空間には後述するように下部配線１４が積層されることになる。
In the step of FIG. 1B, the sacrificial
図１（ｃ）の工程において、金属膜をスパッタリング成膜してレジスト１３を除去するリフトオフにより下部配線１４をマイクロマシニング構造体１１と電気的に接続されるように作製する。それぞれの下部配線１４は独立したマイクロマシニング構造体１１に対して独立して設けられ、後述する上部配線１８に対応する下方位置まで延びている。但し、独立したマイクロマシニング構造体１１に対して共通する下部配線１４が必要な部分には、そのように下部配線１４を設ける。
In the process of FIG. 1C, the
なお、犠牲層金属膜１２は後述する図１（ｅ）の工程における電気めっき用の給電膜として使用されるため、この工程では犠牲層金属膜１２を除去しない。また、下部配線１４は、シリコン基板１０との密着性を向上するための密着性向上膜、拡散防止膜、低抵抗膜、拡散防止膜、層間絶縁膜１７との密着性を向上するための密着性向上膜を積層した構造とすることで、シリコン基板１０−下部配線１４−層間絶縁膜１７の剥離を防止できるようになっている。
The sacrificial
図１（ｄ）の工程において、レジスト１５を用いてフォトリソにより、下部配線１４と上部配線１８とを電気的に接続することになるポスト１６のためのパターンを作製する。レジスト１５のパターニングされた空間には後述するようにポスト１６がめっきされることになる。
In the step of FIG. 1D, a pattern for the
図１（ｅ）の工程において、犠牲層金属膜１２を利用してレジスト１５のポストパターンの部分に電気めっきによりポスト１６を作製する。このように犠牲層金属膜１２を利用することにより、極めて簡単にポスト１６を作製することができる。それぞれのポスト１６は独立して設けられる。しかる後に、レジスト１５および犠牲層金属膜１２を除去する。ここで、ポスト１６の金属材料としては、下部配線１４の密着性向上膜との密着性より層間絶縁膜１７との密着性の方が低いものが用いられている。
In the step of FIG. 1E, the
図１（ｆ）の工程において、フォトリソによりマイクロマシニング構造体１１を保護して、層間絶縁膜１７をスパッタリング成膜により積層し、ポスト１６上の層間絶縁膜１７を除去する。このポスト１６上の層間絶縁膜１７の削除は、ポスト１６の金属材料として下部配線１４の密着性向上膜との密着性より層間絶縁膜１７との密着性の方が低いものが用いられているので、超音波などの外部力を与えることにより、容易に行なうことができる。なお、ポスト１６上の層間絶縁膜１７の削除を必要に応じてフォトリソ、エッチングで行なってもよい。
In the step of FIG. 1F, the
図１（ｇ）の工程において、上述した図１（ｂ）〜（ｃ）の工程と同様にして、上部配線１８およびパッド１９を作製する。ここで、上部配線１８はポスト１６上に電気的に接続されると共に、パッド１９は上部配線１８と一体に作製される。上部配線１８およびパッド１９は、マイクロマシニング構造体１１に対して下部配線１４およびポスト１６を介して接続することによって、高密度化、高集積化された多数のマイクロマシニング構造体１１であっても外部システムへの多数の独立した端子として互いに接触しないように引出すことができる。
In the step of FIG. 1G, the
本実施形態の多層配線基板の製造方法によれば、マイクロマシニング製造ラインにおいて、マイクロマシニング構造体１１および多層配線１４、１６、１８を作製することが可能であり、高集積化、高密度化された多数のマイクロマシニング構造体１１を独立して外部システムへ電気的に接続することができると共に、半導体製造ラインでの作製に限られるAl、Cuなど以外の適宜必要な配線材料を用いて配線を作製することができる。従って、当該マイクロマシニング構造体１１に必要な抵抗などの回路定数を満たすことができる材料とすることができると共に、当該マイクロマシニング構造体１１を駆動するのに必要な高電圧に耐える配線材料とすることができる。
According to the method for manufacturing a multilayer wiring board of the present embodiment, the
また、上記したようにシリコン基板１０上に多層配線を作製した場合、これらの膜応力により反りが発生するおそれがあるため、多層配線を作製した面の反対側の面に配線および層間絶縁膜と同種材料もしくは同等の応力を持つ膜を積層することで反りの発生を低減することが好ましい。
In addition, when a multilayer wiring is formed on the
さらには、図１（ｂ）〜（ｇ）の工程を繰り返すことで、図２に示すように複数層の多層配線基板を作製することが可能である。これによって、より一層のマイクロマシニング構造体１１の高密度化、高集積化を図ることができる。なお、その場合には中間の配線２１にはパッドを必要としない。
Furthermore, by repeating the steps of FIGS. 1B to 1G, it is possible to produce a multilayer wiring board having a plurality of layers as shown in FIG. As a result, the
その複数層の多層配線基板の製造工程全体を述べると、次の通りである。マイクロマシニング技術により基板１０上に多数のマイクロマシニング構造体を作製し、第１の犠牲層金属膜を用いたリフトオフにより基板１０上のマイクロマシニング構造体１１上に電気的に接続して下部配線１４を作製し、第１の犠牲層金属膜を電気めっき給電膜として用いて電気めっきにより下部配線１４上に電気的に接続して第１のポスト１６Ａを作製し、スパッタリングにより下部配線１４上および第１のポスト１６Ａの周囲に第１の層間絶縁膜１７Ａを作製し、第２の犠牲層金属膜を用いたリフトオフにより第１のポスト１６Ａ上に電気的に接続した中間配線２１を作製し、第２の犠牲層金属膜を電気めっき給電膜として用いて電気めっきにより中間配線２１上に電気的に接続して第２のポスト１６Ｂを作製し、スパッタリングにより中間配線２１上および第２のポスト１６Ｂの周囲に第２の層間絶縁膜１７Ｂを作製し、第３の犠牲層金属膜を用いたリフトオフにより、第２のポスト１６Ｂ上に電気的に接続した上部配線１８と外部システムに接続されるパッド１９とを一体に作製する。
The entire manufacturing process of the multi-layered wiring board will be described as follows. A large number of micromachining structures are produced on the
次に、本実施形態における一実施例である実施例１について、図１を参照しながら以下に説明する。
（実施例１）
図１（ａ）の工程において、シリコン基板１０を熱酸化によりSiO２を２μｍ積層して、フォトリソ、およびドライエッチングもしくはウェットエッチングにより、マイクロマシニング構造体１１を作製した。シリコン基板１０と配線１４との接触を防止するため、シリコン基板１０上に熱酸化もしくはＣＶＤ法により、SiO２等の絶縁膜（図示せず）を作製した。
Next, Example 1 which is one example in the present embodiment will be described below with reference to FIG.
Example 1
In the process of FIG. 1A, a
図１（ｂ）の工程において、犠牲層金属膜１２として、スパッタリングにより、Alを０.８μｍ積層して、フォトリソにより、レジスト１３をパターニングして下部配線パターンを作製した。その後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでAlを完全にエッチング除去して、犠牲層金属膜１２をパターニングした。
In the step of FIG. 1B, as the sacrificial
図１（ｃ）の工程において、金属膜をスパッタリング成膜した。金属膜の積層構造は、基板１０との密着性向上、積層配線構造の拡散防止、抵抗値の低減、層間絶縁膜（SiO２）１７との密着性向上を考慮して、基板との密着性向上膜としてＣrを０.０５μｍ、積層配線構造の拡散防止膜としてＰtを０.１μｍ、抵抗値の低減膜としてAuを０.３μｍ、抵抗値の低減膜および層間絶縁膜１７との密着性向上膜との拡散防止膜としてＰtを０.１μｍ、層間絶縁膜１７との密着性向上膜としてＣrを０.０５μｍ積層した構造とした。
In the process of FIG. 1C, a metal film was formed by sputtering. The laminated structure of the metal film has improved adhesion to the substrate in consideration of improvement in adhesion with the
その後、アセトンに浸漬して、超音波をかけることで、レジスト１３および下部配線パターン以外の金属膜を除去して、下部配線１４を作製した。ここで、犠牲層金属膜１２であるAl膜は、ポスト１６を作製するための電気めっき用の給電膜として使用するため、除去しない。シリコン基板１０のほぼ全面に給電膜が作製されているため、電圧降下が小さく、シリコン基板１０内の電流密度分布が均一となるため、電気めっきによるポスト１６の高さばらつきは非常に小さくすることが可能であり、ＣＭＰやポリッシング等の平坦化技術を必要としない。
Then, the metal film other than the resist 13 and the lower wiring pattern was removed by immersing in acetone and applying ultrasonic waves, and the
図１（d）の工程において、下部配線１４のポスト１６を作製する部分およびシリコン基板１０外周部に電流を供給する部分をフォトリソにより、レジスト１５をパターニングした。マイクロマシニング構造体１１は凹凸が大きいため、レジスト１５には、厚膜レジストもしくはフィルムレジスト等を使用することで、ポスト１６のパターンを作製した。
In the step of FIG. 1D, the resist 15 is patterned by photolithography at the portion for forming the
図１（ｅ）の工程において、フォトリソでシリコン基板１０外周部にパターニングした給電部分に電流を供給して、電気Auめっきでポスト１６を作製した。ポスト１６の金属材料としては、層間絶縁膜（SiO２）１７と下部配線１４との密着性向上膜であるＣrより層間絶縁膜１７との密着性の低いAuを選択した。ポスト１６を作製した後、アセトンでレジスト１５を除去し、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントで犠牲層金属膜１２のAl膜を完全にエッチング除去した。
In the step of FIG. 1E, a current was supplied to the power feeding portion patterned on the outer peripheral portion of the
図１（ｆ）の工程において、スパッタリングにより、層間絶縁膜１７としてSiO２を１μｍ積層した。その後、シリコン基板１０を水に浸漬して超音波をかけることでポスト１６上の層間絶縁膜２５を除去した。下部配線１４最表面に積層した密着性向上膜のＣr膜の層間絶縁膜（SiO２）１７との剥離エネルギーは、ポスト１６に用いたAuと比較して約４倍であるため、下部配線１４上に層間絶縁膜１７を作製することができた。ここで、ポスト１６を層間絶縁膜と密着性の高い金属材料とした場合、フォトリソ、エッチング（ドライエッチングもしくはウェットエッチング）により、層間絶縁膜を除去しても良い。
In the step of FIG. 1F, 1 μm of SiO 2 was laminated as the
図１（ｇ）の工程において、図１（ｂ）〜（ｃ）の工程を適用して、上部配線２６およびパッド２７をスパッタリングでＣr０.０５μｍ、Au１μｍ積層して作製して、アセトンに浸漬してレジストおよび上部配線２６およびパッド２７以外の金属膜を除去した後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでAl膜を完全にエッチング除去した。上記の方法で２層の多層配線基板を作製した。
In the process of FIG. 1G, the upper wiring 26 and the pad 27 are formed by stacking Cr 0.05 μm and
次に、本発明の第２の実施形態について図３〜図６を用いて説明する。図３は本発明の第２の実施形態による多層配線基板の要部を一部透視して示す斜視図、図４は同実施形態の多層配線基板の製造工程図、図５は同実施形態の下部配線部分を模式的に示す斜視透視図、図６は同実施形態における多層配線基板の変形例を示す断面図である。 Next, a second embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a perspective view showing a part of a multilayer wiring board according to the second embodiment of the present invention in a partially transparent manner, FIG. 4 is a manufacturing process diagram of the multilayer wiring board of the same embodiment, and FIG. FIG. 6 is a perspective view schematically showing the lower wiring portion, and FIG. 6 is a cross-sectional view showing a modification of the multilayer wiring board in the same embodiment.
多層配線基板１は、図３に示すように、シリコン基板１０、マイクロマシニング構造体１１、下部配線１４、ポスト１６、層間絶縁膜１７、上部配線１８およびパッド１９を備えて構成されている。マイクロマシニング構造体１１は、上部配線１８を介してパッド１９へと電気的に接続されるものと、下部配線１４、ポスト１６および上部配線１８を介してパッド１９へと電気的に接続されるものとが存在し、パッド１９より外部システムへ電気的に接続される。
As shown in FIG. 3, the
この第２の実施形態の多層配線基板の製造方法について、図４（ａ）〜（ｇ）に示す工程ごとに説明する。 A method for manufacturing the multilayer wiring board according to the second embodiment will be described for each of the steps shown in FIGS.
図４（ａ）の工程において、シリコン基板１０と下部配線１４とを絶縁するため、絶縁膜１０ａを作製する。なお、図４（ｂ）〜（ｈ）では、図面を簡略するために絶縁膜１０ａの図示を省略する。
In the process of FIG. 4A, an insulating
図４（ｂ）の工程において、犠牲層金属膜１２を積層して、レジスト１３を用いたフォトリソ、エッチングにより、犠牲層金属膜１２をパターニングする。なお、犠牲層金属膜１２のパターニングされた空間には後述するように下部配線１４が積層されることになる。
In the step of FIG. 4B, the sacrificial
図４（ｃ）の工程において、金属膜をスパッタリング成膜して、リフトオフにより下部配線１４を作製する。それぞれの下部配線１４は独立したマイクロマシニング構造体１１に対して独立して設けられ、後述する上部配線１８に対応する下方位置まで延びている。但し、独立したマイクロマシニング構造体１１に対して共通する下部配線１４が必要な部分には、そのように下部配線１４を設ける。
In the step of FIG. 4C, a metal film is formed by sputtering, and the
なお、犠牲層金属膜１２は後述する図４（ｅ）の工程における電気めっき用の給電膜として使用するため、この工程では犠牲層金属膜１２を除去しない。また、下部配線１４の積層構造は、図５に模式的に示すように、シリコン基板１０（絶縁膜１０ａ）との密着性を向上するための密着性向上膜１４ａ、拡散防止膜１４ｂ、低抵抗膜１４ｃ、拡散防止膜１４ｄ、および層間絶縁膜との密着性を向上するための密着性向上膜１４ｅを組み合わせて積層した構造とすることにより、シリコン基板１０−下部配線１４−層間絶縁膜１７の剥離を防止できるようになっている。
Since the sacrificial
図４（d）の工程において、レジスト１５を用いてフォトリソにより、下部配線１４上に下部配線１４と上部配線とを接続することになるポスト１６のためのパターンを作製する。レジスト１５のパターニングされた空間には後述するようにポスト１６がめっきされることになる。
In the step of FIG. 4D, a pattern for the
図４（ｅ）の工程において、犠牲層金属膜１２を利用してレジスト１５のポストパターンの部分に電気めっきによりポスト１６を作製する。このように犠牲層金属膜１２を利用することにより、極めて簡単にポスト１６を作製することができる。それぞれのポスト１６は独立して設けられる。しかる後に、レジスト１５および犠牲層金属膜１２を除去する。ここで、ポスト１６の金属材料としては、下部配線１４の密着性向上膜１４ｅ（図５参照）との密着性よりも層間絶縁膜１７との密着性の方が低い金属材料を用いている。
In the step of FIG. 4E, the
図４（ｆ）の工程において、層間絶縁膜１７をスパッタリング成膜により積層し、ポスト１６上の層間絶縁膜１７を除去する。
In the step of FIG. 4F, the
図４（ｇ）の工程において、上述した図４（ｂ）〜（ｃ）の工程と同様にして、フォトリソ、エッチング、リフトオフおよび犠牲層金属膜の除去により、上部配線１８およびパッド１９を作製する。ここで、上部配線１８はポスト１６上に電気的に接続されると共に、パッド１９は上部配線１８と一体に作製される。
In the step of FIG. 4 (g), the in the same manner as in the step of FIG. 4 described above (b) ~ (c), photolithography, etching, removal of the lift-off and the sacrificial layer metal film, the
図４（ｈ）の工程において、多層配線作製後の基板上部にマイクロマシニング構造体１１を作製する。このマイクロマシニング構造体１１の作製は、低温の工程であるフォトリソ、エッチング、めっき等の製造方法で行なわれる。これによって、多層配線作製後に、その上部にマイクロマシニング構造体を作製しても、成膜（スパッタリング、蒸着、ＣＶＤ（Chemical Vapor Deposition））、酸化等のように基板が高温に曝されることがないため、多層配線に拡散が起こることを防止でき、抵抗等の回路定数への影響、断線等の発生を防止することができる。
In the process of FIG. 4H, the
本実施形態の多層配線基板の製造方法によれば、半導体製造ラインで多層配線を作製した後に、配線の信頼性を確保しつつマイクロマシニング製造ラインでマイクロマシニング構造体１１を製造することができる。
According to the method for manufacturing a multilayer wiring board of the present embodiment, the
また、上記したようにシリコン基板１０上に多層配線を作製した場合、これらの膜応力により反りが発生するおそれがあるため、図７に示すように、多層配線を作製した面の反対側の面に配線および層間絶縁膜と同種材料もしくは同等の応力を持つ膜２０を積層することで反りの発生を低減することができる。
Further, when a multilayer wiring is fabricated on the
なお、図４（ｂ）〜（ｇ）の工程を繰り返すことで、図６に示すように２層以上の多層配線基板を作製することが可能である。これによって、より一層のマイクロマシニング構造体１１の高密度化、高集積化を図ることができる。その場合には中間の配線２１にはパッドを必要としない。図４（ｂ）〜（ｇ）の工程の繰り返しは、上述した図１（ｂ）〜（ｇ）の工程の繰り返しと同様であるので、重複する説明を省略する。
By repeating the steps of FIGS. 4B to 4G, it is possible to produce a multilayer wiring board having two or more layers as shown in FIG. As a result, the
次に、この第２の実施形態における一実施例である実施例２について、図４を参照しながら以下に説明する。
（実施例２）
図４（ａ）の工程において、シリコン基板１０と下部配線１４とを絶縁するため、熱酸化により、SiO２を２μｍ積層した。
Next, Example 2 which is an example in this 2nd Embodiment is demonstrated below, referring FIG.
(Example 2)
In the process of FIG. 4A, in order to insulate the
図４（ｂ）の工程において、犠牲層金属膜１２として、スパッタリングによりAlを１μｍ積層し、レジスト１３を用いたフォトリソにより下部配線パターンを作製した。その後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでエッチングにより、犠牲層金属膜１２のAl膜をパターニングした。
In the process of FIG. 4B, as the sacrificial
図４（ｃ）の工程において、金属膜をスパッタリング成膜した。金属膜の積層構造は、基板１０との密着性向上、積層配線構造の拡散防止、抵抗値の低減、層間絶縁膜（SiO２）１７との密着性向上の考慮が必要であり、基板１０との密着性向上膜としてTiを０.０５μｍ、積層配線構造の拡散防止膜としてＰtを０.１μｍ、抵抗値の低減膜としてAuを０.５μｍ、抵抗値の低減膜および層間絶縁膜１７との密着性向上膜との拡散防止膜としてＰtを０.１μｍ、層間絶縁膜との密着性向上膜としてTiを０.０５μｍ積層した構造とした。
In the step of FIG. 4C, a metal film was formed by sputtering. The laminated structure of the metal film requires consideration of improvement in adhesion with the
その後、アセトンに浸漬して超音波を用いたリフトオフで、レジスト１３および下部配線パターン以外の金属膜を除去して、下部配線１４を作製した。ここで、犠牲層金属膜１２のAl膜は、ポスト１６を作製するための電気めっき用の給電膜として使用するため、除去しない。シリコン基板１０のほぼ全面に給電膜が作製されているため、電圧降下が小さく、シリコン基板１０内の電流密度分布が均一となるため、電気めっきによるポスト１６の高さばらつきは非常に小さくすることが可能であり、ＣＭＰやポリッシング等の平坦化技術を必要としない。
Thereafter, the metal film other than the resist 13 and the lower wiring pattern was removed by immersion in acetone and lift-off using ultrasonic waves, and the
図４（d）の工程において、レジスト１５を用いてフォトリソにより、下部配線１４上に下部配線１４と上部配線とを接続するポスト１６のパターンを作製した。
In the step of FIG. 4D, a pattern of
図４（ｅ）の工程において、レジスト１５のポストパターンの部分に電気めっきによりAuを２μｍを積層して、ポスト１６を作製した。ポスト１６の金属材料としては、層間絶縁膜（SiO２）１７と下部配線１４との密着性向上膜であるＣrより層間絶縁膜１７との密着性の低いAuを選択した。ポスト１６を作製した後、アセトンでレジスト１５を除去し、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントで犠牲層金属膜１２のAl膜を除去した。
In the step of FIG. 4E, 2 μm of Au was laminated on the post pattern portion of the resist 15 by electroplating to produce a
図４（ｆ）の工程において、層間絶縁膜１７としてスパッタリング成膜によりSiO２を３μｍ積層して、シリコン基板１０を水に浸漬して超音波をかけることでポスト１６上の層間絶縁膜１７を除去した。下部配線１４最表面に積層した密着性向上膜のTi膜の層間絶縁膜（SiO２）との剥離エネルギーは、ポスト１６に用いたAuと比較して約３倍であるため、下部配線１４上に層間絶縁膜１７を作製することができた。
In the step of FIG. 4F, the
図４（ｇ）の工程において、図４（ｂ）〜（ｃ）の工程を適用して、上部配線３８およびパッド３９をスパッタリングでTi０.０５μｍ、Au０.５μｍ積層して作製して、アセトンに浸漬してレジストおよび上部配線３８およびパッド３９以外の金属膜を除去した後、リン酸７５％、酢酸１５％、硝酸５％、水５％を混合したエッチャントでAl膜を完全にエッチング除去した。上記の方法で２層の多層配線基板を作製した。 In the step of FIG. 4G, the steps of FIGS. 4B to 4C are applied, and the upper wiring 38 and the pad 39 are formed by stacking Ti 0.05 μm and Au 0.5 μm by sputtering. After immersing and removing the metal film other than the resist and the upper wiring 38 and the pad 39, the Al film was completely removed by etching with an etchant mixed with 75% phosphoric acid, 15% acetic acid, 5% nitric acid and 5% water. A two-layer multilayer wiring board was produced by the above method.
図４（ｈ）の工程において、フォトリソ、エッチング、めっき等の低温工程によりマイクロマシニング構造体１１を上部配線１８上に作製した。
In the step of FIG. 4 (h), the to prepare photolithography, etching,
１…多層配線基板、１０…シリコン基板、１０ａ…絶縁層、１１…マイクロマシニング構造体、１２…犠牲層金属膜、１３…レジスト、１４…下部配線、１５…レジスト、１６…ポスト、１６Ａ…第１のポスト、１６Ｂ…第２のポスト、１７…層間絶縁膜、１７Ａ…第１の層間絶縁膜、１７Ｂ…第２の層間絶縁膜、１８…上部配線、１９…パッド、２１…中間配線。
DESCRIPTION OF
Claims (9)
マイクロマシニング技術により基板上に多数の前記マイクロマシニング構造体を独立して作製し、
前記基板および前記マイクロマシニング構造体上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記各マイクロマシニング構造体および前記第１の犠牲層金属膜に電気的に接続した下部配線として当該マイクロマシニング構造体毎に独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記各ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。 In a manufacturing method of a multilayer wiring board for electrically connecting a micromachining structure manufactured by a micromachining technology to an external system,
Prepared independently a number of the micromechanical structure on a substrate by a micro-machining technique,
After laminating a first sacrificial layer metal film on the substrate and the micromachining structure, patterning the first resist and the first sacrificial layer metal film by photolithography and etching using a first resist, Further, after the lower wiring metal film is formed by sputtering, the lower wiring metal film other than the patterned space of the first resist and the first sacrificial layer metal film is removed, and the lower wiring metal film in this space is removed. For each micromachining structure as a lower wiring electrically connected to each micromachining structure and the first sacrificial layer metal film,
A post electrically connected to each lower wiring by electroplating using the first sacrificial layer metal film electrically connected to each lower wiring as an electroplating power supply film is independently provided for each lower wiring. Made,
After removing the first sacrificial metal film, an interlayer insulating film is formed on the lower wiring and around the post by sputtering,
After laminating the second sacrificial layer metal film, the second resist and the second sacrificial layer metal film were patterned by photolithography and etching using a second resist, and an upper wiring metal film was formed by sputtering. Later, the second resist and the upper wiring metal film other than the patterned space of the second sacrificial layer metal film were removed, and the upper wiring metal film in this space was electrically connected to each post. A method of manufacturing a multilayer wiring board, wherein the pads are integrally formed as pads connected to the upper wiring and an external system and independently for each post .
マイクロマシニング技術により基板上に多数の前記マイクロマシニング構造体を独立して作製し、
前記基板および前記マイクロマシニング構造体上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記各マイクロマシニング構造体および前記第１の犠牲層金属膜に電気的に接続した下部配線として当該マイクロマシニング構造体毎に独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続した第１のポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記第１のポストの周囲に第１の層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに中間配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の中間配線金属膜とを除去して、この空間内の中間配線金属膜を前記第１のポストに電気的に接続した中間配線として当該第１のポスト毎に独立して作製し、
前記各中間配線に電気的に接続した前記第２の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各中間配線上に電気的に接続した第２のポストを当該中間配線毎に独立して作製し、
前記第２の犠牲金属膜を除去した後に、スパッタリングにより前記中間配線上および前記第２のポストの周囲に第２の層間絶縁膜を作製し、
第３の犠牲層金属膜を積層した後に第３のレジストを用いたフォトリソ、エッチングによりこの第３のレジストおよび前記第３の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第３のレジストと前記第３の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記第２のポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該第２のポスト毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。 In a manufacturing method of a multilayer wiring board for electrically connecting a micromachining structure manufactured by a micromachining technology to an external system,
Prepared independently a number of the micromechanical structure on a substrate by a micro-machining technique,
After laminating a first sacrificial layer metal film on the substrate and the micromachining structure, patterning the first resist and the first sacrificial layer metal film by photolithography and etching using a first resist, Further, after forming a lower wiring metal film by sputtering, the lower wiring metal film other than the patterned space of the first resist and the first sacrificial metal film is removed, and the lower wiring metal film in this space is removed. For each micromachining structure as a lower wiring electrically connected to each micromachining structure and the first sacrificial layer metal film,
A first post electrically connected to each lower wiring by electroplating using the first sacrificial layer metal film electrically connected to each lower wiring as an electroplating power supply film is provided for each lower wiring. Made independently,
After removing the first sacrificial metal film, a first interlayer insulating film is formed on the lower wiring and around the first post by sputtering,
After laminating the second sacrificial layer metal film, the second resist and the second sacrificial layer metal film were patterned by photolithography and etching using a second resist, and an intermediate wiring metal film was formed by sputtering. Later, the second resist and the intermediate wiring metal film other than the patterned space of the second sacrificial layer metal film are removed, and the intermediate wiring metal film in this space is electrically connected to the first post. Produced independently for each first post as connected intermediate wiring,
For each intermediate wiring, a second post electrically connected to each intermediate wiring by electroplating using the second sacrificial layer metal film electrically connected to each intermediate wiring as an electroplating power supply film Made independently,
After removing the second sacrificial metal film, a second interlayer insulating film is formed on the intermediate wiring and around the second post by sputtering,
After laminating the third sacrificial layer metal film, the third resist and the third sacrificial layer metal film were patterned by photolithography and etching using a third resist, and an upper wiring metal film was formed by sputtering. Later, the third resist and the upper wiring metal film other than the patterned space of the third sacrificial layer metal film are removed, and the upper wiring metal film in this space is electrically connected to the second post. A method for manufacturing a multilayer wiring board, wherein the upper wiring and a pad connected to an external system connected to each other are manufactured integrally and independently for each second post .
前記基板上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記第１の犠牲層金属膜に電気的に接続した多数の下部配線として独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続したポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記ポストの周囲に層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記ポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該ポスト毎に独立して作製し、
フォトリソ、エッチング、めっきの低温工程のマイクロマシニング技術により前記各上部配線上に電気的に接続した前記マイクロマシニング構造体を当該上部配線毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。 In a manufacturing method of a multilayer wiring board for electrically connecting a micromachining structure manufactured by a micromachining technology to an external system,
After laminating the first sacrificial layer metal film on the substrate, the first resist and the first sacrificial layer metal film are patterned by photolithography and etching using a first resist, and a lower wiring metal film is further formed. After the sputtering film formation, the first resist and the lower wiring metal film other than the patterned space of the first sacrificial layer metal film are removed, and the lower wiring metal film in this space is removed from the first sacrificial metal film. Produced independently as a number of lower wirings electrically connected to the layer metal film,
A post electrically connected to each lower wiring by electroplating using the first sacrificial layer metal film electrically connected to each lower wiring as an electroplating power supply film is independently provided for each lower wiring. Made,
After removing the first sacrificial metal film, an interlayer insulating film is formed on the lower wiring and around the post by sputtering,
After laminating the second sacrificial layer metal film, the second resist and the second sacrificial layer metal film were patterned by photolithography and etching using a second resist, and an upper wiring metal film was formed by sputtering. Later, the upper wiring metal film other than the patterned space of the second resist and the second sacrificial layer metal film is removed, and the upper wiring metal film in this space is electrically connected to the post. As a pad connected to the wiring and the external system integrally and independently for each post,
Multi-layer wiring board to photolithography, etching, and characterized in that the micromechanical structures are electrically connected on the respective upper wirings by micromachining techniques plating Kino cold process to prepare independently for each said upper wiring Manufacturing method.
前記基板上に第１の犠牲層金属膜を積層した後に第１のレジストを用いたフォトリソ、エッチングによりこの第１のレジストおよび前記第１の犠牲層金属膜をパターニングし、さらに下部配線金属膜をスパッタリング成膜した後に前記第１のレジストと前記第１の犠牲層金属膜のパターニングされた空間以外の下部配線金属膜とを除去して、この空間内の下部配線金属膜を前記第１の犠牲層金属膜に電気的に接続した多数の下部配線として独立して作製し、
前記各下部配線に電気的に接続した前記第１の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各下部配線上に電気的に接続した第１のポストを当該下部配線毎に独立して作製し、
前記第１の犠牲金属膜を除去した後に、スパッタリングにより前記下部配線上および前記第１のポストの周囲に層間絶縁膜を作製し、
第２の犠牲層金属膜を積層した後に第２のレジストを用いたフォトリソ、エッチングによりこの第２のレジストおよび前記第２の犠牲層金属膜をパターニングし、さらに中間配線金属膜をスパッタリング成膜した後に前記第２のレジストと前記第２の犠牲層金属膜のパターニングされた空間以外の中間配線金属膜とを除去して、この空間内の中間配線金属膜を前記第１のポストに電気的に接続した中間配線として当該第１のポスト毎に独立して作製し、
前記各中間配線に電気的に接続した前記第２の犠牲層金属膜を電気めっき給電膜として用いた電気めっきにより前記各中間配線上に電気的に接続した第２のポストを当該中間配線毎に独立して作製し、
前記第２の犠牲金属膜を除去した後に、スパッタリングにより前記中間配線上および前記第２のポストの周囲に層間絶縁膜を作製し、
第３の犠牲層金属膜を積層した後に第３のレジストを用いたフォトリソ、エッチングによりこの第３のレジストおよび前記第３の犠牲層金属膜をパターニングし、さらに上部配線金属膜をスパッタリング成膜した後に前記第３のレジストと前記第３の犠牲層金属膜のパターニングされた空間以外の上部配線金属膜とを除去して、この空間内の上部配線金属膜を前記第２のポストに電気的に接続した上部配線および外部システムに接続されるパッドとして一体に且つ当該第２のポスト毎に独立して作製し、
フォトリソ、エッチング、めっきの低温工程のマイクロマシニング技術により前記各上部配線上に電気的に接続した前記マイクロマシニング構造体を当該上部配線毎に独立して作製する
ことを特徴とする多層配線基板の製造方法。 In a manufacturing method of a multilayer wiring board for electrically connecting a micromachining structure manufactured by a micromachining technology to an external system,
After laminating the first sacrificial layer metal film on the substrate, the first resist and the first sacrificial layer metal film are patterned by photolithography and etching using a first resist, and a lower wiring metal film is further formed. After the sputtering film formation, the first resist and the lower wiring metal film other than the patterned space of the first sacrificial layer metal film are removed, and the lower wiring metal film in this space is removed from the first sacrificial metal film. Produced independently as a number of lower wirings electrically connected to the layer metal film,
A first post electrically connected to each lower wiring by electroplating using the first sacrificial layer metal film electrically connected to each lower wiring as an electroplating power supply film is provided for each lower wiring. Made independently,
After removing the first sacrificial metal film, an interlayer insulating film is formed on the lower wiring and around the first post by sputtering,
After laminating the second sacrificial layer metal film, the second resist and the second sacrificial layer metal film were patterned by photolithography and etching using a second resist, and an intermediate wiring metal film was formed by sputtering. Later, the second resist and the intermediate wiring metal film other than the patterned space of the second sacrificial layer metal film are removed, and the intermediate wiring metal film in this space is electrically connected to the first post. Produced independently for each first post as connected intermediate wiring,
For each intermediate wiring, a second post electrically connected to each intermediate wiring by electroplating using the second sacrificial layer metal film electrically connected to each intermediate wiring as an electroplating power supply film Made independently,
After removing the second sacrificial metal film, an interlayer insulating film is formed on the intermediate wiring and around the second post by sputtering,
After laminating the third sacrificial layer metal film, the third resist and the third sacrificial layer metal film were patterned by photolithography and etching using a third resist, and an upper wiring metal film was formed by sputtering. Later, the third resist and the upper wiring metal film other than the patterned space of the third sacrificial layer metal film are removed, and the upper wiring metal film in this space is electrically connected to the second post. As a pad to be connected to the connected upper wiring and external system integrally and independently for each second post,
Multi-layer wiring board to photolithography, etching, and characterized in that the micromechanical structures are electrically connected on the respective upper wirings by micromachining techniques plating Kino cold process to prepare independently for each said upper wiring Manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004160553A JP4713849B2 (en) | 2004-05-31 | 2004-05-31 | Manufacturing method of multilayer wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004160553A JP4713849B2 (en) | 2004-05-31 | 2004-05-31 | Manufacturing method of multilayer wiring board |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005335038A JP2005335038A (en) | 2005-12-08 |
| JP2005335038A5 JP2005335038A5 (en) | 2006-02-23 |
| JP4713849B2 true JP4713849B2 (en) | 2011-06-29 |
Family
ID=35489133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004160553A Active JP4713849B2 (en) | 2004-05-31 | 2004-05-31 | Manufacturing method of multilayer wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4713849B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745706A (en) * | 1993-08-02 | 1995-02-14 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPH1123616A (en) * | 1997-06-27 | 1999-01-29 | Fujitsu Ltd | Semiconductor device, production thereof and test method therefor |
| JPH1154452A (en) * | 1997-08-07 | 1999-02-26 | Hitachi Ltd | Method for forming electrode patterns on deeply grooved or highly stepped bottom surface |
| JP2001160665A (en) * | 1999-11-30 | 2001-06-12 | Kyocera Corp | Wiring board |
| JP4212258B2 (en) * | 2001-05-02 | 2009-01-21 | 富士通株式会社 | Integrated circuit device and integrated circuit device manufacturing method |
| JP3735547B2 (en) * | 2001-08-29 | 2006-01-18 | 株式会社東芝 | Semiconductor device and manufacturing method thereof |
| JP3955241B2 (en) * | 2002-06-21 | 2007-08-08 | 東京エレクトロン株式会社 | MEMS array, manufacturing method thereof, and manufacturing method of MEMS device based thereon |
| JP2004103798A (en) * | 2002-09-09 | 2004-04-02 | Shinko Electric Ind Co Ltd | Method of manufacturing two metal tapes and wiring substrate |
-
2004
- 2004-05-31 JP JP2004160553A patent/JP4713849B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005335038A (en) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450381A2 (en) | Multilayer interconnection structure | |
| JP3566203B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20040070893A1 (en) | Microtransformer for system-on-chip power supply | |
| US6992871B2 (en) | Microtransformer for system-on-chip power supply | |
| US6661077B2 (en) | Semiconductor device including primary connecting plug and an auxiliary connecting plug | |
| JP2005012180A (en) | Semiconductor device and its manufacturing method | |
| JP2008300718A (en) | Semiconductor device, and manufacturing method of semiconductor device | |
| TW201401961A (en) | Multilayer electronic structures with integral vias extending in in-plane direction | |
| US6629366B1 (en) | Method of producing a multilayer wiring board | |
| JP2000150429A (en) | Semiconductor device and its manufacture | |
| JP4001115B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8895868B2 (en) | Wiring substrate | |
| JP4713849B2 (en) | Manufacturing method of multilayer wiring board | |
| JP5078823B2 (en) | Semiconductor device | |
| JP3858849B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6956496B2 (en) | Semiconductor device | |
| JP2003264368A (en) | Multilayered electric wiring circuit board and its manufacturing method | |
| JP2001024056A (en) | Multi-layered wiring device for semiconductor device, and manufacture thereof | |
| JP4387731B2 (en) | Method for manufacturing thin film multilayer substrate | |
| JP2001196252A (en) | Manufacturing method of electronic device | |
| JP2010283189A (en) | Wiring board and method of manufacturing the same | |
| JP4358059B2 (en) | Circuit board manufacturing method | |
| JP4335075B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JPH0621651A (en) | Multilayer wiring circuit board and its manufacture | |
| KR100688719B1 (en) | Method for forming a metal line in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110325 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4713849 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |