JP2010283189A - Wiring board and method of manufacturing the same - Google Patents
Wiring board and method of manufacturing the same Download PDFInfo
- Publication number
- JP2010283189A JP2010283189A JP2009135883A JP2009135883A JP2010283189A JP 2010283189 A JP2010283189 A JP 2010283189A JP 2009135883 A JP2009135883 A JP 2009135883A JP 2009135883 A JP2009135883 A JP 2009135883A JP 2010283189 A JP2010283189 A JP 2010283189A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interlayer insulating
- via pad
- wiring
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は配線基板及びその製造方法に係り、さらに詳しくは、半導体パッケージの基板などに適用できる配線基板及びその製造方法に関する。 The present invention relates to a wiring board and a manufacturing method thereof, and more particularly to a wiring board applicable to a semiconductor package substrate and the like and a manufacturing method thereof.
従来、基板の上に配線層と層間絶縁層とが交互に形成された多層配線を有するビルドアップ配線基板がある。 Conventionally, there is a build-up wiring board having a multilayer wiring in which wiring layers and interlayer insulating layers are alternately formed on the substrate.
特許文献１（図３）には、多層配線基板のスタックビア構造の形成において、第１の配線導体の上に第１の貫通孔を形成すると共に、第１の貫通孔の直上にそれより大きな断面の第２の貫通孔を形成してその下に第２の配線導体を露出させた後に、第１、第２の貫通孔内から絶縁樹脂層の上面にかけて第１、第２配線導体に接続される第３配線導体を形成することが記載されている。 In Patent Document 1 (FIG. 3), in the formation of the stack via structure of the multilayer wiring board, the first through hole is formed on the first wiring conductor, and larger than the first through hole. After the second through hole in the cross section is formed and the second wiring conductor is exposed thereunder, it is connected to the first and second wiring conductors from the first and second through holes to the upper surface of the insulating resin layer. Forming a third wiring conductor is described.
特許文献２（図４）には、両面銅張積層板を用いた多層回路基板の層間接続構造の形成において、１回のレーザ加工及びめっき工程によって外層から内層までの全ての層間導通を得る方法が記載されている。 In Patent Document 2 (FIG. 4), in the formation of an interlayer connection structure of a multilayer circuit board using a double-sided copper-clad laminate, a method of obtaining all interlayer conduction from the outer layer to the inner layer by one laser processing and plating process Is described.
後述する関連技術の欄で説明するように、配線基板にスタックビア構造を形成する際には、層間絶縁層を形成する度に、ビアホールの形成、デスミア処理、ビアホールを埋め込む金属層を形成するためのめっき工程が必要となるため、工程数が多くなり、コスト上昇を招く問題がある。 As described in the section of related technology described later, when forming a stacked via structure on a wiring board, every time an interlayer insulating layer is formed, a via layer is formed, a desmear process, and a metal layer that fills the via hole is formed. Therefore, there is a problem that the number of steps increases and the cost increases.
本発明は以上の課題を鑑みて創作されたものであり、スタックビア構造を簡素な方法によって低コストで形成できる配線基板の製造方法及び配線基板を提供することを目的とする。 The present invention has been created in view of the above problems, and an object of the present invention is to provide a method of manufacturing a wiring board and a wiring board capable of forming a stacked via structure at a low cost by a simple method.
上記課題を解決するため、本発明は配線基板の製造方法に係り、下地層の上に形成された第１ビアパッドを有する第１配線層の上に第１層間絶縁層を形成する工程と、前記第１層間絶縁層の上に第２配線層を形成すると共に、前記第１ビアパッドに対応する前記第１層間絶縁層の上に前記第２配線層より膜厚が薄い第２ビアパッドを形成する工程と、前記第２配線層及び前記第２ビアパッドの上に第２層間絶縁層を形成する工程と、前記第２層間絶縁層、前記第２ビアパッド及び前記第１層間絶縁層を貫通加工することにより、前記第１ビアパッドに到達するビアホールを形成する工程と、前記ビアホールに充填されたビア導体を介して、前記第１ビアパッドに接続される第３配線層を前記第２層間絶縁層の上に形成する工程とを有することを特徴とする。 In order to solve the above-mentioned problems, the present invention relates to a method of manufacturing a wiring board, the step of forming a first interlayer insulating layer on a first wiring layer having a first via pad formed on a base layer, Forming a second wiring layer on the first interlayer insulating layer and forming a second via pad having a thickness smaller than that of the second wiring layer on the first interlayer insulating layer corresponding to the first via pad; Forming a second interlayer insulating layer on the second wiring layer and the second via pad, and penetrating the second interlayer insulating layer, the second via pad, and the first interlayer insulating layer. Forming a via hole reaching the first via pad, and forming a third wiring layer connected to the first via pad on the second interlayer insulating layer via a via conductor filled in the via hole. Having a process of And features.
本発明では、まず、下地層の上に形成された第１ビアパッドを有する第１配線層の上に第１層間絶縁層が形成される。第１配線層は第１ビアパッドに引き出し配線層が接続されて構成されるか、あるいは第１ビアパッドから形成される。 In the present invention, first, a first interlayer insulating layer is formed on a first wiring layer having a first via pad formed on a base layer. The first wiring layer is configured by connecting the lead wiring layer to the first via pad, or is formed from the first via pad.
次いで、第１層間絶縁層の上に第２配線層と第２ビアパッドが形成される。第２ビアパッドは、第１ビアパッドに対応する部分に配置され、第２配線層より薄い膜厚に設定される。 Next, a second wiring layer and a second via pad are formed on the first interlayer insulating layer. The second via pad is disposed in a portion corresponding to the first via pad, and is set to a film thickness thinner than that of the second wiring layer.
好適には、第２ビアバッドは電解めっき用のシード層から形成され、第２配線層はシード層とその上に電解めっきで形成された金属めっき層とから構成される。 Preferably, the second via pad is formed of a seed layer for electrolytic plating, and the second wiring layer is formed of a seed layer and a metal plating layer formed thereon by electrolytic plating.
続いて、第１ビアパッドの真上の第２層間絶縁層、第２ビアパッド及び第１層間絶縁層３０が一括加工されて、第１ビアパッドに到達するビアホールが形成される。これにより、２つの層間を貫通するビアホールが同時に形成される。好適には、第２ビアパッドの中心部に開口部が設けられて、ビアホールの周縁外側にリング状ビアパッドが残される。
Subsequently, the second interlayer insulating layer, the second via pad, and the first
第２ビアパッドの膜厚を第２配線層より薄く設定することにより、２つの層間を貫通するビアホールを容易に形成することができる。さらには、第２配線層を第２ビアパッドに接続して形成することにより、リング状ビアパッドを介して第２配線層をスタックビアに接続することも可能になる。 By setting the film thickness of the second via pad thinner than that of the second wiring layer, a via hole penetrating between the two layers can be easily formed. Furthermore, by forming the second wiring layer connected to the second via pad, the second wiring layer can be connected to the stack via via the ring-shaped via pad.
その後に、ビアホールに充填されたビア導体を介して第１ビアパッドに接続される第３配線層が第２層間絶縁層の上に形成される。 Thereafter, a third wiring layer connected to the first via pad via the via conductor filled in the via hole is formed on the second interlayer insulating layer.
本発明では、薄膜の第２ビアパッドが間に配置された２層の第１、第２層間絶縁層を貫通加工することにより、２つの層間を貫通するビアホールを同時に形成するようにしている。 In the present invention, a via hole penetrating through two layers is formed simultaneously by penetrating through the two first and second interlayer insulating layers between which the thin film second via pad is disposed.
これにより、２層の層間絶縁層にスタックビア構造を形成する際に、一回の加工プロセスでビアホールを形成することができる。従って、後述する関連技術と違って、層間絶縁層を形成する度に、ビアホールの開口やクリーニング（デスミア処理）、ビアホールへの金属層の埋め込みなどの煩雑なプロセスを行う必要がなくなる。 Thereby, when forming the stacked via structure in the two interlayer insulating layers, the via hole can be formed by a single processing process. Therefore, unlike the related art described later, it is not necessary to perform complicated processes such as opening a via hole, cleaning (desmear treatment), and embedding a metal layer in the via hole each time an interlayer insulating layer is formed.
これにより、スタックビア構造を形成する際に、後述する関連技術よりも工程数を削減でき、低コスト化を図ることができる。 As a result, when forming the stacked via structure, the number of steps can be reduced and the cost can be reduced as compared with the related technology described later.
また、上記課題を解決するため、本発明は配線基板に係り、下地層の上に形成された第１ビアパッドを有する第１配線層と、前記第１配線層の上に形成された第１層間絶縁層と、前記第１層間絶縁層の上に形成された第２配線層と、前記第２配線層の上に形成された第２層間絶縁層と、前記第２層間絶縁層及び前記第１層間絶縁層に形成され、前記第１ビアパッドに到達するビアホールと、前記ビアホールの周縁外側の前記第１層間絶縁層の上に形成されたリング状ビアパッドと、前記第２層間絶縁層の上に形成され、前記ビアホールに充填されたビア導体を介して前記第１ビアパッド及び前記リング状ビアパッドに接続された第３配線層とを有することを特徴とする。 In order to solve the above problems, the present invention relates to a wiring board, and includes a first wiring layer having a first via pad formed on a base layer, and a first interlayer formed on the first wiring layer. An insulating layer; a second wiring layer formed on the first interlayer insulating layer; a second interlayer insulating layer formed on the second wiring layer; the second interlayer insulating layer; and the first interlayer insulating layer. Formed on the interlayer insulating layer, the via hole reaching the first via pad, the ring-shaped via pad formed on the first interlayer insulating layer outside the periphery of the via hole, and the second interlayer insulating layer And a third wiring layer connected to the first via pad and the ring-shaped via pad through a via conductor filled in the via hole.
本発明の配線基板は上記した製造方法によって製造される。このとき、第２ビアパッドのスルーホールが貫通する部分の膜厚は第２配線層の膜厚より薄く設定される。第２ビアパッドの膜厚を全体にわたって第２配線層より薄く設定する場合は、ビアホールの周縁外側の第２層間絶縁層の上に第２配線層より膜厚の薄いリング状ビアパッドが配置される。リング状ビアパッドに第２配線層が接続されていてもよい。 The wiring board of the present invention is manufactured by the manufacturing method described above. At this time, the thickness of the portion of the second via pad through which the through hole passes is set to be smaller than the thickness of the second wiring layer. When the thickness of the second via pad is set to be thinner than that of the second wiring layer as a whole, a ring-shaped via pad having a thickness smaller than that of the second wiring layer is disposed on the second interlayer insulating layer outside the periphery of the via hole. The second wiring layer may be connected to the ring-shaped via pad.
本発明の配線基板では、スタックビア構造を含む多層配線が簡素な方法によって低コストで形成される。 In the wiring board of the present invention, the multilayer wiring including the stacked via structure is formed at a low cost by a simple method.
以上説明したように、本発明では、スタックビア構造が簡素な方法によって低コストで形成される。 As described above, in the present invention, the stacked via structure is formed at a low cost by a simple method.
以下、本発明の実施の形態について、添付の図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図１〜図３は関連技術の配線基板の製造方法を示す断面図である。
(Related technology)
Prior to describing embodiments of the present invention, problems of related technologies related to the present invention will be described. 1 to 3 are cross-sectional views illustrating a related art method for manufacturing a wiring board.
関連技術の配線基板の製造方法では、図１（ａ）に示すように、まず、第１ビアパッドＰ１を有する第１配線層２００が形成された基板１００を用意する。第１ビアパッドＰ１はスタックビア構造を構成するための接続電極として使用される。さらに、基板１００の上に樹脂フィルムを貼着するなどして第１ビアパッドＰ１を被覆する第１層間絶縁層３００を形成する。
In the related art wiring board manufacturing method, as shown in FIG. 1A, first, a
次いで、図１（ｂ）に示すように、レーザによって第１層間絶縁層３００を加工することにより、第１ビアパッドＰ１に到達する第１ビアホールＶＨ１を形成する。その後に、第１ビアホールＶＨ１内を過マンガン酸法などのデスミア処理によってクリーニングする。
Next, as shown in FIG. 1B, the first
続いて、図１（ｃ）に示すように、第１層間絶縁層３００上及び第１ビアホールＶＨ１の内面に無電解めっきによって銅などからなるシード層２２０ａを形成する。
Subsequently, as shown in FIG. 1C, a
さらに、シード層２２０ａをめっき給電経路に利用する電解めっきにより、銅などからなる金属めっき層２２０ｂを形成する。金属めっき層２２０ｂは第１ビアホールＶＨ１を埋め込んで形成される。
Further, a
次いで、図１（ｄ）に示すように、金属めっき層２２０ｂの上に第２配線層を形成するめのエッチングレジスト４００をフォトリソグラフィによってパターン化して形成する。さらに、エッチングレジスト４００をマスクにして金属めっき層２２０ｂ及びシード層２２０ａをエッチングする。その後に、エッチングレジスト４００が除去される。
Next, as shown in FIG. 1D, an etching resist 400 for forming a second wiring layer is patterned on the
これにより、図２（ａ）に示すように、第１ビアホールＶＨ１（ビア導体）を介して第１ビアパッドＰ１に接続される第２配線層２２０が第１層間絶縁層３００の上に形成される。第２配線層はシード層２２０ａ及び金属めっき層２２０ｂによって構成される。
As a result, as shown in FIG. 2A, the
第１ビアホールＶＨ１の真上に配置された第２配線層２００は、スタックビア構造を構成するための第２ビアパッドＰ２として使用される。
The
次いで、図２（ｂ）に示すように、第２配線層２２０を被覆する第２層間絶縁層３２０を形成する。さらに、図２（ｃ）に示すように、レーザによって第２層間絶縁層３２０を加工することにより、第２ビアパッドＰ２に到達する第２ビアホールＶＨ２を形成する。その後に、第２ビアホールＶＨ２内をデスミア処理によってクリーニングする。
Next, as shown in FIG. 2B, a second
続いて、図２（ｄ）に示すように、第２層間絶縁層３２０上及び第２ビアホールＶＨ２の内面に無電解めっきにより銅などからなるシード層２４０ａを形成する。さらに、シード層２４０ａの上に、第３配線層が配置される部分に開口部４２０ａが設けられためっきレジスト４２０を形成する。
Subsequently, as shown in FIG. 2D, a
続いて、図３（ａ）に示すように、シード層２４０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト４２０の開口部４２０ａ内に金属めっき層２４０ｂを形成する。金属めっき層２４０ｂは第２ビアホールＶＨ２内を埋め込んで形成される。
Subsequently, as shown in FIG. 3A, a
その後に、図３（ｂ）に示すように、めっきレジスト４４０が除去される。続いて、金属めっき層２４０ｂをマスクにしてシード層２４０ａをエッチングする。
Thereafter, as shown in FIG. 3B, the plating resist 440 is removed. Subsequently, the
これにより、図３（ｃ）に示すように、第２ビアホールＶＨ２（ビア導体）を介して第２ビアパッドＰ２に接続される第３配線層２４０が第２層間絶縁層３２０の上に形成される。第３配線層２４０はシード層２４０ａ及び金属めっき層２４０ｂによって構成される。
As a result, as shown in FIG. 3C, the
このようにして、第１ビアホールＶＨ１の真上に第２ビアホールＶＨ２が配置されて２つの層間が接続されたスタックビア構造が得られる。 In this way, a stacked via structure is obtained in which the second via hole VH2 is arranged immediately above the first via hole VH1 and the two layers are connected.
第２ビアパッドＰ２の真上に配置される第３配線層２４０を第３ビアパッドとし、同様な工程を繰り返すことにより、任意の積層数のスタックビア構造を形成することができる。
By repeating the same process using the
前述した関連技術では、第１、第２層間絶縁層３００，３２０を形成する度に、１）レーザによるビアホールＶＨ１，ＶＨ２の開口、２）ビアホールＶＨ１，ＶＨ２内のデスミア処理、３）無電解めっきによるシード層２２０ａ，２４０ａの形成、４）ビアホールＶＨ１，ＶＨ２を埋め込むための電解めっきによる金属めっき層２２０ｂ，２４０ｂの形成を行う必要がある。
In the related art described above, every time the first and second
つまり、１層の層間絶縁層ごとにビア接続を形成していくので、工程数がかなり多くなり、コスト上昇を招く問題がある。前述した例では、２つのビアホール（ビア導体）を積層しているが、ビアホール（ビア導体）の積層数が多くなるにつれて工程数が膨大となるため、生産効率がかなり悪くなってしまう。 That is, since the via connection is formed for each interlayer insulating layer, the number of processes is considerably increased, and there is a problem that the cost is increased. In the example described above, two via holes (via conductors) are stacked. However, as the number of via holes (via conductors) stacked increases, the number of processes becomes enormous, and the production efficiency is considerably deteriorated.
以下に説明する本発明の実施形態では、そのような問題を解消することができる。 In the embodiment of the present invention described below, such a problem can be solved.
（第１の実施の形態）
図４〜図７は本発明の第１実施形態の配線基板の製造方法を示す断面図である。本発明の第１実施形態の配線基板の製造方法では、図４（ａ）に示すように、まず、第１ビアパッドＰ１を有する第１配線層２０が形成された基板１０を用意する。第１ビアパッドＰ１を有する第１配線層２０は、第１ビアパッドＰ１に引き出し配線層（不図示）が接続されて構成されるか、あるいは島状の第１ビアパッドＰ１から形成される。第１ビアパッドＰ１はスタックビア構造を形成するための接続電極として使用される。
(First embodiment)
4 to 7 are cross-sectional views showing the method for manufacturing the wiring board according to the first embodiment of the present invention. In the method for manufacturing a wiring substrate according to the first embodiment of the present invention, as shown in FIG. 4A, first, a
好適には、基板１０はガラスエポキシ樹脂などの絶縁材料から形成され、第１ビアパッドＰ１（第１配線層２０）は銅などから形成される。
Preferably, the
また、基板１０の両面側に第１ビアパッドＰ１（第１配線層２０）が形成されていてもよく、その場合は、両面側の第１配線層２０は基板１０の厚み方向に設けられた貫通電極を介して相互接続される。そして、基板の両面側に多層配線が形成される。
Further, the first via pad P1 (first wiring layer 20) may be formed on both surfaces of the
また、第１ビアパッドＰ１（第１配線層２０）が形成された下地層として基板１０を例示するが、基板１０の上に形成された絶縁層などを下地層としてもよい。また、基板１０はリジッド基板であってもよいし、コア基板をもたないフレキシブル基板であってもよい。
In addition, the
さらに、同じく図４（ａ）に示すように、基板１０の上に第１ビアパッドＰ１（第１配線層２０）を被覆する第１層間絶縁層３０を形成する。第１層間絶縁層３０は、樹脂フィルムを貼着するなどして形成され、エポキシ樹脂やポリイミド樹脂が好適に使用される。
Further, as shown in FIG. 4A, a first
次いで、図４（ｂ）に示すように、第１層間絶縁層３０の上に無電解めっきによって銅などからなる膜厚が０．５〜３μｍのシード層２２ａを形成する。あるいは、スパッタ法によってシード層２２ａを形成してもよい。
Next, as shown in FIG. 4B, a
続いて、図４（ｃ）に示すように、第１ビアパッドＰ１に対応する第１層間絶縁層３０の上に、フォトリソグラフィによってめっきレジスト４０を島状にパターン化して形成する。
Subsequently, as shown in FIG. 4C, a plating resist 40 is formed in an island shape by photolithography on the first
さらに、図４（ｄ）に示すように、シード層２２ａをめっき給電経路に利用する電解めっきにより、めっきレジスト４０以外のシード層２２ａの上に銅などからなる膜厚が１０〜３０μｍの金属めっき層２２ｂを形成する。
Further, as shown in FIG. 4D, metal plating with a film thickness of 10 to 30 μm made of copper or the like on the
次いで、図５（ａ）に示すように、めっきレジスト４０を残した状態で、金属めっき層２２ｂ上の第２配線層が配置される部分にエッチングレジスト４２をフォトリソグラフィによってパターン化して形成する。
Next, as shown in FIG. 5A, with the plating resist 40 left, an etching resist 42 is formed by patterning by photolithography in the portion where the second wiring layer is disposed on the
続いて、図５（ｂ）に示すように、めっきレジスト４０及びエッチングレジスト４２をマスクにして金属めっき層２２ｂ及びシード層２２ａをエッチングする。その後に、めっきレジスト４０及びエッチングレジスト４２が除去される。
Subsequently, as shown in FIG. 5B, the
これにより、図５（ｃ）に示すように、第１ビアパッドＰ１に対応する第１層間絶縁層３０の上にシード層２２ａから形成された第２ビアパッドＰ２が配置される。これと同時に、第１層間絶縁層３０上の他の領域にシード層２２ａ及び金属めっき層２２ｂから構成される第２配線層２２が形成される。
Thus, as shown in FIG. 5C, the second via pad P2 formed from the
後述するように、本実施形態では、第２ビアパッドＰ２が間に配置された２層の層間絶縁層を貫通するビアホールを同時に形成するので、第２ビアパッドＰ２を薄膜のシード層２２ａから形成している。第２ビアパッドＰ２を第２配線層２２と同一層から形成すると、厚膜になるためレーザによる貫通加工が困難になるからである。
As will be described later, in the present embodiment, since the via hole penetrating the two interlayer insulating layers with the second via pad P2 disposed therebetween is formed at the same time, the second via pad P2 is formed from the
このように、第２ビアパッドＰ２の膜厚（シード層２２ａ（０．５〜３μｍ））は、第２配線層２２の膜厚（シード層２２ａ（０．５〜３μｍ）＋金属めっき層２２ｂ（１０〜３０μｍ））よりかなり薄く設定される。
Thus, the film thickness of the second via pad P2 (
なお、第２ビアパッドＰ２は、島状に形成されていてもよく、あるいは第２配線層２２に接続されていてもよい。第２ビアパッドＰ２を第２配線層２２に接続して形成する場合は、図５（ａ）においてめっきレジスト４０の上から金属めっき層２２ｂの上にエッチングレジスト４２を延在させて形成すればよい。
The second via pad P <b> 2 may be formed in an island shape or connected to the
また、第２ビアパッドＰ２及び第２配線層２２の形成方法としては、上記した方法以外に、厚膜の金属層をブランケット状に形成し、第２ビアパッドＰ２が配置される部分をエッチングして局所的に薄膜化した後に、金属層をパターニングする方法などを使用してもよい。
As a method for forming the second via pad P2 and the
次いで、図５（ｄ）に示すように、第１層間絶縁層３０の形成方法と同様な方法により、第１層間絶縁層３０、第２ビアパッドＰ２及び第２配線層２２の上に第２層間絶縁層３２を形成する。
Next, as shown in FIG. 5D, a second interlayer is formed on the first
続いて、図６（ａ）に示すように、レーザによって第２層間絶縁層３２、第２ビアパッドＰ２及び第１層間絶縁層３０を貫通加工することにより、第１ビアパッドＰ１に到達するビアホールＶＨを形成する。ビアホールＶＨの径は第１、第２ビアパッドＰ１，Ｐ２より小さな径に設定される。これにより、第２ビアパッドＰ２の中央部に開口部Ａが形成され、ビアホールＶＨの周縁外側の第１層間絶縁層３０の上にリング状ビアパッドＲＰが残される。
Subsequently, as shown in FIG. 6A, the via hole VH reaching the first via pad P1 is formed by penetrating the second
本実施形態では、第１ビアパッドＰ１の真上に配置される第２ビアパッドＰ２をシード層２２ａから形成してその膜厚を薄く設定することにより、第１、第２層間絶縁層３０，３２貫通するビアホールＶＨをレーザによって容易に形成することができる。
In the present embodiment, the second via pad P2 disposed immediately above the first via pad P1 is formed from the
なお、特に図示しないが、第１、第２層間絶縁層３０，３２を貫通するビアホールＶＨの他に、第２配線層２２に到達するビアホールを第２層間絶縁層３２に形成してもよい。
Although not particularly illustrated, a via hole reaching the
その後に、ビアホールＶＨ内を過マンガン酸法などによってデスミア処理する。これによって、ビアホールＶＨ内に残留する樹脂スミアなどが除去されてビアホールＶＨ内がクリーニングされる。 Thereafter, desmear treatment is performed in the via hole VH by a permanganate method or the like. As a result, resin smear and the like remaining in the via hole VH are removed, and the inside of the via hole VH is cleaned.
次いで、図６（ｂ）に示すように、第２層間絶縁層３２上及びビアホールＶＨの内面に、無電解めっきによって銅などからなるシード層２４ａを形成する。あるいは、スパッタ法によってシード層２４ａを形成してもよい。
Next, as shown in FIG. 6B, a
続いて、図６（ｃ）に示すように、シード層２４ａの上に、第３配線層が配置される部分に開口部４４ａが設けられためっきレジスト４４を形成する。さらに、図７（ａ）に示すように、シード層２４ａをめっき給電経路に利用する電解めっきにより、ビアホールＶＨ内及びめっきレジスト４４の開口部４４ａに銅などからなる金属めっき層２４ｂを形成する。ビアホールＶＨ内ではその底面及び側面から電解めっきが施され、金属めっき層２４ｂはビアホールＶＨ内に埋め込まれてその上面が平坦になって形成される。
Subsequently, as shown in FIG. 6C, a plating resist 44 in which an
次いで、図７（ｂ）に示すように、めっきレジスト４４を除去してシード層２４ａの上面を露出させる。その後に、金属めっき層２４ｂをマスクにしてシード層２４ａをエッチングする。
Next, as shown in FIG. 7B, the plating resist 44 is removed to expose the upper surface of the
これにより、図７（ｃ）に示すように、ビアホールＶＨに充填されたビア導体２４ｃを介して第１ビアパッドＰ１及びリング状ビアパッドＲＰに接続される第３配線層２４が第２層間絶縁層３２の上に形成される。第３配線層２４はシード層２４ａ及び金属めっき層２４ｂから構成される。
As a result, as shown in FIG. 7C, the
本実施形態では、ビアホールＶＨの周縁外側にリング状ビアパッドＲＰが残されるので、前述した図５（ａ）及び（ｂ）の工程で第２ビアパッドＰ２に第２配線層２２を接続して形成することにより、第２配線層２２をビア導体２４ｃに電気接続することも可能である。
In the present embodiment, since the ring-shaped via pad RP is left outside the peripheral edge of the via hole VH, the
また、前述した図６（ａ）の工程で第２配線層２２に到達するビアホールを形成する場合は、第３配線層２４はビアホール（ビア導体）を介して第２配線層２２に同時に接続される。この場合は、第１ビアパッドＰ１上と第２配線層２２上との間でビアホールの深さが異なるので、両者のビアホール上において平坦な第３配線層２４が得られるように、各ビアホールの径や電解めっきの条件が調整される。
When forming a via hole reaching the
以上により、第１実施形態の配線基板１が得られる。
As described above, the
前述した形態では、第１、第２層間絶縁層３０，３２を貫通するビアホールＶＨを同時に形成することに基づいて２つの層間にスタックビア構造を形成する例を説明した。図７（ｃ）のビアホールＶＨの真上の第３配線層２４を第３ビアパッドとして形成し、図４（ａ）の工程から図７（ｃ）の工程を繰り返して行うことにより、４層の層間絶縁層にスタックビア構造を形成することができる。さらに同様な工程を繰り返すことにより、さらなる積層数のスタックビア構造を形成できることはいうまでもない。
In the above-described embodiment, the example in which the stacked via structure is formed between the two layers based on the simultaneous formation of the via hole VH penetrating the first and second
また、前述した形態では、第３配線層２４をセミアディティブ法によって形成したが、以下に説明するサブトラクティブ法を採用してもよい。
In the embodiment described above, the
まず、図８（ａ）に示すように、前述した図６（ｂ）の構造体のシード層２４ａの上に、電解めっきによって金属めっき層２４ｂをビアホールＶＨ内に埋め込んだ状態でブランケット状に形成する。次いで、図８（ｂ）に示すように、第３配線層２４が配置される部分にエッチングレジスト４６をフォトリソグラフィによってパターン化して形成する。さらに、エッチングレジスト４６をマスクにして金属めっき層２４ｂ及びシード層２４ａをエッチングする。
First, as shown in FIG. 8A, on the
これにより、図８（ｃ）に示すように、ビアホールＶＨ（ビア導体２４ｃ）を介して第１ビアパッドＰ１及びリング状ビアパッドＲＰに接続される第３配線層２４が第２層間絶縁層３２の上に形成される。第３配線層２４をサブトラクティブ法で形成する場合も、前述した図７（ｃ）と同一構造の配線基板１が製造される。
As a result, as shown in FIG. 8C, the
以上説明したように、第１実施形態の配線基板の製造方法では、まず、第１ビアパッドＰ１が形成された基板１０の上に第１層間絶縁層３０が形成される。さらに、第１ビアパッドＰ１の真上の第１層間絶縁層３０の上にシード層２２ａがパターン化された第２ビアパッドＰ２が形成される。
As described above, in the method of manufacturing the wiring board according to the first embodiment, first, the first
これと同時に、第１層間絶縁層３０上の他の領域にシード層２２ａ及び金属めっき層２２ｂから構成される第２配線層２２が形成される。つまり、第２ビアパッドＰ２の膜厚は第２配線層２２の膜厚より薄く設定される。
At the same time, the
その後に、第２ビアパッドＰ２及び第２配線層２２の上に第２層間絶縁層３２が形成される。次いで、第１ビアパッドＰ１の真上の第２層間絶縁層３２、第２ビアパッドＰ２及び第１層間絶縁層３０がレーザで一括加工されて、第１ビアパッドＰ１に到達するビアホールＶＨが形成される。
Thereafter, a second
これにより、２つの層間を貫通するビアホールＶＨが同時に形成される。そして、第２ビアパッドＰ２はその中央部に開口部Ａが設けられてリング状ビアパッドＲＰとしてビアホールＶＨの周縁外側に残される。 Thereby, a via hole VH penetrating the two layers is formed at the same time. The second via pad P2 is provided with an opening A at the center thereof and is left as a ring-shaped via pad RP outside the peripheral edge of the via hole VH.
次いで、ビアホールＶＨをデスミア処理した後に、ビアホールＶＨ（ビア導体２４ｃ）を介して第１ビアパッドＰ１及びリング状ビアパッドＲＰに接続される第３配線層２４が第２層間絶縁層３２の上に形成される。
Next, after desmearing the via hole VH, the
本実施形態では、薄膜の第２ビアパッドＰ２が間に配置された２層の第１、第２層間絶縁層３０，３２を貫通加工することにより、２つの層間を貫通するビアホールＶＨを同時に形成するようにしている。
In the present embodiment, a via hole VH penetrating between two layers is formed at the same time by penetrating through the two first and second
これにより、２層の第１、第２層間絶縁層３０，３２にスタックビア構造を形成する際に、一回の加工プロセスでビアホールを形成することができる。従って、関連技術と違って、層間絶縁層を形成する度に、１）レーザによるビアホールの開口、２）ビアホール内のデスミア処理、３）無電解めっきによるシード層の形成、４）ビアホールを埋め込むための電解めっきによる金属めっき層の形成を行う必要がなくなる。
As a result, when the stacked via structure is formed in the two first and second
つまり、前述した関連技術（図３（ｃ））の第１、第２ビアホールＶＨ１，ＶＨ２を同時に形成し、それらに充填されるビア導体を一括で形成することができる。これにより、スタックビア構造を形成する際に、関連技術よりも工程数を削減でき、低コスト化を図ることができる。 That is, the first and second via holes VH1 and VH2 of the related technique (FIG. 3C) described above can be formed at the same time, and the via conductors filling them can be formed at once. Thereby, when forming the stacked via structure, the number of processes can be reduced as compared with the related art, and the cost can be reduced.
図７（ｃ）に示すように、第１実施形態の配線基板１では、基板１０（下地層）の上に第１ビアパッドＰ１を有する第１配線層２０が形成されている。第１配線層２０の上には第１層間絶縁層３０が形成されている。
As shown in FIG. 7C, in the
第１層間絶縁層３０の上には下から順にシード層２２ａ及び金属めっき層２２ｂから構成される第２配線層２２が形成されている。第１層間絶縁層３０及び第２配線層２２の上には第２層間絶縁層３２が形成されている。
A
第１層間絶縁層３０及び第２層間絶縁層３２には第１ビアパッドＰ１に到達するビアホールＶＨが形成されている。ビアホールＶＨの周縁外側の第１層間絶縁層３０の上には、ビアホールＶＨを取り囲むようにリング状ビアパッドＲＰが形成されている。
A via hole VH reaching the first via pad P1 is formed in the first
前述したように、リング状ビアパッドＲＰは、ビアホールＶＨを形成する際に第２ビアパッドＰ２が貫通加工されて形成され、その中心部にビアホールＶＨの径に対応する開口部Ａが設けられている。 As described above, the ring-shaped via pad RP is formed by penetrating the second via pad P2 when forming the via hole VH, and the opening A corresponding to the diameter of the via hole VH is provided at the center thereof.
第２ビアパッドＰ２はレーザ加工を容易にするために第２配線層２２より膜厚が薄く設定されるため、リング状ビアパッドＰＲも第２配線層２２の膜厚より薄く設定されている。リング状ビアパッドＲＰは、第２配線層２２を構成するシード層２２ａと同一層から形成される。
Since the second via pad P2 is set to be thinner than the
また、ビアホールＶＨに充填されたビア導体２４ｃを介して第１ビアパッドＰ１とリング状ビアパッドＲＰに接続される第３配線層２４が第２層間絶縁層３２の上に形成されている。第３配線層２４は下から順にシード層２４ａ及び金属めっき層２４ｂによって構成される。
A
なお、第２配線層２２がリング状ビアパッドＲＰに接続されて形成される場合は、第２配線層２２はリング状ビアパッドＲＰを介してビア導体２４ｃに電気接続される。
When the
本実施形態の配線基板１は、前述した製造方法によって製造されるので、製造工程が簡素化されて低コスト化を図ることがきる。
Since the
（第２の実施の形態）
図９〜図１１は本発明の第２実施形態の配線基板の製造方法を示す断面図である。
(Second Embodiment)
9 to 11 are sectional views showing a method for manufacturing a wiring board according to the second embodiment of the present invention.
前述した第１実施形態では、第２配線層２２と同時に形成される第２ビアパッドＰ２は薄膜のシード層２２ａから形成される。このため、第２ビアパッドＰ２に第２配線層２２が接続される場合、薄膜のリング状ビアパッドＲＰの側面がビア導体２４ｃとのコンタクト部となる。このため、リング状ビアパッドＲＰを介するビア導体２４ｃと第２配線層２２とのコンタクト抵抗が高くなる場合が想定される。
In the first embodiment described above, the second via pad P2 formed simultaneously with the
第２実施形態では、その対策として、ビアホールＶＨの側面に第２配線層２２と同一層を残すようにする。
In the second embodiment, as a countermeasure, the same layer as the
第２実施形態の配線基板の製造方法では、図９（ａ）に示すように、まず、第１実施形態の図４（ｄ）と同一の構造体を用意する。第２実施形態では、めっきレジスト４０の径が第１ビアパッドＰ１の径より一回り小さく設定される
次いで、図９（ｂ）に示すように、めっきレジスト４０を残した状態で、金属めっき層２２ｂの上に第２ビアパッド及び第２配線層を形成するためのエッチングレジスト４２をパターン化して形成する。
In the method for manufacturing a wiring board of the second embodiment, as shown in FIG. 9A, first, the same structure as that of FIG. 4D of the first embodiment is prepared. In the second embodiment, the diameter of the plating resist 40 is set to be slightly smaller than the diameter of the first via pad P1. Next, as shown in FIG. 9B, the
図９（ｂ）の部分断面図を加えて参照すると、第２ビアパッドの周縁部上に第２配線層と同一層からなるリング状配線部が配置され、リング状配線部に第２配線層が接続されるようにエッチングレジスト４２がパターニングされる。 Referring to FIG. 9B in addition to the partial cross-sectional view, a ring-shaped wiring portion made of the same layer as the second wiring layer is disposed on the peripheral portion of the second via pad, and the second wiring layer is formed on the ring-shaped wiring portion. The etching resist 42 is patterned so as to be connected.
つまり、エッチングレジスト４２は、めっきレジスト４０上の周縁部からその近傍の金属めっき層２２ｂの上にリング状に形成されると共に、そこから外側に延在して形成される。
That is, the etching resist 42 is formed in a ring shape from the peripheral portion on the plating resist 40 onto the
次いで、図９（ｃ）に示すように、めっきレジスト４０及びエッチングレジスト４２をマスクにして金属めっき層２２ｂ及びシード層２２ａをエッチングする。その後に、めっきレジスト４０及びエッチングレジスト４２が除去される。
Next, as shown in FIG. 9C, the
これにより、図１０（ａ）に示すように、第１ビアパッドＰ１の真上の第１層間絶縁層３０の上に、中央主要部が薄膜のシード層２２ａから形成され、周縁部が第２配線層２２と同一層からなるリング状配線部２２ｃから形成された第２ビアパッドＰ２が得られる。
As a result, as shown in FIG. 10A, the central main part is formed from the
また、これと同時に、第１層間絶縁層３０上の他の領域に第２配線層２２が形成される。
At the same time, the
さらに、図１０（ａ）の部分平面図に示すように、第２実施形態では、第２ビアパッドＰ２のリング状配線部２２ｃが第２配線層２２に接続されて形成される。
Furthermore, as shown in the partial plan view of FIG. 10A, in the second embodiment, the ring-shaped
なお、第２ビアパッドＰ２にリング状配線部２２ｃを形成するとしても、第２配線層２２に接続する必要がない場合は、第２ビアパッドＰ２を島状に形成してもよい。
Even if the ring-shaped
続いて、図１０（ｂ）に示すように、第２ビアパッドＰ２及び第２配線層２２の上に
第２層間絶縁層３２を形成する。さらに、図１１（ａ）に示すように、レーザによって、第２層間絶縁層３２、第２ビアパッドＰ２のリング状配線部２２ｃの内側のシード層２２ａ及び第１層間絶縁層３０を貫通加工することにより、第１ビアパッドＰ１に到達するビアホールＶＨを形成する。
Subsequently, as shown in FIG. 10B, a second
このとき、第２ビアパッドＰ２の中央部に開口部Ａが設けられて、ビアホールＶＨの周縁外側にリング状配線部２２ｃからなるリング状ビアパッドＲＰが残される。
At this time, the opening A is provided at the center of the second via pad P2, and the ring-shaped via pad RP including the ring-shaped
そして、リング状ビアパッドＲＰの内側の側面ＳはビアホールＶＨの側面と同一面を構成した状態でビアホールＶＨの側面から露出する。 The inner side surface S of the ring-shaped via pad RP is exposed from the side surface of the via hole VH in a state of forming the same surface as the side surface of the via hole VH.
その後に、図１１（ｂ）に示すように、第１実施形態と同様に、セミアディティブ法又はサブトラクティブ法によって、ビアホールＶＨに充填されたビア導体２４ｃを介して第１ビアパッドＰ１及びリング状ビアパッドＲＰに接続される第３配線層２４が第２層間絶縁層３２の上に形成される。
After that, as shown in FIG. 11B, as in the first embodiment, the first via pad P1 and the ring-shaped via pad are passed through the via
以上により、第２実施形態の配線基板１ａが製造される。
Thus, the
第２実施形態の配線基板の製造方法は第１実施形態と同様な効果を奏する。 The wiring board manufacturing method of the second embodiment has the same effects as those of the first embodiment.
第２実施形態の配線基板１ａでは、ビアホールＶＨの周縁外側に配置されたリング状ビアパッドＲＰは第２配線層２２と同一層（シード層２２ａ及び金属めっき層２２ｂ）から形成される。
In the
このため、リング状ビアパッドＲＰに第２配線層２２が接続される場合、リング状ビアパッドＲＰの内側の側面Ｓの面積を大きく設定できるので、ビア導体２４ｃとリング状ビアパッドＲＰとのコンタクト抵抗を低減することができる。これにより、ビア導体２４ｃはリング状ビアパッドＲＰを介して第２配線層２２に信頼性よく電気接続される。
For this reason, when the
図１１（ｂ）において、リング状ビアパッドＲＰ周り以外は、第１実施形態の配線基板１（図７（ｃ））と同一であるので、同一符号を付してその説明を省略する。
In FIG. 11B, the portions other than the periphery of the ring-shaped via pad RP are the same as those of the
１，１ａ…配線基板、１０…基板、２０…第１配線層、２２…第２配線層、２２ａ，２４ａ…シード層、２２ｂ，２４ｂ…金属めっき層、２２ｃ…リング状配線部、２４…第３配線層、２４ｃ…ビア導体、３０…第１層間絶縁層、３２…第２層間絶縁層、４０，４４…めっきレジスト、４４ａ，４２，４６…エッチングレジスト、Ａ…開口部、Ｓ…側面、Ｐ１…第１ビアパッド、Ｐ２…第２ビアパッド、ＲＰ…リング状ビアパッド。
DESCRIPTION OF
Claims (10)
前記第１層間絶縁層の上に第２配線層を形成すると共に、前記第１ビアパッドに対応する前記第１層間絶縁層の上に前記第２配線層より膜厚が薄い第２ビアパッドを形成する工程と、
前記第２配線層及び前記第２ビアパッドの上に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層、前記第２ビアパッド及び前記第１層間絶縁層を貫通加工することにより、前記第１ビアパッドに到達するビアホールを形成する工程と、
前記ビアホールに充填されたビア導体を介して、前記第１ビアパッドに接続される第３配線層を前記第２層間絶縁層の上に形成する工程とを有することを特徴とする配線基板の製造方法。 Forming a first interlayer insulating layer on the first wiring layer having the first via pad formed on the underlayer;
A second wiring layer is formed on the first interlayer insulating layer, and a second via pad having a thickness smaller than that of the second wiring layer is formed on the first interlayer insulating layer corresponding to the first via pad. Process,
Forming a second interlayer insulating layer on the second wiring layer and the second via pad;
Forming a via hole reaching the first via pad by penetrating the second interlayer insulating layer, the second via pad, and the first interlayer insulating layer;
Forming a third wiring layer connected to the first via pad on the second interlayer insulating layer through a via conductor filled in the via hole. .
前記第１層間絶縁層の上にシード層を形成する工程と、
前記第１ビアパッドに対応する前記シード層の上にめっきレジストを形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記めっきレジストを除く前記シード層の上に金属めっき層を形成する工程と、
前記めっきレジストを残した状態で、前記金属めっき層の上にエッチングレジストをパターニングする工程と、
前記めっきレジスト及び前記エッチングレジストをマスクにして前記金属めっき層及び前記シード層をエッチングすることにより、前記シード層から前記第２ビアパッドを得ると共に、前記シード層及び前記金属めっき層から構成される前記第２配線層を得る工程と、
前記めっきレジスト及び前記エッチングレジストを除去する工程とを含むことを特徴とする請求項１に記載の配線基板の製造方法。 Forming the second wiring layer and the second via pad;
Forming a seed layer on the first interlayer insulating layer;
Forming a plating resist on the seed layer corresponding to the first via pad;
Forming a metal plating layer on the seed layer excluding the plating resist by electroplating using the seed layer as a plating power feeding path;
Patterning an etching resist on the metal plating layer with the plating resist left;
The second via pad is obtained from the seed layer by etching the metal plating layer and the seed layer using the plating resist and the etching resist as a mask, and the second via pad is formed from the seed layer and the metal plating layer. Obtaining a second wiring layer;
The method for manufacturing a wiring board according to claim 1, further comprising a step of removing the plating resist and the etching resist.
前記第２ビアパッドの中心部に開口部が設けられて、前記ビアホールの周縁外側にリング状ビアパッドが残されることを特徴とする請求項１又は２に記載の配線基板の製造方法。 In the step of forming the via hole,
3. The method of manufacturing a wiring board according to claim 1, wherein an opening is provided at a center portion of the second via pad, and a ring-shaped via pad is left outside the peripheral edge of the via hole.
前記第２層間絶縁層、前記第２ビアパッド及び前記第１層間絶縁層は、レーザによって貫通加工されることを特徴とする請求項１又は２に記載の配線基板の製造方法。 The thickness of the second via pad is 0.5 to 3 μm,
3. The method of manufacturing a wiring board according to claim 1, wherein the second interlayer insulating layer, the second via pad, and the first interlayer insulating layer are subjected to penetration processing by a laser.
第２ビアパッドの周縁部に、前記第２配線層と同一層から形成されて前記第２配線層に接続されるリング状配線部が形成され、
前記ビアホールを形成する工程において、
前記リング状配線部の内側の側面が前記ビアホール内に露出することを特徴とする請求項１又は２に記載の配線基板の製造方法。 In the step of forming the second wiring layer and the second via pad,
A ring-shaped wiring portion formed from the same layer as the second wiring layer and connected to the second wiring layer is formed at the peripheral portion of the second via pad,
In the step of forming the via hole,
The method for manufacturing a wiring board according to claim 1, wherein an inner side surface of the ring-shaped wiring portion is exposed in the via hole.
前記第２ビアパッドは前記第２配線層に接続されて形成されることを特徴とする請求項１又は２に記載の配線基板の製造方法。 In the step of forming the second wiring layer and the second via pad,
The method for manufacturing a wiring board according to claim 1, wherein the second via pad is formed connected to the second wiring layer.
前記第２層間絶縁層上及び前記ビアホールの内面にシード層を形成する工程と、
前記シード層の上に、前記第３配線層が配置される部分に開口部が設けられためっきレジストを形成する工程と、
前記シード層をめっき給電経路に利用する電解めっきにより、前記ビアホール内及び前記めっきレジストの開口部に金属めっき層を形成する工程と、
前記めっきレジストを除去する工程と、
前記金属めっき層をマスクにして前記シード層をエッチングする工程とを含むことを特徴とする請求項１又は２に記載の配線基板の製造方法。 The step of forming the third wiring layer includes:
Forming a seed layer on the second interlayer insulating layer and on the inner surface of the via hole;
Forming a plating resist having an opening in a portion where the third wiring layer is disposed on the seed layer;
A step of forming a metal plating layer in the via hole and in the opening of the plating resist by electrolytic plating using the seed layer as a plating power feeding path;
Removing the plating resist;
The method according to claim 1, further comprising: etching the seed layer using the metal plating layer as a mask.
前記第１配線層の上に形成された第１層間絶縁層と、
前記第１層間絶縁層の上に形成された第２配線層と、
前記第２配線層の上に形成された第２層間絶縁層と、
前記第２層間絶縁層及び前記第１層間絶縁層に形成され、前記第１ビアパッドに到達するビアホールと、
前記ビアホールの周縁外側の前記第１層間絶縁層の上に形成されたリング状ビアパッドと、
前記第２層間絶縁層の上に形成され、前記ビアホールに充填されたビア導体を介して前記第１ビアパッド及び前記リング状ビアパッドに接続された第３配線層とを有することを特徴とする配線基板。 A first wiring layer having a first via pad formed on the underlayer;
A first interlayer insulating layer formed on the first wiring layer;
A second wiring layer formed on the first interlayer insulating layer;
A second interlayer insulating layer formed on the second wiring layer;
A via hole formed in the second interlayer insulating layer and the first interlayer insulating layer and reaching the first via pad;
A ring-shaped via pad formed on the first interlayer insulating layer outside the periphery of the via hole;
And a third wiring layer formed on the second interlayer insulating layer and connected to the first via pad and the ring-shaped via pad via a via conductor filled in the via hole. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009135883A JP2010283189A (en) | 2009-06-05 | 2009-06-05 | Wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009135883A JP2010283189A (en) | 2009-06-05 | 2009-06-05 | Wiring board and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010283189A true JP2010283189A (en) | 2010-12-16 |
Family
ID=43539671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009135883A Withdrawn JP2010283189A (en) | 2009-06-05 | 2009-06-05 | Wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010283189A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014534470A (en) * | 2011-10-20 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Stack via for vertical integration |
-
2009
- 2009-06-05 JP JP2009135883A patent/JP2010283189A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014534470A (en) * | 2011-10-20 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | Stack via for vertical integration |
| US10131534B2 (en) | 2011-10-20 | 2018-11-20 | Snaptrack, Inc. | Stacked vias for vertical integration |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI475940B (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
| JP5363384B2 (en) | Wiring board and manufacturing method thereof | |
| JP2011139064A (en) | Circuit board and method for manufacturing the same | |
| TW201206294A (en) | Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate | |
| TW201136466A (en) | Multilayer wiring substrate | |
| JP2011155251A (en) | Multilayered wiring substrate | |
| TWI488558B (en) | Method of manufacturing multilayer wiring substrate | |
| JP2010199616A (en) | Method of manufacturing wiring board | |
| JP2006100789A (en) | Manufacturing method of electric wiring structure | |
| JP4460013B2 (en) | Wiring board manufacturing method | |
| JP2008311612A (en) | Multilayer printed circuit board, and method of manufacturing the same | |
| JP5865769B2 (en) | Manufacturing method of multilayer wiring board | |
| JP5608430B2 (en) | Wiring board and method of manufacturing wiring board | |
| JP2011181542A (en) | Multilayer wiring board and method of manufacturing the same | |
| JP5363377B2 (en) | Wiring board and manufacturing method thereof | |
| JP2010283189A (en) | Wiring board and method of manufacturing the same | |
| JP2009200151A (en) | Circuit board, and manufacturing method thereof | |
| KR20090091441A (en) | Method of fabricating printed circuit board with fine pitch metal bump | |
| JP4227967B2 (en) | Substrate and electronic component manufacturing method | |
| JP4347143B2 (en) | Circuit board and manufacturing method thereof | |
| JP4503698B2 (en) | Wiring board manufacturing method | |
| JP4580752B2 (en) | Manufacturing method of semiconductor device | |
| JP2005072064A (en) | Wiring board and its manufacturing method | |
| TWI355725B (en) | Multilayer module of stacked aluminum oxide-based | |
| TW200926377A (en) | Aluminum oxide-based substrate and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120807 |