JP4703535B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4703535B2 JP4703535B2 JP2006286426A JP2006286426A JP4703535B2 JP 4703535 B2 JP4703535 B2 JP 4703535B2 JP 2006286426 A JP2006286426 A JP 2006286426A JP 2006286426 A JP2006286426 A JP 2006286426A JP 4703535 B2 JP4703535 B2 JP 4703535B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- delay
- input
- circuit
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明は、半導体集積回路に関するものである。
LSIの内部クロック信号には一般にクロック信号の時間的なゆらぎであるジッタが存在する。ジッタはLSIの誤作動要因となるため、その値は許容範囲内であることが必要である。
内部クロック信号のジッタ測定方法には例として以下のような方法がある。1つはクロック信号をLSIのピンから出力し、外部測定機器において測定を行うものである。しかしこの方法では、GHz帯の高速なクロック信号を入出力できるI/O端子が必要となり、また外部測定機器も必要なため、高コストとなる。
また、別の方法は、外部ICテスタにおいて基準クロック信号及びこれに同期し位相をずらしたテストデータ信号を生成し、テストデータ信号を集積回路の内部クロックによってサンプリングし、サンプル信号を外部ICテスタで統計処理し集積回路の内部クロックのジッタを測定するものである(例えば特許文献1参照)。しかし、この方法は外部ICテスタが必要であり、またテストデータ信号は高精度に位相調整をする必要がある。
また、別の方法は、クロック発生器が位相ロックループ(PLL)の場合、位相比較器から出力される位相誤差信号の出力頻度やLPF電圧の揺れからクロックの揺れを定性的に検出するものである。しかしこの方法ではジッタ量を定量的に測定できず、ジッタ不良の検出が困難になる。
このように上記のような従来のジッタ測定方法では、LSI回路内でクロックジッタを定量的に測定することができないという問題を有していた。
特開平10−267999号公報
本発明は内蔵されたジッタ測定装置でクロックジッタを定量的に測定することができる半導体集積回路を提供することを目的とする。
本発明の一態様による半導体集積回路は、n個(nは2以上の整数)の直列に接続された遅延素子をそれぞれ有し、1段目の遅延素子には同一の入力信号が入力され、k(kは1≦k≦n−1をみたす整数)段目の遅延素子の出力信号がk+1段目の遅延素子に入力される第1及び第2の遅延回路と、n個のエッジ検出部及び読み出し部を有し、第j(jは1≦j≦nを満たす整数)のエッジ検出部は前記第1の遅延回路のj段目の遅延素子の出力信号及び前記第2の遅延回路のn−j+1段目の遅延素子の出力信号が入力され、この2つの信号の立ち上がり又は立ち下がり変化の期間が重なるか否かを検出してその検出回数をカウントし、前記読み出し部が前記カウントされた検出回数を読み出す検出回路と、を含むものである。
本発明によれば、集積回路に内蔵したジッタ測定装置でクロックジッタを定量的に測定することができる。
以下、本発明の一実施の形態による半導体集積回路について図面に基づいて説明する。
本集積回路は図1に示される遅延回路1、遅延回路2及び検出回路3を含むジッタ測定装置を内蔵する。
遅延回路1は直列に接続されたn個(nは2以上の整数)の遅延素子A1〜Anを有する。また、同様に遅延回路2も直列に接続されたn個(nは2以上の整数)の遅延素子B1〜Bnを有する。遅延素子A1〜An及びB1〜Bnの遅延量はすべて等しいものとする。
遅延素子A1及びB1にはクロック信号CLOCKが入力される。このクロック信号は本集積回路の内部クロック信号である。遅延素子Am(mは1≦m≦n−1を満たす整数)により遅延されたクロック信号は遅延素子Am+1へ出力される。また、遅延素子Bm(mは1≦m≦n−1を満たす整数)により遅延されたクロック信号は遅延素子Bm+1へ出力される。
検出回路3にはn個(nは2以上の整数)のエッジ検出部E1〜Enが含まれる。エッジ検出部Ej(jは1≦j≦nを満たす整数)には遅延素子Aj及びBn−j+1の出力が入力される。エッジ検出部Ejは遅延素子Aj及びBn−j+1から出力される信号の立ち上がりのエッジが交差するか否かを検出することができる。
図2に検出回路の概略構成を示す。検出回路はエッジ検出部E1〜En及び読み出し部7を備える。エッジ検出部Ejはエッジ抽出部4a、4b、交差検出部5及びカウンタ6を有する。
エッジ抽出部4aの入力端子は遅延素子Aj(図示せず)の出力端子に接続され、遅延素子Ajから出力される信号の立ち上がりエッジを抽出して出力する。同様にエッジ抽出部4bの入力端子は遅延素子Bn−j+1(図示せず)の出力端子に接続され、遅延素子Bn−j+1から出力される信号の立ち上がりエッジを抽出して出力する。交差検出部5はエッジ抽出部4a、4bにて抽出されたエッジが交差するか否かを検出し、カウンタ6で検出回数がカウントされる。カウンタ6にはカウント値をリセットするリセット信号が与えられる。
エッジ抽出部4a、4b及び交差検出部5の構成の一例を図3に示す。エッジ抽出部4aはキャパシタC1及び抵抗R1を有する。キャパシタC1の一方の端子は遅延素子Aj(図示せず)の出力端子に接続され、他方の端子は接地された抵抗R1に接続されている。
同様にエッジ抽出部4bはキャパシタC2及び抵抗R2を有し、キャパシタC2の一方の端子は遅延素子Bn−j+1(図示せず)の出力端子に接続され、他方の端子は接地された抵抗R2に接続されている。
交差検出部5はトランジスタ11、12、NANDゲート13及び抵抗R3を有する。トランジスタ11、12のソース・ドレイン電極の一端は互いに接続されており、トランジスタ12のソース・ドレイン電極の他端は接地されている。また、抵抗R3は一端が電源電圧線VDDに接続されており、他端はトランジスタ11のソース・ドレイン電極の他端と接続されている。トランジスタ11のゲート電極はキャパシタC1の他方の端子に接続されている。また、トランジスタ12のゲート電極はキャパシタC2の他方の端子に接続されている。
NANDゲート13は2つの入力端子IN1、IN2を有し、入力端子IN1は抵抗R3及びトランジスタ11のソース・ドレイン電極に接続され、入力端子IN2にはゲート信号GATEが入力される。ゲート信号GATEは第1の所定値(ハイレベル)である。NANDゲート13の出力はカウンタ6に入力される。
エッジ検出部Ejのカウンタ6は読み出し部7に接続され、それぞれのエッジ検出部におけるカウンタのカウント値が読み出される。読み出し部7は例えばセレクタ回路であり、n個のエッジ検出部E1〜Enに含まれるカウンタのカウント値を選択、出力する。出力されたカウント値は演算部8に入力され、カウント値に基づいて統計処理を行いクロック信号に含まれるジッタの統計量を算出する。この演算部8は同じ集積回路内に設けても良いし、外部回路としてもよい。統計処理については後述する。
例えば、図4に示すように、遅延素子Aj及びBn−j+1から出力される遅延されたクロック信号の立ち上がりのエッジ部が交差するとき、エッジ抽出部4a、4bからはハイレベルの信号が出力され、トランジスタ11及び12は共にオンし、入力端子IN1の入力信号はローレベルになる。ゲート信号GATEはハイレベルのため、NANDゲート13の出力はハイレベルになり、カウンタ6のカウント値が1つ増す。これにより立ち上がりのエッジ部が交差した回数をカウントすることができる。トランジスタ11及び12の少なくとも一方がオフの場合は入力端子IN1の入力信号はハイレベルのため、NANDゲート13の出力はローレベルである。
次に、このジッタ測定装置を用いたジッタ測定方法について説明する。ここで、遅延回路1、2の総遅延時間(遅延素子1個あたりの遅延量d×遅延素子数n)は入力されるクロック信号の周期Tの2倍以上、遅延素子数nはn=2k+1(kは1以上の整数)であるとする。また、遅延回路1、2にはそれぞれ図5に示すようなクロック信号が入力されるとする。
遅延回路1が有する2k+1個の遅延素子のうち中央に位置する遅延素子Ak+1の出力と遅延回路2が有する2k+1個の遅延素子のうち中央に位置する遅延素子Bk+1の出力は共にエッジ検出部Ek+1に入力される。
遅延回路1、2に入力されるクロック信号にジッタが無い場合、エッジ検出部Ek+1に入力される信号は等しい時間遅延されており、遅延回路1、2にそれぞれp番目(pは1以上の整数)に入力したクロック信号のエッジ部の交差が検出されることになる。そして、エッジ部交差の度にカウント値が増加する。
また、簡単のため周期Tを遅延量dの偶数倍とすると、エッジ検出部Ek+1+T/2dには遅延素子Ak+1+T/2dの出力と、遅延素子Bk+1−T/2dの出力とが入力される。このエッジ検出部Ek+1+T/2dでは遅延回路1にp番目に入力したクロック信号のエッジ部と、遅延回路2にp+1番目に入力したクロック信号のエッジ部の交差が検出される。
また、同様に遅延素子Ak+1−T/2dの出力と、遅延素子Bk+1+T/2dの出力とがエッジ検出部Ek+1−T/2dに入力され、ここでは遅延回路1にp+1番目に入力したクロック信号のエッジ部と、遅延回路2にp番目に入力したクロック信号のエッジ部の交差が検出される。
遅延回路1、2に入力されるクロック信号にジッタが無い場合の各エッジ検出部におけるカウント値は図6に示すようになる。
一方、遅延回路1、2に入力されるクロック信号にジッタが重畳している場合、遅延回路1、2にそれぞれp番目に入力されたクロック信号のエッジ部交差はエッジ検出部Ek+1だけでなく前後のエッジ検出部Ek、Ek+2においても検出される。さらにジッタ量が大きい場合は、エッジ検出部Ek−1、Ek+3においても検出される。
同様に遅延回路1にp番目に入力したクロック信号のエッジ部と、遅延回路2にp+1番目に入力したクロック信号のエッジ部の交差はエッジ検出部Ek+1+T/2dの前後のエッジ検出部においても検出される。また、遅延回路1にp+1番目に入力したクロック信号のエッジ部と、遅延回路2にp番目に入力したクロック信号のエッジ部の交差がエッジ検出部Ek+1−T/2dの前後のエッジ検出部においても検出される。
このように遅延回路1、2に入力されるクロック信号にジッタが重畳している場合の各エッジ検出部におけるカウント値は図7に示すようになる。
続いて、クロック信号に重畳しているジッタの算出方法について説明する。まず、ゲート信号GATEを第2の所定値(ローレベル)にし、カウンタのカウント値が増加しないようにする。次にエッジ検出部E1〜Enのそれぞれのカウンタ6のカウント値を読み出し部7の入力を順次切り替えて読み出し、演算部8へ出力する。これにより図7に示すようなカウント値の分布が得られる。これらの一連の動作は図8に示されるようになる。
図9においてカウント値の山のピーク(q1)から隣の山のピーク(q2)までは、クロック信号の1周期分に相当する。ピーク(q1)からピーク(q2)までのエッジ検出部の数をr個とすると、クロック信号の周期Tは予めわかっているので、隣接するエッジ検出部間の分解能はT/rとなる。
図10に示すように、山のすそ野の広がりがエッジ検出部h個に相当する場合、ジッタのピークトゥピーク(Peak-to-Peak)はh×T/rとなる。また、山の包絡線を統計処理し、分布の標準偏差がσであった場合、ジッタの標準偏差はσ×T/rとなる。このようにクロック信号に含まれるジッタを定量的に測定することができる。このような統計処理を行うため、カウント値分布の山のピークから隣の山のピークまで、及び山のすそ野の広がりがおさまるように、遅延回路1、2の総遅延時間は入力されるクロック信号の2倍以上であることが好ましい。
このように、本発明の実施形態における半導体集積回路により内蔵したジッタ測定装置でクロックジッタを定量的に測定することができる。
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。例えば、上記実施形態では信号の立ち上がりエッジの交差を検出していたが、立下がりエッジの交差を検出するようにしてもよい。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1、2 遅延回路
3 検出回路
4 エッジ抽出部
5 交差検出部
6 カウンタ
7 読み出し部
8 演算部
11、12 トランジスタ
13 NANDゲート
3 検出回路
4 エッジ抽出部
5 交差検出部
6 カウンタ
7 読み出し部
8 演算部
11、12 トランジスタ
13 NANDゲート
Claims (5)
- n個(nは2以上の整数)の直列に接続された遅延素子をそれぞれ有し、1段目の遅延素子には同一の入力信号が入力され、k(kは1≦k≦n−1をみたす整数)段目の遅延素子の出力信号がk+1段目の遅延素子に入力される第1及び第2の遅延回路と、
n個のエッジ検出部及び読み出し部を有し、第j(jは1≦j≦nを満たす整数)のエッジ検出部は前記第1の遅延回路のj段目の遅延素子の出力信号及び前記第2の遅延回路のn−j+1段目の遅延素子の出力信号が入力され、この2つの信号の立ち上がり又は立ち下がり変化の期間が重なるか否かを検出してその検出回数をカウントし、前記読み出し部が前記カウントされた検出回数を読み出す検出回路と、
を含むことを特徴とする半導体集積回路。 - 前記第jのエッジ検出部は、
前記第1の遅延回路のj段目の遅延素子の出力信号の立ち上がり又は立ち下がり変化を抽出する第1のエッジ抽出部と、
前記第2の遅延回路のn−j+1段目の遅延素子の出力信号の立ち上がり又は立ち下がり変化を抽出する第2のエッジ抽出部と、
前記第1のエッジ抽出部により抽出された立ち上がり又は立ち下がり変化の期間と前記第2のエッジ抽出部により抽出された立ち上がり又は立ち下がり変化の期間が重なるか否かを検出する交差検出部と、
前記検出回数をカウントするカウンタと、
を備えることを特徴とする請求項1に記載の半導体集積回路。 - 前記第1のエッジ抽出部は、一方の端子に前記第1の遅延回路のj段目の遅延素子の出力信号が入力される第1のキャパシタと、一方の端子が接地され他方の端子が前記第1のキャパシタの他方の端子に接続された第1の抵抗と、を有し、
前記第2のエッジ抽出部は、一方の端子に前記第2の遅延回路のn−j+1段目の遅延素子の出力信号が入力される第2のキャパシタと、一方の端子が接地され他方の端子が前記第2のキャパシタの他方の端子に接続された第2の抵抗と、を有し、
前記交差検出部は、ソース・ドレイン電極の一方が接地され、ゲート電極が前記第2のキャパシタの他方の端子及び前記第2の抵抗の他方の端子と接続された第1のトランジスタと、ソース・ドレイン電極の一方が前記第1のトランジスタのソース・ドレイン電極の他方と接続され、ゲート電極が前記第1のキャパシタの他方の端子及び前記第1の抵抗の他方の端子と接続された第2のトランジスタと、一方の端子が基準電圧線に接続され他方の端子が前記第2のトランジスタのソース・ドレイン電極の他方と接続された第3の抵抗と、一方の入力端子に所定レベルのゲート信号が入力され、他方の入力端子が前記抵抗の他方の端子及び前記第2のトランジスタのソース・ドレイン電極の他方に接続され、出力が前記カウンタに入力される論理回路と、を有することを特徴とする請求項2に記載の半導体集積回路。 - さらに前記読み出し部に接続され、前記n個のエッジ検出部のそれぞれでカウントされた検出回数に基づいて統計処理を行い、前記入力信号に含まれるジッタの統計量を算出する演算部を備えることを特徴とする請求項1乃至3のいずれかに記載の半導体集積回路。
- 前記第1の遅延回路及び前記第2の遅延回路のn個の遅延素子の遅延時間はすべて同じであり、前記第1の遅延回路及び前記第2の遅延回路のそれぞれの総遅延時間は前記入力信号の2周期分より大きいことを特徴とする請求項1乃至4のいずれかに記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286426A JP4703535B2 (ja) | 2006-10-20 | 2006-10-20 | 半導体集積回路 |
US11/872,283 US7848399B2 (en) | 2006-10-20 | 2007-10-15 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006286426A JP4703535B2 (ja) | 2006-10-20 | 2006-10-20 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008102085A JP2008102085A (ja) | 2008-05-01 |
JP4703535B2 true JP4703535B2 (ja) | 2011-06-15 |
Family
ID=39317887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006286426A Expired - Fee Related JP4703535B2 (ja) | 2006-10-20 | 2006-10-20 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7848399B2 (ja) |
JP (1) | JP4703535B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059706B2 (en) * | 2007-09-24 | 2011-11-15 | Broadcom Corporation | Method and system for transmission and/or reception of signals utilizing a delay circuit and DDFS |
JP5451571B2 (ja) * | 2010-09-29 | 2014-03-26 | 株式会社半導体理工学研究センター | オンチップジッタデータ取得回路、ジッタ測定装置、及びその方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035463A (ja) * | 1998-07-16 | 2000-02-02 | Matsushita Electric Ind Co Ltd | ジッタ測定装置及びそれを内蔵した集積回路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2950370B2 (ja) | 1997-03-27 | 1999-09-20 | 日本電気株式会社 | Pllジッタ測定方法及び集積回路 |
JP3394013B2 (ja) * | 1999-12-24 | 2003-04-07 | 松下電器産業株式会社 | データ抽出回路およびデータ抽出システム |
JP3597782B2 (ja) * | 2001-01-19 | 2004-12-08 | ユーディナデバイス株式会社 | クロック信号補正回路および半導体装置 |
JP4152710B2 (ja) * | 2002-10-01 | 2008-09-17 | 株式会社アドバンテスト | ジッタ測定装置、及び試験装置 |
US7002358B2 (en) * | 2003-12-10 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for measuring jitter |
JP2007514388A (ja) * | 2003-12-16 | 2007-05-31 | カリフォルニア インスティテュート オブ テクノロジー | デターミニスティックジッターイコライザ |
US7236555B2 (en) * | 2004-01-23 | 2007-06-26 | Sunrise Telecom Incorporated | Method and apparatus for measuring jitter |
TWI257482B (en) * | 2004-12-15 | 2006-07-01 | Spirox Corp | Method and apparatus for measuring jitter of signal |
-
2006
- 2006-10-20 JP JP2006286426A patent/JP4703535B2/ja not_active Expired - Fee Related
-
2007
- 2007-10-15 US US11/872,283 patent/US7848399B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000035463A (ja) * | 1998-07-16 | 2000-02-02 | Matsushita Electric Ind Co Ltd | ジッタ測定装置及びそれを内蔵した集積回路 |
Also Published As
Publication number | Publication date |
---|---|
US20080095224A1 (en) | 2008-04-24 |
JP2008102085A (ja) | 2008-05-01 |
US7848399B2 (en) | 2010-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9494649B2 (en) | Adaptive digital delay line for characterization of clock uncertainties | |
US6661266B1 (en) | All digital built-in self-test circuit for phase-locked loops | |
TWI373621B (en) | Device for jitter measurement and method thereof | |
US8497694B2 (en) | On-chip sensor for measuring dynamic power supply noise of the semiconductor chip | |
WO2003081266A1 (en) | Timing measurement system and method using a component-invariant vernier delay line | |
US7653170B2 (en) | Electrical circuit for measuring times and method for measuring times | |
US10024906B2 (en) | Timing skew characterization apparatus and method | |
Saneyoshi et al. | A precise-tracking NBTI-degradation monitor independent of NBTI recovery effect | |
US9804231B2 (en) | Power noise histogram of a computer system | |
CN105675984B (zh) | 一种脉冲波形测试电路 | |
KR20090124934A (ko) | 반도체 집적 회로 및 그 제어 방법, 및 정보 처리 장치 | |
JP4703535B2 (ja) | 半導体集積回路 | |
US7495429B2 (en) | Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines | |
US11482992B2 (en) | Clock sweeping system | |
US8860433B1 (en) | Method and system for self-contained timing and jitter measurement | |
US8793545B2 (en) | Apparatus and method for clock glitch detection during at-speed testing | |
US10261128B2 (en) | Test circuit capable of measuring PLL clock signal in ATPG mode | |
CN101359014B (zh) | 内建抖动测量电路 | |
JP2011199743A (ja) | クロック異常検出回路 | |
Cazeaux et al. | Novel on-chip circuit for jitter testing in high-speed PLLs | |
US9344075B2 (en) | Measuring delay between signal edges of different signals using an undersampling clock | |
Andjelkovic et al. | Study of the operation and SET robustness of a CMOS pulse stretching circuit | |
US20060269030A1 (en) | Phase lock loop jitter measurement | |
Tianming et al. | An enhanced time-to-digital conversion solution for pre-bond TSV dual faults testing | |
US20240259005A1 (en) | Offset detection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110308 |
|
LAPS | Cancellation because of no payment of annual fees |