JP4676013B2 - 電子機器 - Google Patents

電子機器 Download PDF

Info

Publication number
JP4676013B2
JP4676013B2 JP2009156000A JP2009156000A JP4676013B2 JP 4676013 B2 JP4676013 B2 JP 4676013B2 JP 2009156000 A JP2009156000 A JP 2009156000A JP 2009156000 A JP2009156000 A JP 2009156000A JP 4676013 B2 JP4676013 B2 JP 4676013B2
Authority
JP
Japan
Prior art keywords
substrate
mounting
slit
component mounting
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009156000A
Other languages
English (en)
Other versions
JP2011014648A (ja
Inventor
稔 滝澤
秀典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009156000A priority Critical patent/JP4676013B2/ja
Priority to US12/704,736 priority patent/US8068345B2/en
Publication of JP2011014648A publication Critical patent/JP2011014648A/ja
Application granted granted Critical
Publication of JP4676013B2 publication Critical patent/JP4676013B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4691—Rigid-flexible multilayer circuits comprising rigid and flexible layers, e.g. having in the bending regions only flexible layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、リジッドプリント配線板の周りにフレキシブルプリント配線板が配置された回路モジュールを備える電子機器に関する。
例えばポータブルコンピュータのような電子機器の内部には、リジッドプリント配線板や、このリジッドプリント配線板に実装された各種の電子部品によって構成される回路モジュールが収容されている。この種の携行可能な電子機器は、例えば、鞄に入れて運搬しているときに、外部から衝撃を受けることがありうる。
電子機器が衝撃を受けると、その衝撃は内部の回路モジュールまで伝わってしまう。回路モジュールが衝撃を受けると、回路モジュールにたわみやひずみが生じる。これにより、例えば半田付けによるリジッドプリント配線板と電子部品との間の接続に、不具合が生じることがある。
このような不具合を防止するため、電子部品の側縁とリジッドプリント配線板との間にわたって接着剤を供給し、電子部品とリジッドプリント配線板との間の接続を補強することが行なわれている。その他の方法として、例えば特許文献１では、リジッドプリント配線板の一部にフレキシブルプリント配線板（以下ＦＰＣと称する）を露出させ、このＦＰＣに電子部品を実装している。
特開２００３−３３２７４３号公報
従来のように接着剤を用いて電子部品とリジッドプリント配線板との間の接続を補強しても、電子機器に加わる衝撃の多くがそのまま回路モジュールに伝わってしまう。このため、接着剤を用いる方法では、衝撃によって接続の不具合が生じるおそれが残る。
ＦＰＣに電子部品を実装する方法では、ＦＰＣが柔軟性を有するため、電子部品がしっかりと取り付けられないおそれがある。このため、ＦＰＣに電子部品を実装する方法であっても、衝撃によって接続の不具合が生じるおそれが残る。
本発明の目的は、電子部品に加わる衝撃を緩和して、電子部品と基板との間の接続の不具合を防止できる実装構造を有する電子機器を提供することにある。
上記目的を達成するための本発明の一つの形態に係る電子機器は、
筐体と、前記筐体内に収容され、スリットが設けられた剛性を有する第１の基板と、前記第１の基板に設けられ、前記スリットに隣接する部品実装部と、前記部品実装部に実装された電子部品と、前記第１の基板の内部および前記部品実装部の内部に積層され、前記スリットを横断することで前記部品実装部を前記第１の基板に対し変位可能に支持する柔軟性を有する第２の基板と、シート状に形成され、前記第１の基板の少なくとも一部と前記部品実装部の少なくとも一部との間にわたって設けられる衝撃吸収材と、を備えている。前記スリットは、前記第１の基板を厚み方向に貫通している。前記第２の基板は、前記第１の基板および前記部品実装部のそれぞれ全域にわたるように積層される。
本発明によれば、電子部品に加わる衝撃を緩和して、電子部品と基板との間の接続の不具合を防止することができる。
本発明の第１の実施の形態に係るポータブルコンピュータの一部を切り欠いて示す斜視図。 本発明の第１の実施の形態の回路モジュールの一部を示す平面図。 図２のＦ３−Ｆ３線に沿う断面図。 本発明の第１の実施の形態において、成形前の回路モジュールの一部を示す断面図。 本発明の第２の実施の形態の回路モジュールの一部を示す平面図。 図５のＦ６−Ｆ６線に沿う断面図。 本発明の第３の実施の形態の回路モジュールの一部を示す平面図。 図７のＦ８−Ｆ８線に沿う断面図。 本発明の第４の実施の形態の回路モジュールの一部を示す断面図。 本発明の第５の実施の形態の回路モジュールの一部を示す平面図。
以下に、本発明の第１の実施の形態を、図１ないし図４に基づいて説明する。
図１は、電子機器の一例であるポータブルコンピュータ１を示す。ポータブルコンピュータ１は、コンピュータ本体２と、ディスプレイモジュール３とを有している。
ディスプレイモジュール３は、コンピュータ本体２の後端に一対のヒンジ部４を介して連結されている。ディスプレイモジュール３は、ヒンジ部４を支点として、コンピュータ本体２の上に横たわる閉じ位置と、コンピュータ本体２の後端から起立する開き位置との間で回動可能となっている。
コンピュータ本体２は、偏平な箱状の筐体１０を備えている。筐体１０の上面には、キーボード取付部１１が形成されている。キーボード取付部１１には、キーボード１２が支持されている。
ディスプレイモジュール３は、偏平な箱状のディスプレイ筐体１５と、ディスプレイ筐体１５に収容された液晶表示パネル１６とを備えている。液晶表示パネル１６は、スクリーン１６ａを有している。スクリーン１６ａは、ディスプレイ筐体１５の前面に開けた開口部１７を通じてディスプレイモジュール３の外に露出している。
図１に示すように、筐体１０は、回路モジュール１９を収容している。回路モジュール１９は、モジュール基板２０を備えている。モジュール基板２０は、第１の基板２１と、第２の基板２２とで構成されている。第１の基板２１は、剛性を有する、いわゆるリジッドプリント配線板である。第２の基板２２は、柔軟性を有する、いわゆるフレキシブルプリント配線板である。
第１の基板２１には、第１の基板２１を厚み方向に貫通する枠状の孔であるスリット２４が設けられている。このスリット２４により、第１の基板２１の中に矩形状の実装基板２６が形成されている。
実装基板２６は、部品実装部の一例であり、第１の基板２１と同様の剛性を有している。実装基板２６は、スリット２４により取り囲まれて、第１の基板２１から切り離されている。さらに、実装基板２６は、第１の実装面３５および第２の実装面４２を有している。第２の実装面４２は、第１の実装面３５の反対側に位置している。
実装基板２６の第１の実装面３５に電子部品の一例であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）３０が実装されている。ＢＧＡ３０は、４つの角部３０ａを有している。
ＢＧＡ３０は、マトリクス状に配列された複数の半田ボール３３を有している。半田ボール３３は、接続端子の一例である。半田ボール３３は、第１の実装面３５に設けられた図示しないパッドに半田付けされている。さらに、第１の基板２１および実装基板２６の第２の実装面４２に、例えばコンデンサや抵抗器のようなその他の電子部品３１が実装されている。
図３に示すように、第２の基板２２は、第１の基板２１の内部から実装基板２６の内部のそれぞれ全域にわたるように積層されている。
第２の基板２２は、スリット２４を横断して第１の基板２１と実装基板２６との間にわたって設けられている。詳しく述べると、第２の基板２２は、矩形の実装基板２６の４つの側縁２６ａから、スリット２４の外周縁を規定する第１の基板２１の４つの側縁２１ａにわたって設けられており、第２の基板２２の一部がスリット２４に露出されている。
第２の基板２２は、第１の基板２１と実装基板２６との間をつないでいる。これにより、実装基板２６は、第１の基板２１とおおよそ同一平面上に支持される。第２の基板２２が柔軟性を有するため、実装基板２６は第１の基板２１に対してわずかに動くことができる。なお、第２の基板２２は、スリット２４の全域に設けられていても良い。
図４は、成形前のモジュール基板２０の積層構造を示している。第１の基板２１は、第１のプリプレグ５０と、第１の接着剤層５１と、第２の接着剤層５２と、第２のプリプレグ５３とを有している。
第１のプリプレグ５０は、一方の面に形成された導体パターン５０ａと、他方の面に形成された導体パターン５０ｂとを有している。第２のプリプレグ５３は、一方の面に形成された導体パターン５３ａと、他方の面に形成された導体パターン５３ｂとを有している。
実装基板２６は、第３のプリプレグ５４と、第３の接着剤層５５と、第４の接着剤層５６と、第４のプリプレグ５７とを有している。
第３のプリプレグ５４は、一方の面に形成された導体パターン５４ａと、他方の面に形成された導体パターン５４ｂとを有している。第４のプリプレグ５７は、一方の面に形成された導体パターン５７ａと、他方の面に形成された導体パターン５７ｂとを有している。
第２の基板２２は、第１の基板２１の第１の接着剤層５１と第２の接着剤層５２との間に介在されているとともに、実装基板２６の第３の接着剤層５５と第４の接着剤層５６との間に介在されている。
さらに、第２の基板２２は、第１の面２２ａおよび第１の面２２ａの反対側に位置する第２の面２２ｂを有している。第２の基板２２の第１の面２２ａに導体パターン２２ｃが形成されている。導体パターン２２ｃは、実装基板２６上のパッドに電気的に接続される。
次に、モジュール基板２０の製造方法について説明する。
第２の基板２２の第１の面２２ａの上に、第２の接着剤層５２、第２のプリプレグ５３、第４の接着剤層５６、および第４のプリプレグ５７を重ねる。第２の基板２２の第２の面２２ｂの上に、第１の接着剤層５１、第１のプリプレグ５０、第３の接着剤層５５、および第３のプリプレグ５４を重ねる。
第１のプリプレグ５０、第１の接着剤層５１、第２の基板２２、第２の接着剤層５２、および第２のプリプレグ５３にそれぞれ設けられた孔に、複数のガイドピン５９を挿入し、位置合わせを行なう。ガイドピン５９によって、第１のプリプレグ５０、第１の接着剤層５１、第２の基板２２、第２の接着剤層５２、および第２のプリプレグ５３は、それぞれ所定の位置関係を有して互いに重なり合う。
第３のプリプレグ５４、第３の接着剤層５５、第２の基板２２、第４の接着剤層５６、および第４のプリプレグ５７にそれぞれ設けられた孔に、複数のガイドピン５９を挿入し、位置合わせを行なう。ガイドピン５９によって、第３のプリプレグ５４、第３の接着剤層５５、第２の基板２２、第４の接着剤層５６、および第４のプリプレグ５７は、それぞれ所定の位置関係を有して互いに重なり合う。
上述のような位置合わせを行なった後、全てのガイドピン５９を抜く。この状態で、第１ないし第４のプリプレグ５０，５３，５４，５７、第１ないし第４の接着剤層５１，５２，５５，５６、および第２の基板２２を加熱し、図４中の矢印Ａ方向に加圧する。この後、スルーホールの形成工程などを経て、図３に示すようなモジュール基板２０が形成される。
なお、モジュール基板２０の製造方法は上述の方法に限らない。例えば、第２の基板２２に形成された孔にガイドピン５９を挿入した後に、第１ないし第４のプリプレグ５０，５３，５４，５７および第１ないし第４の接着剤層５１，５２，５５，５６を、第２の基板２２に重ねても良い。
次に、前記構成のポータブルコンピュータ１の効果について説明する。
柔軟性を有する第２の基板２２が実装基板２６を支持しているため、実装基板２６は第１の基板２１に対してわずかに動くことができる。これにより、ポータブルコンピュータ１が衝撃を受け、回路モジュール１９に衝撃が伝わった場合、ＢＧＡ３０が受ける衝撃を緩和することができる。
すなわち、実装基板２６が伝わった衝撃にあわせて柔軟に動くことにより、ＢＧＡ３０に伝わる衝撃が緩和される。これにより、実装基板２６とＢＧＡ３０との間の電気的な接続の不具合を防ぐことができる。特に、故障の原因となりやすいＢＧＡ３０の角部３０ａにかかる応力を緩和することができるため、ＢＧＡ３０と、実装基板２６との間の電気的な接続の不具合を効果的に防ぐことができる。
しかも、回路モジュール１９のモジュール基板２０が熱によって膨張した場合、膨張した第１の基板２１および実装基板２６によって第２の基板２２がたわむことで、実装基板２６およびＢＧＡ３０にかかる応力を緩和することができる。これにより、熱膨張によるＢＧＡ３０と実装基板２６との間の電気的な接続の不具合を防ぐことができる。
さらに、第１の基板２１と実装基板２６とは、フレキシブルプリント配線板である第２の基板２２でつながっている。このため、本実施形態のようなＢＧＡ３０にかかる衝撃を緩和する構造を採用しても、回路モジュール１９の回路設計の自由度を保つことができる。
加えて、ＢＧＡ３０の反対側に位置する実装基板２６の第２の実装面４２に、その他の電子部品３１を実装することができる。これにより、回路モジュール１９を高密度化することができる。
次に、本発明の第２ないし第５の実施の形態について、各々の図面を参照して説明する。このとき、第１の実施の形態のポータブルコンピュータ１と同一の構成部分には同一の参照符号を付してその説明を省略する。
図５および図６は、本発明の第２の実施の形態を開示している。
図５に示すように、ＢＧＡ３０のそれぞれの角部３０ａに補強部６０が設けられている。補強部６０は、ＢＧＡ３０と実装基板２６との間にわたって充填された熱硬化性の接着剤で構成されている。
詳しく述べると、図６に示すように、補強部６０は、ＢＧＡ３０の側縁３０ｂから実装基板２６の第１の実装面３５にわたって設けられ、それぞれに接着している。補強部６０は、ＢＧＡ３０と実装基板２６とに接着した状態で硬化しているため、実装基板２６にＢＧＡ３０を固定している。なお、補強部６０は、ＢＧＡ３０の上面３０ｃまで設けられていても良い。
次に、前記構成のポータブルコンピュータ１の効果について説明する。
補強部６０が実装基板２６にＢＧＡ３０を固定することで、ＢＧＡ３０と実装基板２６との半田付け部分が補強される。これにより、ＢＧＡ３０と実装基板２６との電気的な接続の不具合をさらに効果的に防ぐことができる。
なお、補強部６０を構成する接着剤は、熱硬化性に限らない。例えば、紫外線や時間の経過によって硬化する接着剤を用いても良い。
次に、本発明の第３の実施の形態を、図７および図８に基づいて説明する。
図７に示すように、第１の基板２１と実装基板２６との間にわたって複数の衝撃吸収材６３が設けられている。衝撃吸収材６３は、例えば運動エネルギーを熱に変換するシート状のジェルで形成されている。衝撃吸収材６３に運動エネルギーを加えると、この運動エネルギーを熱に変換して減衰させる。
図８に示すように、それぞれの衝撃吸収材６３は、一方の端部６３ａが実装基板２６の第１の実装面３５に貼り付けられ、他方の端部６３ｂが第１の基板２１の上面２１ｂに貼り付けられている。そのため、衝撃吸収材６３はスリット２４の一部を覆っている。
なお、衝撃吸収材６３の配置は図７のような配置に限らない。例えば衝撃吸収材６３が斜めに設けられ、第１の基板２１の隣り合う側縁２１ａどうしをつないでいても良い。もしくは、スリット２４よりも大きい１つの衝撃吸収材６３が、第１の基板２１、スリット２４、および実装基板２６を覆って設けられていてもよい。
さらに、衝撃吸収材６３は、実装基板２６の第２の実装面４２と第１の基板２１との間に設けても良い。つまり、衝撃吸収材６３は、第１の基板２１の少なくとも一部と実装基板２６の少なくとも一部との間にわたって設けられていれば良い。
次に、前記構成のポータブルコンピュータ１の効果について説明する。
衝撃吸収材６３は、第１の基板２１と実装基板２６との間にわたって設けられている。回路モジュール１９が衝撃を受けた場合、衝撃吸収材６３が衝撃による運動エネルギーを熱に変換することで、ＢＧＡ３０に伝わる衝撃が緩和される。これにより、ＢＧＡ３０と実装基板２６との電気的な接続の不具合をさらに効果的に防ぐことができる。
次に、本発明の第４の実施の形態を、図９に基づいて説明する。
図９に示すように、フレキシブルな第２の基板２２は、第１の基板２１の内部の一部分および実装基板２６の内部の一部分にそれぞれ積層されて、スリット２４を横断している。
次に、前記構成のポータブルコンピュータ１の効果について説明する。
本実施の形態は、第２の基板２２が第１の基板２１および実装基板２６の内部のそれぞれ一部分にのみ設けられている点で、第１の実施の形態と異なっている。これにより、接着剤層よりも高価なフレキシブルプリント配線板の使用を減らし、コストを低減することができる。
次に、本発明の第５の実施の形態を、図１０に基づいて説明する。
第１の基板２１は、スリット６６と、部品実装部６７とを備えている。スリット６６は、第１の基板２１を厚み方向に貫通する孔であり、直線状をなす第１ないし第３の部分６６ａ，６６ｂ，６６ｃを有している。
第２の部分６６ｂは、第１の部分６６ａの一端から第１の部分６６ａと直交する方向に延びている。第３の部分６６ｃは、第１の部分６６ａの他端から第１の部分６６ａと直交する方向に延びている。そのため、第２の部分６６ｂおよび第３の部分６６ｃは、互いに間隔を存して並行に配置されている。
部品実装部６７は、スリット６６の第１ないし第３の部分６６ａ，６６ｂ，６６ｃによって三方から囲まれた領域によって定められており、矩形の片持ち梁状をなしている。この部品実装部６７には、ＢＧＡ３０が実装されている。
第２の基板２２は、スリット６６の第１ないし第３の部分６６ａ，６６ｂ，６６ｃを横切っている。詳しく述べると、第２の基板２２は、部品実装部６７の３つの側縁６７ａから、それぞれの側縁６７ａと対向する第１の基板２１の側縁２１ａとの間にわたって設けられており、第２の基板２２の一部がスリット６６に露出されている。なお、第２の基板２２は、スリット６６の全域に設けられていても良い。
部品実装部６７は、連続部６８を介して第１の基板２１とつながっている。第２の基板２２は柔軟性を有するため、部品実装部６７は、連続部６８を支点として、第１の基板２１に対してわずかに動くことができる。
次に、前記構成のポータブルコンピュータ１の効果について説明する。
第２の基板２２が柔軟性を有しているため、部品実装部６７は、連続部６８を支点として、第１の基板２１に対してわずかに動くことができる。これにより、ポータブルコンピュータ１が衝撃を受け、回路モジュール１９に衝撃が伝わった場合、ＢＧＡ３０が受ける衝撃を緩和することができる。
すなわち、部品実装部６７が伝わった衝撃に応じて柔軟に動くことにより、ＢＧＡ３０に伝わる衝撃が緩和される。これにより、ＢＧＡ３０と部品実装部６７との電気的な接続の不具合を防ぐことができる。特に、故障の原因となりやすいＢＧＡ３０の角部３０ａにかかる応力を緩和することができるため、ＢＧＡ３０と部品実装部６７との間の電気的な接続の不具合を効果的に防ぐことができる。
さらに、回路モジュール１９が熱によって膨張した場合、膨張した第１の基板２１および部品実装部６７に応じて第２の基板２２がたわむことで、部品実装部６７およびＢＧＡ３０にかかる応力を緩和することができる。これにより、熱膨張によるＢＧＡ３０と部品実装部６７との間の電気的な接続の不具合を防ぐことができる。
しかも、第１の基板２１と部品実装部６７とは、連続部６８の他にフレキシブルプリント配線板である第２の基板２２でつながっている。このため、本実施形態のようなＢＧＡ３０にかかる衝撃を緩和する構造を採用しても、回路モジュール１９における回路設計の自由度を保つことができる。
なお、スリットおよび部品実装部の形状は、上述したものに限らない。例えば、並行に延びる２つのスリットを第１の基板に設け、２つのスリットに挟まれた領域を部品実装部としても良い。もしくは、直線状に設けられた部分と、この部分の一端からこの部分と直交する方向に延びる部分とで構成されるスリットを第１の基板に設け、このスリットに隣接する矩形の領域を部品実装部としても良い。
さらに、第１ないし第５の実施の形態では、ＢＧＡを電子部品の一例としたが、他の種類の電子部品でも良い。例えばピン状の接続端子を有するＰＧＡ（Ｐｉｎ Ｇｒｉｄ Ａｒｒａｙ）や、側方に向けて接続端子が延びるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）のような電子部品を用いることができる。
以下に、本出願の当初の特許請求の範囲に記載された発明を付記する。
[１]筐体と、
前記筐体内に収容され、スリットが設けられた剛性を有する第１の基板と、
前記第１の基板に設けられ、前記スリットに隣接する部品実装部と、
前記部品実装部に実装された電子部品と、
前記第１の基板の内部および前記部品実装部の内部に積層され、前記スリットを横断することで前記部品実装部を前記第１の基板に対し変位可能に支持する柔軟性を有する第２の基板と、を備えていることを特徴とする電子機器。
[２]前記スリットは、前記第１の基板を厚み方向に貫通していることを特徴とする[１]に記載の電子機器。
[３]前記第２の基板は、前記第１の基板および前記部品実装部のそれぞれ全域にわたるように積層されていることを特徴とする[２]に記載の電子機器。
[４]前記部品実装部は、前記スリットにより取り囲まれて前記第１の基板から切り離されていることを特徴とする[３]に記載の電子機器。
[５]前記部品実装部は、前記第１の基板の一部からなることを特徴とする[１]に記載の電子機器。
[６]前記電子部品は、複数の接続端子を有し、前記部品実装部は、前記電子部品の接続端子が電気的に接続される実装面を有することを特徴とする[１]に記載の電子機器。
[７]前記電子部品と前記部品実装部との間にわたって充填され、前記電子部品を前記部品実装部に固定する補強部をさらに備えていることを特徴とする[１]に記載の電子機器。
[８]前記第１の基板の少なくとも一部と前記部品実装部の少なくとも一部との間にわたって設けられる衝撃吸収材をさらに備えていること特徴とする[１]に記載の電子機器。
[９]筐体と、
前記筐体内に収容され、柔軟性を有する基板と、
前記基板の一部に積層された剛性を有する実装基板と、
前記実装基板に実装された電子部品と、を備えていることを特徴とする電子機器。

１…ポータブルコンピュータ，１０…筐体，１９…回路モジュール，２１…第１の基板，２２…第２の基板，２４，６６…スリット，２６…実装基板，３０…ＢＧＡ，６７…部品実装部。

Claims (2)

  1. 筐体と、
    前記筐体内に収容され、スリットが設けられた剛性を有する第１の基板と、
    前記第１の基板に設けられ、前記スリットに隣接する部品実装部と、
    前記部品実装部に実装された電子部品と、
    前記第１の基板の内部および前記部品実装部の内部に積層され、前記スリットを横断することで前記部品実装部を前記第１の基板に対し変位可能に支持する柔軟性を有する第２の基板と、
    シート状に形成され、前記第１の基板の少なくとも一部と前記部品実装部の少なくとも一部との間にわたって設けられる衝撃吸収材と、を備え、
    前記スリットは、前記第１の基板を厚み方向に貫通し、
    前記第２の基板は、前記第１の基板および前記部品実装部のそれぞれ全域にわたるように積層されたことを特徴とする電子機器。
  2. 前記衝撃吸収材は、運動エネルギーを熱に変換することで、運動エネルギーを減衰させる請求項１に記載の電子機器。
JP2009156000A 2009-06-30 2009-06-30 電子機器 Active JP4676013B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009156000A JP4676013B2 (ja) 2009-06-30 2009-06-30 電子機器
US12/704,736 US8068345B2 (en) 2009-06-30 2010-02-12 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009156000A JP4676013B2 (ja) 2009-06-30 2009-06-30 電子機器

Publications (2)

Publication Number Publication Date
JP2011014648A JP2011014648A (ja) 2011-01-20
JP4676013B2 true JP4676013B2 (ja) 2011-04-27

Family

ID=43380490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156000A Active JP4676013B2 (ja) 2009-06-30 2009-06-30 電子機器

Country Status (2)

Country Link
US (1) US8068345B2 (ja)
JP (1) JP4676013B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4865067B1 (ja) * 2010-07-30 2012-02-01 株式会社東芝 電子機器
CN102271469B (zh) * 2011-07-08 2013-04-24 深圳市精诚达电路科技股份有限公司 一种软硬结合板的加工方法
WO2017205087A1 (en) * 2016-05-12 2017-11-30 Stormwaterx, Llc Saturated layer stormwater filter and passive stormwater management system with pretreatment

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283865A (ja) * 1996-04-08 1997-10-31 Mitsubishi Electric Corp Ｃｏｂ実装用プリント配線板
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JP2000082868A (ja) * 1998-09-07 2000-03-21 Sony Corp フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP2004273583A (ja) * 2003-03-06 2004-09-30 Toyota Motor Corp 配線基板構造体
JP2004342888A (ja) * 2003-05-16 2004-12-02 Mitsubishi Electric Corp 回路基板および表面実装型コネクタの実装構造
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
JPH10189867A (ja) 1996-12-26 1998-07-21 Toshiba Corp 回路モジュールおよびこの回路モジュールを収容した携帯形電子機器
US6483037B1 (en) * 2001-11-13 2002-11-19 Motorola, Inc. Multilayer flexible FR4 circuit
JP2003332743A (ja) 2002-05-14 2003-11-21 Olympus Optical Co Ltd リジットフレキシブル基板
JP4096774B2 (ja) * 2003-03-24 2008-06-04 セイコーエプソン株式会社 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法
US8035983B2 (en) * 2007-07-17 2011-10-11 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283865A (ja) * 1996-04-08 1997-10-31 Mitsubishi Electric Corp Ｃｏｂ実装用プリント配線板
JPH11260957A (ja) * 1998-03-11 1999-09-24 Fujitsu Ltd 電子部品パッケージ、プリント配線板、およびプリント配線板の検査方法
JP2000082868A (ja) * 1998-09-07 2000-03-21 Sony Corp フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法
JP2004273583A (ja) * 2003-03-06 2004-09-30 Toyota Motor Corp 配線基板構造体
JP2004342888A (ja) * 2003-05-16 2004-12-02 Mitsubishi Electric Corp 回路基板および表面実装型コネクタの実装構造
JP2005235997A (ja) * 2004-02-19 2005-09-02 Mitsubishi Electric Corp プリント基板、電子回路基板及びその製造方法

Also Published As

Publication number Publication date
JP2011014648A (ja) 2011-01-20
US20100328904A1 (en) 2010-12-30
US8068345B2 (en) 2011-11-29

Similar Documents

Publication Publication Date Title
US8604347B2 (en) Board reinforcing structure, board assembly, and electronic device
US8289728B2 (en) Interconnect board, printed circuit board unit, and method
JP4676013B2 (ja) 電子機器
JP2009016398A (ja) プリント配線板構造、電子部品の実装方法および電子機器
US20080066953A1 (en) Circuit board assembly and manufacturing method thereof, electronic part assembly and manufacturing method thereof, and electronic device
JP5434167B2 (ja) 回路基板
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP2014045042A (ja) 実装構造および電子機器
US20140078700A1 (en) Circuit board device and electronic device
JP4086657B2 (ja) 積層型半導体装置
JP5617866B2 (ja) シールドケース及び電子機器
JP5300994B2 (ja) 電子機器
JP7200969B2 (ja) 電子装置
JP2013157565A (ja) 電子機器
JP2012146823A (ja) シールド方法及電子機器
JP6863230B2 (ja) 回路素子および電子機器
US20090314536A1 (en) Printed circuit board, electric instrument, and semiconductor package
JP2008166378A (ja) プリント回路板及びプリント回路板を備えた電子機器
JP5845792B2 (ja) 電子部品
JP6281181B2 (ja) 多層樹脂配線基板および基板モジュール
JP2010093310A (ja) 電子機器
JP6973861B2 (ja) 半導体装置、電子機器及び半導体装置の製造方法
JP6102145B2 (ja) 実装構造体及び実装構造体の製造方法
JP2013038154A (ja) フレキシブルプリント基板構造体
JP2007318183A (ja) 積層型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110126

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4676013

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350