JP2009016398A

JP2009016398A - プリント配線板構造、電子部品の実装方法および電子機器

Info

Publication number: JP2009016398A
Application number: JP2007173364A
Authority: JP
Inventors: Minoru Takizawa; 稔滝澤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-06-29
Filing date: 2007-06-29
Publication date: 2009-01-22
Also published as: US20090001538A1; US8120157B2; CN101336045A

Abstract

【課題】接続信頼性を低下させることなく、高密度実装、高密度配線を可能にしたプリント配線板構造を提供する。
【解決手段】プリント配線板１１の両部品実装面１１Ａ，１１Ｂにおいて、サブストレート相互（１２ａ−１３ａ）は一部が重なり、半導体チップ相互（１２ｂ−１３ｂ）は重ならない位置関係（Ｓ）で、第１の部品実装面１１Ａに第１の半導体パッケージ１２を実装し、第２の部品実装面１１Ｂに第２の半導体パッケージ１３を実装している。
【選択図】図１

Description

本発明は、半導体チップをサブストレートに搭載した半導体パッケージをプリント配線板の両面に実装したプリント配線板構造に関する。

パーソナルコンピュータ等の電子機器においては、ＣＰＵや、その周辺回路を構成する、数十ミリ角程度の大型半導体パッケージを実装した回路板が主要な構成要素として筐体内に収容される。

この種、パーソナルコンピュータ等の電子機器に用いられる回路板は、半導体パッケージの実装面を、基板の反りや変形、外部から受ける衝撃や振動等により加わるストレスから保護する手段が必要とされる。

基板に実装された半導体部品のはんだ接合部を上記ストレスから保護する手段として、半導体装置をアンダーフィル剤で基板に固着する電子部品実装方法が知られている（特許文献１参照）。
特開２００２−２７１０１４号公報

上記したアンダーフィルによる補強手段を上記したような数十ミリ角程度の大型半導体パッケージを実装した回路板に適用した場合、半導体パッケージの回路動作に伴う自己発熱により、半導体パッケージと基板との間にアンダーフィルとして埋め込まれた補強材料が熱膨張を繰り返し、この熱膨張により、はんだ接合部に過度のストレスが加わるという問題が派生する。とくに、パッケージ裏面にはんだ接合部を配置した、例えばＢＧＡ，ＬＧＡ等の大型半導体パッケージを実装した回路板においては、矩形状をなすパッケージのコーナー部にストレスが集中し、これによってはんだ接合部の回路破断を招来する。この問題は、アンダーフィルとして埋め込まれた補強材料の熱膨張係数が半導体パッケージや基板と異なるほど顕著である。また、大型半導体パッケージの実装面全体が基板に接着されることから、リワークが困難になるという問題が派生する。

一方、電子機器の多機能、高機能化等に伴い、電子機器に適用される回路板には配線並びに実装部品のより高密度実装化が要求されている。この要求に応えるため、半導体チップをサブストレートに搭載したＢＧＡ，ＬＧＡ等の半導体パッケージをプリント配線板の両面に実装するためのプリント配線板構造が種々適用されている。この種プリント配線板構造においては、プリント配線板の両面に実装される半導体パッケージ相互の重なり率が、接続信頼性に影響を及ぼし、重なり率が向上すると、それに応じて応力ひずみは大きくなり、接続信頼性が低下する。従って、上記重なり率を低減することで接続信頼性の向上が図れるが、上記重なり率を低くする程、配線並びに部品の実装密度が低下し、回路板の大型化を招来するという問題があった。

本発明は、接続信頼性を低下させることなく、高密度実装、高密度配線を可能にしたプリント配線板構造を提供することを目的とする。

本発明は、半導体チップをサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面および第２の部品実装面を表裏の関係に有するプリント配線板と、前記プリント配線板を介してサブストレート相互は一部が重なり、半導体チップ相互は重ならない位置関係で、前記第１の部品実装面に実装された第１の半導体パッケージ、および前記第２の部品実装面に実装された第２の半導体パッケージと、を具備したプリント配線板構造を特徴とする。

また、本発明は、プリント配線板の両面にそれぞれＢＧＡ部品を実装する電子部品の実装方法であって、前記各ＢＧＡ部品を、サブストレート相互が一部重なり、ベアチップ相互が重ならない位置関係で実装することを特徴とする。

また、本発明は、電子機器本体と、この電子機器本体に設けられた回路基板とを具備する電子機器において、前記回路基板は、半導体チップをサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面および第２の部品実装面を表裏の関係に有するプリント配線板と、前記プリント配線板を介してサブストレート相互は一部が重なり、半導体チップ相互は重ならない位置関係で、前記第１の部品実装面に実装された第１の半導体パッケージ、および前記第２の部品実装面に実装された第２の半導体パッケージと、を具備して構成されていることを特徴とする。

接続信頼性を低下させることなく、高密度実装、高密度配線を可能にした。

本発明のプリント配線板構造における半導体パッケージの実装構造においては、プリント配線板の両部品実装面において、サブストレート相互は一部が重なり、半導体チップ相互は重ならない位置関係で、表裏の各部品実装面に半導体パッケージを実装可能にしている。すなわち、本発明は、半導体チップ（ベアチップ）相互に重なりが生じた場合（当然サブストレート相互にも重なりが生じる）、接続信頼性の低下を招くことから、半導体チップ相互に重なりが生じない範囲で、表裏の各部品実装面に半導体パッケージを実装可能にし、これによって、接続信頼性の低下を招くことなく、実装部品の高密度化、および配線の高密度化を図っている。

上述したようにＢＧＡ，ＬＧＡ等の大型半導体パッケージを実装した回路板においては、熱ストレスや機械ストレスによる応力、歪み等によって、平面視矩形状をなすパッケージのコーナー部にストレスが集中し、これによって、はんだ接合部の回路破断を招来し、接続信頼性の低下を招く。

とくに、プリント配線板の表裏両面を部品実装面にしたプリント配線板構造においては、プリント配線板の表裏に重なって実装されているＢＧＡ等の半導体パッケージがプリント配線板に拘束される際の応力がベアチップ直下に集中するようになり、実製品使用時の温度変化による応力発生の影響を受け易く、接続信頼性が著しく低下することが、温度サイクル試験の結果や、有限要素法を用いた応力構造解析結果から確認されている。

本発明のプリント配線板構造においては、上記した部品配置構造とすることによって、上記ストレスに伴う、はんだ接合部の回路破断を極力回避して、接続信頼性を低下させることなく、部品および配線の高密度化を実現している。

以下図面を参照して本発明の実施形態を説明する。

本発明の第１実施形態に係るプリント配線板構造を図１および図２に示す。図２は要部の側面を示し、図３は要部の平面を示している。

本発明の第１実施形態に係るプリント配線板構造は、図１および図２に示すように、半導体チップをサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面１１Ａおよび第２の部品実装面１１Ｂを表裏の関係に有するプリント配線板１１と、このプリント配線板１１を介してサブストレート相互（１２ａ−１３ａ）は一部が重なり、半導体チップ相互（１２ｂ−１３ｂ）は重ならない位置関係（Ｓ）で、上記第１の部品実装面１１Ａに実装された第１の半導体パッケージ１２、および上記第２の部品実装面１１Ｂに実装された第２の半導体パッケージ１３と、を具備して構成される。

この実施形態では、上記第１の部品実装面１１Ａに実装された第１の半導体パッケージ１２、および上記第２の部品実装面１１Ｂに実装された第２の半導体パッケージ１３を、それぞれ大型（例えば４０ミリ角）のＢＧＡ（ball grid array）としている。

上記プリント配線板１１の第１の部品実装面１１Ａには、上記第１の半導体パッケージ１２を実装部品とする多数の部品接合用電極１１ａ，…が設けられている。

この部品接合用電極１１ａ，…に、第１の半導体パッケージ１２の各はんだボールがはんだ接合されることによって、プリント配線板１１の第１の部品実装面１１Ａに、第１の半導体パッケージ１２が実装される。

上記プリント配線板１１の第２の部品実装面１１Ｂには、上記第２の半導体パッケージ１３を実装部品とする多数の部品接合用電極１１ｂ，…が設けられている。

この部品接合用電極１１ｂ，…に、第２の半導体パッケージ１３の各はんだボールがはんだ接合されることによって、プリント配線板１１の第２の部品実装面１１Ｂに、第２の半導体パッケージ１３が実装される。

図１および図２に示すように、本発明の第１実施形態に係るプリント配線板は、プリント配線板１１の両部品実装面１１Ａ，１１Ｂにおいて、サブストレート相互（１２ａ−１３ａ）は一部が重なり、半導体チップ相互（１２ｂ−１３ｂ）は重ならない位置関係（Ｓ）で、第１の部品実装面１１Ａに第１の半導体パッケージ１２を実装し、第２の部品実装面１１Ｂに第２の半導体パッケージ１３を実装している。すなわち、本発明の実施形態においては、第１の半導体パッケージ１２のサブストレート１２ａに搭載された半導体チップ１２ｂと、第２の半導体パッケージ１３のサブストレート１３ａに搭載された半導体チップ１３ｂとの相互に重なりが生じない範囲で、第１の半導体パッケージ１２と第２の半導体パッケージ１３との両実装面上での位置的な重なりを許容している。ここでは、サブストレート１２ａ−半導体チップ１２ｂ間に介在して設けられたアンダーフィル１２ｃ、およびサブストレート１３ａ−半導体チップ１３ｂ間に介在して設けられたアンダーフィル１３ｃの各付着領域を含めて半導体チップ相互（１２ｂ−１３ｂ）の重りが生じない範囲を定めており、例えばアンダーフィル１２ｃ、１３ｃのはみ出しがないベアチップ実装構造である場合は、上記位置関係（Ｓ）がさらに狭まり（Ｓ＝０）、部品実装密度をより向上できる。

上記した第１実施形態によれば、第１の半導体パッケージ１２のサブストレート１２ａに搭載された半導体チップ１２ｂと、第２の半導体パッケージ１３のサブストレート１３ａに搭載された半導体チップ１３ｂとの相互に重なりが生じない範囲で、第１の半導体パッケージ１２と第２の半導体パッケージ１３との両実装面上での位置的な重なりを許容した部品実装構造により、接続信頼性を低下させることなく、部品および配線の高密度化が図れる。また、上記した本発明の実施形態に係るプリント配線板構造によれば、プリント配線板の表裏両面に実装した各半導体パッケージの重なりにより生じる接続信頼性を低下を回避するための、特殊な構造、補助部品等を一切用いることなく、経済性に優れた実用性に有利な部品配置構造で、接続信頼性を低下させることなく、部品および配線の高密度化を図ることができる。

本発明の第２実施形態に係るプリント配線板構造を図３に示す。

本発明の第２実施形態に係るプリント配線板構造は、図３に示すように、半導体チップをサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面１１Ａおよび第２の部品実装面１１Ｂを表裏の関係に有するプリント配線板１１と、このプリント配線板１１を介してサブストレート相互（１２ａ−１３ａ）は一部が重なり、半導体チップ相互（１２ｂ−１３ｂ）は重ならない位置関係（Ｓ）で、上記第１の部品実装面１１Ａに実装された第１の半導体パッケージ１２、および上記第２の部品実装面１１Ｂに実装された第２の半導体パッケージ１３と、第１の半導体パッケージ１２のサブストレート１２ａの各コーナー部（図２参照）と第１の部品実装面１１Ａとの間、および第２の半導体パッケージ１３のサブストレート１３ａの各コーナー部（図２参照）と第２の部品実装面１１Ｂとの間を接着剤（樹脂材料）で接着することにより形成された補強部１５，…とを具備して構成される。

上記した第２実施形態によれば、第１の半導体パッケージ１２のサブストレート１２ａに搭載された半導体チップ１２ｂと、第２の半導体パッケージ１３のサブストレート１３ａに搭載された半導体チップ１３ｂとの相互に重なりが生じない範囲で、第１の半導体パッケージ１２と第２の半導体パッケージ１３との両実装面上での位置的な重なりを許容した部品実装構造により、接続信頼性を低下させることなく、部品および配線の高密度化が図れる。また、上記した本発明の実施形態に係るプリント配線板構造によれば、プリント配線板の表裏両面に実装した各半導体パッケージの重なりにより生じる接続信頼性を低下を回避するための、特殊な構造、補助部品等を一切用いることなく、経済性に優れた実用性に有利な部品配置構造で、接続信頼性を低下させることなく、部品および配線の高密度化を図ることができる。さらに第２実施形態によれば、第１の半導体パッケージ１２のサブストレート１２ａのコーナー部における、はんだ接合部の接合強度、および第２の半導体パッケージ１３のサブストレート１３ａのコーナー部における、はんだ接合部の接合強度を、それぞれ上記補強部１５，…で補強したことにより、上記した接続信頼性を低下させることなく部品および配線の高密度化が図れることに加え、より耐衝撃性に優れた信頼性の高いプリント配線板が提供できる。

本発明の第３実施形態を図４に示す。
この第３実施形態は、上記第２実施形態に示したプリント配線板構造の回路板を用いて電子機器を構成している。図４は上記第２実施形態に係るプリント配線板構造をハンディタイプのポータブルコンピュータ等の小型電子機器に適用した例を示している。

図４に於いて、ポータブルコンピュータ１の本体２には、表示部筐体３がヒンジ機構を介して回動自在に設けられている。本体２には、ポインティングデバイス４、キーボード５等の操作部が設けられている。表示部筐体３には例えばＬＣＤ等の表示デバイス６が設けられている。

また本体２には、上記ポインティングデバイス４、キーボード５等の操作部および表示デバイス６を制御する制御回路を組み込んだ回路板（マザーボード）８が設けられている。この回路板８は、上記図３に示した第２実施形態のプリント配線板１１を用いて実現される。

この第１実施形態のプリント配線板１１を用いた回路板８には、図４に示すように、半導体チップ（ベアチップ）をサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面１１Ａおよび第２の部品実装面１１Ｂを表裏の関係に有するプリント配線板１１と、このプリント配線板１１を介してサブストレート相互（１２ａ−１３ａ）は一部が重なり、半導体チップ相互（１２ｂ−１３ｂ）は重ならない位置関係（Ｓ）で、上記第１の部品実装面１１Ａに実装された第１の半導体パッケージ１２、および上記第２の部品実装面１１Ｂに実装された第２の半導体パッケージ１３と、第１の半導体パッケージ１２のサブストレート１２ａの各コーナー部（図２参照）と第１の部品実装面１１Ａとの間、および第２の半導体パッケージ１３のサブストレート１３ａの各コーナー部（図２参照）と第２の部品実装面１１Ｂとの間を接着剤（樹脂材料）で接着することにより形成された補強部１５，…とを具備して構成される。

このように、第１の半導体パッケージ１２のサブストレート１２ａのコーナー部における、はんだ接合部の接合強度、および第２の半導体パッケージ１３のサブストレート１３ａのコーナー部における、はんだ接合部の接合強度を、それぞれ上記補強部１５，…で補強した構造により、接続信頼性を低下させることなく部品および配線の高密度化が図れることに加え、より耐衝撃性に優れた信頼性の高い回路板が実現でき、これによって信頼性の高い、より小型化を図った電子機器が提供できる。

なお、上記した各実施形態では、上記第１の部品実装面１１Ａに実装された第１の半導体パッケージ１２、および上記第２の部品実装面１１Ｂに実装された第２の半導体パッケージ１３を、それぞれＢＧＡ（ball grid array）としているが、例えばＢＧＡとＬＧＡ（Land grid array）の組み合わせ、若しくはＢＧＡとＣＳＰ（chip size package）の組み合わせであってもよい。

また、上記実施形態に示したサブストレート相互（１２ａ−１３ａ）の重なり度合い、半導体チップ相互（１２ｂ−１３ｂ）の重なり度合い等についても、図示するものに限らず、本発明の要旨を逸脱しない範囲で種々変形可能である。

本発明の第１実施形態に係るプリント配線板構造の要部の構成を示す側面図。上記実施形態に係るプリント配線板構造の要部の構成を示す平面図。本発明の第２実施形態に係るプリント配線板構造の要部の構成を示す側面図。本発明の第３実施形態に係る電子機器の構成を示す斜視図。

符号の説明

１…ポータブルコンピュータ、２…本体、３…表示部筐体、４…ポインティングデバイス、５…キーボード、６…表示デバイス、８…回路板（マザーボード）、１１…プリント配線板、１１Ａ…第１の部品実装面、１１Ｂ…第２の部品実装面、１１ａ，１１ｂ…部品接合用電極、１２…第１の半導体パッケージ、１２ａ…サブストレート、１２ｂ…半導体チップ（ベアチップ）、１３…第２の半導体パッケージ、１３ａ…サブストレート、１３ｂ…半導体チップ（ベアチップ）、１５…補強部。

Claims

半導体チップをサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面および第２の部品実装面を表裏の関係に有するプリント配線板と、
前記プリント配線板を介してサブストレート相互は一部が重なり、半導体チップ相互は重ならない位置関係で、前記第１の部品実装面に実装された第１の半導体パッケージ、および前記第２の部品実装面に実装された第２の半導体パッケージと、
を具備したことを特徴とするプリント配線板構造。
前記第１の半導体パッケージは、はんだボールによりはんだ接合されて前記第１の部品実装面に実装され、前記第２の半導体パッケージは、はんだボールによりはんだ接合されて前記第２の部品実装面に実装されていることを特徴とする請求項１に記載のプリント配線板構造。
前記サブストレートは平面視で矩形であり、前記第１の半導体パッケージのサブストレートの各コーナー部と前記第１の部品実装面との間、および前記第２の半導体パッケージのサブストレートの各コーナー部と前記第２の部品実装面との間が、それぞれ接着剤により接着されていることを特徴とする請求項１に記載のプリント配線板構造。
プリント配線板の両面にそれぞれＢＧＡ（ball grid array）部品を実装する電子部品の実装方法であって、
前記各ＢＧＡ部品を、サブストレート相互が一部重なり、ベアチップ相互が重ならない位置関係で実装することを特徴とする電子部品の実装方法。
電子機器本体と、この電子機器本体に設けられた回路基板とを具備し、
前記回路基板は、
半導体チップをサブストレートに搭載した半導体パッケージを実装部品とする第１の部品実装面および第２の部品実装面を表裏の関係に有するプリント配線板と、
前記プリント配線板を介してサブストレート相互は一部が重なり、半導体チップ相互は重ならない位置関係で、前記第１の部品実装面に実装された第１の半導体パッケージ、および前記第２の部品実装面に実装された第２の半導体パッケージと、
を具備して構成されていることを特徴とする電子機器。