JP6102145B2 - 実装構造体及び実装構造体の製造方法 - Google Patents

実装構造体及び実装構造体の製造方法 Download PDF

Info

Publication number
JP6102145B2
JP6102145B2 JP2012210739A JP2012210739A JP6102145B2 JP 6102145 B2 JP6102145 B2 JP 6102145B2 JP 2012210739 A JP2012210739 A JP 2012210739A JP 2012210739 A JP2012210739 A JP 2012210739A JP 6102145 B2 JP6102145 B2 JP 6102145B2
Authority
JP
Japan
Prior art keywords
sub
board
main
main surface
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012210739A
Other languages
English (en)
Other versions
JP2014067794A (ja
Inventor
雄己 藤村
雄己 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2012210739A priority Critical patent/JP6102145B2/ja
Publication of JP2014067794A publication Critical patent/JP2014067794A/ja
Application granted granted Critical
Publication of JP6102145B2 publication Critical patent/JP6102145B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、主基板上に副基板が設けられた実装構造体及びその製造方法に関する。
電子機器、特に携帯機器の小型化、薄型化が求められており、主基板の主面のサイズを小さくするために、主基板に実装される電子部品の小型化や、主基板上に実装される電子部品の間隙を狭めることで、小型化、薄型化が進められてきた。
また、主基板にコネクタを設け、コネクタを介して、電子部品が実装された実装基板を主基板に対して垂直に立てるように差し込むことで、より多くの電子部品を実装する構造も知られている。
しかしながら、この構造は、主基板に設けられるコネクタが、主基板の厚みよりも厚いので、主基板の厚み方向に対して大型化を招くと共に、主基板の主面上にコネクタを配置することによって、主基板上の実装面積が減ってしまう不都合がある。
さらに、本発明に関連する実装構造としては、電子部品の実装密度の高密度化を図るために、コネクタを用いずに、主基板の主面上に、電子部品が実装された副基板をはんだ付けによって接続する構成が開示されている(例えば、特許文献1参照)。
実開昭60−109358号公報
しかしながら、上述した特許文献1に記載の構成は、主基板の主面に直交する方向に延びる副基板の高さがかさみ、主基板の厚み方向に対して、副基板が実装構造体の大型化を招いている問題がある。
この対策として、主基板の主面に直交する方向に延びる副基板の高さを低くした場合には、副基板の実装面積が少なくなるので、実装密度の高密化を十分に実現することが困難である。
そこで、本発明は、上記関連する技術の課題を解決することができる実装構造体及び実装構造体の製造方法を提供することを目的とする。本発明の目的の一例は、電子部品の実装密度を高めると共に、実装構造体の小型化、薄型化することができる実装構造体及び実装構造体の製造方法を提供することにある。
上述した目的を達成するため、本発明に係る実装構造体は、主基板と、主基板上に設けられ、主基板と電気的に接続される複数の副基板と、を備え、副基板は、端部に端子を有し、副基板の主面が主基板の主面に交差して配置され、端子が主基板の主面に接合される。そして、複数の副基板は、主基板の主面の一部を包囲して、内側に空間を構成するように配置され、複数の副基板の主面が内側に向かって傾斜される。また、副基板の内側の主面と、空間内の、主基板の主面との両方に、電子部品が実装されている。そして、空間内に配置され、複数の副基板に電気的に接合された他の副基板をさらに備えている。
また、本発明に係る実装構造体の製造方法は、主基板と、主基板上に設けられ、主基板と電気的に接続される複数の副基板と、を備え、副基板は、端部に端子を有し、副基板の主面が主基板の主面に交差して配置され、端子が主基板の主面に接合された実装構造体の製造方法であって、複数の副基板を、主基板の主面の一部を包囲して、内側に空間を構成するように、複数の副基板の主面を内側に向かって傾斜させて配置する工程を有する。そして、副基板の内側の主面と、空間内の、主基板の主面との両方に、電子部品を実装する工程をさらに有する。また、空間内に配置され、複数の副基板に電気的に接合された他の副基板をさらに設ける。
本発明によれば、複数の副基板が、主基板の主面の一部を包囲して、内側に空間を構成するように配置される共に、内側に向かって傾斜されることによって、主基板の主面に直交する方向に占める副基板の高さを低減することが可能になり、電子部品の実装密度を高めると共に、実装構造体の小型化、薄型化することができる。
第1の実施形態の実装構造体を示す斜視図である。 第1の実施形態の実装構造体を示す断面図である。 第1の実施形態の実装構造体における副基板を組み立てた状態を示す斜視図である。 第1の実施形態の実装構造体における副基板を説明するための平面図である。 第1の実施形態の実装構造体における主基板と副基板との接合箇所を説明するための断面図である。 第1の実施形態の実装構造体における主基板と副基板との接合箇所を説明するための断面図である。 第2の実施形態の実装構造体を模式的に示す斜視図である。 第2の実施形態の実装構造体を模式的に示す平面図である。 第3の実施形態の実装構造体を模式的に示す斜視図である。 第3の実施形態の実装構造体を模式的に示す平面図である。 実施形態の実装構造体の他の構成例を示す斜視図である。 実施形態の実装構造体の他の構成例を示す斜視図である。 実施形態の実装構造体の他の構成例を説明するための斜視図である。
以下、本発明の具体的な実施形態について、図面を参照して説明する。
(第1の実施形態)
図1に、第1の実施形態の実装構造体の斜視図を示す。図2に、第1の実施形態の実装構造体の断面図を示す。図2は、図1におけるA−A線に沿った断面図である。図3に、第1の実施形態の実装構造体における副基板を組み立てた状態の斜視図を示す。
図1に示すように、第1の実施形態の実装構造体1は、主基板11と、主基板11上に設けられ、主基板11と電気的に接続される複数の副基板12と、を備えている。副基板12は、端部に端子としてのパッド13を有し、副基板12の主面12aが主基板11の主面11aに直交して配置され、パッド13が主基板11の主面11aに接合されている。
図1及び図2に示すように、複数の副基板12は、主基板11の主面11aの一部を包囲して、内側に空間15を構成するように配置されており、複数の副基板12の主面12aが内側の空間15に向かって傾斜されている。そして、副基板12の内側の主面12aと、空間15内の、主基板11の主面11aとの両方に、電子部品16がそれぞれ実装されている。
図4に、第1の実施形態の実装構造体1における副基板12を説明するための平面図を示す。図3及び図4に示すように、4つの副基板12は、主面12aが略台形状に形成された各リジッド基板12rがフレキシブル基板12fを介して互いに連結されており、いわゆるリジッドフレキシブル基板として構成されている。4つの副基板12を構成するリジッドフレキシブル基板は、所定の立体形状としての略四角錐台状を形成するようにフレキシブル基板12fを折り曲げることで、4つの副基板12の内側に空間15を構成する筒状に形成されている。
4つの副基板12は、リジッドフレキシブル基板が用いられることで、相対的な位置決め作業、主基板11に対する副基板12の傾斜角の調整作業や、副基板12の端部同士を固定する作業が1箇所を除いて不要になるので、組立性が高められている。
また、各副基板12の内側の主面12aには、電子部品16が予め実装されている。また、必要に応じて、各副基板12の外側の主面12aに、電子部品16が実装されてもよいことは勿論である。また、実施形態では、4つの副基板12を構成するリジッドフレキシブル基板が用いられたが、リジッド基板からなる副基板のみが用いられてもよいことは勿論である。
図5及び図6に、第1の実施形態の実装構造体1における主基板11と副基板12との接合箇所を説明するための断面図を示す。図5及び図6に示すように、副基板12は、主面12aの一端部に設けられたパッド13は、主基板11の主面11aのパッド14に当接されて配置される。
続いて、副基板12のパッド13と主基板11の端子との接続箇所には、はんだペーストや導電性ペーストなどの接続用ペースト17が、ディスペンサを用いて塗布される。そして、副基板12と主基板11との接続箇所に塗布された接続用ペースト17を加熱して溶融させ、接続用ペースト17が固化することで、主基板11の主面11aの所定の位置に接続される。
また、副基板12の内側の主面12aと、空間15内における主基板11の主面11aとがなす傾斜角は、90度未満であって、30度以上に設定されている。主基板11に対して副基板12の内側の主面がなす傾斜角が30度未満の場合には、主基板11の主面11a上に実装された電子部品16と、副基板12や副基板12に実装された電子部品16とが接触するおそれが生じるので好ましくない。
また、図示しないが、主基板11の主面11a上には、筒状に組み立てられた副基板12の外周側の領域に、必要に応じて電子部品16が実装されている。本発明の実装構造体に関連する技術では、例えばデカップリングコンデンサやダンピング抵抗などの電子部品16としてのチップ部品が、LSI(大規模集積回路)周辺の広い範囲に実装されているが、本実施形態によれば、これらのチップ部品を複数の副基板12に実装し、これをLSI周辺の狭い範囲に副基板12を配置することによって、主基板11の主面11aで電子部品16が占める実装面積を縮小することが可能となる。これによって、電子部品16の実装密度が高められ、複数の副基板12がコンパクトに傾斜され配置されることで、実装構造体1全体が小型化、薄型化される。
以上のように構成された実装構造体1を製造する製造方法について説明する。 実装構造体1に用いられる複数の副基板12には、空間15内に位置する内側の主面12aに、電子部品16を予め実装する。また、主基板11の主面11aには、複数の副基板12によって包囲される内側の領域に、電子部品16が実装される。なお、必要に応じて、空間15内における主基板11の主面11a及び副基板12の主面12aのいずれか一方のみに電子部品16が実装される構成にされてもよい。
つぎに、電子部品16が実装された複数の副基板12を折り曲げて、図3に示すように、筒状に組み立てる。筒状に組み立てられた副基板12は、各副基板12のパッド13が、主基板11の端子に当接するように、主基板11の主面11a上の所定の位置に配置される。
主基板11の主面11a上に、筒状に折り曲げられた副基板12を配置し、主基板11と各副基板12のパッド13とを接続用ペーストを用いて電気的に接続する。このように、主基板11上には、筒状に予め組み立てられた複数の副基板12を組み付けることによって、複数の副基板12を所定の形態に組み付ける作業が簡素化され、組立工程の作業性の向上が図られる。
上述したように、実施形態の実装構造体1によれば、複数の副基板12が、主基板11の主面11aの一部を包囲して、内側に空間15を構成するように配置される共に、複数の副基板12が内側に向かって傾斜されることによって、主基板11の主面11aに直交する方向に占める、副基板12の高さを低減することが可能になる。 加えて、複数の副基板12が構成する空間15の内部において、主基板11及び副基板12に電子部品16が実装されることで、電子部品16の高密度な実装が実現される。その結果、電子部品16の実装密度を高めると共に、実装構造体1全体を小型化、薄型化することができる。
つぎに、他の実施形態の実装構造体について説明する。第1の実施形態の実装構造体1は、4つの副基板12を用いて構成されたが、本発明は、副基板の個数や形状を限定するものではない。なお、他の実施形態において、第1の実施形態との相違点を説明し、第1の実施形態の実装構造体の構成部材と同一の構成部材には、第1の実施形態と同一の符号を付して説明を省略する。
(第2の実施形態)
図7に、第2の実施形態の実装構造体の斜視図を示す。図8に、第2の実施形態の実装構造体の平面図を示す。
図7及び図8に示すように、第2の実施形態の実装構体2は、2つの副基板22が組み合わされて構成されている。副基板22は、主面22aが台形状に形成されたフレキシブル基板によって構成されており、円弧状に湾曲されて組み立てられている。
本実施形態においても第1の実施形態と同様に、複数の副基板22は、主基板11の主面11aの一部を包囲して、内側に空間を構成するように配置される共に、内側に向かって傾斜されている。実装構造体2を構成する2つの副基板22は、上端が開口する略円錐台状をなして主基板11上に配置されている。
第2の実施形態においても、第1の実施形態と同様に、電子部品16の実装密度を高密度化すると共に、実装構造体2全体を小型化、薄型化することができる。
(第3の実施形態)
図9に、第3の実施形態の実装構造体の斜視図を示す。図10に、第3の実施形態の実装構造体の平面図を示す。
図9及び図10に示すように、第3の実施形態の実装構造体3は、3つの副基板32が組み合わされて構成されている。3つの副基板32は、主面32aが台形状に形成されたリジッド基板が、フレキシブル基板を介して連結されたリジッドフレキシブル基板によって構成されている。
本実施形態においても第1の実施形態と同様に、複数の副基板32は、主基板11の主面11aの一部を包囲して、内側に空間15を構成するように配置される共に、内側の空間15に向かって傾斜されている。実装構造体3を構成する3つの副基板32は、上端が開口する略三角錐台状をなして主基板11上に配置されている。
第3の実施形態においても、第1の実施形態と同様に、電子部品16の実装密度を高めると共に、実装構造体3全体を小型化、薄型化することができる。
最後に、実施形態の実装構造体の他の構成例について、図11〜図13を参照して説明する。図11に示すように、本実施形態の実装構造体4は、筒状に組み立てられた4つの副基板12の開口18を塞ぐように、導電性材料からなる天板19が設けられている。
副基板12には、内側の主面または、空間18の外側の主面に、導電層としてのいわゆるベタパターンが形成されており、ベタパターンと天板19とが電気的に接続されている。
本実施形態の実装構造体4は、副基板12と電気的に接続された天板19を備えることで、空間15内に実装された電子部品16の電磁シールド特性を向上させることができる。また、天板19は、4の副基板12のいずれかに折り曲げ可能に連結されてもよく、組立性を高めることができる。
図12に示すように、実装構造体5は、4つの副基板12が構成する空間15の内部に、4つの副基板12の少なくともいずれかに、更に他の副基板52が電気的に接続されて配置される。他の副基板52の主面52aは、主基板11の主面11aと直交して配置されており、電子部品16が実装されている。
実装構造体5によれば、副基板12が構成する空間15内に、他の副基板52が配置されることで、空間15の内部の実装面積を増やして実装密度を更に高めると共に、実装構造体5の機械的強度を高めることができる。なお、実装構造体5においても、上述した天板19を備えてもよいことは勿論である。
図13に示すように、他の副基板52を用いた実装構造体5を製造する場合は、他の副基板52及び他の副基板52と接続される副基板12を、主基板11上にそれぞれ予め接合する工程と、この工程の後に、残りの副基板12を主基板11上に接合して、実装構造体5を組み立てる工程とを有する。
なお、本発明に係る実装構造体は、小型化、薄型化が求められる携帯機器に適用されて好ましい。
1 実装構造体
11 主基板
11a 主面
12 副基板
12a 主面
13 パッド
15 空間
16 電子部品

Claims (5)

  1. 主基板と、前記主基板上に設けられ、前記主基板と電気的に接続される複数の副基板と、を備え、前記副基板は、端部に端子を有し、前記副基板の主面が前記主基板の主面に交差して配置され、前記端子が前記主基板の前記主面に接合された実装構造体であって、
    前記複数の副基板は、前記主基板の前記主面の一部を包囲して、内側に空間を構成するように配置され、前記複数の副基板の前記主面が前記内側に向かって傾斜され、
    前記副基板の前記内側の主面と、前記空間内の、前記主基板の前記主面との両方に、電子部品が実装されており、
    前記空間内に配置され、前記複数の副基板に電気的に接合された他の副基板をさらに備えている、ことを特徴とする実装構造体。
  2. 前記複数の副基板の前記端部の反対側の他端部の開口が、導電性材料からなる天板によって塞がれており、
    前記副基板には、前記内側の前記主面または、前記空間の外側の主面に、導電層が形成されており、前記導電層と前記天板とが電気的に接続されている、請求項1に記載の実装構造体。
  3. 前記複数の副基板は、フレキシブル基板を介して互いに連結され、
    前記天板は、前記副基板に折り曲げ可能に連結されている、請求項2に記載の実装構造体。
  4. 前記副基板の前記内側の主面が、前記主基板の前記主面に対してなす傾斜角は、30度以上である、請求項1ないしのいずれか1項に記載の実装構造体。
  5. 主基板と、前記主基板上に設けられ、前記主基板と電気的に接続される複数の副基板と、を備え、前記副基板は、端部に端子を有し、前記副基板の主面が前記主基板の主面に交差して配置され、前記端子が前記主基板の前記主面に接合された実装構造体の製造方法であって、
    前記複数の副基板を、前記主基板の前記主面の一部を包囲して、内側に空間を構成するように、前記複数の副基板の前記主面を前記内側に向かって傾斜させて配置する工程を有し、
    前記副基板の前記内側の主面と、前記空間内の、前記主基板の前記主面との両方に、電子部品を実装する工程をさらに有し、
    前記空間内に配置され、前記複数の副基板に電気的に接合された他の副基板をさらに設ける、実装構造体の製造方法。
JP2012210739A 2012-09-25 2012-09-25 実装構造体及び実装構造体の製造方法 Active JP6102145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012210739A JP6102145B2 (ja) 2012-09-25 2012-09-25 実装構造体及び実装構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210739A JP6102145B2 (ja) 2012-09-25 2012-09-25 実装構造体及び実装構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2014067794A JP2014067794A (ja) 2014-04-17
JP6102145B2 true JP6102145B2 (ja) 2017-03-29

Family

ID=50743920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210739A Active JP6102145B2 (ja) 2012-09-25 2012-09-25 実装構造体及び実装構造体の製造方法

Country Status (1)

Country Link
JP (1) JP6102145B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6455131B2 (ja) * 2014-12-19 2019-01-23 沖電気工業株式会社 媒体鑑別装置及び媒体取引装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04158566A (ja) * 1990-10-22 1992-06-01 Nec Corp 混成集積回路
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
JP2004022594A (ja) * 2002-06-12 2004-01-22 Olympus Corp 電子機器
US7370530B2 (en) * 2004-09-01 2008-05-13 Honeywell International Inc. Package for MEMS devices
US8037754B2 (en) * 2008-06-12 2011-10-18 Rosemount Aerospace Inc. Integrated inertial measurement system and methods of constructing the same

Also Published As

Publication number Publication date
JP2014067794A (ja) 2014-04-17

Similar Documents

Publication Publication Date Title
JP6950757B2 (ja) 高周波モジュール
US6867496B1 (en) Interconnect substrate, semiconductor device, methods of fabricating, inspecting, and mounting the semiconductor device, circuit board, and electronic instrument
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
JP6513966B2 (ja) 半導体装置
JP5072584B2 (ja) 積層実装構造体
US11877392B2 (en) Flexible wiring board, module, and electronic device
JP6102145B2 (ja) 実装構造体及び実装構造体の製造方法
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP5983228B2 (ja) 回路基板装置、および、電子機器
WO2019077990A1 (ja) 基板積層体、および、撮像装置
JP7200969B2 (ja) 電子装置
JP7036087B2 (ja) モジュール
JP4952365B2 (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
JP2006202870A (ja) 立体的電子回路モジュールとその製造方法およびそれらを用いた電子装置
JP6477894B2 (ja) 樹脂回路基板、部品搭載樹脂回路基板
JP2004273617A (ja) 半導体装置
WO2016038795A1 (ja) 電子デバイス、部品実装基板及び電子機器
JP2012227320A (ja) 半導体装置
JP2008311335A (ja) 中継基板とそれを用いた立体回路装置
JP2007150181A (ja) 積層型実装構造体
JP4973225B2 (ja) 高集積半導体装置
JP6487286B2 (ja) 配線基板
JP2013251499A (ja) 立体構造フレキシブルプリント配線基板およびループ配線形成方法
JP2023113338A (ja) 配線基板

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170213

R150 Certificate of patent or registration of utility model

Ref document number: 6102145

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150